JP2001176868A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001176868A JP2001176868A JP35529799A JP35529799A JP2001176868A JP 2001176868 A JP2001176868 A JP 2001176868A JP 35529799 A JP35529799 A JP 35529799A JP 35529799 A JP35529799 A JP 35529799A JP 2001176868 A JP2001176868 A JP 2001176868A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- ozone
- tetraethyloxysilane
- semiconductor device
- based insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造方法に関し、ＴＥＯＳ−Ｏ
3 系ガスをソース・ガスとして絶縁膜を形成する場合、
部分的な未成長を抑制し安定な膜を成膜できるようにし
て、信頼性が高い半導体装置を実現しようとする。 【解決手段】 テトラエチルオキシシラン−オゾン系絶
縁膜を成膜する前にオゾン雰囲気中に於いて３００
〔℃〕〜４００〔℃〕で溶解し部分的に前記テトラエチ
ル・オキシシリケート−オゾン系絶縁膜を未成長にする
原因物質（例えば、ＫＣｌＯ3 など）を生成する汚染物
質（例えばＫＣｌなど）をＨ2 Ｏ2 ＋ＮＨ4 ＯＨなどを
用いて予め除去する前処理を行なう工程が含まれてい
る。
3 系ガスをソース・ガスとして絶縁膜を形成する場合、
部分的な未成長を抑制し安定な膜を成膜できるようにし
て、信頼性が高い半導体装置を実現しようとする。 【解決手段】 テトラエチルオキシシラン−オゾン系絶
縁膜を成膜する前にオゾン雰囲気中に於いて３００
〔℃〕〜４００〔℃〕で溶解し部分的に前記テトラエチ
ル・オキシシリケート−オゾン系絶縁膜を未成長にする
原因物質（例えば、ＫＣｌＯ3 など）を生成する汚染物
質（例えばＫＣｌなど）をＨ2 Ｏ2 ＋ＮＨ4 ＯＨなどを
用いて予め除去する前処理を行なう工程が含まれてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に於け
る絶縁膜を形成する際に供給される成膜用反応ガスがテ
トラエチル・オキシシリケート（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ：ＴＥＯＳ）−オゾン（Ｏ3 ）系（以下、Ｔ
ＥＯＳ−Ｏ3 系とする）である場合に安定に成膜する手
段を含む半導体装置の製造方法に関する。
る絶縁膜を形成する際に供給される成膜用反応ガスがテ
トラエチル・オキシシリケート（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ：ＴＥＯＳ）−オゾン（Ｏ3 ）系（以下、Ｔ
ＥＯＳ−Ｏ3 系とする）である場合に安定に成膜する手
段を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、成膜用反応ガスとしてＴＥＯＳ
−Ｏ3 系ガスを供給して形成した絶縁膜（以下、ＴＥＯ
Ｓ−Ｏ3 系絶縁膜と称する）は、溝部分に於ける成長速
度が速く、完全とはいえないが平坦性に優れた被膜が得
られ、ＳＯＧ（ｓｐｉｎ ｏｎｇｌａｓｓ）法や化学機
械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌｐｏ
ｌｉｓｈｉｎｇ：ＣＭＰ）法を適用して平坦化する場合
に比較して安価であることから多用されつつあり、今
後、例えばＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ
ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）の製造
プロセスに於いて、Ｏ3 雰囲気での低温酸化膜形成に有
望視されている。
−Ｏ3 系ガスを供給して形成した絶縁膜（以下、ＴＥＯ
Ｓ−Ｏ3 系絶縁膜と称する）は、溝部分に於ける成長速
度が速く、完全とはいえないが平坦性に優れた被膜が得
られ、ＳＯＧ（ｓｐｉｎ ｏｎｇｌａｓｓ）法や化学機
械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌｐｏ
ｌｉｓｈｉｎｇ：ＣＭＰ）法を適用して平坦化する場合
に比較して安価であることから多用されつつあり、今
後、例えばＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ
ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）の製造
プロセスに於いて、Ｏ3 雰囲気での低温酸化膜形成に有
望視されている。
【０００３】ところで、通常、ＴＥＯＳ−Ｏ3 系絶縁膜
を形成する際、その下地として、バルク工程に於いては
シリコン（層或いは基板）、若しくは、酸化膜であるこ
とが多く、また、配線工程に於いては配線材料、若しく
は、プラズマ窒化酸化膜やプラズマ酸化膜であることが
多い。
を形成する際、その下地として、バルク工程に於いては
シリコン（層或いは基板）、若しくは、酸化膜であるこ
とが多く、また、配線工程に於いては配線材料、若しく
は、プラズマ窒化酸化膜やプラズマ酸化膜であることが
多い。
【０００４】前記のような状態で成膜を行なう際、Ｏ3
雰囲気内にＮａ、Ｋ、Ｃａを含む１属または２属の元
素、或いは、Ｃｌを含むハロゲン（以下、汚染物質と称
する）が存在した場合、それ等は酸化物に変化し、その
変化した酸化物は融点、昇華点が低いものが多い。
雰囲気内にＮａ、Ｋ、Ｃａを含む１属または２属の元
素、或いは、Ｃｌを含むハロゲン（以下、汚染物質と称
する）が存在した場合、それ等は酸化物に変化し、その
変化した酸化物は融点、昇華点が低いものが多い。
【０００５】例えば、ＫＣｌの場合であれば、酸化され
てＫＣｌＯ3 となり、この化合物の融点は３５６〔℃〕
であって、一般的なＴＥＯＳ−Ｏ3 系絶縁膜形成時の成
長温度よりも低く、従って、成膜時には、ＫＣｌＯ3 が
液体（乃至気体）の状態で存在する為、ＴＥＯＳ−ＮＳ
Ｇ（ｎｏｎ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓ
ｓ）の成長が進む為に必要なオリゴマーを当該部分には
形成できない状態が作り出される（要すれば、「Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３３（１９９
４） Ｐｒｅｃｕｒｓｏｒｓ Ｉｎ Ａｔｍｏｓｐｈｅ
ｒｉｃ−Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｓｉｌｉｃａ Ｆ
ｉｌｍｓ ｆｒｏｍ Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏ
ｓｉｌｉｃａｔｅ／Ｏｚｏｎｅ Ｓｙｓｔｅｍ」、を参
照）。
てＫＣｌＯ3 となり、この化合物の融点は３５６〔℃〕
であって、一般的なＴＥＯＳ−Ｏ3 系絶縁膜形成時の成
長温度よりも低く、従って、成膜時には、ＫＣｌＯ3 が
液体（乃至気体）の状態で存在する為、ＴＥＯＳ−ＮＳ
Ｇ（ｎｏｎ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓ
ｓ）の成長が進む為に必要なオリゴマーを当該部分には
形成できない状態が作り出される（要すれば、「Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３３（１９９
４） Ｐｒｅｃｕｒｓｏｒｓ Ｉｎ Ａｔｍｏｓｐｈｅ
ｒｉｃ−Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｓｉｌｉｃａ Ｆ
ｉｌｍｓ ｆｒｏｍ Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏ
ｓｉｌｉｃａｔｅ／Ｏｚｏｎｅ Ｓｙｓｔｅｍ」、を参
照）。
【０００６】その結果、オリゴマーが存在しない部分で
は、ＴＥＯＳ−Ｏ3 系ガスの酸化膜への変化、即ち、成
長が進行せず、成長が欠落した部分が生成されてしま
う。
は、ＴＥＯＳ−Ｏ3 系ガスの酸化膜への変化、即ち、成
長が進行せず、成長が欠落した部分が生成されてしま
う。
【０００７】ところで、ＴＥＯＳ−Ｏ3 系絶縁膜の成膜
時に例えばＫＣｌがＫＣｌＯ3 となって悪影響を及ぼす
のであれば、成膜前にＫＣｌを除去しておけば良いと考
えるのは当然であり、従来に於いても、一般的なパーテ
ィクル（汚染物質）除去は行なわれていて、ＨＰＳ（ｈ
ｉｇｈ ｐｒｅｓｓｕｒｅ ｓｃｒａｂｂｅｒ）と呼ば
れる処理が実施されているのであるが、その処理では、
Ｋ、Ｎａ、Ｃａなどの汚染物質を除去するには不十分で
あることが判っている。
時に例えばＫＣｌがＫＣｌＯ3 となって悪影響を及ぼす
のであれば、成膜前にＫＣｌを除去しておけば良いと考
えるのは当然であり、従来に於いても、一般的なパーテ
ィクル（汚染物質）除去は行なわれていて、ＨＰＳ（ｈ
ｉｇｈ ｐｒｅｓｓｕｒｅ ｓｃｒａｂｂｅｒ）と呼ば
れる処理が実施されているのであるが、その処理では、
Ｋ、Ｎａ、Ｃａなどの汚染物質を除去するには不十分で
あることが判っている。
【０００８】
【発明が解決しようとする課題】本発明では、ＴＥＯＳ
−Ｏ3 系ガスをソース・ガスとして絶縁膜を形成する場
合、部分的な未成長を抑制し安定な膜を成膜できるよう
にして、信頼性が高い半導体装置を実現しようとする。
−Ｏ3 系ガスをソース・ガスとして絶縁膜を形成する場
合、部分的な未成長を抑制し安定な膜を成膜できるよう
にして、信頼性が高い半導体装置を実現しようとする。
【０００９】
【課題を解決するための手段】本発明者は、下地に依存
して局所的な成膜異常を引き起こす原因物質とオリゴマ
ーとの結び付きを前記報告した文献に於いて明らかにし
た。
して局所的な成膜異常を引き起こす原因物質とオリゴマ
ーとの結び付きを前記報告した文献に於いて明らかにし
た。
【００１０】本発明では、前記知見に基づいて、 （ａ） 汚染物質を予め除去し、原因物質を生成させな
い。 （ｂ） 原因物質が生成されても液体にしない。 （ｃ） 原因物質が液体になってもオリゴマーを形成で
きるようにする。との基本対策をたて、具体的には、汚
染物質が例えばＫＣｌであるとした場合、 （１） 原因物質であるＫＣｌＯ3 が生成されないよう
に、ＴＥＯＳ−Ｏ3 系絶縁膜の成膜前に予めＫＣｌを除
去する。尚、ＫＣｌの除去を行なうには、配線形成後で
あってＴＥＯＳ−Ｏ3 系絶縁膜成膜前の工程段階、或い
は、配線形成後、該配線を覆うプラズマ酸化膜形成後で
あってＴＥＯＳ−Ｏ3系絶縁膜成膜前の工程段階の二つ
の工程段階があり、そして、配線形成後にＫＣｌを除去
する場合には、配線にダメージを与えないように配慮す
る必要がある。 （２） ＫＣｌＯ3 が生成されても、それが液体になら
ないように、成膜温度を低くする。 （３） ＫＣｌＯ3 が液体になっても、オリゴマーが形
成できるように、原料を２量体とする。 の手段を採ることとした。
い。 （ｂ） 原因物質が生成されても液体にしない。 （ｃ） 原因物質が液体になってもオリゴマーを形成で
きるようにする。との基本対策をたて、具体的には、汚
染物質が例えばＫＣｌであるとした場合、 （１） 原因物質であるＫＣｌＯ3 が生成されないよう
に、ＴＥＯＳ−Ｏ3 系絶縁膜の成膜前に予めＫＣｌを除
去する。尚、ＫＣｌの除去を行なうには、配線形成後で
あってＴＥＯＳ−Ｏ3 系絶縁膜成膜前の工程段階、或い
は、配線形成後、該配線を覆うプラズマ酸化膜形成後で
あってＴＥＯＳ−Ｏ3系絶縁膜成膜前の工程段階の二つ
の工程段階があり、そして、配線形成後にＫＣｌを除去
する場合には、配線にダメージを与えないように配慮す
る必要がある。 （２） ＫＣｌＯ3 が生成されても、それが液体になら
ないように、成膜温度を低くする。 （３） ＫＣｌＯ3 が液体になっても、オリゴマーが形
成できるように、原料を２量体とする。 の手段を採ることとした。
【００１１】前記したところから、本発明に依る半導体
装置の製造方法に於いては、（１）テトラエチルオキシ
シラン−オゾン系絶縁膜を成膜する前にオゾン雰囲気中
に於いて３００〔℃〕〜４００〔℃〕で溶解し部分的に
前記テトラエチル・オキシシリケート−オゾン系絶縁膜
を未成長にする原因物質を生成する汚染物質を予め除去
する前処理を行なう工程が含まれてなることを特徴とす
るか、又は、
装置の製造方法に於いては、（１）テトラエチルオキシ
シラン−オゾン系絶縁膜を成膜する前にオゾン雰囲気中
に於いて３００〔℃〕〜４００〔℃〕で溶解し部分的に
前記テトラエチル・オキシシリケート−オゾン系絶縁膜
を未成長にする原因物質を生成する汚染物質を予め除去
する前処理を行なう工程が含まれてなることを特徴とす
るか、又は、
【００１２】（２）オゾン雰囲気中に於いて３００
〔℃〕〜４００〔℃〕で溶解し部分的にテトラエチルオ
キシシラン−オゾン系絶縁膜を未成長にする原因物質を
生成する汚染物質の影響を排除する為に２量体以上のテ
トラエチルオキシシラン系ガスを原料としてテトラエチ
ルオキシシラン−オゾン系絶縁膜を成膜する工程が含ま
れてなることを特徴とするか、又は、
〔℃〕〜４００〔℃〕で溶解し部分的にテトラエチルオ
キシシラン−オゾン系絶縁膜を未成長にする原因物質を
生成する汚染物質の影響を排除する為に２量体以上のテ
トラエチルオキシシラン系ガスを原料としてテトラエチ
ルオキシシラン−オゾン系絶縁膜を成膜する工程が含ま
れてなることを特徴とするか、又は、
【００１３】（３）オゾン雰囲気中に於いて３００
〔℃〕〜４００〔℃〕で溶解し部分的にテトラエチルオ
キシシラン−オゾン系絶縁膜を未成長にする原因物質を
生成する汚染物質の影響を排除する為に成長温度を３８
０〔℃〕以下としてテトラエチルオキシシラン−オゾン
系絶縁膜を成膜する工程が含まれてなることを特徴とす
る。
〔℃〕〜４００〔℃〕で溶解し部分的にテトラエチルオ
キシシラン−オゾン系絶縁膜を未成長にする原因物質を
生成する汚染物質の影響を排除する為に成長温度を３８
０〔℃〕以下としてテトラエチルオキシシラン−オゾン
系絶縁膜を成膜する工程が含まれてなることを特徴とす
る。
【００１４】前記手段を採ることに依り、ＴＥＯＳ−Ｏ
3 系ガスを用いて絶縁膜を成膜する際、Ｏ3 環境下で融
点の低い化合物、即ち、成膜異常を引き起こす原因物質
が生成されないように、また、原因物質が生成されても
良質のＴＥＯＳ−Ｏ3 系絶縁膜の成膜を阻害する状態に
変化させないか、若しくは、その変化が遅くなるように
して、成膜時にＴＥＯＳオリゴマーが前記原因物質上を
も覆うことができるように、更にまた、ＴＥＯＳの２量
体以上の原料を用い、成膜を阻害する状態になった原因
物質の表面も含めてウエハ全面を覆い、これにオリゴマ
ーとしての役割をはたさせることで、当該原因物質が存
在する部分に於いてもＴＥＯＳ−Ｏ3 系絶縁膜の形成が
進行するようにし、その結果、局所的な未成長部分の発
生が抑制されて良質且つ平坦性に優れたＴＥＯＳ−Ｏ3
系絶縁膜を実現することが可能になったので半導体装置
の信頼性は向上する。
3 系ガスを用いて絶縁膜を成膜する際、Ｏ3 環境下で融
点の低い化合物、即ち、成膜異常を引き起こす原因物質
が生成されないように、また、原因物質が生成されても
良質のＴＥＯＳ−Ｏ3 系絶縁膜の成膜を阻害する状態に
変化させないか、若しくは、その変化が遅くなるように
して、成膜時にＴＥＯＳオリゴマーが前記原因物質上を
も覆うことができるように、更にまた、ＴＥＯＳの２量
体以上の原料を用い、成膜を阻害する状態になった原因
物質の表面も含めてウエハ全面を覆い、これにオリゴマ
ーとしての役割をはたさせることで、当該原因物質が存
在する部分に於いてもＴＥＯＳ−Ｏ3 系絶縁膜の形成が
進行するようにし、その結果、局所的な未成長部分の発
生が抑制されて良質且つ平坦性に優れたＴＥＯＳ−Ｏ3
系絶縁膜を実現することが可能になったので半導体装置
の信頼性は向上する。
【００１５】
【発明の実施の形態】実施の形態１ ＴＥＯＳ−Ｏ3 系絶縁膜を成膜する前、ウエハ表面の未
成長原因物質を生成する汚染物質、例えばＫＣｌの除去
を目的とした前処理を行なう。前処理をする為の薬剤と
しては、過酸化水素／アンモニア溶液を用いることがで
きる。前処理の手段としては、ディッピング方式やスピ
ンナーに依る除去方式などを採用して良く、これ等の方
式に超音波に依る異物除去効果を併用して効率を高める
ことができる。このように、Ｏ3 環境下で融点や昇華点
が低い化合物が生成される前に、当該化合物を生成する
要素であるパーティクル（汚染物質）を予め除去するこ
とで部分的なＴＥＯＳ−Ｏ3 系絶縁膜の未成長を抑止す
ることができる。
成長原因物質を生成する汚染物質、例えばＫＣｌの除去
を目的とした前処理を行なう。前処理をする為の薬剤と
しては、過酸化水素／アンモニア溶液を用いることがで
きる。前処理の手段としては、ディッピング方式やスピ
ンナーに依る除去方式などを採用して良く、これ等の方
式に超音波に依る異物除去効果を併用して効率を高める
ことができる。このように、Ｏ3 環境下で融点や昇華点
が低い化合物が生成される前に、当該化合物を生成する
要素であるパーティクル（汚染物質）を予め除去するこ
とで部分的なＴＥＯＳ−Ｏ3 系絶縁膜の未成長を抑止す
ることができる。
【００１６】実施の形態２ 原因物質が溶け出して液化することを防止する為、ＴＥ
ＯＳ−Ｏ3 系絶縁膜の成膜温度を低く設定し、例えば３
８０〔℃〕以下にする。原因物質が例えばＫＣｌＯ3 で
ある場合には、その融点は３５６〔℃〕であるから、ウ
エハ表面の成膜温度をそれ以下にしておけば、ＫＣｌＯ
3 が生成されていたとしても液化することはなく、従っ
て、成膜は阻害されない。
ＯＳ−Ｏ3 系絶縁膜の成膜温度を低く設定し、例えば３
８０〔℃〕以下にする。原因物質が例えばＫＣｌＯ3 で
ある場合には、その融点は３５６〔℃〕であるから、ウ
エハ表面の成膜温度をそれ以下にしておけば、ＫＣｌＯ
3 が生成されていたとしても液化することはなく、従っ
て、成膜は阻害されない。
【００１７】実施の形態３ ＴＥＯＳの２量体以上の原料を用いて成膜する。このよ
うにした場合、例えばＫＣｌＯ3 の表面も含めてＴＥＯ
Ｓの２量体以上の原料がウエハ全面を覆い、これがオリ
ゴマーとしての役割を果たす為、ＫＣｌＯ3 が存在する
部分であってもＴＥＯＳ−Ｏ3 系絶縁膜の形成が進行す
る。
うにした場合、例えばＫＣｌＯ3 の表面も含めてＴＥＯ
Ｓの２量体以上の原料がウエハ全面を覆い、これがオリ
ゴマーとしての役割を果たす為、ＫＣｌＯ3 が存在する
部分であってもＴＥＯＳ−Ｏ3 系絶縁膜の形成が進行す
る。
【００１８】前記各実施の形態は、Ａｌ配線やＷ配線な
どを形成した後、プラズマＳｉＯＮ膜やプラズマＳｉＯ
膜で覆ってからＴＥＯＳ−Ｏ3 系絶縁膜を形成する前に
実施して好適であり、また、バルク工程、例えばＳＴＩ
（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏ
ｎ）形成膜としてＴＥＯＳ−Ｏ3 系絶縁膜を用いる場合
に於いても有効である。
どを形成した後、プラズマＳｉＯＮ膜やプラズマＳｉＯ
膜で覆ってからＴＥＯＳ−Ｏ3 系絶縁膜を形成する前に
実施して好適であり、また、バルク工程、例えばＳＴＩ
（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏ
ｎ）形成膜としてＴＥＯＳ−Ｏ3 系絶縁膜を用いる場合
に於いても有効である。
【００１９】また、前記説明に於ける汚染物質として、
具体的にはＫＣｌを、また、原因物質としてＫＣｌＯ3
を例示したが、これは、他の物質、例えばＮａやＣａを
含む１属若しくは２属の元素、或いは、Ｃｌを含むハロ
ゲンなどの場合にも本発明を適用して有効である。但
し、その場合、融点は３５６〔℃〕よりも高くなる。
具体的にはＫＣｌを、また、原因物質としてＫＣｌＯ3
を例示したが、これは、他の物質、例えばＮａやＣａを
含む１属若しくは２属の元素、或いは、Ｃｌを含むハロ
ゲンなどの場合にも本発明を適用して有効である。但
し、その場合、融点は３５６〔℃〕よりも高くなる。
【００２０】
【発明の効果】本発明に依る半導体装置の製造方法で
は、テトラエチルオキシシラン−オゾン系絶縁膜を成膜
する前にオゾン雰囲気中に於いて３００〔℃〕〜４００
〔℃〕で溶解し部分的に前記テトラエチル・オキシシリ
ケート−オゾン系絶縁膜を未成長にする原因物質を生成
する汚染物質を予め除去する前処理を行なう工程が含ま
れる。
は、テトラエチルオキシシラン−オゾン系絶縁膜を成膜
する前にオゾン雰囲気中に於いて３００〔℃〕〜４００
〔℃〕で溶解し部分的に前記テトラエチル・オキシシリ
ケート−オゾン系絶縁膜を未成長にする原因物質を生成
する汚染物質を予め除去する前処理を行なう工程が含ま
れる。
【００２１】前記構成を採ることに依り、ＴＥＯＳ−Ｏ
3 系ガスを用いて絶縁膜を成膜する際、Ｏ3 環境下で融
点の低い化合物、即ち、成膜異常を引き起こす原因物質
が生成されないように、また、原因物質が生成されても
良質のＴＥＯＳ−Ｏ3 系絶縁膜の成膜を阻害する状態に
変化させないか、若しくは、その変化が遅くなるように
して、成膜時にＴＥＯＳオリゴマーが前記原因物質上を
も覆うことができるように、更にまた、ＴＥＯＳの２量
体以上の原料を用い、成膜を阻害する状態になった原因
物質の表面も含めてウエハ全面を覆い、これにオリゴマ
ーとしての役割をはたさせることで、当該原因物質が存
在する部分に於いてもＴＥＯＳ−Ｏ3 系絶縁膜の形成が
進行するようにし、その結果、局所的な未成長部分の発
生が抑制されて良質且つ平坦性に優れたＴＥＯＳ−Ｏ3
系絶縁膜を実現することが可能になったので半導体装置
の信頼性は向上する。
3 系ガスを用いて絶縁膜を成膜する際、Ｏ3 環境下で融
点の低い化合物、即ち、成膜異常を引き起こす原因物質
が生成されないように、また、原因物質が生成されても
良質のＴＥＯＳ−Ｏ3 系絶縁膜の成膜を阻害する状態に
変化させないか、若しくは、その変化が遅くなるように
して、成膜時にＴＥＯＳオリゴマーが前記原因物質上を
も覆うことができるように、更にまた、ＴＥＯＳの２量
体以上の原料を用い、成膜を阻害する状態になった原因
物質の表面も含めてウエハ全面を覆い、これにオリゴマ
ーとしての役割をはたさせることで、当該原因物質が存
在する部分に於いてもＴＥＯＳ−Ｏ3 系絶縁膜の形成が
進行するようにし、その結果、局所的な未成長部分の発
生が抑制されて良質且つ平坦性に優れたＴＥＯＳ−Ｏ3
系絶縁膜を実現することが可能になったので半導体装置
の信頼性は向上する。
Claims (3)
- 【請求項１】テトラエチルオキシシラン−オゾン系絶縁
膜を成膜する前にオゾン雰囲気中に於いて３００〔℃〕
〜４００〔℃〕で溶解し部分的に前記テトラエチルオキ
シシラン−オゾン系絶縁膜を未成長にする原因物質を生
成する汚染物質を予め除去する前処理を行なう工程が含
まれてなることを特徴とする半導体装置の製造方法。 - 【請求項２】オゾン雰囲気中に於いて３００〔℃〕〜４
００〔℃〕で溶解し部分的にテトラエチルオキシシラン
−オゾン系絶縁膜を未成長にする原因物質を生成する汚
染物質の影響を排除する為に２量体以上のテトラエチル
オキシシラン系ガスを原料としてテトラエチルオキシシ
ラン−オゾン系絶縁膜を成膜する工程が含まれてなるこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】オゾン雰囲気中に於いて３００〔℃〕〜４
００〔℃〕で溶解し部分的にテトラエチルオキシシラン
−オゾン系絶縁膜を未成長にする原因物質を生成する汚
染物質の影響を排除する為に成長温度を３８０〔℃〕以
下としてテトラエチルオキシシラン−オゾン系絶縁膜を
成膜する工程が含まれてなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35529799A JP2001176868A (ja) | 1999-12-15 | 1999-12-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35529799A JP2001176868A (ja) | 1999-12-15 | 1999-12-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176868A true JP2001176868A (ja) | 2001-06-29 |
Family
ID=18443105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35529799A Withdrawn JP2001176868A (ja) | 1999-12-15 | 1999-12-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900144B2 (en) | 2000-03-31 | 2005-05-31 | Canon Sales Co., Inc. | Film-forming surface reforming method and semiconductor device manufacturing method |
-
1999
- 1999-12-15 JP JP35529799A patent/JP2001176868A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900144B2 (en) | 2000-03-31 | 2005-05-31 | Canon Sales Co., Inc. | Film-forming surface reforming method and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210047808A (ko) | 막을 선택적으로 에칭하기 위한 장치 및 방법 | |
| US8703005B2 (en) | Methods for removing dielectric materials | |
| US6562700B1 (en) | Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal | |
| JP4659751B2 (ja) | 低ｋ誘電体を半導体製造プロセスにおいて形成する方法 | |
| KR100685738B1 (ko) | 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법 | |
| KR102172305B1 (ko) | 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치 | |
| EP0887323B1 (en) | Selective etching of silicate | |
| JP4624207B2 (ja) | 成膜方法及び成膜装置 | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US7569487B2 (en) | Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices | |
| JPH09102483A (ja) | 半導体基板上にシリコン材料の上部構造体を形成する製造方法 | |
| JP2012114453A (ja) | 表面を改善する方法 | |
| JP3758162B2 (ja) | 半導体素子のクリーニング方法 | |
| US6171405B1 (en) | Methods of removing contaminants from integrated circuit substrates using cleaning solutions | |
| JP2001176868A (ja) | 半導体装置の製造方法 | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| KR20010030117A (ko) | 절연막의 막질 개선방법 및 반도체 장치 | |
| US20060270227A1 (en) | Hillock reduction in copper films | |
| US8030220B2 (en) | Plasma treatment of a semiconductor surface for enhanced nucleation of a metal-containing layer | |
| JPH08241863A (ja) | 半導体基板の製造方法 | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| KR100515034B1 (ko) | 트렌치 격리 제조 방법 | |
| JPH05182925A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| KR20040006481A (ko) | 식각 및 증착장비의 항상성 개선방법 | |
| KR19980077341A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |