JP2001314076A - バックブースト切換調整器において高効率を保持する制御回路および方法 - Google Patents

バックブースト切換調整器において高効率を保持する制御回路および方法

Info

Publication number
JP2001314076A
JP2001314076A JP2001090892A JP2001090892A JP2001314076A JP 2001314076 A JP2001314076 A JP 2001314076A JP 2001090892 A JP2001090892 A JP 2001090892A JP 2001090892 A JP2001090892 A JP 2001090892A JP 2001314076 A JP2001314076 A JP 2001314076A
Authority
JP
Japan
Prior art keywords
signal
coupled
circuit
waveform
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001090892A
Other languages
English (en)
Other versions
JP4903945B2 (ja
Inventor
David M Dwelley
エム． ドウェリー デイビッド
Trevor W Barcelo
ダブリュー． バルセロ トレバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of JP2001314076A publication Critical patent/JP2001314076A/ja
Application granted granted Critical
Publication of JP4903945B2 publication Critical patent/JP4903945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 入力電圧よりも高いか、低いか、または同じ
である出力電圧を調整することができる高効率のバック
ブースト切換調整器を提供すること。 【解決手段】 バックブースト切換調整器回路を制御し
て、調整された出力電圧を出力ノードに供給する方法で
あって、バックブースト切換調整器は、インダクタと、
第１のスイッチと、第２のスイッチと、第３のスイッチ
と、第４のスイッチとを備え、フィードバック信号を生
成する工程と、第１の駆動信号を用いて第１のスイッチ
のデューティサイクルを制御する工程、と第２の駆動信
号を用いて第２のスイッチのデューティサイクルを制御
する工程と、第３の駆動信号を用いて第３のスイッチの
デューティサイクルを制御する工程と、第４の駆動信号
を用いて第４のスイッチのデューティサイクルを制御す
る工程とを包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、切換調整器に関す
る。より詳細には、本発明は、高効率を保持するバック
ブースト切換調整器を制御する制御回路および方法に関
する。
【０００２】
【従来の技術】切換調整器は、調整されていない入力電
圧ＶINから、調整された出力電圧ＶOU Tを負荷に提供す
る。同期型切換調整器は、少なくとも２つのスイッチを
有し、これらのスイッチは、互いに脱調状態で（ｏｕｔ
ｏｆ ｐｈａｓｅ ｗｉｔｈｅａｃｈ ｏｔｈｅｒ）
オンおよびオフを切り換え、負荷に電流を提供する。制
御回路は、スイッチの切換えを制御する。
【０００３】図１Ａ〜１Ｃを参照して、３種類の従来技
術の同期型切換調整器について説明する。図１Ａは、典
型的なバック切換調整器１０を示し、この調整器は、入
力電圧ＶINよりも低い出力電圧ＶOUTを調整し得るだけ
である。図１Ｂは、典型的なブースト切換調整器１２を
示し、この調整器は、入力電圧ＶINよりも高い出力電圧
ＶOUTを調整し得るだけである。図１Ｃは、典型的なバ
ックブースト切換調整器１４を示し、この調整器は、入
力電圧ＶINよりも高いか、低いかあるいは同じ値の出力
電圧ＶOUTを調整し得る。
【０００４】図１Ａを参照して、同期型バック切換調整
器１０は、２つのスイッチＡおよびＢを有する。制御回
路（図示せず）は、ＡおよびＢを、互いに脱調状態でオ
ン（閉）およびオフ（開）に切り換え、負荷１９に電流
を供給する。切換調整器１０は、入力キャパシタ１６
と、同期型スイッチＡおよびＢと、インダクタ１７と、
出力キャパシタ１８とを含む。入力電圧ソースＶINおよ
び入力キャパシタ１６は、スイッチＡの第１の端子と接
地との間に結合される。スイッチＢは、スイッチＡの第
２の端子と接地との間に結合される。インダクタ１７の
第１の端子は、スイッチＡの第２の端子に結合され、出
力キャパシタ１８および負荷１９は、インダクタ１７の
第２の端子と接地との間に結合される。
【０００５】図１Ｂを参照して、同期型ブースト切換調
整器１２は、２つのスイッチＣおよびＤを有する。制御
回路（図示せず）は、ＣおよびＤを、互いに脱調状態で
オン（閉）およびオフ（開）に切り換え、負荷１９に電
流を供給する。切換調整器１２は、入力キャパシタ１６
と、同期型スイッチＣおよびＤと、インダクタ１７と、
出力キャパシタ１８とを含む。入力電圧ソースＶINおよ
び入力キャパシタ１６は、インダクタ１７の第１の端子
と接地との間に結合される。スイッチＣは、インダクタ
１７の第２の端子と接地との間に結合される。スイッチ
Ｄは、インダクタ１７の第２の端子に結合された第１の
端子と、出力キャパシタ１８の第１の端子に結合された
第２の端子とを有する。出力キャパシタ１８は、接地に
結合された第２の端子を有し、負荷１９は、出力キャパ
シタ１８の第１の端子と接地との間に結合される。
【０００６】図１Ｃを参照して、同期型バックブースト
切換調整器１４は、入力キャパシタ１６と、インダクタ
１７と、出力キャパシタ１８と、スイッチＡ、Ｂ、Ｃお
よびＤとを含む。スイッチＡ、Ｂ、ＣおよびＤは、例え
ば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）またはバイポーラ接合型トランジスタ（ＢＪＴ）で
あり得る。入力電圧ＶINおよび入力キャパシタ１６は、
スイッチＡの第１の端子と接地との間に結合される。ス
イッチＢは、スイッチＡの第２の端子と接地との間に結
合される。インダクタ１７は、スイッチＡの第２の端子
とスイッチＤの第１の端子との間に結合される。スイッ
チＣは、スイッチＤの第１の端子と接地との間に結合さ
れる。出力キャパシタ１８および負荷１９は、スイッチ
Ｄの第２の端子と接地との間に結合される。
【０００７】切換調整器１４は、４つのスイッチ（Ａ、
Ｂ、ＣおよびＤ）を含む。制御回路（図示せず）は、
Ａ、Ｂ、ＣおよびＤのオンおよびオフを切り換えて、負
荷１９に電流を供給する。従来技術の制御回路は典型的
には、スイッチＡおよびＣを共にオンに切り換え、Ｂお
よびＤを共にオンに切り換える。スイッチＢおよびＤが
オンになると、スイッチＡおよびＣはオフになり、スイ
ッチＡおよびＣがオンになると、スイッチＢおよびＤは
オフになる。従来技術の制御回路は、以下の切換えシー
ケンスの反復を使用する：すなわち、ＡおよびＣをオン
し、次いでＢおよびＤをオンし、次いでＡおよびＣをオ
ンし、次いでＢおよびＤをオンするといった具合にであ
る。このように、従来技術の制御回路は、調整器１４内
の４つのスイッチ全てのオンオフを切り換えて、負荷１
９に電流を供給する。
【０００８】図１Ａ〜１Ｃの調整器と用いられ得る従来
技術の制御回路の一例は、その非反転入力における制御
電圧とその反転入力における対称三角波（または非対称
鋸波）の波形とを比較してデジタルパルス幅変調信号を
発生する１つのコンパレータを有するパルス幅変調器を
含む。制御電圧は、調整器の出力電圧から発生される。
制御電圧が波形信号の下部から上部へと掃引されると、
このパルス幅変調信号のデューティサイクルは、０％か
ら１００％に増加する。バックブースト調整器におい
て、パルス幅変調信号はスイッチＡおよびＣを共に駆動
するために用いられ、反転型（ｉｎｖｅｒｓｅ）のパル
ス幅変調信号は、スイッチＢおよびＤを共に駆動するた
めに用いられる。制御電圧は、パルス幅変調信号のデュ
ーティサイクルを変化させ、そのため調整器の入力−出
力電圧比も変化させる。
【０００９】調整器１４のような同期型バックブースト
調整器は、多様かつ広範囲にわたる出力−入力電圧要求
に対し、調整された出力電圧を提供するために有利に動
作し得る。しかし、従来技術の同期型バックブースト切
換調整器の制御回路は、不利なことに、出力電流および
出力−入力電圧比に関係なく、各サイクルにおいて４つ
のスイッチ全てを常時駆動してオンオフを切り換えて、
ＶOUTを調整する。スイッチがオンまたはオフのいずれ
かのままでいる場合よりも大きな電力がスイッチのオン
オフを駆動するために消費される。同期型バック調整器
１０または同期型ブースト調整器１２が消費する電力よ
りも多くの電力が、同期型バックブースト調整器１４に
よって消費される。なぜならば、調整器１０および１２
においてオンオフ駆動する必要があるスイッチは２つだ
けであるからである。従って、従来技術の制御回路用と
用いられる同期型バックブースト切換調整器１４は、同
期型バック調整器１０または同期型ブースト調整器１２
よりも効率が悪い。
【００１０】
【発明が解決しようとする課題】従来技術の制御回路と
用いられる切換調整器１４のさらなる不利点は、平均イ
ンダクタ電流が高いことである。平均インダクタ電流が
高くなると、出力電圧を調整するためにより多くの電力
がインダクタ内で消費されるため、望ましくない。従来
技術の制御回路と用いられる切換調整器１４の平均イン
ダクタ電流／ＩIN D（／は本明細書においてオーバーバ
ーを表す）と、平均出力電流／ＩOUTとの間の関係は、
以下の式で表される。
【００１１】
【数１】 ここで、ＶOUTは出力電圧であり、ＶINは切換調整器１
４の入力電圧である。例えば、ＶIN＝ＶOUTである場
合、平均インダクタ電流は、損失がゼロであると仮定し
たとき、切換調整器１４内の平均出力電流の２倍であ
る。
【００１２】しかし、入力電圧よりも高いか、低いか、
あるいは同じである出力電圧を調整できる、高効率のバ
ックブースト切換調整器制御回路を提供することが所望
される。また、入力電圧が出力電圧よりも高いかまたは
低い場合に、全スイッチよりも少数のスイッチを駆動す
ることにより電力を節約するバックブースト切換調整器
制御回路を提供することも所望される。また、平均イン
ダクタ電流が低いバックブースト切換調整器を提供する
ことも所望される。
【００１３】本発明の目的は、入力電圧よりも高いか、
低いか、または同じである出力電圧を調整することがで
きる高効率のバックブースト切換調整器を提供すること
である。
【００１４】本発明のさらなる目的は、入力電圧が出力
電圧よりも高いかまたは低いときに全スイッチよりも少
数のスイッチを駆動することにより電力を節約するバッ
クブースト切換調整器制御回路を提供することである。
【００１５】本発明のさらなる目的は、低い平均インダ
クタ電流を有するバックブースト切換調整器を提供する
ことである。
【００１６】
【課題を解決するための手段】本発明によるバックブー
スト切換調整器回路を制御して、調整された出力電圧を
出力ノードに供給する方法は、該バックブースト切換調
整器が、インダクタと、入力電圧と該インダクタの第１
の端子との間に結合された第１のスイッチと、該インダ
クタの該第１の端子と接地との間に結合された第２のス
イッチと、該インダクタの第２の端子と接地との間に結
合された第３のスイッチと、該インダクタの該第２の端
子と該出力ノードとの間に結合された第４のスイッチと
を備え、該切換調整器の該出力電圧に比例するフィード
バック信号を生成する工程と、該フィードバック信号に
応答して生成される第１の駆動信号を用いて、該第１の
スイッチのデューティサイクルを制御する工程と、該フ
ィードバック信号に応答して生成される第２の駆動信号
を用いて、該第２のスイッチのデューティサイクルを制
御し、これにより、該第１のスイッチがオンのときに該
第２のスイッチはオフとなり、該第２のスイッチがオン
のときに該第１のスイッチはオフとなる、工程と、該フ
ィードバック信号に応答して生成される第３の駆動信号
を用いて、該第３のスイッチのデューティサイクルを制
御し、これにより、該出力ノードにおいて該出力電圧が
調整されている間、該第１のスイッチのデューティサイ
クルは、該第３のスイッチのデューティサイクルと等し
くない工程と、該フィードバック信号に応答して生成さ
れる第４の駆動信号を用いて、該第４のスイッチのデュ
ーティサイクルを制御し、これにより、該第４のスイッ
チがオンのときに該第３のスイッチがオフとなり、該第
３のスイッチがオンのときに該第４のスイッチがオフと
なる工程とを包含し、これにより上記目的を達成する。
【００１７】前記フィードバック信号に比例する第１お
よび第２の電圧信号を生成する工程と、第１および第２
の周期的波形信号を提供する工程と、該第１の電圧信号
を該第１の周期的波形信号と比較して第１の制御信号を
生成する工程であって、前記第１および第２の駆動信号
は、該第１の制御信号に応答して生成される、工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して
第２の制御信号を生成する工程であって、前記第３およ
び第４の駆動信号は、該第２の制御信号に応答して生成
される工程とをさらに包含してもよい。
【００１８】前記第１および前記第２の周期的波形信号
を提供する工程は、直流のオフセット電圧だけ該第２の
周期的波形信号からオフセットした該第１の周期的波形
号を提供する工程をさらに包含してもよい。
【００１９】前記第１および前記第２の電圧信号を生成
する工程は、直流のオフセット電圧だけ該第１の電圧信
号からオフセットした該第２の電圧信号を生成する工程
をさらに包含してもよい。
【００２０】前記第１および前記第２の周期的波形信号
を提供する工程は、同じ波形および同じピークツーピー
ク振幅を有する該第１および該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００２１】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号の波形と異
なる波形を有する該第２の周期的波形信号を提供する工
程をさらに包含してもよい。
【００２２】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号と異なるピ
ークツーピーク振幅を有する該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００２３】前記第１および第２の周期的波形信号は鋸
波形信号であってもよい。
【００２４】前記第１および第２の周期的波形信号は三
角波形信号であってもよい。
【００２５】前記方法が、前記フィードバック信号に比
例する第１のおよび第２の電圧信号を生成する工程と、
第１のおよび第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較し
て、第１の制御信号を生成する工程と、該第２の電圧信
号と該第２の周期的波形信号と比較して、第２の制御信
号を生成する工程と、該第１および第２の制御信号を選
択して、第１の選択信号を生成する工程であって、該第
１の選択信号は、実質的に一定の伝播遅延を有し、前記
第１および第２の駆動信号は、該第１の選択信号に応答
して生成される、工程と、該第１および第２の制御信号
を選択して第２の選択信号を生成する工程であって、該
第２の選択信号は、実質的に一定の伝播遅延を有し、前
記第３および第４の駆動信号は、該第２の選択信号に応
答して生成される工程とをさらに包含してもよい。
【００２６】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する方法は、該バックブースト切換調整器が、インダク
タと、入力電圧と該インダクタの第１の端子との間に結
合された第１のスイッチと、接地に結合されたアノード
および該インダクタの該第１の端子に結合されたカソー
ドを備えた第１のダイオードと、該インダクタの第２の
端子と接地との間に結合された第２のスイッチと、該イ
ンダクタの該第２の端子に結合されたアノードおよび該
出力ノードに結合されたカソードを備えた第２のダイオ
ードとを備え、該切換調整器の該出力電圧に比例するフ
ィードバック信号を生成する工程と、該フィードバック
信号に応答して生成される第１の駆動信号を用いて、該
第１のスイッチのデューティサイクルを制御する工程
と、該フィードバック信号に応答して生成される第２の
駆動信号を用いて、該第２のスイッチのデューティサイ
クルを制御し、これにより、該出力ノードにおいて該出
力電圧が調整されている間、該第１のスイッチのデュー
ティサイクルは、該第２のスイッチのデューティサイク
ルと等しくない工程とを包含し、これにより上記目的を
達成する。
【００２７】前記方法が、前記フィードバック信号に比
例する第１および第２の電圧信号を生成する工程と、第
１および第２の周期的波形信号を提供する工程と、該第
１の電圧信号を該第１の周期的波形信号と比較して、第
１の制御信号を生成する工程であって、前記第１の駆動
信号は、該第１の制御信号に応答して生成される、工程
と、該第２の電圧信号を該第２の周期的波形信号と比較
して、第２の制御信号を生成する工程であって、前記第
２の駆動信号は、該第２の制御信号に応答して生成され
る工程とをさらに包含してもよい。
【００２８】前記第１および前記第２の周期的波形信号
を提供する工程は、直流電流オフセット電圧だけ該第２
の周期的波形信号からオフセットした該第１の周期的波
形信号を提供する工程をさらに包含してもよい。
【００２９】前記第１および前記第２の電圧信号を生成
する工程は、直流オフセット電圧だけ該第１の電圧信号
からオフセットした該第２の電圧信号を生成する工程を
さらに包含してもよい。
【００３０】前記第１および前記第２の周期的波形信号
を提供する工程は、同じ波形および同じピークツーピー
ク振幅を有する該第１および該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００３１】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号の波形と異
なる波形を有する該第２の周期的波形信号を提供する工
程をさらに包含してもよい。
【００３２】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号と異なるピ
ークツーピーク振幅を有する該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００３３】前記第１および前記第２の周期的波形信号
は鋸波形信号であってもよい。
【００３４】前記第１および前記第２の周期的波形信号
は三角波形信号であってもよい。
【００３５】前記方法が、前記フィードバック信号に比
例する第１および第２の電圧信号を生成する工程と、第
１および第２の周期的波形信号を提供する工程と、該第
１の電圧信号を該第１の周期的波形信号と比較して、第
１の制御信号を生成する工程と、該第２の電圧信号を該
第２の周期的波形信号と比較して、第２の制御信号を生
成する工程と、該第１および第２の制御信号を選択し
て、第１の選択信号を生成する工程であって、該第１の
選択信号は、実質的に一定の伝播遅延を有し、前記第１
の駆動信号は、該第１の選択信号に応答して生成され
る、工程と、該第１および第２の制御信号を選択して、
第２の選択信号を生成する工程であって、該第２の選択
信号は、実質的に一定の伝播遅延を有し、前記第２の駆
動信号は、該第２の選択信号に応答して生成される工程
とをさらに包含してもよい。
【００３６】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する方法は、該バックブースト切換調整器が、インダク
タと、入力電圧と該インダクタの第１の端子との間に結
合された第１のスイッチと、該インダクタの該第１の端
子と接地との間に結合された第２のスイッチと、該イン
ダクタの第２の端子と接地との間に結合された第３のス
イッチと、該インダクタの該第２の端子に結合されたア
ノードおよび該出力ノードに結合されたカソードを備え
たダイオードとを備え、該方法は、該切換調整器の該出
力電圧に比例するフィードバック信号を生成する工程
と、該フィードバック信号に応答して生成される第１の
駆動信号を用いて、該第１のスイッチのデューティサイ
クルを制御する工程と、該フィードバック信号に応答し
て生成される第２の駆動信号を用いて、該第２のスイッ
チのデューティサイクルを制御し、これにより、該第１
のスイッチがオンのときに該第２のスイッチがオフとな
り、該第２のスイッチがオンのときに該第１のスイッチ
がオフとなる工程と、該フィードバック信号に応答して
生成される第３の駆動信号を用いて、該第３のスイッチ
のデューティサイクルを制御し、これにより、該出力ノ
ードにおいて該出力電圧が調整されている間、該第１の
スイッチのデューティサイクルは、該第３のスイッチの
デューティサイクルと等しくない工程とを包含し、これ
により上記目的が達成される。
【００３７】前記方法が、前記フィードバック信号に比
例する第１および第２の電圧信号を生成する工程と、第
１および第２の周期的波形信号を提供する工程と、該第
１の電圧信号を該第１の周期的波形信号と比較して第１
の制御信号を生成する工程であって、前記第１および第
２の駆動信号は、該第１の制御信号に応答して生成され
る工程と、該第２の電圧信号を該第２の周期的波形信号
と比較して第２の制御信号を生成する工程であって、前
記第３の駆動信号は、該第２の制御信号に応答して生成
される工程とをさらに包含してもよい。
【００３８】前記第１および前記第２の周期的波形信号
を提供する工程は、直流のオフセット電圧だけ該第２の
周期的波形信号からオフセットした該第１の周期的波形
信号を提供する工程をさらに包含してもよい。
【００３９】前記第１および前記第２の電圧信号を生成
する工程は、直流オフセット電圧だけ該第１の電圧信号
からオフセットした該第２の電圧信号を生成する工程を
さらに包含してもよい。
【００４０】前記第１および前記第２の周期的波形信号
を提供する工程は、同じ波形および同じピークツーピー
ク振幅を有する該第１および第２の周期的波形信号を提
供する工程をさらに包含してもよい。
【００４１】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号と異なる波
形を有する該第２の周期的波形信号を提供する工程をさ
らに包含してもよい。
【００４２】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号と異なるピ
ークツーピーク振幅を有する該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００４３】前記第１および前記第２の周期的波形信号
は鋸波形信号であってもよい。
【００４４】前記第１および前記第２の周期的波形信号
は三角波形信号であってもよい。
【００４５】前記方法が、前記フィードバック信号に比
例する第１および第２の電圧信号を生成する工程と、第
１および第２の周期的波形信号を提供する工程と、該第
１の電圧信号を該第１の周期的波形信号と比較して、第
１の制御信号を生成する工程と、該第２の電圧信号を該
第２の周期的波形信号と比較して、第２の制御信号を生
成する工程と、該第１および第２の制御信号を選択し
て、第１の選択信号を生成する工程であって、該第１の
選択信号は、実質的に一定の伝播遅延を有し、前記第１
および第２の駆動信号は、該第１の選択信号に応答して
生成される、工程と、該第１および第２の制御信号を選
択して、第２の選択信号を生成する工程であって、該第
２の選択信号は、実質的に一定の伝播遅延を有し、前記
第３の駆動信号は、該第２の選択信号に応答して生成さ
れる工程とをさらに包含してもよい。
【００４６】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する方法は、該バックブースト切換調整器が、インダク
タと、入力電圧と該インダクタの第１の端子との間に結
合された第１のスイッチと、接地に結合されたアノード
および該インダクタの該第１の端子に結合されたカソー
ドを備えたダイオードと、該インダクタの第２の端子と
接地との間に結合された第２のスイッチと、該インダク
タの該第２の端子と該出力ノードとの間に結合された第
３のスイッチとを備え、該切換調整器の該出力電圧に比
例するフィードバック信号を生成する工程と、該フィー
ドバック信号に応答して生成される第１の駆動信号を用
いて、該第１のスイッチのデューティサイクルを制御す
る工程と、該フィードバック信号に応答して生成される
第２の駆動信号を用いて、該第２のスイッチのデューテ
ィサイクルを制御し、これにより、該出力ノードにおい
て該出力電圧が調整されている間、該第１のスイッチの
デューティサイクルは、該第２のスイッチのデューティ
サイクルと等しくない工程と、該フィードバック信号に
応答して生成される第３の駆動信号を用いて、該第３の
スイッチのデューティサイクルを制御し、該第３のスイ
ッチがオンのときに該第２のスイッチがオフとなり、該
第２のスイッチがオンのときに該第３のスイッチがオフ
となる工程と、を包含し、これにより上記目的が達成さ
れる。
【００４７】前記方法が、前記フィードバック信号に比
例する第１および第２の電圧信号を生成する工程と、第
１および第２の周期的波形信号を提供する工程と、該第
１の電圧信号を該第１の周期的波形信号と比較して、第
１の制御信号を生成する工程であって、前記第１の駆動
信号は、該第１の制御信号に応答して生成される、工程
と、該第２の電圧信号を該第２の周期的波形信号と比較
して、第２の制御信号を生成する工程であって、前記第
２および第３の駆動信号は、該第２の制御信号に応答し
て生成される工程とをさらに包含してもよい。
【００４８】前記第１および前記第２の周期的波形信号
を提供する工程は、直流オフセット電圧だけ該第２の周
期的波形信号からオフセットした該第１の周期的波形信
号を提供する工程をさらに包含してもよい。
【００４９】前記第１および前記第２の電圧信号を生成
する工程は、直流オフセット電圧だけ該第１の電圧信号
からオフセットした該第２の電圧信号を生成する工程を
さらに包含してもよい。
【００５０】前記第１および前記第２の周期的波形信号
を提供する工程は、同じ波形および同じピークツーピー
ク振幅を有する該第１および該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００５１】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号と異なる波
形を有する該第２の周期的波形信号を提供する工程をさ
らに包含してもよい。
【００５２】前記第１および前記第２の周期的波形信号
を提供する工程は、該第１の周期的波形信号と異なるピ
ークツーピーク振幅を有する該第２の周期的波形信号を
提供する工程をさらに包含してもよい。
【００５３】前記第１および第２の周期的波形信号は鋸
波形信号であってもよい。
【００５４】前記第１および第２の周期的波形信号は三
角波形信号であってもよい。
【００５５】前記方法が、前記フィードバック信号に比
例する第１および第２の電圧信号を生成する工程と、第
１および第２の周期的波形信号を提供する工程と、該第
１の電圧信号を該第１の周期的波形信号と比較して、第
１の制御信号を生成する工程と、該第２の電圧信号を該
第２の周期的波形信号と比較して、第２の制御信号を生
成する工程と、該第１および第２の制御信号を選択し
て、第１の選択信号を生成する工程であって、該第１の
選択信号は、実質的に一定の伝播遅延を有し、前記第１
の駆動信号は、該第１の選択信号に応答して生成される
工程と、該第１および第２の制御信号を選択して、第２
の選択信号を生成する工程であって、該第２の選択信号
は、実質的に一定の伝播遅延を有し、前記第２および第
３の駆動信号は、該第２の選択信号に応答して生成され
る工程とをさらに包含してもよい。
【００５６】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する制御回路は、該バックブースト切換調整器が、イン
ダクタと、入力電圧と該インダクタの第１の端子との間
に結合された第１のスイッチと、該インダクタの該第１
の端子と接地との間に結合された第２のスイッチと、該
インダクタの第２の端子と接地との間に結合された第３
のスイッチと、該インダクタの該第２の端子と該出力ノ
ードとの間に結合された第４のスイッチとを備え、該制
御回路は、該切換調整器回路の該出力ノードに結合され
た入力ノードと、波形出力ノードにおいて周期的波形を
提供する波形発生器と、第１、第２、第３および第４の
出力ノードとを備える信号発生器回路であって、該第１
および第２の出力ノードは該信号発生器回路の該入力ノ
ードに結合され、該第３および第４の出力ノードは該波
形発生器の該波形出力ノードに結合される、信号発生器
回路と、該信号発生器回路の該第１および第３の出力ノ
ードにそれぞれ結合された第１および第２の入力を備え
る第１のコンパレータ回路と、該信号発生器回路の該第
２および第４の出力ノードにそれぞれ結合された第１お
よび第２の入力を備える第２のコンパレータ回路と、論
理ゲートを備える論理回路であって、該論理回路は、該
第１のコンパレータ回路の出力に結合された第１の入力
と、該第２のコンパレータ回路の出力に結合された第２
の入力と、該第１、第２、第３および第４のスイッチに
それぞれ結合された第１、第２、第３および第４の出力
とを備え、該第２のスイッチがオンになると該第１のス
イッチはオフとなり、該第１のスイッチがオンになると
該第２のスイッチはオフとなり、該第４のスイッチがオ
ンになると該第３のスイッチはオフとなり、該第３のス
イッチがオンになると該第４のスイッチはオフとなる論
理回路を備え、これにより上記目的が達成される。
【００５７】前記信号発生器回路の前記第３の出力ノー
ドと前記第４の出力ノードとの間に直流オフセットが生
成されてもよい。
【００５８】前記信号発生器回路は、前記第３の出力ノ
ードと前記第４の出力ノードとの間に結合された抵抗器
と、該第４の出力ノードと接地との間に結合された電流
ソースとをさらに備え、該抵抗器および該電流ソース
は、前記直流オフセットを生成してもよい。
【００５９】前記信号発生器回路の前記第１の出力ノー
ドと前記第２の出力ノードとの間に直流オフセットが生
成されてもよい。
【００６０】前記信号発生器回路は、前記第１の出力ノ
ードと前記第２の出力ノードとの間に結合された抵抗器
と、前記第２の出力ノードと接地との間に結合された電
流ソースとをさらに備え、該抵抗器および該電流ソース
は前記直流オフセットを生成してもよい。
【００６１】前記波形発生器は第１および第２の波形発
生器を備え、該第１の波形発生器は、第１の波形出力ノ
ードにおいて第１の周期的波形を提供し、該第２の周期
的波形発生器は、第２の波形出力ノードにおいて第２の
周期的波形を提供し、前記信号発生器回路の前記第３の
出力ノードは、該第１の波形出力ノードに結合され、該
信号発生器回路の前記第４の出力ノードは、該第２の波
形出力ノードに結合されてもよい。
【００６２】前記周期的波形は鋸波形であってもよい。
【００６３】前記周期的波形は三角波形であってもよ
い。
【００６４】前記制御回路は、第１および第２のマルチ
プレクサ回路をさらに備え、該第１のマルチプレクサ回
路は、前記論理回路の前記第１の入力と前記第１および
第２のコンパレータの各々の前記出力との間に結合さ
れ、該第２のマルチプレクサ回路は、該論理回路の前記
第２の入力と該第１および第２のコンパレータの各々の
該出力との間に結合されてもよい。
【００６５】前記制御回路は、第１および第２の入力
と、前記信号発生器回路の前記入力ノードに結合された
出力とを有する増幅器回路と、前記切換調整器回路の前
記出力ノードと該増幅器回路の該第１の入力との間に結
合された第１の抵抗器と、該増幅器回路の該第１の入力
と接地との間に結合された第２の抵抗器とをさらに備え
てもよい。
【００６６】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する制御回路は、該バックブースト切換調整器が、イン
ダクタと、入力電圧と該インダクタの第１の端子との間
に結合された第１のスイッチと、接地に結合されたアノ
ードおよび該インダクタの該第１の端子に結合されたカ
ソードを備えた第１のダイオードと、該インダクタの第
２の端子と接地との間に結合された第２のスイッチと、
該インダクタの該第２の端子に結合されたアノードおよ
び該出力ノードに結合されたカソードを備えた第２のダ
イオードと、を備え、該切換調整器回路の該出力ノード
に結合された入力ノードと、波形出力ノードにおいて周
期的波形を提供する波形発生器と、第１、第２、第３お
よび第４の出力ノードと、を備える信号発生器回路であ
って、該第１および第２の出力ノードは該信号発生器回
路の該入力ノードに結合され、該第３および第４の出力
ノードは該波形発生器の該波形出力ノードに結合され
る、信号発生器回路と、該信号発生器回路の該第１およ
び第３の出力ノードにそれぞれ結合された第１および第
２の入力を備える第１のコンパレータ回路と、該信号発
生器回路の該第２および第４の出力ノードにそれぞれ結
合された第１および第２の入力を備える第２のコンパレ
ータ回路と、論理ゲートを備える論理回路であって、該
論理回路は、該第１のコンパレータ回路の出力に結合さ
れた第１の入力と、該第２のコンパレータ回路の出力に
結合された第２の入力と、該第１および第２のスイッチ
にそれぞれ結合された第１および第２の出力とを備える
論理回路とを備え、これによろい上記目的が達成され
る。
【００６７】前記信号発生器回路の前記第３の出力ノー
ドと前記第４の出力ノードとの間に直流オフセットが生
成されてもよい。
【００６８】前記信号発生器回路は、前記第３の出力ノ
ードと前記第４の出力ノードとの間に結合された抵抗器
と、前記第４の出力ノードと接地との間に結合された電
流ソースとをさらに備え、該抵抗器および該電流ソース
は、前記直流オフセットを生成してもよい前記信号発生
器の前記第１の出力ノードと前記第２の出力ノードとの
間に直流オフセットが生成されてもよい。
【００６９】前記信号発生器回路は、前記第１の出力ノ
ードと前記第２の出力ノードとの間に結合された抵抗器
と、前記第２の出力ノードと接地との間に結合された電
流ソースとをさらに備え、該抵抗器および該電流ソース
は、前記直流オフセットを生成してもよい。
【００７０】前記波形発生器は、第１および第２の波形
発生器を備え、該第１の波形発生器は、第１の波形出力
ノードにおいて第１の周期的波形を提供し、該第２の周
期的波形発生器は、第２の波形出力ノードにおいて第２
の周期的波形を提供し、該信号発生器回路の前記第３の
出力ノードは該第１の波形出力ノードに結合され、該信
号発生器回路の前記第４の出力ノードは該第２の波形出
力ノードに結合されてもよい。
【００７１】前記周期的波形は鋸波形であってもよい。
【００７２】前記周期的波形は三角波形であってもよ
い。
【００７３】前記制御回路は、第１および第２のマルチ
プレクサ回路をさらに備え、該第１のマルチプレクサ回
路は、前記論理回路の前記第１の入力と前記第１および
第２のコンパレータのそれぞれの前記出力との間に結合
され、該第２のマルチプレクサ回路は、該論理回路の前
記第２の入力と該第１および第２のコンパレータのそれ
ぞれの該出力との間に結合されてもよい。
【００７４】前記制御回路は、第１および第２の入力
と、前記信号発生器回路の前記入力ノードに結合された
出力とを有する増幅器回路と、前記切換調整器回路の前
記出力ノードと該増幅器回路の該第１の入力との間に結
合された第１の抵抗器と、該増幅器回路の該第１の入力
と接地との間に結合された第２の抵抗器とをさらに備え
てもよい。
【００７５】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する制御回路は、該バックブースト切換調整器が、イン
ダクタと、入力電圧と該インダクタの第１の端子との間
に結合された第１のスイッチと、該インダクタの該第１
の端子と接地との間に結合された第２のスイッチと、該
インダクタの第２の端子と接地との間に結合された第３
のスイッチと、該インダクタの該第２の端子に結合され
たアノードおよび該出力ノードに結合されたカソードを
備えたダイオードとを備え、該切換調整器回路の該出力
ノードに結合された入力ノードと、波形出力ノードにお
いて周期的波形を提供する波形発生器と、第１、第２、
第３および第４の出力ノードと、を備える信号発生器回
路であって、該第１および第２の出力ノードは該信号発
生器回路の該入力ノードに結合され、該第３および第４
の出力ノードは該波形発生器の該波形出力ノードに結合
される、信号発生器回路と、該信号発生器回路の該第１
および第３の出力ノードにそれぞれ結合された第１およ
び第２の入力を備える第１のコンパレータ回路と、該信
号発生器回路の該第２および第４の出力ノードにそれぞ
れ結合された第１および第２の入力を備える第２のコン
パレータ回路と、論理ゲートを備える論理回路であっ
て、該論理回路は、該第１のコンパレータ回路の出力に
結合された第１の入力と、該第２のコンパレータ回路の
出力に結合された第２の入力と、該第１、第２および第
３のスイッチにそれぞれ結合された第１、第２および第
３の出力と、を備え、該第２のスイッチがオンになると
該第１のスイッチはオフになり、該第１のスイッチがオ
ンになると該第２のスイッチはオフになる論理回路とを
備え、これにより上記目的が達成される。
【００７６】前記信号発生器回路の前記第３の出力ノー
ドと前記第４の出力ノードとの間に直流オフセットが生
成されてもよい。
【００７７】前記信号発生器回路は、前記第３の出力ノ
ードと前記第４の出力ノードとの間に結合された抵抗器
と、該第４の出力ノードと接地との間に結合された電流
ソースとをさらに備え、該抵抗器および該電流ソースは
前記直流オフセットを生成してもよい。
【００７８】前記信号発生器回路の前記第１の出力ノー
ドと前記第２の出力ノードとの間に直流オフセットが生
成されてもよい。
【００７９】前記信号発生器回路は、前記第１の出力ノ
ードと前記第２の出力ノードとの間に結合された抵抗器
と、該第２の出力ノードと接地との間に結合された電流
ソースとをさらに備え、該抵抗器および該電流ソース
は、前記直流オフセットを生成してもよい。
【００８０】前記波形発生器は、第１および第２の波形
発生器を備え、該第１の波形発生器は、第１の波形出力
ノードにおいて第１の周期的波形を提供し、該第２の周
期的波形発生器は、第２の波形出力ノードにおいて第２
の周期的波形を提供し、前記信号発生器回路の前記第３
の出力ノードは、該第１の波形出力ノードに結合され、
該信号発生器回路の前記第４の出力ノードは、該第２の
波形出力ノードに結合されてもよい。
【００８１】前記周期的波形は鋸波形であってもよい。
【００８２】前記周期的波形は三角波形であってもよ
い。
【００８３】前記制御回路は、第１および第２のマルチ
プレクサ回路をさらに備え、該第１のマルチプレクサ回
路は、前記論理回路の前記第１の入力と前記第１および
第２のコンパレータの各々の前記出力との間に結合さ
れ、該第２のマルチプレクサ回路は、該論理回路の前記
第２の入力と該第１および第２のコンパレータの各々の
該出力との間に結合されてもよい。
【００８４】前記制御回路は、第１および第２の入力
と、前記信号発生器回路の前記入力ノードに結合された
出力とを有する増幅器回路と、前記切換調整器回路の前
記出力ノードと該増幅器回路の該第１の入力との間に結
合された第１の抵抗器と、該増幅器回路の該第１の入力
と接地との間に結合された第２の抵抗器とをさらに備え
てもよい。
【００８５】本発明によるバックブースト切換調整器回
路を制御して、調整された出力電圧を出力ノードに供給
する制御回路は、該バックブースト切換調整器が、イン
ダクタと、入力電圧と該インダクタの第１の端子との間
に結合された第１のスイッチと、接地に結合されたアノ
ードおよび該インダクタの該第１の端子に結合されたカ
ソードを備えたダイオードと、該インダクタの第２の端
子と接地との間に結合された第２のスイッチと、該イン
ダクタの該第２の端子と該出力ノードとの間に結合され
た第３のスイッチとを備え、該切換調整器回路の該出力
ノードに結合された入力ノードと、波形出力ノードにお
いて周期的波形を提供する波形発生器と、第１、第２、
第３および第４の出力ノードと、を備える信号発生器回
路であって、該第１および第２の出力ノードは該信号発
生器回路の該入力ノードに結合され、該第３および第４
の出力ノードは該波形発生器の該波形出力ノードに結合
される、信号発生器回路と、該信号発生器回路の該第１
および第３の出力ノードにそれぞれ結合された第１およ
び第２の入力を備える第１のコンパレータ回路と、該信
号発生器回路の該第２および第４の出力ノードにそれぞ
れ結合された第１および第２の入力を備える第２のコン
パレータ回路と、論理ゲートを備える論理回路であっ
て、該論理回路は、該第１のコンパレータ回路の出力に
結合された第１の入力と、該第２のコンパレータ回路の
出力に結合された第２の入力と、該第１、第２および第
３のスイッチにそれぞれ結合された第１、第２および第
３の出力と、を備え、該第２のスイッチがオンになると
該第３のスイッチはオフになり、該第３のスイッチがオ
ンになると該第２のスイッチはオフになる論理回路とを
備え、これにより上記目的が達成される。
【００８６】前記信号発生器回路の前記第３の出力ノー
ドと前記第４の出力ノードとの間に直流オフセットが生
成されてもよい。
【００８７】前記信号発生器回路は、前記第３の出力ノ
ードと前記第４の出力ノードとの間に結合された抵抗器
と、該第４の出力ノードと接地との間に結合された電流
ソースとをさらに備え、該抵抗器および該電流ソース
は、前記直流オフセットを生成してもよい。
【００８８】前記信号発生器回路の前記第１の出力ノー
ドと前記第２の出力ノードとの間に直流オフセットが生
成されてもよい。
【００８９】前記信号発生器回路は、前記第１の出力ノ
ードと前記第２の出力ノードとの間に結合された抵抗器
と、前記第２の出力ノードと接地との間に結合された電
流ソースとをさらに備え、該抵抗器および該電流ソース
は、前記直流オフセットを生成してもよい。
【００９０】前記波形発生器は、第１および第２の波形
発生器を備え、該第１の波発生器は、第１の波形出力ノ
ードにおいて第１の周期的波形を提供し、該第２の周期
的波形発生器は、第２の波形出力ノードにおいて第２の
周期的波形を提供し、前記信号発生器回路の前記第３の
出力ノードは該第１の波形出力ノードに結合され、該信
号発生器回路の前記第４の出力ノードは該第２の波形出
力ノードに結合されてもよい。
【００９１】前記周期的波形は鋸波形であってもよい。
【００９２】前記周期的波形は三角波形であってもよ
い。
【００９３】前記制御回路は、第１および第２のマルチ
プレクサ回路をさらに備え、該第１のマルチプレクサ回
路は、前記論理回路の前記第１の入力と前記第１および
第２のコンパレータの各々の前記出力との間に結合さ
れ、該第２のマルチプレクサ回路は、該論理回路の前記
第２の入力と該第１のおよび第２のコンパレータの各々
の該出力との間に結合されてもよい。
【００９４】前記制御回路は、第１および第２の入力
と、前記信号発生器回路の前記入力ノードに結合された
出力とを有する増幅器回路と、前記切換調整器回路の前
記出力ノードと該増幅器回路の該第１の入力との間に結
合された第１の抵抗器と、該増幅器回路の該第１の入力
と接地との間に結合された第２の抵抗器とをさらに備え
てもよい。
【００９５】本発明の上記および他の目的は、高効率の
バックブースト切換調整器を、入力電圧が所望の出力電
圧よりも高いときはバックモードで、入力電圧が所望の
出力電圧よりも低いときはブーストモードで、入力電圧
が所望の出力電圧よりも高いか、低いかまたは同じとき
はバックブーストモードで動作させることができる制御
回路により提供される。本発明はまた、高効率のバック
ブースト切換調整器の出力電圧を、バックモード、ブー
ストモードおよびバックブーストモードで調整する方法
も含む。バックモードおよびブーストモードの間、全ス
イッチよりも少ないスイッチがオンおよびオフに切り換
えられ、これにより負荷に電流が提供される。残りのス
イッチは、バックモード動作またはブーストモード動作
の間、オンまたはオフのままである。バックブーストモ
ードの間、全スイッチがオンまたはオフに切り換えられ
る。この方式は、バックブーストモード時の各サイクル
においてスイッチ全てをオンおよびオフに切換えるわけ
ではないため、電力を節約する。
【００９６】本発明の制御回路は、同期型バックブース
ト切換調整器および非同期型バックブースト切換調整器
を制御し得る。本発明の制御回路は、パルス幅調整器回
路および論理回路を含む。このパルス幅調整器回路は、
出力電圧を示す制御電圧をモニタリングして、切換調整
器をバックモード、ブーストモードまたはバックブース
トモードで動作させるタイミングを決定する。パルス幅
調整器回路は、スイッチのオンおよびオフを駆動する論
理回路に結合される。本発明はまた、切換調整器の調整
された電圧出力に比例する第１および第２の電圧信号を
生成し、第１および第２の周期的波形信号を提供し、第
１の電圧信号を第１の周期的波形信号と比較して第１の
制御信号を生成し、第２の電圧信号を第２の周期的波形
信号と比較して第２の制御信号を生成し、第１の制御信
号に比例する第１の駆動信号で第１のスイッチを制御
し、第２の制御信号に比例する第２の駆動信号で第２の
スイッチを制御する方法も含む。
【００９７】
【発明の実施の形態】上記の目的および本発明の機能
は、以下の詳細な説明を添付の図面と共に考えれば、よ
り明確に理解され得る。図面中、同じ参照符号は同じ構
成要素を指す。
【００９８】図２Ａを参照して、本発明による制御回路
について説明する。電源１５は、同期型切換調整器１４
および制御回路２０を含む。同期型切換調整器１４は、
入力電圧ＶINを受け取り、調整された出力電圧ＶOUTを
提供する。入力電圧ＶINは、出力電圧ＶOUTよりも高い
か、低いか、あるいは実質的に同じであり得る。制御回
路２０は、切換調整器１４をバックモード、ブーストモ
ードまたはバックブーストモードで動作させ得る。同期
型切換調整器１４は、ＶINとＶOUTとの間に結合された
４つのスイッチを有する。これらのスイッチは、ＶOUT
にある出力ノードへの電流の供給電圧を制御し、これに
より、出力電圧は調整値で保持され得る。制御回路は、
出力電圧ＶOUTを受け取り、同期型切換調整器１４内の
４つのスイッチ（Ａ、Ｂ、ＣおよびＤ）の切り換えを制
御する４つの駆動信号（ＶA、ＶB、ＶCおよびＶD）を提
供する。
【００９９】図２Ｂを参照して、電源１５の例示的模式
図が示される。回路１５は、４つのスイッチ（Ａ、Ｂ、
ＣおよびＤ）ならびに制御回路２０を有する同期型切換
調整器１４を含む。スイッチＡ、Ｂ、ＣおよびＤはそれ
ぞれ、駆動信号ＶA、ＶB、Ｖ CおよびＶDにより制御され
る。制御回路２０は、抵抗器２１Ａおよび２１Ｂと、誤
り増幅器２２と、パルス幅変調器２５と、論理回路２９
とを含む。パルス幅変調器２５は、信号発生器２４とコ
ンパレータ２７および２８とを含む。
【０１００】バックモードにおいて、電源１５は、入力
電圧ＶINよりも小さな出力電圧ＶOU Tを提供し、制御回
路２０は、スイッチＤをオンにし、スイッチＣをオフに
した状態で調整器の切換え周波数ｆsでスイッチＡおよ
びＢのオンオフを切り換える。ブーストモードにおい
て、電源１５は、入力電圧ＶINよりも大きな出力電圧Ｖ
OUTを提供し、制御回路２０は、スイッチＡをオンに
し、スイッチＢをオフにした状態で、調整器の切換え周
波数ｆsでスイッチＣおよびＤをオンおよびオフにす
る。バックブーストモードにおいて、電源１５は、入力
電圧ＶINよりも小さいか、大きいかまたは同じ出力電圧
ＶOUTを提供し、制御回路２０は、調整器の切換え周波
数ｆsで４つのスイッチ全てのオンオフを切り換える。
したがって、電源がバックブーストモードで動作すると
きのみに４つのスイッチ全てのオンオフ切り換えが行わ
れるため、制御回路２０は電力を節約する。
【０１０１】制御回路２０は、４つの切換え状態のみを
可能にする：すなわち、ＡおよびＣを共にオンに切り換
え、ＡおよびＤを共にオンに切り換え、ＢおよびＣを共
にオンに切り換え、ＢおよびＤを共にオンに切り換え
る。３つ以上のスイッチが同時にオンになることは無
く、スイッチがオンとして表示されていない場合、その
スイッチはオフである。スイッチＡおよびＢを共にオン
することは不可能である。なぜならば、このような構成
は、ＶINを接地に対してショートさせるからである。ス
イッチＣおよびＤを共にオンすることは不可能である。
なぜならば、このような構成は、ＶOUTを接地に対して
ショートさせるからである。スイッチＡおよびＣがオン
になると、電流がインダクタ１７を通じてＶINと接地と
の間を流れる。スイッチＡおよびＤがオンになると、電
流がインダクタ１７を通ってＶINおよびＶOUTを流れ
る。スイッチＢおよびＣがオンになると、インダクタ１
７の両端子が接地に結合される。スイッチＢおよびＤが
オンになると、電流がインダクタ１７を通じてＶoutと
接地との間を流れる。
【０１０２】本発明による同期型切換調整器の定常状態
動作ポイントは、インダクタ１７にかかる平均電圧を考
えることによって容易に得られ、以下の式として表され
得る。
【０１０３】
【数２】 ここで、／ＶINDはインダクタ１７にかかる平均電圧で
あり、ｔAC、ｔAD、ｔBCおよびｔBDはそれぞれ、１回の
切り換えサイクルにおいてスイッチＡおよびＣと、Ａお
よびＤと、ＢおよびＣと、ＢおよびＤとを共にオンに切
り換える時間の合計である。ＶAC、ＶAD、ＶBCおよびＶ
BDはそれぞれ、１回の切り換えサイクルにおける時間ｔ
AC、ｔAD、ｔBCおよびｔBDの間のインダクタ１７にかか
る電圧である。Ｔは、１回の切り換えサイクルの期間で
ある。
【０１０４】以下は、起こり得る各切換え状態の間のイ
ンダクタ１７にかかる電圧である。
【０１０５】
【表１】 定常状態において、インダクタ１７にかかる平均電圧
は、ゼロ（／ＶIND＝０）である。従って、等式（２）
＝ゼロと設定し、上記の表からの値を代入することによ
り、出力電圧−入力電圧の定常状態の比は、以下のよう
に表すことができる。
【０１０６】
【数３】 ここで、ｔAは、スイッチＡがスイッチＣまたはスイッ
チＤのいずれかと組み合わされてオンになる１つの期間
Ｔにおける時間の合計を表す。ｔDは、スイッチＤがス
イッチＡまたはスイッチＢのいずれかと組み合わされて
オンになる１つの期間Ｔにおける時間の合計を表す。等
式（３）は、スイッチＡ〜Ｄ、図３Ｂのダイオード３２
および３４ならびにインダクタ１７などの理想的な構成
要素を仮定しており、本発明の切換調整器が、１回の切
り換えサイクルの間に、ｔAがｔDよりも大きいか、小さ
いかまたは実質的に等しいかに応じて、入力電圧よりも
高いか、低いかまたは実質的に同じ出力電圧を調整する
能力を確認する。
【０１０７】スイッチＡおよびＢが切換え周波数ｆsで
オンオフを切り換える場合、スイッチＣは、各切換えサ
イクルＴの間オフのままであり、スイッチＤは、各切換
えサイクルＴ（ｔD＝Ｔ）をの間オンのままであり、電
源１５は、バックモードで動作する。スイッチＡのデュ
ーティサイクルＤAは／ｔAＴであり、／ｔAＴは、スイ
ッチＡは期間Ｔよりも短い時間オンになるため、１より
も小さい。等式（３）から、出力−入力電圧比は、以下
のように表すことができる。
【０１０８】
【数４】 ＤAは１未満であるため、ＶOUTは、バックモードではＶ
INよりも小さい。
【０１０９】スイッチＣおよびＤが切換え周波数ｆsで
オンオフを切り換える場合、スイッチＡは、各切換えサ
イクルＴ（ｔA＝Ｔ）の間オンのままであり、スイッチ
Ｂは、各切換えサイクルＴの間オフのままであり、電源
１５は、ブーストモードで動作する。スイッチＤのデュ
ーティサイクルＤDは／ｔDＴであり、／ｔDＴは、スイ
ッチＤは期間Ｔよりも短い時間オンになるため、１より
も小さい。等式（３）から、出力−入力電圧比は、以下
のように表すことができる。
【０１１０】
【数５】 ＤDは１未満であるため、ＶOUTは、ブーストモードのＶ
INよりも大きい。
【０１１１】各切換え周波数サイクルｆsの間、スイッ
チＡ、Ｂ、ＣおよびＤが期間Ｔよりも短い期間にオンに
なる場合、電源１５は、バックブーストモードで動作す
る。４つのスイッチの各々のデューティサイクルは、１
より小さく（かつ０より大きい）。なぜならば、これら
のスイッチは、各サイクルにおいて期間Ｔより短い期間
オンであるからである。バックブーストモードにおい
て、切換調整器１４は、各サイクルにおけるスイッチＡ
およびＤの相対オン時間（ｔAおよびｔD）に応じて、等
式（３）に示すような、１より大きいか、より小さい
か、または実質的に１に等しい出力電圧−入力電圧比を
調整し得る。したがって、ＶOUTは、バックブーストモ
ードではＶINよりも大きいか、小さいか、または実質的
に等しくすることができる。
【０１１２】図２Ｂを再度参照して、抵抗器２１Ａおよ
び２１Ｂは、ＶOUTと接地との間の抵抗分割器を形成す
る。誤り増幅器２２は、抵抗器２１Ａおよび２１Ｂの接
合部に結合された反転入力と、基準電圧ＶREFに結合さ
れた非反転入力と、信号発生器２４に結合された出力端
子とを有する。コンパレータ２７は、信号発生器２４に
結合された反転入力および非反転入力と、論理回路２９
に結合された出力端子とを有する。コンパレータ２８
は、信号発生器２４に結合された反転入力および非反転
入力と、論理回路２９に結合された出力端子とを有す
る。論理回路２９は、スイッチＡ、Ｂ、ＣおよびＤを駆
動する４つの論理信号（ＶA、ＶB、ＶCおよびＶD）を提
供する。
【０１１３】抵抗器２１Ａおよび２１Ｂは、出力電圧Ｖ
OUTに比例する電圧フィードバック信号ＶFBを発生する
分圧器を形成する。誤り増幅器２２は、ＶREFとＶFBと
の差を増幅して制御電圧ＶCLを発生する。制御電圧ＶCL
は、これらの４つのスイッチのデューティサイクルを決
定する。ＶCLは、ＶOUTと逆に変化し、負荷電流または
入力電圧の変化と共に変化する。したがって、ＶCLは、
誤り増幅器２２および分圧器を通じて間接的にＶOUTに
結合される。
【０１１４】信号発生器２４は、同じ周波数および周期
を有する２つの周期的波形ＶXおよびＶYを発生する。信
号発生器２４は、コンパレータ２７の反転入力に結合さ
れた波形信号ＶXを発生する。信号発生器２４はまた、
コンパレータ２８の反転入力に結合された波形信号ＶY
を発生する。波形ＶXおよびＶYの周期は、切り換えサイ
クルの周期を決定する。これらの周期的波形は、例えば
図６Ａに示すような対称な三角波形であり得、または、
例えば図６Ｂおよび６Ｃに示すような非対称な鋸波形で
あり得る。信号発生器２４はまた、ＶCLに比例する準静
的信号ＶUおよびＶVを発生する。信号発生器２４は、コ
ンパレータ２７の反転入力においてＶUを発生し、コン
パレータ２８の非反転入力においてＶVを発生する。
【０１１５】波形信号ＶXおよびＶYまたは信号ＶUおよ
びＶV（あるいは両方とも）は、直流（ＤＣ）オフセッ
ト電圧ＶDC分だけ差がある。信号ＶUおよびＶVならびに
波形Ｖ XおよびＶYは、図６Ａ〜６Ｃについて以下にさら
に詳述するように、切換調整器がバックモード、ブース
トモード、またはバックブーストモードで動作するかど
うかを決定する。図２Ｃ、７および８Ａに関して、信号
発生器２４の実施例を示し、説明する。
【０１１６】再度図２Ｂを参照して、コンパレータ２７
は、波形信号ＶXとＶUとを比較して制御信号ＶZ1を発生
し、この制御信号ＶZ1はスイッチＡおよびＢの切換えを
制御する。コンパレータ２８は、波形信号ＶYとＶVとを
比較して制御信号ＶZ2を発生し、この制御信号ＶZ2はス
イッチＣおよびＤの切換えを制御する。図６Ａは、波形
信号ＶXおよびＶYならびに制御電圧ＶCLの例を示し、Ｖ
OUTと共に変化する準静的信号である。図６Ａに示すよ
うに、ＶXは、周期Ｔを有し、最小値Ｖ1および最大値Ｖ
3をそれぞれ有する三角波形である。ＶYは、周期Ｔを有
し、最小値Ｖ2および最大値Ｖ4をそれぞれ有する三角波
形である。図６Ａに示すように、Ｖ1＜Ｖ2＜Ｖ3＜Ｖ4で
ある。以下により詳細に説明するように、Ｖ1＜ＶCL≦
Ｖ2の場合、制御回路２０により制御される調整器１４
はバックモードで動作し、Ｖ2＜ＶCL＜Ｖ3の場合、制御
回路２０により制御される調整器１４はバックブースト
モードで動作し、Ｖ3≦ＶCL＜Ｖ4の場合、制御回路２０
により制御される調整器１４はブーストモードで動作す
る。ＶCL≦Ｖ1またはＶCL≧Ｖ4である場合、調整器１４
は縮退モードで動作する。図６Ａに示すように、波形Ｖ
XおよびＶYは、同相状態に同期され、（Ｖ2−Ｖ1）＝
（Ｖ4−Ｖ3）に等しいＤＣオフセット差ＶDCを有する。
【０１１７】論理回路２９（図２Ｂ）は、駆動信号
ＶA、ＶB、ＶCおよびＶDを発生する。図６Ａは、Ｖ2＜
ＶCL＜Ｖ3の場合の制御信号ＶZ1およびＶZ2と、駆動信
号ＶA、ＶB、ＶCおよびＶDの例を示す。図６Ａ〜６Ｄ、
８Ｂおよび９Ｃに関して、例示目的のため、スイッチＡ
は、ＶAがハイのときにオンになり、ＶAがローのときに
オフになり、スイッチＢは、ＶBがハイのときにオンに
なり、ＶBがローのときにオフになり、スイッチＣは、
ＶCがハイのときにオンになり、ＶCがローのときにオフ
になり、スイッチＤは、ＶDがハイのときにオンにな
り、ＶDがローのときにオフになる。また、図６Ａ〜６
Ｄ、８Ｂおよび９Ｃに関して、例示目的のため、ＶA＝
ＶZ1、ＶB＝／ＶZ1、ＶC＝ＶZ2、ＶD＝／ＶZ2である。
ＶZ1、ＶZ2、とＶA、Ｖ B、ＶC、ＶDとの間の他の関係も
可能である。例えば、コンパレータ２７の非反転入力が
ＶXに結合され、コンパレータ２７の反転入力がＶUに結
合される場合、ＶA＝／ＶZ1であり、ＶB＝ＶZ1である。
さらに、コンパレータ２８の非反転入力がＶYに結合さ
れ、コンパレータ２８の反転入力がＶVに結合される場
合、ＶC＝ＶZ2であり、ＶD＝／ＶZ2である。
【０１１８】図２Ｃは、本発明において用いられる信号
変調器２４の一例を示す。信号発生器６０は、図２Ｂ、
３Ｂ、４および５において信号発生器２４として用いら
れ得る。信号発生器６０は、波形発生器６１と、抵抗器
６２と、定電流源６４とを含む。波形発生器６１は、コ
ンパレータ２８の反転入力に結合される周期的波形Ｖ Y
を発生する。制御電圧ＶCLは、コンパレータ２７および
２８の非反転入力に結合される。したがって、ＶUおよ
びＶYは、回路６０内のＶCLに等しい。制御電圧Ｖ
CLは、例えば図２Ｂおよび３Ｂに示すような、出力電圧
からの電圧フィードバックＶFB信号をモニタリングする
誤り増幅器２２により発生され得る。コンパレータ２８
の反転入力は、抵抗器６２の第１の端子に結合されれ
る。
【０１１９】定電流源６４は、抵抗器６２の第２の端子
と接地との間に結合され、定電流を流す。コンパレータ
２７の反転入力は、抵抗器６２の第２の端子に結合され
る。コンパレータ２８および２７はそれぞれ、出力ＶZ2
およびＶZ1を提供し、これらのＶZ2およびＶZ1はそれぞ
れ、図２Ｂ、３Ｂ、４および５の論理回路２９、３６、
４６または５６に結合され得る。コンパレータ２７は、
スイッチＡおよびＢ（または、非同期型実施形態の場
合、スイッチＡのみ）の切換えを制御する制御信号ＶZ1
を発生する。コンパレータ２８は、スイッチＣおよびＤ
（または、非同期型実施形態の場合、スイッチＣのみ）
の切換えを制御する制御信号ＶZ2を発生する。
【０１２０】図２Ｃに示すように、コンパレータ２７お
よび２８の反転入力に流入または流出する電流が実質的
に無いと仮定すると、信号ＶYは信号ＶXに等しく、その
上、定電流源６４により流される電流に実質的に等しい
一定の負のＤＣオフセットが、抵抗器６２の抵抗を調節
する。図６Ａ〜６Ｃは、信号発生器６０により発生され
る波形信号ＶYおよびＶXの例を示す。しかし、信号発生
器６０の信号ＶXおよびＶYは、回路６０内の信号ＶXお
よびＶYが同一の波形および同一のピークツーピーク振
幅を有するため、図６Ｄの信号ＶX′およびＶY′と等し
くない場合がある。信号ＶXおよびＶYは、例えば、対称
な三角波形または対称な鋸波形であり得る。以下の図６
Ａ〜６Ｃに関する議論は、信号発生器６０に当てはま
る。
【０１２１】信号ＶXおよびＶYのオーバーラップ電圧
（Ｖ3−Ｖ2）は、以下のように表され得る。
【０１２２】
【数６】 ここで、Ｖp-pはＶYのピークツーピーク振幅であり、Ｉ
64は、定電流源６４によって流れる電流であり、Ｒ
62は、抵抗器６２の抵抗である。信号ＶXは、信号ＶYと
同じピークツーピーク振幅および波形を有する。
【０１２３】本発明のさらなる実施形態において、図２
Ｃの定電流源６４を抵抗器と取り替えて、信号ＶXに信
号ＶYに対して変化する電圧オフセットを持たせること
ができる。この実施形態において、信号ＶXおよびＶ
Yは、異なるピークツーピーク振幅を有する。
【０１２４】再度図２Ｂを参照して、論理回路２９は、
スイッチＡ、Ｂ、ＣおよびＤのオンおよびオフを駆動す
る駆動回路を含む。ＶZ1がハイになると、論理回路２９
は、論理信号ＶAをハイにし、論理信号ＶBをローにし、
スイッチＡをオンし、スイッチＢをオフする。ＶZ1がロ
ーになると、論理回路２９は、論理信号ＶAをローに
し、論理信号ＶBをハイにし、スイッチＡをオフし、ス
イッチＢをオンする。ＶZ 2がハイになると、論理回路２
９は、論理信号ＶCをハイにし、論理信号ＶDをローに
し、スイッチＣをオンし、スイッチＤをオフする。ＶZ2
がローになると、論理回路２９は、ＶCをローにし、ＶD
をハイにし、スイッチＣをオフし、スイッチＤをオンす
る。
【０１２５】図２Ｄは、制御回路２０において用いられ
る論理回路２９の一例を示す。論理回路２９は、ＮＡＮ
Ｄゲート１５０、１５２、１６０および１６２ならびに
インバータ１５１、１５３、１５４、１５５、１６１、
１６３、１６４および１６５を含む複数の論理ゲートを
有する。図２Ｄにおいて、スイッチＡおよびＤをＰチャ
ネルの電界効果トランジスタ（ＦＥＴ）として示し、ス
イッチＢおよびＣをＮチャネルのＦＥＴとして示す。図
２Ｄに関して、スイッチＡは、ＶAがローになるとオン
され、ＶAがハイになるとオフされる。スイッチＢは、
ＶBがハイになるとオンされ、ＶBがローになるとオフさ
れる。スイッチＣは、ＶCがハイになるとオンされ、ＶC
がローになるとオフされる。スイッチＤは、ＶDがロー
になるとオンされ、ＶDがハイになるとオフされる。本
発明のさらなる実施形態において、スイッチＡ〜Ｄは全
て、ＮチャネルのＦＥＴであり得る。
【０１２６】インバータ１５３、１５４および１５５
は、ＶINと接地との間に結合されるインバータ１６３、
１６４および１６５は、ＶOUTと接地との間に結合され
る。インバータ１５１は、ＶZ1に結合された入力と、Ｎ
ＡＮＤゲート１５２の第１の入力に結合された出力とを
有する。ＮＡＮＤゲート１５０は、ＶZ1に結合された第
１の入力と、ＮＡＮＤゲート１５２の出力に結合された
第２の入力と、インバータ１５３の入力に結合された出
力とを有する。インバータ１５３は、インバータ１５４
の入力に結合された出力を有する。インバータ１５４
は、ＮＡＮＤゲート１５２の第２の入力に結合された出
力と、トランジスタＡのゲートとを有する。ＮＡＮＤゲ
ート１５２は、インバータ１５５の入力に結合された出
力を有する。インバータ１５５は、トランジスタＢのゲ
ートに結合された出力を有する。インバータ１６１は、
ＶZ2に結合された入力と、ＮＡＮＤゲート１６２の第１
の入力と、ＮＡＮＤゲート１６０の第１の入力に結合さ
れた出力とを有する。ＮＡＮＤゲート１６２は、ＮＡＮ
Ｄゲート１６０の第２の入力に結合された出力と、イン
バータ１６５の入力とを有する。インバータ１６５は、
トランジスタＣのゲートに結合された出力を有する。Ｎ
ＡＮＤゲート１６０は、インバータ１６３の入力に結合
された出力を有する。インバータ１６３は、インバータ
１６４の入力に結合された出力を有する。インバータ１
６４は、ＮＡＮＤゲート１６２の第２の入力に結合され
た出力と、トランジスタＤのゲートとを有する。
【０１２７】図２Ｄに示す論理回路２９は、スイッチＡ
およびＢがオンになる時間とスイッチＣおよびＤがオン
になる時間との間に短い不感時間を設けることにより、
スイッチＡおよびＢが同時にオンになることを回避し、
スイッチＣおよびＤが同時にオンになることを回避す
る。ＶZ1がローになると、例えば、図６Ａにおいて示す
ように、トランジスタＡはオフになり、トランジスタＢ
はオンになる。ＶZ1がハイになると、インバータ１５１
の出力はローになり、次いでＮＡＮＤゲート１５２の出
力がハイになり、次いでインバータ１５５の出力がロー
になり、ｎチャネルのＦＥＴ Ｂがオフになる。ＮＡＮ
Ｄゲート１５２の出力がハイになると、ＮＡＮＤゲート
１５０の出力がローになり、次いでインバータ１５３の
出力がハイになり、次いでインバータ１５４の出力がロ
ーになり、ｐチャネルのＦＥＴ Ａがオンになる。ＶZ1
の立ち上がりエッジが論理ゲート１５１、１５２、１５
０、１５３、次いで１５４を順番に伝播し、ＦＥＴ Ａ
をオンするのにかかる所要時間は、ＶZ1の立ち上がりエ
ッジが論理ゲート１５１、１５２、次いで１５５を順番
に伝播し、ＦＥＴ Ｂをオフする所要時間よりも長い。
なぜならば、前者の場合、信号は、後者の場合よりも２
つ多い論理ゲートを通過しなければならないからであ
る。
【０１２８】ＶZ1がローに遷移すると、ＮＡＮＤゲート
１５０の出力がハイになり、次いでインバータ１５３の
出力がローになり、次いでインバータ１５４の出力がハ
イになり、ｐチャネルのＦＥＴ Ａがオフになる。イン
バータ１５４の出力がハイになり、インバータ１５１の
出力がハイになると、ＮＡＮＤゲート１５２の出力がロ
ーになり、次いでインバータ１５５の出力がハイにな
り、ｎチャネルのＦＥＴＢがオンになる。ＶZ1の立ち下
がりエッジは、論理ゲート１５０、１５３、および１５
４を順番に通過してｐチャネルのＦＥＴ Ａをオフに
し、論理ゲート１５０、１５３、１５４、１５２および
１５５を順番に通過してｎチャネルのＦＥＴ Ｂをオン
にする。したがって、ＶZ1の立ち下がりエッジ上におい
て、ＦＥＴＢをオンするための所要時間の方が、ＦＥＴ
Ａをオフするための所要時間よりも長い。従って、Ｆ
ＥＴ ＡおよびＢがオンになる時間の間に短い不感時間
が設けられる。
【０１２９】論理ゲート１６０〜１６５はまた、ＦＥＴ
ＣおよびＤがオンになる時間の間に短い不感時間を生
成して、これらのＦＥＴが同時にオンになることを回避
する。ＶZ2の立ち上がりエッジは、４つの論理ゲートを
（１６１、１６０、１６３および１６４の順番で）通過
してｐチャネルのＦＥＴ Ｄをオフし、６つの論理ゲー
トを（１６１、１６０、１６３、１６４、１６２および
１６５の順番で）通過し、ｎチャネルのＦＥＴ Ｃをオ
ンする。ＶZ2の立ち下がりエッジは、２つの論理ゲート
を（１６２次いで１６５の順番で）通過してｎチャネル
のＦＥＴ Ｃをオフし、４つの論理ゲートを（１６２、
１６０、１６３次いで１６４を順番に）通過してｐチャ
ネルのＦＥＴ Ｄをオンする。
【０１３０】電源１５は、４つのスイッチ全てを入力−
出力電圧関係に関わりなく切り換える従来技術のバック
ブースト切り換え調整器よりも、低い平均インダクタ電
流を必要とする。平均インダクタ電流／ＩINDと電源１
５内の平均出力電流／ＩOUTの平均との関係は、以下の
ように表され得る。
【０１３１】
【数７】 例えばＶIN＝ＶOUTかつｔAD＞０の場合、平均インダク
タ電流／ＩINDは、平均出力電流の半分以下である。時
間ｔADは、バックモード、ブーストモード、およびバッ
クブーストモードの場合に、波形ＶYおよびＶXの間のＤ
Ｃオフセット電圧Ｖ DC（すなわち、図６Ａ〜６Ｄの（Ｖ
2−Ｖ1））がゼロよりも大きい場合、ゼロよりも大き
い。従って、電源１５は、ＶDC＞０の場合の従来技術の
制御回路のバックブースト切換調整器と比較して、低い
平均インダクタ電流を必要とする。ＶDCおよびゆえにｔ
ADがゼロに等しい場合、同期型切換調整器１４内の平均
インダクタ電流は、等式（１）および等式（７）によっ
て定義される。
【０１３２】図３Ａを参照して、本発明による別の制御
回路について説明する。電源３５は、非同期型バックブ
ースト切換調整器３０および制御回路３８を含む。非同
期型切換調整器３０は、入力電圧ＶINを受け取り、調整
された出力電圧ＶOUTを生成する。入力電圧ＶINは、出
力電圧ＶOUTよりも高いか、低いか、あるいは実質的に
同じであり得る。制御回路３８は、切換調整器３０をバ
ックモード、ブーストモード、またはバックブーストモ
ードで動作させ得る。非同期型切換調整器３０は、出力
電圧を調整された値で保持できるようにＶOUTにおける
出力ノードへの供給電流を制御するＶINとＶOUTとの間
に結合された２つのスイッチを有する。制御回路３８
は、出力電圧ＶOUTを受け取り、非同期型切換調整器３
０内の２つのスイッチの切換えを制御する２つの駆動信
号（ＶAおよびＶC）を提供する。
【０１３３】図３Ｂを参照して、本発明の電源回路の３
５の模式図を示す。回路３５は、２つのスイッチ（Ａお
よびＣ）を有する非同期型切換調整器３０と、制御回路
３８とを含む。切換調整器３０において、ダイオード３
２および３４がそれぞれ、図２Ｂの同期型スイッチＢお
よびＤと代わっている。ダイオード３２は、スイッチＡ
の第２の端子に結合されたカソードと、接地に結合され
たアノードとを有する。ダイオード３４は、キャパシタ
１８に結合されたカソードと、インダクタ１７に結合さ
れたアノードとを有する。
【０１３４】図３Ｂの制御回路３８は、論理回路３６が
２つの駆動信号（ＶAおよびＶC）を提供して制御スイッ
チＡおよびＣをそれぞれ制御する点を除いて図２Ｂの制
御回路２０と同じである。スイッチＡがオンになると、
ダイオード３２は逆方向バイアスされ、ごくわずかな電
流を流す。スイッチＡがオフになると、ダイオード３２
は順バイアスされ、インダクタ１７を通じて接地から電
流を流す。スイッチＣがオンになると、ダイオード３４
は逆方向バイアスされ、ごくわずかな電流を流す。スイ
ッチＣがオフになると、ダイオード３４は順バイアスさ
れ、インダクタ１７からＶOUTに電流を流す。
【０１３５】従って、スイッチＡおよびＣがオンの場
合、ダイオード３２および３４は逆方向バイアスされ、
電流がインダクタ１７を通じてＶINと接地との間に流れ
る。スイッチＡがオンになり、スイッチＣがオフになる
と、ダイオード３２は逆方向バイアスされ、ダイオード
３４は順方向バイアスされ、インダクタ１７を通じて電
流がＶINとＶOUTとの間に流れる。スイッチＡおよびＣ
がオフになると、ダイオード３２および３４は順方向バ
イアスされ、インダクタ１７を通じて電流が接地とＶ
OUTとの間に流れる。スイッチＡがオフになり、スイッ
チＣがオンになると、ダイオード３２は順方向バイアス
され、ダイオード３４は逆方向バイアスされ、インダク
タ１７を通る電流は、両方の端子が接地に結合されてい
るため変化しない。図３Ｂの制御回路３８は、図６Ａ〜
６Ｄを参照して議論したようなＶCLの値に応じて、非同
期型切換調整器３０をバックモード、ブーストモード、
またはバックブーストモードで動作させ得る。
【０１３６】図４を参照して、本発明による別の制御回
路について説明する。電源４０は、非同期型スイッチＡ
と、ダイオード３２と、同期型スイッチＣおよびＤとを
有する切換調整器４２を含む。図４の制御回路４４は、
論理回路４６が３つの駆動信号（ＶA、ＶCおよびＶD）
を出力してスイッチＡ、ＣおよびＤをそれぞれ制御する
点を除いて図２Ｂの制御回路２０と同じである。制御回
路４４において、コンパレータ２７はスイッチＡの切換
えを制御し、コンパレータ２８はスイッチＣおよびＤの
切換えを制御する。本発明の制御回路４４は、ＶCLの値
に応じて、図６Ａ〜６Ｄを参照して議論した様式と同じ
様式で、切換調整器４２をバックモード、ブーストモー
ド、またはバックブーストモードで動作させ得る。
【０１３７】図５は、２つの同期型スイッチと、非同期
型スイッチと、ダイオードとを有するバックブースト切
換調整器の別の例を示す。図５の電源５０は、切換調整
器５２および制御回路５４を有する。切換調整器５２
は、同期型スイッチＡおよびＢと、ダイオード３４と、
非同期型スイッチＣとを有する。制御回路５４は、論理
回路５６が３つの駆動信号（ＶA、ＶBおよびＶC）のみ
を出力してスイッチＡ、ＢおよびＣをそれぞれ制御する
点を除いて図２Ｂの制御回路２０と同じである。制御回
路５４において、コンパレータ２７は、スイッチＡおよ
びＢの切換えを制御し、コンパレータ２８は、スイッチ
Ｃの切換えを制御する。本発明の制御回路５４は、切換
調整器５２を、図６Ａ〜６Ｄを参照して議論した様式と
同じ様式でバックモード、ブーストモード、またはバッ
クブーストモードで動作させ得る。
【０１３８】信号発生器２４は、制御回路２０、３８、
４４および５４に対し、波形信号Ｖ XおよびＶYと、準静
的信号ＶUおよびＶVとを発生する。図６Ａ〜６Ｃに示す
波形ＶXおよびＶY（ならびに図６ＤのＶX′および
ＶY′）は、電源１５、３５、４０および５０と共に用
いられ得る。図６Ａ〜６Ｄは、本発明の切換調整器回路
において用いられ得る、周期Ｔを有する周期的波形の４
つの例を示す。別の種類の波形（例えば、立ち上がりエ
ッジおよび立ち下がりエッジが緩やかな非対称形の鋸波
形）も用いられ得る。
【０１３９】図６Ａ〜６Ｄはまた、３つの動作モード
（バック、ブーストおよびバックブースト）の間の制御
電圧ＶCLと、制御信号ＶZ1およびＶZ2と、駆動信号
ＶA、ＶB、ＶC、およびＶDとの例を示す。ＶCLの値は、
活性定常状態動作モードを決定する。図６Ａ〜６Ｄを参
照して、ＶUおよびＶVは両方とも、例えば図２Ｃおよび
７に示すように、各周期Ｔの間ＶCLと等しい。または図
６Ａ〜６Ｄを参照して、ＶDCは、（Ｖ2−Ｖ1）＝（Ｖ4
−Ｖ3）と等しい。これらの３つの活性定常状態動作モ
ードを、バック（Ｖ1＜ＶCL≦Ｖ2）、バックブースト
（Ｖ2＜ＶCL＜Ｖ3）、およびブースト（Ｖ3≦ＶCL＜
Ｖ4）と呼ぶ。図６Ａ〜６Ｄに関する以下の議論を参照
して、調整器３０および４２内のダイオード３２は、ス
イッチＢがオンの表示になると順方向バイアスされ、ス
イッチＢがオフの表示になると逆方向バイアスされる。
さらに、調整器３０および５２内のダイオード３４は、
スイッチＤがオンの表示になると順方向バイアスされ、
スイッチＤがオフの表示になると逆方向バイアスされ
る。
【０１４０】図６Ａは、制御電圧ＶCLの２つの値（Ｖ
CL1およびＶCL2）に対する例示的波形ＶYおよびＶXなら
びに信号ＶZ1、ＶZ2、ＶA、ＶB、ＶC、およびＶDを示
す。本発明の切換調整器回路の動作モードは、制御電圧
ＶCLの値と、電圧レベルＶ1、Ｖ2、Ｖ3およびＶ4とによ
って決定される。波形ＶXおよびＶYは、周期Ｔについて
対称な三角波形である。信号ＶZ1、ＶZ2、ＶA、ＶB、Ｖ
CおよびＶDの値は、ＶCL＝ＶCL1の場合に実線で示し、
ＶCL＝ＶCL2の場合に点線で示す。
【０１４１】図６Ａは、バックブーストモードの場合の
本発明の一例を示す。図６Ａに示すように、ＶXおよび
ＶYが両方ともＶCLを下回る場合、信号ＶZ1およびＶZ2
はハイとなり、信号ＶAおよびＶCはハイ（すなわち、ス
イッチＡおよびＣがオン）となり、信号ＶBおよびＶDは
ロー（すなわち、スイッチＢおよびＤがオフ）となる。
ＶYがＶCLを上回りかつＶXがＶCLを下回る場合、ＶZ1は
ハイとなり、ＶZ2はローとなり、ＶAおよびＶDはハイ
（すなわち、スイッチＡおよびＤがオン）となり、ＶB
およびＶCはロー（すなわち、スイッチＢおよびＣがオ
フ）となる。ＶXおよびＶYが両方ともＶCLを上回る場
合、ＶZ1およびＶZ2はローとなり、ＶBおよびＶ Dはハイ
（すなわち、スイッチＢおよびＤがオン）になり、ＶA
およびＶCはロー（すなわち、スイッチＡおよびＣがオ
フ）になる。バックブーストモードの場合、各周期Ｔに
おいて全てのスイッチをオンおよびオフするために、電
力が必要となる。
【０１４２】調整器回路１４、３０、４２または５２の
出力−入力電圧比が変化すると、スイッチＡ、Ｂ、Ｃお
よびＤ（ならびに／またはダイオード３２および３４）
のオン時間もそれに応じて変化する。例えば、図２Ｂの
電源回路１５において、ＶINがバックブーストモードで
減少すると、出力−入力電圧比が増加する。ＶINが減少
すると、これらのスイッチの所与のデューティサイクル
について、各周期Ｔにおける負荷１９への電流が減少す
るため、誤り増幅器２２がＶOUTのわずかな減少を感知
する。ＶOUTが減少するにつれて、ＶCLが増加する。図
６Ａからわかるように、ＶCLがＶCL2まで増加するにつ
れて、ＶZ1のオフ時間が減少し、ＶZ2のオン時間が増加
する。これにより、スイッチＡおよびＣのオン時間が増
加し、スイッチＢおよびＤのオン時間が減少する。この
ように、本発明の制御回路は、スイッチのデューティサ
イクルを調節して、ＶOUTを調整された値で保持する。
このデューティサイクルは、理想的な構成要素を仮定し
た場合、等式（３）における関係を満足する。
【０１４３】本発明によれば、切換調整器がバックブー
ストモードで動作する出力−入力電圧比の範囲は、波形
ＶXおよびＶYの電圧のオーバーラップに依存する。図６
Ａ〜６Ｄに示すように、ＶXおよびＶYの電圧オーバーラ
ップは、領域（Ｖ3−Ｖ2）である。電圧オーバーラップ
が増加するにつれて、本発明の制御回路が切換調整器を
バックブーストモードで動作させる出力−入力電圧比の
範囲が増加する。電圧オーバーラップが減少するにつれ
て、本発明の制御回路が切換調整器をバックブーストモ
ードで動作させる出力−入力電圧比の範囲が減少する。
【０１４４】オーバーラップが最大（すなわち、ＶDC＝
０、ゆえにＶ1＝Ｖ2およびＶ3＝Ｖ4）のとき、制御回路
は、全ての出力−入力電圧比において、切換調整器をバ
ックブーストモードで動作させる。この場合、スイッチ
ＡおよびＤは同時にオンにならず、切換えシーケンス
は、ＡおよびＣがオンになり、ＢおよびＤがオンにな
り、ＡおよびＣがオンになり、ＢおよびＤがオンなると
いった具合である。
【０１４５】オーバーラップが最大になると、幾つかの
不利点を生む。第１に、等式（７）に示すようにｔADが
ゼロに等しくなるため、平均インダクタ電流が、所与の
出力電流および出力−入力電圧比に対して大きくなる。
第２に、各周期Ｔにおいて、出力−入力電圧比に関係な
く全てのスイッチがオンおよびオフになるため、切換調
整器が無効になる。従って、最大オーバーラップ条件
（ＶDC＞０）よりも小さなオーバーラップが少しでもあ
ると、切換調整器がバック、ブースト、およびバックブ
ーストモードで動作することを可能にし、これにより効
率を上げ、インダクタ電流を低減する。
【０１４６】ＶXおよびＶYが全くオーバーラップしない
（すなわち、Ｖ3≦Ｖ2の）場合、切換調整器はバックブ
ーストモードで動作しない。この状況において、ＶCLが
Ｖ3よりも大きくかつＶ2よりも小さい場合、スイッチＡ
およびＤは各周期Ｔを通じてずっとオンであり、入力ノ
ードおよび出力ノードはインダクタ（ＶIN＝ＶOUT）を
通じて結合されるため、切換えは生じない。この場合、
出力電圧ＶOUTは、一定の値に調整されない。ＶCLがこ
れらの波形のいずれかと交差する場合、バックモードお
よびブーストモードはやはり存在する。
【０１４７】電圧オーバーラップ（Ｖ3−Ｖ2）は、切換
調整器の所望の挙動を調節するために用いられ得る。最
大の効率を得たい場合、波形のオーバーラップを皆無に
し（これにより、電圧オーバーラップはゼロ以下、すな
わちＶ3≦Ｖ2となる）、バックブーストモードでの動作
を無くすべきである。しかし、この場合、ＶCLによる出
力−入力電圧比への制御が無効となる動作領域が存在す
る。これは、入力電圧が実質的に出力電圧と等しい場合
に発生する。図２Ｂのようなシステム構成において波形
がオーバーラップせず（すなわち、Ｖ3≦Ｖ2）、かつＶ
OUT≒ＶINである場合、ＶCLは、バックモードとブース
トモードとの間を高速でシフトして、スイッチの一定の
デューティサイクルを見つけようとする。１に近い出力
−入力電圧比は、この条件に適応できる１つの制御電圧
レベルをいつも有しているわけではない。したがって、
システムは、バックモードとブーストモードとの間をシ
フトするため、ヒステリシス的に挙動する。この挙動は
通常は望ましくない。
【０１４８】電圧オーバーラップ（Ｖ3−Ｖ2）が増加し
てゼロを上回ると、調整器が比較的非効率なバックブー
ストモードで動作する入力電圧範囲が増加するが、上記
にてモードバックモードとブーストモードとの間の遷移
に関して説明したヒステリシス的モードが無くなる。こ
れにより、より大きな出力−入力電圧比範囲が非効率と
なるが、遷移挙動は向上する。さらに、電圧オーバーラ
ップ（Ｖ3−Ｖ2）がゼロよりも大きくなると、一定のス
イッチのデューティサイクル（一定負荷電流の場合）で
あらゆる出力−入力電圧比を保持できる。
【０１４９】図６Ｂは、Ｖ3≦ＶCL＜Ｖ4であり、ゆえに
調整器がブーストモードで動作する別の波形ＶXおよび
ＶYを示す。図６Ｂにおける波形ＶXおよびＶYは、急な
立ち上がりエッジおよび周期Ｔを有する鋸波形信号であ
る。ＶCLがＶ3を下回らない限り、ＶCLは、常に波形ＶX
より高く、ＶZ1は、各切換えサイクルの全周期Ｔにわた
ってハイである。したがって、ブーストモードにおい
て、各切換えサイクルの全周期ＴにわたってＶAはハイ
であり、スイッチＡはオンであり、ＶBはローであり、
スイッチＢは、オフである。コンパレータ２８は、電源
１５および４０におけるブーストモードのスイッチＣお
よびＤのオンおよびオフの切換えと、電源３５および５
０内のブーストモードのスイッチＣのオンおよびオフの
切換えとを制御する。ＶYがＶCLを上回る場合、ＶZ2は
ローとなり、ＶDはハイとなり、これによりスイッチＤ
はオンとなり、ＶCはローとなり、これによりスイッチ
Ｃはオフとなる。ＶYがＶCLを下回る場合、ＶZ2はハイ
となり、ＶCはハイとなり、これによりスイッチＣはオ
ンとなり、ＶDはローとなり、これによりスイッチＤは
オフになる。
【０１５０】図６Ａおよび６Ｂは、ピークツーピーク振
幅が等しい波形ＶXおよびＶYの例を示す。図６Ａおよび
６ＢにおけるＶXのピークツーピーク振幅が等しい場
合、図６Ａおよび６ＢのＶYのピークツーピーク振幅は
等しくなり、図６Ａおよび６Ｂにおける電圧オーバーラ
ップ（Ｖ3−Ｖ2）は等しくなり、時間ｔAD、ｔBD、およ
びｔACは、図６ＡのＶXおよびＶYの形状（三角）が図６
ＢのＶXおよびＶY（鋸波）と異なっていても、これらの
２つの定常状態条件の実施形態における所与のＶ CLにお
いて等しくなる。また、この場合、スイッチＡおよびＤ
のオン時間のみが等式（３）に示すような定常状態の出
力−入力電圧比の決定に関連するため、図６Ａおよび６
Ｂの定常状態の出力−入力電圧比は同じである。これら
２つの実施形態のスイッチのオン時間のシーケンスは異
なる。図６Ａにおいて、バックブーストモードの場合の
切換え反復シーケンスは、ＡＤをオンし、ＢＤをオン
し、ＡＤをオンし、ＡＣをオンするといった具合であ
る。図６Ｂにおいて、バックブーストモードの場合の切
換え反復シーケンスは、ＡＤをオンし、ＡＣをオンし、
ＢＤをオンするといった具合である。
【０１５１】図６Ｃは、Ｖ1＜ＶCL≦Ｖ2でありゆえに調
整器はバックモードで動作する、さらなる別の波形ＶX
およびＶYを示す。図６Ｃ内の波形ＶXおよびＶYは、急
速な立ち下がりエッジおよび周期Ｔを有する鋸波形信号
である。ＶCLがＶ2を越えない場合、波形ＶYはいつもＶ
CLよりも大きく、電源１５、３５、４０、および５０内
のＶZ2は、各切換えサイクルの全体周期Ｔの間、ローで
ある。従って、ＶCはローとなり、これにより、スイッ
チＣは、各サイクルの全周期Ｔにわたってオフとなり、
ＶDは、ハイとなり、これにより、スイッチＤは、各サ
イクルの全周期Ｔにわたってバックモードでオンとな
る。コンパレータ２７は、電源１５および５０内のバッ
クモードのスイッチＡおよびＢのオンおよびオフの切換
えを制御し、電源３５および４０内のバックモードのス
イッチＡのオンおよびオフの切換えを制御する。ＶXが
ＶCLを上回る場合、ＶZ1はローであり、ＶBはハイであ
り、これにより、スイッチＢはオンとなり、ＶAはロー
となり、これによりスイッチＡはオフとなる。ＶXがＶ
CLを下回る場合、ＶZ1はハイとなりＶAはハイとなり、
これによりスイッチＡはオンとなり、ＶBはローとな
り、これによりスイッチＢはオフとなる。
【０１５２】図６Ｄは、本発明の制御回路において用い
られ得る別の波形信号ＶX′およびＶY′の例を示す。信
号発生器２４は、波形信号ＶXおよびＶYの代わりに、波
形信号ＶX′およびＶY′をそれぞれ生成し得る。信号発
生器２４により生成される波形信号は、同一である必要
はなく、また同じ波形を有さない。図６Ｄに示すよう
に、ＶX′は対称な三角波形であり、波形ＶY′は非対称
な鋸波形である。これらの波形は両方とも、周期Ｔを有
する。ＶX′のピークツーピーク振幅（Ｖ3−Ｖ 1）は、
ＶY′のピークツーピーク振幅（Ｖ4−Ｖ2）よりも大き
い。
【０１５３】本発明の制御回路により図６Ｄの波形
ＶX′およびＶY′で制御されるバックブースト切換調整
器は、図６Ａから６Ｃで上述したように、バックモー
ド、ブーストモード、またはバックブーストモードで動
作し得る。等式（３）はまた、波形およびピークツーピ
ーク振幅が異なる波形ＶX′およびＶY′を有する本発明
の制御回路に当てはまる。好適には、波形ＶX′および
ＶY′は、スイッチＢおよびＣが同時にオンになる（す
なわち、ＶCL＞ＶY′かつＶCL＜ＶX′となる）ことのな
いよう、互いに交差しないように選択される。
【０１５４】図６Ａ〜６Ｄを参照して、２つの「縮退」
モードが示されている。縮退モードは、制御電圧ＶCLが
Ｖ1以下の場合またはＶCLがＶ4以上の場合に発生する。
ＶCLがＶ1以下の場合、ＶZ1およびＶZ2は両方ともロー
のままであり、スイッチＢおよびＤは、各サイクルの周
期Ｔにおいてずっとオンである（ＶA＝ＶZ1の場合、ＶB
＝／ＶZ1、ＶC＝ＶZ2、およびＶD＝／ＶZ2）。このモー
ドは、インダクタ１７を通じて出力電圧を接地に放電す
る。第２の縮退モードにおいて、ＶCLはＶ4以上であ
り、ＶZ1およびＶZ2は両方ともハイのままであり、スイ
ッチＡおよびＣは、各サイクルの周期Ｔの間ずっとオン
である（ＶA＝ＶZ1の場合、ＶB＝／ＶZ1、ＶC＝ＶZ2、
およびＶD＝／ＶZ2）。このモードは、インダクタ１７
を通じて入力電圧を接地に対してショートさせるため、
通常は望ましくない。これらの縮退モードは、ＶOUTの
調整には用いられない。これらのモードは両方とも、ス
イッチＡおよびＣが周期Ｔの全期間において共にオンに
なった場合またはスイッチＢおよびＤが周期Ｔの全期間
において共にオンとなった場合のみに縮退すると考えら
れる。
【０１５５】図７は、波形およびピークツーピーク振幅
が異なる波形ＶX′およびＶY′の生成が可能な信号発生
器２４の一例を示す。信号発生器６５は、図２Ｂ、３
Ｂ、４および５の信号発生器２４として用いられ得る。
信号発生器６５は、波形発生器６６および６８ならびに
発振器６７を含む。回路６５において、信号ＶUおよび
ＶVは、コンパレータ２７および２８の非反転入力にお
いてそれぞれ生成される。信号ＶUおよびＶVは、図７の
ＶCLに等しい。波形発生器６６は、コンパレータ２７の
反転入力において波形ＶX′を発生し、波形発生器６８
は、コンパレータ２８の反転入力において波形ＶY′を
発生する。波形ＶX′およびＶY′は、例えば図６Ｄに示
すように、異なる波形および異なるピークツーピーク振
幅を有することができる。発振器６７は、ノード６９に
おいて、波形発生器６６および６８により受け取られる
周期的信号を生成する。ノード６９における周期的信号
は、波形ＶX′およびＶY′の周期Ｔを同期化し、これに
より、これらの波形の周期は同時に開始および終了す
る。例えば、波形発生器６６および６８は、ノード６９
におけるデジタル信号の立ち上がりエッジにおいて波形
ＶX′およびＶY′の周期をそれぞれ開始し得る。所望な
らば、図７の波形ＶX′およびＶY′は、ＤＣオフセット
電圧がＶDC＝（Ｖ2−Ｖ1）＝（Ｖ4−Ｖ3）の場合、同じ
波形および同じピークツーピーク振幅を有し得る。
【０１５６】図８Ａは、本発明による信号発生器のさら
なる実施形態を示す。図８Ａの信号発生器を備える制御
回路はまた、同期型バックブースト切換調整器、非同期
型バックブースト切換調整器、および同期型／非同期型
バックブースト切換調整器用の制御信号を生成するため
に用いられ得る。図８Ａの信号発生器７０は、図２Ｂ、
３Ｂ、４および５の信号発生器２４の代わりに用いられ
得る。信号発生器７０は、波形発生器７１と、抵抗器７
６と、定電流源７８とを含む。波形発生器７１は、コン
パレータ２７および２８の反転入力において周期的波形
ＶWを生成する。波形ＶWは、ＶXおよびＶYに等しい。制
御電圧ＶCLは、例えば図２Ｂおよび３Ｂに示すような電
圧フィードバック信号ＶFBをモニタリングする誤り増幅
器２２から生成され得る。ＶCLは、コンパレータ２７の
非反転入力（これにより、ＶUはＶCLと等しい）と、抵
抗器７６の第１の端子とに結合される。定電流源７８
は、抵抗器７６の第２の端子と接地との間に結合され、
定電流を流す。コンパレータ２８の非反転入力は、抵抗
器７６の第の端子に結合される。コンパレータ２７は、
制御信号ＶZ1を生成し、この制御信号ＶZ1は、スイッチ
ＡおよびＢの切換えを制御し、または、非同期型の実施
形態の場合、スイッチＡのみを制御する。コンパレータ
２８は、制御信号ＶZ2を生成し、この制御信号ＶZ2は、
スイッチＣおよびＤの切換えを制御し、または、非同期
型の実施形態の場合、スイッチＣのみを制御する。
【０１５７】信号発生器７０は、ＶCLおよびＶUから一
定だけの値だけ負方向にオフセットしたコンパレータ２
８の非反転入力において電圧ＶVを生成する。コンパレ
ータ２７および２８の非反転入力における電流の流出お
よび流入が無いと仮定すると、ＶUとＶVとの間の一定の
オフセットは、定電流源７８によって流される電流と抵
抗器７６の抵抗とを乗算したものと等しい。ＶVは、以
下のように表され得る。
【０１５８】
【数８】 ここで、Ｉ78は、定電流源７８が流す電流であり、Ｒ76
は、抵抗器７６の抵抗である。したがって、オフセット
電圧ＶDCは、図８Ａ〜８Ｂの実施形態に関して、ＶU−
ＶVに等しい。
【０１５９】図８Ｂは、波形発生器７１により生成され
る信号ＶWの一例を示す。信号ＶWは、最大値Ｖ6および
最小値Ｖ5を有する。図８Ｂは、信号ＶU、ＶV、ＶZ1、
ＶZ2、ＶA、ＶB、ＶC、およびＶDの例も示す。信号発生
器７０を備えた制御回路により制御される切換調整器
は、ＶUおよびＶVが両方ともＶ6未満かつＶ5を越える場
合、バックブーストモードで動作する。バックブースト
モードにおいて、制御信号ＶZ1およびＶZ2は、各周期Ｔ
において、これらのスイッチの各々のオンおよびオフの
切換えを制御する。
【０１６０】ＶUがＶ6以上であり、ＶVがＶ6未満である
場合、信号発生器７０により制御される切換調整器は、
各サイクルの全期間においてＶZ1およびＶAはハイであ
り、ＶBはローであり、スイッチＡはオンであり、スイ
ッチＢはオフであるめ、ブーストモードで動作する。制
御信号ＶZ2は、ブーストモードのスイッチＣおよびＤの
オンおよびオフの切換えを制御する。ＶVがＶ5以下であ
り、ＶUがＶ5を越える場合、信号発生器７０により制御
される切換調整器は、各サイクルの全期間においてＶZ2
およびＶCはローであり、ＶDはハイであり、スイッチＣ
はオフであり、スイッチＤはオンであるため、バックモ
ードで動作する。制御信号ＶZ1は、バックモードのスイ
ッチＡおよびＢのオンおよびオフの切換えを制御する。
図８Ｂを参照して、スイッチＡは、ＶWがＶU未満の場合
にオンとなり、ＶWがＶUを越える場合にオフとなる。ス
イッチＢは、ＶWがＶUを越える場合にオンとなり、ＶW
がＶU未満の場合にオフとなる。スイッチＣは、ＶWがＶ
V未満の場合にオンとなり、ＶWがＶVを越える場合にオ
フとなる。スイッチＤは、ＶWがＶVを越える場合にオン
となり、ＶWがＶV未満の場合にオフとなる。ＶUおよび
ＶV≧Ｖ6であるかまたはＶUおよびＶV≦Ｖ5である場
合、切換調整器は、縮退モードで動作する。
【０１６１】本発明のさらなる実施形態において、定電
流源７８は抵抗器と取り替えられ得、これにより、ＶV
がＶCLおよびＶUの一部となるよう、ＶVが生成される。
この実施形態において、ＶUとＶVとの間のオフセット電
圧は、ＶCLの増減に従って変化する。
【０１６２】コンパレータの伝播遅延は、その差動入力
電圧差がゼロを通過してからその出力信号が供給電圧の
半分に到達するためにに必要な時間である。伝播遅延に
は２種類がある：すなわち、ｔPLHは、コンパレータの
出力がローからハイに遷移する場合の伝播遅延であり、
ｔPHLは、コンパレータ出力がハイからローに遷移する
場合の伝播遅延である。コンパレータの伝播遅延は、オ
ーバードライブ（差動入力電圧差）と、コンパレータの
出力信号における遷移間の時間と共に変化し得る。例え
ば、コンパレータの入力においてオーバードライブが大
きくなると、オーバードライブが小さい場合よりも伝播
遅延が短くなり得る。パルス幅変調器内のコンパレータ
の伝播遅延は、制御電圧入力がコンパレータへの周期的
波形入力の最小電圧および最大電圧に近づいた場合に最
も変化する。コンパレータの出力信号の伝播遅延が変化
すると、パルス幅変調器が切換調整器内のスイッチのデ
ューティサイクルを正確に制御する能力に悪影響を与え
得る。
【０１６３】図９Ａは、本発明のパルス幅変調器のさら
なる実施形態を示す。図９Ａのパルス幅変調器８０は、
図２Ｂ、３Ｂ、４および５のパルス幅変調器２５の代わ
りに用いられ得る。図９Ａのパルス幅変調器回路８０
は、スイッチの０％〜１００％のデューティサイクルの
制御信号ＶZ1およびＶZ2において、実質的に一定の伝播
遅延を生成する。パルス幅変調器８０は、それぞれが周
期的波形信号を生成する２つの波形発生器と、２つのコ
ンパレータと、２つのマルチプレクサとを用いて、信号
ＶZ1およびＶZ2を生成する。これらのマルチプレクサの
各々は、一方のコンパレータに結合された波形発生器に
より生成された波形信号がその最小電圧または最大電圧
の１％以内でない場合、これらのコンパレータのうちの
その一方の出力を信号ＶZ1およびＶZ2として選択する。
このパーセントは、選択信号ＶS1およびＶS2によって決
定される。この技術は、制御信号ＶZ1およびＶZ2におけ
る実質的に一定の伝播遅延を確実にするのに有用であ
る。線形パルス幅変調システムのさらなる詳細につい
て、本出願と同時に出願された、同一譲受人に譲渡され
た同時係属中の、Ｄｗｅｌｌｅｙらに付与された、米国
特許出願第 号（弁理士受付番号：ＬＴ−１０７）
に記載がある。本明細書中、同出願の開示内容全体を参
考のため援用する。
【０１６４】パルス幅変調器８０は、図２Ｂ、３Ｂ、４
および５のパルス幅変調器２５の代わりに用いられ得
る。パルス幅変調器８０は、信号発生器８１と、コンパ
レータ８４および８６と、マルチプレクサ８８および９
０とを含む。信号発生器８１は、波形信号ＶMをコンパ
レータ８４の反転入力に提供し、波形信号ＶNをコンパ
レータ８６の反転入力に提供する。制御電圧ＶCLは、入
力信号として信号発生器８１に結合される。ＶCLは、例
えば図２Ｂ、３Ｂ、４および５に示すような電圧フィー
ドバック信号ＶFBをモニタリングする誤り増幅器２２か
ら生成され得る。信号発生器８１はまた、準静的信号Ｖ
Jをコンパレータ８４の非反転入力に提供し、準静的信
号ＶKをコンパレータ８６の非反転入力に提供する。
【０１６５】コンパレータ８４は、その出力において信
号ＶRを提供し、コンパレータ８６は、その出力におい
て信号ＶQを提供する。コンパレータ８４の出力は、ノ
ード８７におけるマルチプレクサ８８および９０の入力
端子に結合される。コンパレータ８６の出力は、ノード
８９におけるマルチプレクサ８８および９０の入力端子
に結合される。選択信号ＶS1は、マルチプレクサ８８の
Ｓ入力にに結合され、選択信号ＶS2は、マルチプレクサ
９０のＳ入力に結合される。マルチプレクサ８８の出力
は、制御信号ＶZ1を提供する。マルチプレクサ９０の出
力は、制御信号ＶZ2を提供する。
【０１６６】波形信号ＶMおよびＶNは、同じ形状および
同じ周期Ｔを有するが、周期Ｔの半分だけ互いに時間遅
延される。図９Ｃは、信号ＶMおよびＶNの例を示す。信
号発生器８１はまた、例えば立ち上がりエッジが急な鋸
波形ならびに立ち上がりエッジおよび立ち下がりエッジ
が急でない鋸波形のような、別の種類の周期的波形を生
成し得る。
【０１６７】図９Ｂの信号発生器１００は、信号発生器
８１の一例である。信号発生器１００は、図９Ｃに示す
ような急な立ち下がりエッジを有する２つの周期的鋸波
形Ｖ MおよびＶNを生成する。波形ＶMおよびＶNは、図９
Ｃに示すようにＶMAXとＶMINとの間で変化する。信号発
生器１００はまた、準静的信号ＶJおよびＶKを生成し、
これらの信号はそれぞれ、各周期ＴにわたってＶCLに等
しい。波形発生器１００は、クロック信号発生器ｌ０４
と、定電流源１０１および１０６と、キャパシタｌ０２
および１０７と、ｎチャネルのＭＯＳ電界効果トランジ
スタ１０３および１０８と、ワンショット１０４および
１０９とを含む。定電流源１０１は、供給電圧ＶCCに結
合された第１の端子と、キャパシタ１０２の第１の端
子、トランジスタ１０３のドレインおよびＶNに結合さ
れた第２の端子とを有する。キャパシタ１０２は、接地
に結合された第２の端子を有し、トランジスタ１０３
は、接地に結合されたソースを有する。定電流源１０６
は、供給電圧ＶCCに結合された第１の端子と、キャパシ
タ１０７の第１の端子、トランジスタ１０８のドレイン
およびＶMに結合された第２の端子とを有する。キャパ
シタ１０７は、接地に結合された第２の端子を有し、ト
ランジスタ１０８は、接地に結合されたソースを有す
る。クロック信号発生器１０４は、ノードｌｌ０におい
てワンショット１０４および１０９の入力端子に結合さ
れた出力端子を有する。ワンショット１０４は、トラン
ジスタ１０３のゲートに結合された出力を有し、ワンシ
ョット１０９は、トランジスタ１０８のゲートに結合さ
れた出力を有する。
【０１６８】クロック信号発生器１０４は、ノードｌｌ
０においてハイとローとの間で変化する、５０％のデュ
ーティサイクルを有する方形波のデジタルクロック信号
を生成する。クロック信号の各サイクルの間、定電流源
１０１は、キャパシタ１０２をＶMINからＶMAXまで充電
し、定電流源１０６は、キャパシタ１０７をＶMINから
ＶMAXまで充電する。クロック信号がハイになると、ワ
ンショット１０４の出力における信号はローからハイに
なり、これによりトランジスタ１０３はオンになる。次
いで、キャパシタ１０２上のＶNにおける電圧が、ＶMAX
からＶMINにまで下がる。ワンショット１０４の出力
は、ごく短時間だけハイである（例えば、ノード１１０
におけるクロック信号がハイを保つ時間のｌ％）。ワン
ショット１０４の出力は、次いで、ローに遷移し、トラ
ンジスタ１０３はオフになる。次いで、定電流源１０１
は、キャパシタ１０２の充電を再度開始する。ワンショ
ット１０４の出力は、クロック信号の次の立ち上がりエ
ッジまでローのままである。
【０１６９】クロック信号がローになると、ワンショッ
ト１０９の出力における信号はローからハイとなり、こ
れによりトランジスタ１０８はオンとなる。次いで、キ
ャパシタ１０７のＶMにおける電圧は、ＶMAXからＶMIN
まで下がる。ワンショット１０９の出力は、ごく短時間
だけハイである（例えば、ノード１１０におけるクロッ
ク信号がローである時間の１％）。ワンショット１０９
の出力は次いでローに遷移し、トランジスタ１０８はオ
フになる。定電流源１０６はここで、キャパシタ１０７
の充電を再度開始する。ワンショット１０９の出力は、
クロック信号の次の立ち下がりエッジまでローのままで
ある。
【０１７０】図９Ｃはまた、例示的論理信号ＶR、ＶQ、
ＶZ1、ＶZ2、ＶS1およびＶS2を示す。信号ＶZ1は、スイ
ッチＡおよびＢの切換えを制御し、信号ＶZ2は、本発明
の上記の実施形態に関して説明したような、スイッチＣ
およびＤの切換えを制御する。コンパレータ８４は、Ｖ
JとＶMとを比較してＶRを生成する。ＶJがＶMよりも大
きい場合、ＶRはハイとなる。ＶJがＶMよりも小さい場
合、ＶRはローとなる。コンパレータ８６は、ＶKとＶN
とを比較して、ＶQを生成する。ＶKがＶNよりも大きい
場合、ＶQはハイである。ＶKがＶNよりも小さい場合、
ＶQはローである。選択信号ＶS1およびＶS2は、信号ＶR
およびＶQのうちどちらをＶZ1およびＶZ2として、マル
チプレクサ８８および９０を用いて周期Ｔの間所定の時
間間隔で通過させるかを選択する。図９Ｂおよび９Ｃの
例において、ＶCLはＶJおよびＶKに等しい。
【０１７１】図９Ｃを参照して、ＶCLがＶ4よりも小さ
くかつＶ3以上である場合、切換調整器はブーストモー
ドで動作する。ＶCLがＶ3よりも小さくかつＶ2よりも大
きい場合、切換調整器はバックブーストモードで動作す
る。ＶCLがＶ2以下でありかつＶ1よりも大きい場合、切
換調整器はバックモードで動作する。以下に説明するよ
うに、Ｖ1およびＶ3の値は、信号ＶS1の立ち下がりエッ
ジおよび立ち上がりエッジによって決定され、Ｖ2およ
びＶ4の値は、信号ＶS2の立ち下がりエッジおよび立ち
上がりエッジによって決定される。
【０１７２】信号ＶMおよびＶNのＶ4よりも大きい部分
およびＶ1よりも小さい部分は、制御信号ＶZ1およびＶ
Z2を生成するために用いられない。なぜならば、ＶCLが
ＶMおよびＶNのピークツーピーク振幅の最大パーセント
（例えば、９０％）よりも大きい場合またはＶMおよび
ＶNのピークツーピーク振幅の最小パーセント（例え
ば、ｌ０％）よりも小さい場合、コンパレータ８４およ
び８６の伝播遅延が変化し得るからである。したがっ
て、信号ＶS2の選択は、（コンパレータ８４および８６
の伝播遅延が異なり得る）ＶMおよびＶNのピークツーピ
ーク振幅の最大パーセント（例えば、９０％）よりもＶ
4が小さくなるように行われる。信号ＶS1の選択は、
（コンパレータ８４および８６の伝播遅延が異なり得
る）ＶMおよびＶNのピークツーピーク振幅の最小パーセ
ント（例えば、１０％）よりもＶ1が大きくなるように
行われる。
【０１７３】図９Ｃを参照して、ＶCLがＶ4以上である
場合、切換調整器は、各周期Ｔの間にインダクタ１７を
通じて入力電圧を接地に結合する縮退モードで動作す
る。Ｖ CLがＶ1以下である場合、切換調整器は、各周期
Ｔの間にインダクタ１７を通じて出力電圧を接地に結合
する縮退モードで動作する。
【０１７４】選択信号ＶS1およびＶS2は、図９Ｃに示す
ようなデジタル信号であり得る。選択信号ＶS1は、ノー
ド８７および８９のうちどちらをマルチプレクサ８８の
出力に結合するかを決定する。選択信号ＶS1は、マルチ
プレクサ８８に、波形信号Ｖ MがＶ1とＶ3との間にある
場合にノード８７において信号ＶRを制御信号ＶZ1とし
て送り、波形信号ＶNがＶ1とＶ3との間にある場合にノ
ード８９において信号ＶQを制御信号ＶZ1として送らせ
る。波形信号ＶMおよびＶNがＶ1とＶ4との間にある場
合、その波形信号に結合されたコンパレータの伝播遅延
ｔPHLは、ＶRおよびＶ Qにおけるハイからローへの遷移
は、ＶZ1を形成するために用いられるため、互いに対し
て実質的に一定である。コンパレータ８４および８６の
伝播遅延ｔPLHは、実質的に一定である必要はない。な
ぜならば、ＶZ1におけるローからハイへの遷移は、ＶR
およびＶQにおけるローからハイへの遷移ではなくＶS1
における遷移によって形成されるからである。しかし、
信号ＶRおよびＶQは、ＶRおよびＶQがＶZ1として再度選
択される前にローからハイへと遷移するべきである。
【０１７５】選択信号ＶS2は、ノード８７および８９の
うちどちらをマルチプレクサ９０の出力に結合するかを
決定する。選択信号ＶS2は、マルチプレクサ９０に、波
形信号ＶMがＶ2とＶ4との間にある場合にノード８７に
おける信号ＶRを制御信号ＶZ2として送らせ、波形信号
ＶNがＶ2とＶ4との間にある場合、ノード８９における
信号ＶQを制御信号ＶZ2として送らせる。波形信号ＶMお
よびＶNがＶ1とＶ4との間にある場合、その波形信号に
結合されたコンパレータの伝播遅延ｔPHLは、互いに対
して実質的に一定である。なぜならば、ＶRおよびＶQに
おけるハイからローへの遷移はＶZ2を形成するために用
いられるからである。コンパレータ８４および８６の伝
播遅延ｔPLHは、実質的に一定でなくてよい。なぜなら
ば、ＶZ2におけるローからハイへの遷移は、ＶRおよび
ＶQにおけるローからハイへの遷移ではなく、ＶS2にお
ける遷移によって形成されるからである。しかし、信号
ＶRおよびＶQは、ＶRおよびＶQがＶZ2として再度選択さ
れる前に、ローからハイに遷移するべきである。
【０１７６】ＶS1がハイの場合、コンパレータ８４の出
力は、マルチプレクサ８８の出力に結合され、ＶMは、
図９Ｃに示すようにＶ1とＶ3との間にある。ここで、信
号ＶZ 1は、信号ＶRと同じである。ＶS1がローの場合、
コンパレータ８６の出力は、マルチプレクサ８８の出力
に結合され、ＶNは、図９Ｃに示すようにＶ1とＶ3との
間である。ここで、信号ＶZ1は、信号ＶQと同じであ
る。ＶS2がハイの場合、コンパレータ８４の出力は、マ
ルチプレクサ９０の出力に結合され、ＶMは、図９Ｃに
示すようにＶ2とＶ4との間である。ここで、信号Ｖ
Z2は、信号ＶRと同じである。ＶS2がローの場合、コン
パレータ８６の出力は、マルチプレクサ９０の出力に結
合され、ＶNは、図９Ｃに示すようにＶ2とＶ4との間で
ある。ここで、信号ＶZ2は、信号ＶQと同じである。
【０１７７】（Ｖ3とＶ2との間の）バックブースト領域
は、ＶS2の立ち下がりエッジとＶS1の次の立ち上がりエ
ッジとの間の遅延（図９ＣのＤ）を変更することによ
り、曲げまたは縮小が可能である。バックブースト領域
は、Ｄが増加するにつれて拡大（Ｖ3〜Ｖ2が拡大する）
し、バックブーストモードで調整される出力−入力電圧
比の範囲が増加する。バックブースト領域が拡大される
と、平均インダクタ電流が増加し、図６Ａを参照して上
述したように調整器の効率が低減するため、バックブー
スト領域は好適には、全出力−入力電圧比に対して存在
するよう、拡大されない。
【０１７８】バックブースト領域は、ＶS2の立ち下がり
エッジをＶS1の立ち上がりエッジの後に発生するように
して図９ＣのＤをゼロ未満とすることにより、なくすこ
とができる。好適には、バックブースト領域は、全ての
出力−入力電圧比が図６Ａを参照して上述したようなス
イッチの一定のデューティサイクルで調整され得るよ
う、なくならない。
【０１７９】当業者であれば、本発明の回路が、図示お
よび上述した回路構成以外の回路構成を用いて実現され
得ることをさらに認識する。このような改変物は全て、
本明細書中の請求の範囲のみによって限定される本発明
の範囲内である。
【０１８０】
【発明の効果】従って本発明によればバックブースト切
換調整器を動作させる、高い効率の制御回路が提供され
る。この切換調整器は、出力電圧をハイ、ロー、または
入力電圧と同じに調整することができる。この切換調整
器は、同期型または非同期型であり得る。この制御回路
は、この切換調整器をバックモード、ブーストモード、
またはバックブーストモードで動作させることができ
る。バックモードの場合、この切換調整器は、出力電圧
を入力電圧よりも小さく調整する。ブーストモードの場
合、この切換調整器は、出力電圧を入力電圧よりも大き
く調整する。バックモードおよびブーストモードの場
合、全スイッチよりも少数のスイッチがオンおよびオフ
に切換えられ、これにより、出力電圧を調整し、電力が
節約される。バックブーストモードの場合、全スイッチ
がオンおよびオフに切り換えられ、入力電圧を上回る
か、下回るか、または同等の値に出力電圧を調整する。
【図面の簡単な説明】
【図１Ａ】図１Ａは、従来技術の同期型切換調整器の模
式図である。
【図１Ｂ】図１Ｂは、従来技術の同期型切換調整器の模
式図である。
【図１Ｃ】図１Ｃは、従来技術の同期型切換調整器の模
式図である。
【図２Ａ】図２Ａは、本発明の制御回路を備える同期型
切換調整器のの例示的実施形態のブロック図である。
【図２Ｂ】図２Ｂは、本発明の制御回路を備える同期型
切換調整器の例示的実施形態の模式図である。
【図２Ｃ】図２Ｃは、本発明の制御回路において用いら
れ得る信号発生器の例示的実施形態のブロック図であ
る。
【図２Ｄ】図２Ｄは、本発明の論理回路の例示的実施形
態の模式図である。
【図３Ａ】図３Ａは、本発明の制御回路を備える非同期
型切換調整器の例示的実施形態のブロック図である。
【図３Ｂ】図３Ｂは、本発明の制御回路を備える非同期
型切換調整器の例示的実施形態の模式図である。
【図４】図４は、本発明の制御回路を備える同期型／非
同期型切換調整器の例示的実施形態の模式図である。
【図５】図５は、本発明の制御回路を備える同期型／非
同期型切換調整器の別の例示的実施形態の模式図であ
る。
【図６Ａ】図６Ａは、図２Ｂ、３Ｂ、４および５の回路
の例示的信号のグラフである。
【図６Ｂ】図６Ｂは、図２Ｂ、３Ｂ、４および５の回路
の例示的信号のグラフである。
【図６Ｃ】図６Ｃは、図２Ｂ、３Ｂ、４および５の回路
の例示的信号のグラフである。
【図６Ｄ】図６Ｄは、図２Ｂ、３Ｂ、４および５の回路
の例示的信号のグラフである。
【図７】図７は、本発明の制御回路において用いられ得
る信号発生器の別の例示的実施形態のブロック図であ
る。
【図８Ａ】図８Ａは、本発明の制御回路において用いら
れ得る信号発生器の別の例示的実施形態のブロック図で
ある。
【図８Ｂ】図８Ｂは、図８Ａの回路を備える本発明の制
御回路の例示的信号のグラフである。
【図９Ａ】図９Ａは、本発明の制御回路において用いら
れ得るパルス幅調整器の別の例示的実施形態のブロック
図である。
【図９Ｂ】図９Ｂは、本発明の制御回路において用いら
れ得る信号発生器の別の例示的実施形態のブロック図で
ある。
【図９Ｃ】図９Ｃは、図９Ａおよび９Ｂの回路の例示的
信号のグラフである。
【符号の説明】
１４ 切換調整器 １５ 電源 １６ 入力キャパシタ １７ インダクタ １８ 出力キャパシタ １９ 負荷 ２０ 制御回路 ２１ 抵抗器 ２２ 誤り増幅器 ２５ パルス幅変調器 ２７、２８ コンパレータ
フロントページの続き (72)発明者 トレバー ダブリュー． バルセロ アメリカ合衆国 カリフォルニア 94040, マウンテン， ナンバー39， カリフォ ルニア ストリート 2065

Claims (80)

    【特許請求の範囲】
  1. 【請求項１】 バックブースト切換調整器回路を制御し
    て、調整された出力電圧を出力ノードに供給する方法で
    あって、該バックブースト切換調整器は、インダクタ
    と、入力電圧と該インダクタの第１の端子との間に結合
    された第１のスイッチと、該インダクタの該第１の端子
    と接地との間に結合された第２のスイッチと、該インダ
    クタの第２の端子と接地との間に結合された第３のスイ
    ッチと、該インダクタの該第２の端子と該出力ノードと
    の間に結合された第４のスイッチとを備え、 該切換調整器の該出力電圧に比例するフィードバック信
    号を生成する工程と、 該フィードバック信号に応答して生成される第１の駆動
    信号を用いて、該第１のスイッチのデューティサイクル
    を制御する工程と、 該フィードバック信号に応答して生成される第２の駆動
    信号を用いて、該第２のスイッチのデューティサイクル
    を制御し、これにより、該第１のスイッチがオンのとき
    に該第２のスイッチはオフとなり、該第２のスイッチが
    オンのときに該第１のスイッチはオフとなる、工程と、 該フィードバック信号に応答して生成される第３の駆動
    信号を用いて、該第３のスイッチのデューティサイクル
    を制御し、これにより、該出力ノードにおいて該出力電
    圧が調整されている間、該第１のスイッチのデューティ
    サイクルは、該第３のスイッチのデューティサイクルと
    等しくない、工程と、 該フィードバック信号に応答して生成される第４の駆動
    信号を用いて、該第４のスイッチのデューティサイクル
    を制御し、これにより、該第４のスイッチがオンのとき
    に該第３のスイッチがオフとなり、該第３のスイッチが
    オンのときに該第４のスイッチがオフとなる、工程と、
    を包含する方法。
  2. 【請求項２】 前記フィードバック信号に比例する第１
    および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、；
    該第１の電圧信号を該第１の周期的波形信号と比較して
    第１の制御信号を生成する工程であって、前記第１およ
    び第２の駆動信号は、該第１の制御信号に応答して生成
    される、工程と、 該第２の電圧信号を該第２の周期的波形信号と比較して
    第２の制御信号を生成する工程であって、前記第３およ
    び第４の駆動信号は、該第２の制御信号に応答して生成
    される、工程と、をさらに包含する、請求項１に記載の
    方法。
  3. 【請求項３】 前記第１および前記第２の周期的波形信
    号を提供する工程は、直流のオフセット電圧だけ該第２
    の周期的波形信号からオフセットした該第１の周期的波
    形号を提供する工程をさらに包含する、請求項２に記載
    の方法。
  4. 【請求項４】 前記第１および前記第２の電圧信号を生
    成する工程は、直流のオフセット電圧だけ該第１の電圧
    信号からオフセットした該第２の電圧信号を生成する工
    程をさらに包含する、請求項２に記載の方法。
  5. 【請求項５】 前記第１および前記第２の周期的波形信
    号を提供する工程は、同じ波形および同じピークツーピ
    ーク振幅を有する該第１および該第２の周期的波形信号
    を提供する工程をさらに包含する、請求項２に記載の方
    法。
  6. 【請求項６】 前記第１および前記第２の周期的波形信
    号を提供する工程は、該第１の周期的波形信号の波形と
    異なる波形を有する該第２の周期的波形信号を提供する
    工程をさらに包含する、請求項２に記載の方法。
  7. 【請求項７】 前記第１および前記第２の周期的波形信
    号を提供する工程は、該第１の周期的波形信号と異なる
    ピークツーピーク振幅を有する該第２の周期的波形信号
    を提供する工程をさらに包含する、請求項２に記載の方
    法。
  8. 【請求項８】 前記第１および第２の周期的波形信号は
    鋸波形信号である、請求項２に記載の方法。
  9. 【請求項９】 前記第１および第２の周期的波形信号は
    三角波形信号である、請求項２に記載の方法。
  10. 【請求項１０】 前記フィードバック信号に比例する第
    １のおよび第２の電圧信号を生成する工程と、 第１のおよび第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較し
    て、第１の制御信号を生成する工程と、 該第２の電圧信号と該第２の周期的波形信号と比較し
    て、第２の制御信号を生成する工程と、 該第１および第２の制御信号を選択して、第１の選択信
    号を生成する工程であって、該第１の選択信号は、実質
    的に一定の伝播遅延を有し、前記第１および第２の駆動
    信号は、該第１の選択信号に応答して生成される、工程
    と、 該第１および第２の制御信号を選択して第２の選択信号
    を生成する工程であって、該第２の選択信号は、実質的
    に一定の伝播遅延を有し、前記第３および第４の駆動信
    号は、該第２の選択信号に応答して生成される、工程
    と、をさらに包含する、請求項１に記載の方法。
  11. 【請求項１１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する方法
    であって、該バックブースト切換調整器は、インダクタ
    と、入力電圧と該インダクタの第１の端子との間に結合
    された第１のスイッチと、接地に結合されたアノードお
    よび該インダクタの該第１の端子に結合されたカソード
    を備えた第１のダイオードと、該インダクタの第２の端
    子と接地との間に結合された第２のスイッチと、該イン
    ダクタの該第２の端子に結合されたアノードおよび該出
    力ノードに結合されたカソードを備えた第２のダイオー
    ドとを備え、 該切換調整器の該出力電圧に比例するフィードバック信
    号を生成する工程と、 該フィードバック信号に応答して生成される第１の駆動
    信号を用いて、該第１のスイッチのデューティサイクル
    を制御する工程と、 該フィードバック信号に応答して生成される第２の駆動
    信号を用いて、該第２のスイッチのデューティサイクル
    を制御し、これにより、該出力ノードにおいて該出力電
    圧が調整されている間、該第１のスイッチのデューティ
    サイクルは、該第２のスイッチのデューティサイクルと
    等しくない、工程と、を包含する、方法。
  12. 【請求項１２】 前記フィードバック信号に比例する第
    １および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較し
    て、第１の制御信号を生成する工程であって、前記第１
    の駆動信号は、該第１の制御信号に応答して生成され
    る、工程と、 該第２の電圧信号を該第２の周期的波形信号と比較し
    て、第２の制御信号を生成する工程であって、前記第２
    の駆動信号は、該第２の制御信号に応答して生成され
    る、工程と、をさらに包含する、請求項１１に記載の方
    法。
  13. 【請求項１３】 前記第１および前記第２の周期的波形
    信号を提供する工程は、直流電流オフセット電圧だけ該
    第２の周期的波形信号からオフセットした該第１の周期
    的波形信号を提供する工程をさらに包含する、請求項１
    ２に記載の方法。
  14. 【請求項１４】 前記第１および前記第２の電圧信号を
    生成する工程は、直流オフセット電圧だけ該第１の電圧
    信号からオフセットした該第２の電圧信号を生成する工
    程をさらに包含する、請求項１２に記載の方法。
  15. 【請求項１５】 前記第１および前記第２の周期的波形
    信号を提供する工程は、同じ波形および同じピークツー
    ピーク振幅を有する該第１および該第２の周期的波形信
    号を提供する工程をさらに包含する、請求項１２に記載
    の方法。
  16. 【請求項１６】 前記第１および前記第２の周期的波形
    信号を提供する工程は、該第１の周期的波形信号の波形
    と異なる波形を有する該第２の周期的波形信号を提供す
    る工程をさらに包含する、請求項１２に記載の方法。
  17. 【請求項１７】 前記第１および前記第２の周期的波形
    信号を提供する工程は、該第１の周期的波形信号と異な
    るピークツーピーク振幅を有する該第２の周期的波形信
    号を提供する工程をさらに包含する、請求項１２に記載
    の方法。
  18. 【請求項１８】 前記第１および前記第２の周期的波形
    信号は鋸波形信号である、請求項１２に記載の方法。
  19. 【請求項１９】 前記第１および前記第２の周期的波形
    信号は三角波形信号である、請求項１２に記載の方法。
  20. 【請求項２０】 前記フィードバック信号に比例する第
    １および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較し
    て、第１の制御信号を生成する工程と、 該第２の電圧信号を該第２の周期的波形信号と比較し
    て、第２の制御信号を生成する工程と、 該第１および第２の制御信号を選択して、第１の選択信
    号を生成する工程であって、該第１の選択信号は、実質
    的に一定の伝播遅延を有し、前記第１の駆動信号は、該
    第１の選択信号に応答して生成される、工程と、 該第１および第２の制御信号を選択して、第２の選択信
    号を生成する工程であって、該第２の選択信号は、実質
    的に一定の伝播遅延を有し、前記第２の駆動信号は、該
    第２の選択信号に応答して生成される、工程と、をさら
    に包含する、請求項１１に記載の方法。
  21. 【請求項２１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する方法
    であって、該バックブースト切換調整器は、インダクタ
    と、入力電圧と該インダクタの第１の端子との間に結合
    された第１のスイッチと、該インダクタの該第１の端子
    と接地との間に結合された第２のスイッチと、該インダ
    クタの第２の端子と接地との間に結合された第３のスイ
    ッチと、該インダクタの該第２の端子に結合されたアノ
    ードおよび該出力ノードに結合されたカソードを備えた
    ダイオードと、を備え、該方法は、 該切換調整器の該出力電圧に比例するフィードバック信
    号を生成する工程と、 該フィードバック信号に応答して生成される第１の駆動
    信号を用いて、該第１のスイッチのデューティサイクル
    を制御する工程と、 該フィードバック信号に応答して生成される第２の駆動
    信号を用いて、該第２のスイッチのデューティサイクル
    を制御し、これにより、該第１のスイッチがオンのとき
    に該第２のスイッチがオフとなり、該第２のスイッチが
    オンのときに該第１のスイッチがオフとなる、工程と、 該フィードバック信号に応答して生成される第３の駆動
    信号を用いて、該第３のスイッチのデューティサイクル
    を制御し、これにより、該出力ノードにおいて該出力電
    圧が調整されている間、該第１のスイッチのデューティ
    サイクルは、該第３のスイッチのデューティサイクルと
    等しくない、工程と、を包含する、方法。
  22. 【請求項２２】 前記フィードバック信号に比例する第
    １および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較して
    第１の制御信号を生成する工程であって、前記第１およ
    び第２の駆動信号は、該第１の制御信号に応答して生成
    される、工程と、 該第２の電圧信号を該第２の周期的波形信号と比較して
    第２の制御信号を生成する工程であって、前記第３の駆
    動信号は、該第２の制御信号に応答して生成される、工
    程と、をさらに包含する、請求項２１に記載の方法。
  23. 【請求項２３】 前記第１および前記第２の周期的波形
    信号を提供する工程は、直流のオフセット電圧だけ該第
    ２の周期的波形信号からオフセットした該第１の周期的
    波形信号を提供する工程をさらに包含する、請求項２２
    に記載の方法。
  24. 【請求項２４】 前記第１および前記第２の電圧信号を
    生成する工程は、直流オフセット電圧だけ該第１の電圧
    信号からオフセットした該第２の電圧信号を生成する工
    程をさらに包含する、請求項２２に記載の方法。
  25. 【請求項２５】 前記第１および前記第２の周期的波形
    信号を提供する工程は、同じ波形および同じピークツー
    ピーク振幅を有する該第１および第２の周期的波形信号
    を提供する工程をさらに包含する、請求項２２に記載の
    方法。
  26. 【請求項２６】 前記第１および前記第２の周期的波形
    信号を提供する工程は、該第１の周期的波形信号と異な
    る波形を有する該第２の周期的波形信号を提供する工程
    をさらに包含する、請求項２２に記載の方法。
  27. 【請求項２７】 前記第１および前記第２の周期的波形
    信号を提供する工程は、該第１の周期的波形信号と異な
    るピークツーピーク振幅を有する該第２の周期的波形信
    号を提供する工程をさらに包含する、請求項２２に記載
    の方法。
  28. 【請求項２８】 前記第１および前記第２の周期的波形
    信号は鋸波形信号である、請求項２２に記載の方法。
  29. 【請求項２９】 前記第１および前記第２の周期的波形
    信号は三角波形信号である、請求項２２に記載の方法。
  30. 【請求項３０】 前記フィードバック信号に比例する第
    １および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較し
    て、第１の制御信号を生成する工程と、 該第２の電圧信号を該第２の周期的波形信号と比較し
    て、第２の制御信号を生成する工程と、 該第１および第２の制御信号を選択して、第１の選択信
    号を生成する工程であって、該第１の選択信号は、実質
    的に一定の伝播遅延を有し、前記第１および第２の駆動
    信号は、該第１の選択信号に応答して生成される、工程
    と、 該第１および第２の制御信号を選択して、第２の選択信
    号を生成する工程であって、該第２の選択信号は、実質
    的に一定の伝播遅延を有し、前記第３の駆動信号は、該
    第２の選択信号に応答して生成される、工程と、をさら
    に包含する、請求項２１に記載の方法。
  31. 【請求項３１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する方法
    であって、該バックブースト切換調整器は、インダクタ
    と、入力電圧と該インダクタの第１の端子との間に結合
    された第１のスイッチと、接地に結合されたアノードお
    よび該インダクタの該第１の端子に結合されたカソード
    を備えたダイオードと、該インダクタの第２の端子と接
    地との間に結合された第２のスイッチと、該インダクタ
    の該第２の端子と該出力ノードとの間に結合された第３
    のスイッチとを備え、 該切換調整器の該出力電圧に比例するフィードバック信
    号を生成する工程と、 該フィードバック信号に応答して生成される第１の駆動
    信号を用いて、該第１のスイッチのデューティサイクル
    を制御する工程と、 該フィードバック信号に応答して生成される第２の駆動
    信号を用いて、該第２のスイッチのデューティサイクル
    を制御し、これにより、該出力ノードにおいて該出力電
    圧が調整されている間、該第１のスイッチのデューティ
    サイクルは、該第２のスイッチのデューティサイクルと
    等しくない、工程と、 該フィードバック信号に応答して生成される第３の駆動
    信号を用いて、該第３のスイッチのデューティサイクル
    を制御し、該第３のスイッチがオンのときに該第２のス
    イッチがオフとなり、該第２のスイッチがオンのときに
    該第３のスイッチがオフとなる、工程と、を包含する、
    方法。
  32. 【請求項３２】 前記フィードバック信号に比例する第
    １および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較し
    て、第１の制御信号を生成する工程であって、前記第１
    の駆動信号は、該第１の制御信号に応答して生成され
    る、工程と、 該第２の電圧信号を該第２の周期的波形信号と比較し
    て、第２の制御信号を生成する工程であって、前記第２
    および第３の駆動信号は、該第２の制御信号に応答して
    生成される、工程と、をさらに包含する、請求項３１に
    記載の方法。
  33. 【請求項３３】 前記第１および前記第２の周期的波形
    信号を提供する工程は、直流オフセット電圧だけ該第２
    の周期的波形信号からオフセットした該第１の周期的波
    形信号を提供する工程、をさらに包含する、請求項３２
    に記載の方法。
  34. 【請求項３４】 前記第１および前記第２の電圧信号を
    生成する工程は、直流オフセット電圧だけ該第１の電圧
    信号からオフセットした該第２の電圧信号を生成する工
    程をさらに包含する、請求項３２に記載の方法。
  35. 【請求項３５】 前記第１および前記第２の周期的波形
    信号を提供する工程は、同じ波形および同じピークツー
    ピーク振幅を有する該第１および該第２の周期的波形信
    号を提供する工程をさらに包含する、請求項３２に記載
    の方法。
  36. 【請求項３６】 前記第１および前記第２の周期的波形
    信号を提供する工程は、該第１の周期的波形信号と異な
    る波形を有する該第２の周期的波形信号を提供する工程
    をさらに包含する請求項３２に記載の方法。
  37. 【請求項３７】 前記第１および前記第２の周期的波形
    信号を提供する工程は、該第１の周期的波形信号と異な
    るピークツーピーク振幅を有する該第２の周期的波形信
    号を提供する工程をさらに包含する、請求項３２に記載
    の方法。
  38. 【請求項３８】 前記第１および第２の周期的波形信号
    は鋸波形信号である、請求項３２に記載の方法。
  39. 【請求項３９】 前記第１および第２の周期的波形信号
    は三角波形信号である、請求項３２に記載の方法。
  40. 【請求項４０】 前記フィードバック信号に比例する第
    １および第２の電圧信号を生成する工程と、 第１および第２の周期的波形信号を提供する工程と、 該第１の電圧信号を該第１の周期的波形信号と比較し
    て、第１の制御信号を生成する工程と、 該第２の電圧信号を該第２の周期的波形信号と比較し
    て、第２の制御信号を生成する工程と、 該第１および第２の制御信号を選択して、第１の選択信
    号を生成する工程であって、該第１の選択信号は、実質
    的に一定の伝播遅延を有し、前記第１の駆動信号は、該
    第１の選択信号に応答して生成される、工程と、 該第１および第２の制御信号を選択して、第２の選択信
    号を生成する工程であって、該第２の選択信号は、実質
    的に一定の伝播遅延を有し、前記第２および第３の駆動
    信号は、該第２の選択信号に応答して生成される、工程
    と、をさらに包含する、請求項３１に記載の方法。
  41. 【請求項４１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する制御
    回路であって、該バックブースト切換調整器は、インダ
    クタと、入力電圧と該インダクタの第１の端子との間に
    結合された第１のスイッチと、該インダクタの該第１の
    端子と接地との間に結合された第２のスイッチと、該イ
    ンダクタの第２の端子と接地との間に結合された第３の
    スイッチと、該インダクタの該第２の端子と該出力ノー
    ドとの間に結合された第４のスイッチとを備え、該制御
    回路は、 該切換調整器回路の該出力ノードに結合された入力ノー
    ドと、波形出力ノードにおいて周期的波形を提供する波
    形発生器と、第１、第２、第３および第４の出力ノード
    とを備える信号発生器回路であって、該第１および第２
    の出力ノードは該信号発生器回路の該入力ノードに結合
    され、該第３および第４の出力ノードは該波形発生器の
    該波形出力ノードに結合される、信号発生器回路と、 該信号発生器回路の該第１および第３の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第１の
    コンパレータ回路と、 該信号発生器回路の該第２および第４の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第２の
    コンパレータ回路と、 論理ゲートを備える論理回路であって、該論理回路は、
    該第１のコンパレータ回路の出力に結合された第１の入
    力と、該第２のコンパレータ回路の出力に結合された第
    ２の入力と、該第１、第２、第３および第４のスイッチ
    にそれぞれ結合された第１、第２、第３および第４の出
    力とを備え、該第２のスイッチがオンになると該第１の
    スイッチはオフとなり、該第１のスイッチがオンになる
    と該第２のスイッチはオフとなり、該第４のスイッチが
    オンになると該第３のスイッチはオフとなり、該第３の
    スイッチがオンになると該第４のスイッチはオフとな
    る、論理回路、を備える、制御回路。
  42. 【請求項４２】 前記信号発生器回路の前記第３の出力
    ノードと前記第４の出力ノードとの間に直流オフセット
    が生成される、請求項４１に記載の制御回路。
  43. 【請求項４３】 前記信号発生器回路は、前記第３の出
    力ノードと前記第４の出力ノードとの間に結合された抵
    抗器と、該第４の出力ノードと接地との間に結合された
    電流ソースとをさらに備え、該抵抗器および該電流ソー
    スは、前記直流オフセットを生成する、請求項４２に記
    載の制御回路。
  44. 【請求項４４】 前記信号発生器回路の前記第１の出力
    ノードと前記第２の出力ノードとの間に直流オフセット
    が生成される、請求項４１に記載の制御回路。
  45. 【請求項４５】 前記信号発生器回路は、前記第１の出
    力ノードと前記第２の出力ノードとの間に結合された抵
    抗器と、前記第２の出力ノードと接地との間に結合され
    た電流ソースとをさらに備え、該抵抗器および該電流ソ
    ースは前記直流オフセットを生成する、請求項４４に記
    載の制御回路。
  46. 【請求項４６】 前記波形発生器は第１および第２の波
    形発生器を備え、該第１の波形発生器は、第１の波形出
    力ノードにおいて第１の周期的波形を提供し、該第２の
    周期的波形発生器は、第２の波形出力ノードにおいて第
    ２の周期的波形を提供し、前記信号発生器回路の前記第
    ３の出力ノードは、該第１の波形出力ノードに結合さ
    れ、該信号発生器回路の前記第４の出力ノードは、該第
    ２の波形出力ノードに結合される、請求項４１に記載の
    制御回路。
  47. 【請求項４７】 前記周期的波形は鋸波形である、請求
    項４１に記載の制御回路。
  48. 【請求項４８】 前記周期的波形は三角波形である、請
    求項４１に記載の制御回路。
  49. 【請求項４９】 前記制御回路は、第１および第２のマ
    ルチプレクサ回路をさらに備え、該第１のマルチプレク
    サ回路は、前記論理回路の前記第１の入力と前記第１お
    よび第２のコンパレータの各々の前記出力との間に結合
    され、該第２のマルチプレクサ回路は、該論理回路の前
    記第２の入力と該第１および第２のコンパレータの各々
    の該出力との間に結合される、請求項４１に記載の制御
    回路。
  50. 【請求項５０】 前記制御回路は、 第１および第２の入力と、前記信号発生器回路の前記入
    力ノードに結合された出力とを有する増幅器回路と、 前記切換調整器回路の前記出力ノードと該増幅器回路の
    該第１の入力との間に結合された第１の抵抗器と、 該増幅器回路の該第１の入力と接地との間に結合された
    第２の抵抗器と、をさらに備える、請求項４１に記載の
    制御回路。
  51. 【請求項５１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する制御
    回路であって、該バックブースト切換調整器は、インダ
    クタと、入力電圧と該インダクタの第１の端子との間に
    結合された第１のスイッチと、接地に結合されたアノー
    ドおよび該インダクタの該第１の端子に結合されたカソ
    ードを備えた第１のダイオードと、該インダクタの第２
    の端子と接地との間に結合された第２のスイッチと、該
    インダクタの該第２の端子に結合されたアノードおよび
    該出力ノードに結合されたカソードを備えた第２のダイ
    オードと、を備え、該制御回路は、 該切換調整器回路の該出力ノードに結合された入力ノー
    ドと、波形出力ノードにおいて周期的波形を提供する波
    形発生器と、第１、第２、第３および第４の出力ノード
    と、を備える信号発生器回路であって、該第１および第
    ２の出力ノードは該信号発生器回路の該入力ノードに結
    合され、該第３および第４の出力ノードは該波形発生器
    の該波形出力ノードに結合される、信号発生器回路と、 該信号発生器回路の該第１および第３の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第１の
    コンパレータ回路と、 該信号発生器回路の該第２および第４の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第２の
    コンパレータ回路と、 論理ゲートを備える論理回路であって、該論理回路は、
    該第１のコンパレータ回路の出力に結合された第１の入
    力と、該第２のコンパレータ回路の出力に結合された第
    ２の入力と、該第１および第２のスイッチにそれぞれ結
    合された第１および第２の出力とを備える、論理回路
    と、を備える、制御回路。
  52. 【請求項５２】 前記信号発生器回路の前記第３の出力
    ノードと前記第４の出力ノードとの間に直流オフセット
    が生成される、請求項５１に記載の制御回路。
  53. 【請求項５３】 前記信号発生器回路は、前記第３の出
    力ノードと前記第４の出力ノードとの間に結合された抵
    抗器と、前記第４の出力ノードと接地との間に結合され
    た電流ソースとをさらに備え、該抵抗器および該電流ソ
    ースは、前記直流オフセットを生成する、請求項５２に
    記載の制御回路。
  54. 【請求項５４】 前記信号発生器の前記第１の出力ノー
    ドと前記第２の出力ノードとの間に直流オフセットが生
    成される、請求項５１に記載の制御回路。
  55. 【請求項５５】 前記信号発生器回路は、前記第１の出
    力ノードと前記第２の出力ノードとの間に結合された抵
    抗器と、前記第２の出力ノードと接地との間に結合され
    た電流ソースとをさらに備え、該抵抗器および該電流ソ
    ースは、前記直流オフセットを生成する、請求項５４に
    記載の制御回路。
  56. 【請求項５６】 前記波形発生器は、第１および第２の
    波形発生器を備え、該第１の波形発生器は、第１の波形
    出力ノードにおいて第１の周期的波形を提供し、該第２
    の周期的波形発生器は、第２の波形出力ノードにおいて
    第２の周期的波形を提供し、該信号発生器回路の前記第
    ３の出力ノードは該第１の波形出力ノードに結合され、
    該信号発生器回路の前記第４の出力ノードは該第２の波
    形出力ノードに結合される、請求項５１に記載の制御回
    路。
  57. 【請求項５７】 前記周期的波形は鋸波形である、請求
    項５１に記載の制御回路。
  58. 【請求項５８】 前記周期的波形は三角波形である、請
    求項５１に記載の制御回路。
  59. 【請求項５９】 前記制御回路は、第１および第２のマ
    ルチプレクサ回路をさらに備え、該第１のマルチプレク
    サ回路は、前記論理回路の前記第１の入力と前記第１お
    よび第２のコンパレータのそれぞれの前記出力との間に
    結合され、該第２のマルチプレクサ回路は、該論理回路
    の前記第２の入力と該第１および第２のコンパレータの
    それぞれの該出力との間に結合される、請求項５１に記
    載の制御回路。
  60. 【請求項６０】 前記制御回路は、 第１および第２の入力と、前記信号発生器回路の前記入
    力ノードに結合された出力とを有する増幅器回路と、 前記切換調整器回路の前記出力ノードと該増幅器回路の
    該第１の入力との間に結合された第１の抵抗器と、 該増幅器回路の該第１の入力と接地との間に結合された
    第２の抵抗器と、をさらに備える、請求項５１に記載の
    制御回路。
  61. 【請求項６１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する制御
    回路であって、該バックブースト切換調整器は、インダ
    クタと、入力電圧と該インダクタの第１の端子との間に
    結合された第１のスイッチと、該インダクタの該第１の
    端子と接地との間に結合された第２のスイッチと、該イ
    ンダクタの第２の端子と接地との間に結合された第３の
    スイッチと、該インダクタの該第２の端子に結合された
    アノードおよび該出力ノードに結合されたカソードを備
    えたダイオードと、を備え、該制御回路は、 該切換調整器回路の該出力ノードに結合された入力ノー
    ドと、波形出力ノードにおいて周期的波形を提供する波
    形発生器と、第１、第２、第３および第４の出力ノード
    と、を備える信号発生器回路であって、該第１および第
    ２の出力ノードは該信号発生器回路の該入力ノードに結
    合され、該第３および第４の出力ノードは該波形発生器
    の該波形出力ノードに結合される、信号発生器回路と、 該信号発生器回路の該第１および第３の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第１の
    コンパレータ回路と、 該信号発生器回路の該第２および第４の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第２の
    コンパレータ回路と、 論理ゲートを備える論理回路であって、該論理回路は、
    該第１のコンパレータ回路の出力に結合された第１の入
    力と、該第２のコンパレータ回路の出力に結合された第
    ２の入力と、該第１、第２および第３のスイッチにそれ
    ぞれ結合された第１、第２および第３の出力と、を備
    え、該第２のスイッチがオンになると該第１のスイッチ
    はオフになり、該第１のスイッチがオンになると該第２
    のスイッチはオフになる、論理回路と、を備える、制御
    回路。
  62. 【請求項６２】 前記信号発生器回路の前記第３の出力
    ノードと前記第４の出力ノードとの間に直流オフセット
    が生成される、請求項６１に記載の制御回路。
  63. 【請求項６３】 前記信号発生器回路は、前記第３の出
    力ノードと前記第４の出力ノードとの間に結合された抵
    抗器と、該第４の出力ノードと接地との間に結合された
    電流ソースと、をさらに備え、該抵抗器および該電流ソ
    ースは前記直流オフセットを生成する、請求項６２に記
    載の制御回路。
  64. 【請求項６４】 前記信号発生器回路の前記第１の出力
    ノードと前記第２の出力ノードとの間に直流オフセット
    が生成される、請求項６１に記載の制御回路。
  65. 【請求項６５】 前記信号発生器回路は、前記第１の出
    力ノードと前記第２の出力ノードとの間に結合された抵
    抗器と、該第２の出力ノードと接地との間に結合された
    電流ソースと、をさらに備え、該抵抗器および該電流ソ
    ースは、前記直流オフセットを生成する、請求項６４に
    記載の制御回路。
  66. 【請求項６６】 前記波形発生器は、第１および第２の
    波形発生器を備え、該第１の波形発生器は、第１の波形
    出力ノードにおいて第１の周期的波形を提供し、該第２
    の周期的波形発生器は、第２の波形出力ノードにおいて
    第２の周期的波形を提供し、前記信号発生器回路の前記
    第３の出力ノードは、該第１の波形出力ノードに結合さ
    れ、該信号発生器回路の前記第４の出力ノードは、該第
    ２の波形出力ノードに結合される、請求項６１に記載の
    制御回路。
  67. 【請求項６７】 前記周期的波形は鋸波形である、請求
    項６１に記載の制御回路。
  68. 【請求項６８】 前記周期的波形は三角波形である、請
    求項６１に記載の制御回路。
  69. 【請求項６９】 前記制御回路は、第１および第２のマ
    ルチプレクサ回路をさらに備え、該第１のマルチプレク
    サ回路は、前記論理回路の前記第１の入力と前記第１お
    よび第２のコンパレータの各々の前記出力との間に結合
    され、該第２のマルチプレクサ回路は、該論理回路の前
    記第２の入力と該第１および第２のコンパレータの各々
    の該出力との間に結合される、請求項６１に記載の制御
    回路。
  70. 【請求項７０】 前記制御回路は、 第１および第２の入力と、前記信号発生器回路の前記入
    力ノードに結合された出力とを有する増幅器回路と、 前記切換調整器回路の前記出力ノードと該増幅器回路の
    該第１の入力との間に結合された第１の抵抗器と、 該増幅器回路の該第１の入力と接地との間に結合された
    第２の抵抗器と、をさらに備える、請求項６１に記載の
    制御回路。
  71. 【請求項７１】 バックブースト切換調整器回路を制御
    して、調整された出力電圧を出力ノードに供給する制御
    回路であって、該バックブースト切換調整器は、インダ
    クタと、入力電圧と該インダクタの第１の端子との間に
    結合された第１のスイッチと、接地に結合されたアノー
    ドおよび該インダクタの該第１の端子に結合されたカソ
    ードを備えたダイオードと、該インダクタの第２の端子
    と接地との間に結合された第２のスイッチと、該インダ
    クタの該第２の端子と該出力ノードとの間に結合された
    第３のスイッチとを備え、該制御回路は、 該切換調整器回路の該出力ノードに結合された入力ノー
    ドと、波形出力ノードにおいて周期的波形を提供する波
    形発生器と、第１、第２、第３および第４の出力ノード
    と、を備える信号発生器回路であって、該第１および第
    ２の出力ノードは該信号発生器回路の該入力ノードに結
    合され、該第３および第４の出力ノードは該波形発生器
    の該波形出力ノードに結合される、信号発生器回路と、 該信号発生器回路の該第１および第３の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第１の
    コンパレータ回路と、 該信号発生器回路の該第２および第４の出力ノードにそ
    れぞれ結合された第１および第２の入力を備える第２の
    コンパレータ回路と、 論理ゲートを備える論理回路であって、該論理回路は、
    該第１のコンパレータ回路の出力に結合された第１の入
    力と、該第２のコンパレータ回路の出力に結合された第
    ２の入力と、該第１、第２および第３のスイッチにそれ
    ぞれ結合された第１、第２および第３の出力と、を備
    え、該第２のスイッチがオンになると該第３のスイッチ
    はオフになり、該第３のスイッチがオンになると該第２
    のスイッチはオフになる、論理回路と、を備える、制御
    回路。
  72. 【請求項７２】 前記信号発生器回路の前記第３の出力
    ノードと前記第４の出力ノードとの間に直流オフセット
    が生成される、請求項７１に記載の制御回路。
  73. 【請求項７３】 前記信号発生器回路は、前記第３の出
    力ノードと前記第４の出力ノードとの間に結合された抵
    抗器と、該第４の出力ノードと接地との間に結合された
    電流ソースとをさらに備え、該抵抗器および該電流ソー
    スは、前記直流オフセットを生成する、請求項７２に記
    載の制御回路。
  74. 【請求項７４】 前記信号発生器回路の前記第１の出力
    ノードと前記第２の出力ノードとの間に直流オフセット
    が生成される、請求項７１に記載の制御回路。
  75. 【請求項７５】 前記信号発生器回路は、前記第１の出
    力ノードと前記第２の出力ノードとの間に結合された抵
    抗器と、前記第２の出力ノードと接地との間に結合され
    た電流ソースとをさらに備え、該抵抗器および該電流ソ
    ースは、前記直流オフセットを生成する、請求項７４に
    記載の制御回路。
  76. 【請求項７６】 前記波形発生器は、第１および第２の
    波形発生器を備え、該第１の波発生器は、第１の波形出
    力ノードにおいて第１の周期的波形を提供し、該第２の
    周期的波形発生器は、第２の波形出力ノードにおいて第
    ２の周期的波形を提供し、前記信号発生器回路の前記第
    ３の出力ノードは該第１の波形出力ノードに結合され、
    該信号発生器回路の前記第４の出力ノードは該第２の波
    形出力ノードに結合される、請求項７１に記載の制御回
    路。
  77. 【請求項７７】 前記周期的波形は鋸波形である、請求
    項７１に記載の制御回路。
  78. 【請求項７８】 前記周期的波形は三角波形である、請
    求項７１に記載の制御回路。
  79. 【請求項７９】 前記制御回路は、第１および第２のマ
    ルチプレクサ回路をさらに備え、該第１のマルチプレク
    サ回路は、前記論理回路の前記第１の入力と前記第１お
    よび第２のコンパレータの各々の前記出力との間に結合
    され、該第２のマルチプレクサ回路は、該論理回路の前
    記第２の入力と該第１のおよび第２のコンパレータの各
    々の該出力との間に結合される、請求項７１に記載の制
    御回路。
  80. 【請求項８０】 前記制御回路は、 第１および第２の入力と、前記信号発生器回路の前記入
    力ノードに結合された出力とを有する増幅器回路と、 前記切換調整器回路の前記出力ノードと該増幅器回路の
    該第１の入力との間に結合された第１の抵抗器と、 該増幅器回路の該第１の入力と接地との間に結合された
    第２の抵抗器と、をさらに備える、請求項７１に記載の
    制御回路。
JP2001090892A 2000-03-27 2001-03-27 バックブースト切換調整器において高効率を保持する制御回路および方法 Expired - Lifetime JP4903945B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/536.266 2000-03-27
US09/536,266 US6166527A (en) 2000-03-27 2000-03-27 Control circuit and method for maintaining high efficiency in a buck-boost switching regulator

Publications (2)

Publication Number Publication Date
JP2001314076A true JP2001314076A (ja) 2001-11-09
JP4903945B2 JP4903945B2 (ja) 2012-03-28

Family

ID=24137807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090892A Expired - Lifetime JP4903945B2 (ja) 2000-03-27 2001-03-27 バックブースト切換調整器において高効率を保持する制御回路および方法

Country Status (3)

Country Link
US (1) US6166527A (ja)
EP (1) EP1146629A3 (ja)
JP (1) JP4903945B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312909A (ja) * 2003-04-09 2004-11-04 Shindengen Electric Mfg Co Ltd 電源装置、及び電源装置の運転方法
JP2007129841A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 電源回路および半導体集積装置
JP2009153265A (ja) * 2007-12-19 2009-07-09 Rohm Co Ltd スイッチングレギュレータおよびその制御回路、制御方法
JP2011172321A (ja) * 2010-02-16 2011-09-01 Koito Mfg Co Ltd 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具
JP2012510251A (ja) * 2008-11-24 2012-04-26 アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド 低電圧電力供給
KR20120051697A (ko) * 2009-07-20 2012-05-22 에스비 리모티브 저머니 게엠베하 배터리 시스템의 에너지 전달을 위한 스위칭 레귤레이터의 직렬 회로
JP2012533979A (ja) * 2009-07-20 2012-12-27 エス・ビー リモーティブ カンパニー リミテッド ハイブリッドバッテリシステム
JP2017504304A (ja) * 2013-12-10 2017-02-02 エッジ・エレクトロンズ・リミテッドＥｄｇｅ Ｅｌｅｃｔｒｏｎｓ Ｌｉｍｉｔｅｄ 高周波直列ａｃ電圧レギュレータ
JP2020518229A (ja) * 2017-04-27 2020-06-18 深▲セン▼市華星光電技術有限公司 直流トポロジカル回路
JP7367030B2 (ja) 2018-12-26 2023-10-23 テキサス インスツルメンツ インコーポレイテッド 固定周波数降圧ブースト電力コンバータ制御

Families Citing this family (280)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726584B2 (ja) * 1999-09-16 2005-12-14 セイコーエプソン株式会社 電源回路および電気光学装置
GB0024732D0 (en) * 2000-10-10 2000-11-22 Lucas Industries Ltd A Power supply
US6348781B1 (en) * 2000-12-11 2002-02-19 Motorola, Inc. Buck or boost power converter
JP3718830B2 (ja) * 2001-02-26 2005-11-24 株式会社日立製作所 電力変換装置
US6677734B2 (en) * 2001-03-29 2004-01-13 Autoliv Asp, Inc. Non-inverting dual voltage regulation set point power supply using a single inductor for restraint control module
DE10126236B4 (de) * 2001-05-30 2008-04-17 Harman Becker Automotive Systems Gmbh Verstärker
WO2003005545A1 (en) * 2001-07-05 2003-01-16 Di/Dt, Inc. Inductor current sensing in isolated switching regulators and related methods
US6465991B1 (en) * 2001-07-30 2002-10-15 Koninklijke Philips Electronics N.V. Switchable power converter with coupled inductor boost and coupled inductor SEPIC for multiple level input line power factor correction
US6819088B2 (en) 2001-11-05 2004-11-16 Krishna Shenai DC-DC converter with resonant gate drive
US7075277B2 (en) * 2001-12-17 2006-07-11 Matsushita Electric Industrial Co., Ltd. DC-DC converter
EP1490957A4 (en) * 2002-04-04 2009-09-02 Thomson Licensing REGULATOR WITH SECURITY SWITCHING
US6989656B2 (en) * 2002-05-13 2006-01-24 Jam Technologies, Llc Flyback converter linearization methods and apparatus
US6788033B2 (en) 2002-08-08 2004-09-07 Vlt, Inc. Buck-boost DC-DC switching power conversion
JP3556652B2 (ja) * 2002-09-27 2004-08-18 日本テキサス・インスツルメンツ株式会社 Ｄｃ−ｄｃコンバータ
US6859020B2 (en) * 2002-10-15 2005-02-22 Texas Instruments Incorporated Low power mode detection circuit for a DC/DC converter
JP2004173421A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータ
DE10255357B4 (de) * 2002-11-27 2009-12-10 Texas Instruments Deutschland Gmbh Gleichspanungswandlerschaltung und Verfahren zur Gleichspannungswandlung
US6933709B2 (en) * 2003-02-10 2005-08-23 Power-One Limited Digital control system and method for switched mode power supply
US20040130304A1 (en) * 2003-01-03 2004-07-08 Comarco Wireless Technologies, Inc. Voltage regulator having a voltage doubler device
EP1437823B1 (en) * 2003-01-08 2012-12-12 Continental Automotive GmbH Wide input range, DC-DC voltage-switching converter regulator device with boost and buck modes
JP4054714B2 (ja) * 2003-04-28 2008-03-05 株式会社リコー 昇降圧型ｄｃ−ｄｃコンバータ
US7872454B2 (en) * 2003-08-21 2011-01-18 Marvell World Trade Ltd. Digital low dropout regulator
US7760525B2 (en) * 2003-08-21 2010-07-20 Marvell World Trade Ltd. Voltage regulator
US6984967B2 (en) * 2003-10-29 2006-01-10 Allegro Microsystems, Inc. Multi-mode switching regulator
JP3787784B2 (ja) * 2003-12-25 2006-06-21 日本テキサス・インスツルメンツ株式会社 Ｄｃ−ｄｃコンバータ
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
JP4403843B2 (ja) * 2004-03-19 2010-01-27 株式会社デンソー 電源装置
US8324872B2 (en) * 2004-03-26 2012-12-04 Marvell World Trade, Ltd. Voltage regulator with coupled inductors having high coefficient of coupling
US6998828B2 (en) * 2004-03-29 2006-02-14 Semiconductor Components Industries, L.L.C. Low audible noise power supply controller and method therefor
JP2006006004A (ja) * 2004-06-16 2006-01-05 Ricoh Co Ltd 昇降圧型ｄｃ−ｄｃコンバータ
US7190152B2 (en) 2004-07-13 2007-03-13 Marvell World Trade Ltd. Closed-loop digital control system for a DC/DC converter
JP4535492B2 (ja) 2004-07-21 2010-09-01 株式会社京三製作所 昇降圧チョッパ回路
US8558760B2 (en) * 2004-08-05 2013-10-15 Linear Technology Corporation Circuitry and methodology for driving multiple light emitting devices
US20060039172A1 (en) * 2004-08-23 2006-02-23 International Rectifier Corporation Circuit to improve capacitor hold-up time in a converter circuit
US7265524B2 (en) * 2004-09-14 2007-09-04 Linear Technology Corporation Adaptive control for inducer based buck-boost voltage regulators
US7327113B2 (en) * 2004-11-15 2008-02-05 General Electric Company Electric starter generator system employing bidirectional buck-boost power converters, and methods therefor
DE102004059455A1 (de) * 2004-12-09 2006-06-22 Puls Gmbh Schaltungsanordnung zur Überspannungserkennung und Verfahren zum Betrieb der Schaltungsanordnung
US7221130B2 (en) * 2005-01-05 2007-05-22 Fyrestorm, Inc. Switching power converter employing pulse frequency modulation control
DE102005002359C5 (de) * 2005-01-18 2015-10-29 Puls Gmbh Schaltung zur Strombegrenzung und Verfahren zum Betrieb der Schaltung
US7852051B2 (en) * 2005-01-18 2010-12-14 Puls Gmbh Current-limiting circuit and method for operating the circuit
US7827418B2 (en) * 2005-01-25 2010-11-02 Linear Technology Corporation Controlling power distribution among multiple wires in communication cable
US7256570B2 (en) * 2005-02-08 2007-08-14 Linear Technology Corporation Light load current-mode control for switched step up-step down regulators
US7466112B2 (en) * 2005-02-08 2008-12-16 Linear Technology Corporation Variable frequency current-mode control for switched step up-step down regulators
US7365525B2 (en) * 2005-02-08 2008-04-29 Linear Technology Corporation Protection for switched step up/step down regulators
US7394231B2 (en) * 2005-02-08 2008-07-01 Linear Technology Corporation Current-mode control for switched step up-step down regulators
JP4381327B2 (ja) * 2005-03-02 2009-12-09 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法
US7378805B2 (en) * 2005-03-22 2008-05-27 Fairchild Semiconductor Corporation Single-stage digital power converter for driving LEDs
US7598717B2 (en) * 2005-04-08 2009-10-06 Northrop Grumman Corporation Current-sourced power supplies
US7391195B2 (en) * 2005-05-18 2008-06-24 Texas Instruments Incorporated Self-oscillating boost DC-DC converters with current feedback and digital control algorithm
US7298119B1 (en) * 2005-06-03 2007-11-20 Maxim Integrated Products, Inc. Step-up/step-down (buck/boost) switching regulator control methods
US7157888B2 (en) * 2005-06-06 2007-01-02 Aimtron Technology Corp. Light loading control circuit for a buck-boost voltage converter
US7176667B2 (en) * 2005-06-20 2007-02-13 Aimtron Technology Corp. Buck-boost voltage converter
CN100411287C (zh) * 2005-06-23 2008-08-13 圆创科技股份有限公司 升降式电压转换器及转换电压的方法
DE102005030599A1 (de) * 2005-06-30 2007-01-11 Siemens Ag Österreich Steuerungsverfahren für zweistufige Konverter
US7709976B2 (en) * 2005-07-19 2010-05-04 Linear Technology Corporation Dual-input DC-DC converter with integrated ideal diode function
US20090129134A1 (en) * 2005-09-12 2009-05-21 Koninklijke Philips Electronics, N.V. Controlled class-e dc ac converter
JP2007097361A (ja) * 2005-09-30 2007-04-12 Matsushita Electric Ind Co Ltd 昇降圧コンバータ
US7944191B2 (en) * 2005-10-14 2011-05-17 Monolithic Power Systems, Inc. Switching regulator with automatic multi mode conversion
US7615979B2 (en) * 2005-11-28 2009-11-10 David J. Caldwell Flexible power converter and simplified process controller
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US7528587B2 (en) * 2005-12-27 2009-05-05 Linear Technology Corporation Switched converter with variable peak current and variable off-time control
EP1804368A1 (en) * 2005-12-29 2007-07-04 Austriamicrosystems AG Method for DC/DC conversion and DC/DC converter arrangement
US7518346B2 (en) * 2006-03-03 2009-04-14 Texas Instruments Deutschland Gmbh Buck-boost DC/DC converter with overlap control using ramp shift signal
DE102006009956B4 (de) * 2006-03-03 2008-05-29 Texas Instruments Deutschland Gmbh Auf-/Abwärts-DC/DC-Wandler
US7391190B1 (en) * 2006-04-03 2008-06-24 National Semiconductor Corporation Apparatus and method for three-phase buck-boost regulation
US7495419B1 (en) 2006-04-03 2009-02-24 National Semiconductor Corporation Apparatus and method for PFM buck-or-boost converter with smooth transition between modes
US7570033B1 (en) 2006-04-03 2009-08-04 National Semiconductor Corporation Apparatus and method for PWM buck-or-boost converter with smooth transition between modes
US7495423B1 (en) 2006-04-03 2009-02-24 National Semiconductor Corporation Apparatus and method for loop adjustment for a DC/DC switching regulator
US7432689B2 (en) * 2006-05-05 2008-10-07 Micrel, Inc. Buck-boost control logic for PWM regulator
TWI353102B (en) * 2006-06-16 2011-11-21 Fujitsu Semiconductor Ltd Step-up/step-down type dc-dc converter, and contro
WO2008001603A1 (fr) * 2006-06-26 2008-01-03 National University Corporation Gunma University Convertisseur continu-continu
US7453247B2 (en) * 2006-06-30 2008-11-18 Analog Devices, Inc. DC to DC voltage converter
US7372240B2 (en) * 2006-09-07 2008-05-13 Texas Instruments Incorporated Output load adaptable MOSFET gate drive voltage level in a DC-DC controller
EP1926199B1 (en) * 2006-11-21 2019-07-31 Dialog Semiconductor GmbH Buck converter with inductor pre-energizing
DE102006056888A1 (de) * 2006-12-01 2008-06-05 Daimler Ag DC/DC-Wandleranordnung zur Verschaltung einer Brennstoffzellenvorrichtung mit einer Energiespeichervorrichtung und Energieversorgungssystem für ein Fahrzeug
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US11569659B2 (en) * 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US11728768B2 (en) 2006-12-06 2023-08-15 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9088178B2 (en) * 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US7900361B2 (en) * 2006-12-06 2011-03-08 Solaredge, Ltd. Current bypass for distributed power harvesting systems using DC power sources
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
US7336056B1 (en) * 2007-01-04 2008-02-26 Rf Micro Devices, Inc. Switching power converter that supports both a boost mode of operation and a buck mode of operation using a common duty-cycle timing signal
GB2449914B (en) * 2007-06-07 2012-01-18 Wolfson Microelectronics Plc Improved buck-boost converter
US7701179B2 (en) * 2007-06-11 2010-04-20 Faraday Technology Corp. Control circuit and method for multi-mode buck-boost switching regulator
EP2009776A1 (en) * 2007-06-26 2008-12-31 Austriamicrosystems AG Buck-boost switching regulator and method thereof
JP5235526B2 (ja) * 2007-06-26 2013-07-10 ルネサスエレクトロニクス株式会社 チョッパ型ｄｃ−ｄｃコンバータ
US7990117B2 (en) * 2007-07-06 2011-08-02 Northem Power Systems, Inc. Low-loss control of DC-DC converters in an energy storage system
US20090015229A1 (en) * 2007-07-14 2009-01-15 Kotikalapoodi Sridhar V Bi-directional DC power converter
US20090033293A1 (en) * 2007-08-01 2009-02-05 Intersil Americas Inc. Voltage converter with combined capacitive voltage divider, buck converter and battery charger
US8427113B2 (en) * 2007-08-01 2013-04-23 Intersil Americas LLC Voltage converter with combined buck converter and capacitive voltage divider
US7884586B2 (en) 2007-08-09 2011-02-08 Infineon Technologies Controlling a switching regulator mode determined by an ideal duty cycle for maintaining high efficiency for a wide input voltage range
US7804283B2 (en) * 2007-08-14 2010-09-28 Freescale Semiconductor, Inc. Mode transitioning in a DC/DC converter using a constant duty cycle difference
ATE501545T1 (de) * 2007-08-20 2011-03-15 Austriamicrosystems Ag Gleichstromwandleranordnung und verfahren zur gleichstromwandlung
US8018212B1 (en) * 2007-08-24 2011-09-13 Intersil Americas Inc. Buck-boost regulator
KR100914957B1 (ko) * 2007-08-24 2009-09-02 맥심 인터그래이티드 프로덕츠 인코포레이티드 스텝-업/스텝-다운(버크/부스터) 스위칭 레귤레이터의 제어방법
JP5286717B2 (ja) * 2007-09-04 2013-09-11 株式会社リコー 昇圧型ｄｃ／ｄｃコンバータ
US7737668B2 (en) * 2007-09-07 2010-06-15 Panasonic Corporation Buck-boost switching regulator
AT505734A1 (de) * 2007-09-11 2009-03-15 Siemens Ag Oesterreich Verfahren zur regelung eines schaltwandlers
EP2212983B1 (en) 2007-10-15 2021-04-07 Ampt, Llc Systems for highly efficient solar power
US7808217B2 (en) 2007-10-18 2010-10-05 Analog Devices, Inc. DC to DC converter
US20090102440A1 (en) * 2007-10-23 2009-04-23 Advanced Analogic Technologies, Inc. Buck-Boost Switching Voltage Regulator
US7843177B2 (en) * 2007-10-31 2010-11-30 Elite Semiconductor Memory Technology Inc. Control circuit and method for maintaining high efficiency in switching regulator
JP5163058B2 (ja) * 2007-11-02 2013-03-13 株式会社リコー 昇降圧型スイッチングレギュレータ
US9218013B2 (en) * 2007-11-14 2015-12-22 Tigo Energy, Inc. Method and system for connecting solar cells or slices in a panel system
JP5643104B2 (ja) * 2007-11-30 2014-12-17 アレンコン・アクイジション・カンパニー・エルエルシー 多相グリッド同期調整電流形インバータシステム
US8213199B2 (en) * 2007-11-30 2012-07-03 Alencon Acquisition Co., Llc. Multiphase grid synchronized regulated current source inverter systems
WO2009072076A2 (en) 2007-12-05 2009-06-11 Solaredge Technologies Ltd. Current sensing on a mosfet
WO2009072075A2 (en) 2007-12-05 2009-06-11 Solaredge Technologies Ltd. Photovoltaic system power tracking method
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
WO2009072077A1 (en) 2007-12-05 2009-06-11 Meir Adest Testing of a photovoltaic panel
CN101933209B (zh) 2007-12-05 2015-10-21 太阳能安吉有限公司 分布式电力装置中的安全机构、醒来和关闭方法
EP2232690B1 (en) 2007-12-05 2016-08-31 Solaredge Technologies Ltd. Parallel connected inverters
US7994762B2 (en) * 2007-12-11 2011-08-09 Analog Devices, Inc. DC to DC converter
WO2009082706A1 (en) * 2007-12-21 2009-07-02 The Trustees Of Columbia University In The City Of New York Active cmos sensor array for electrochemical biomolecular detection
WO2009118682A2 (en) 2008-03-24 2009-10-01 Solaredge Technolgies Ltd. Zero current switching
US7952900B2 (en) * 2008-04-16 2011-05-31 Analog Devices, Inc. H-bridge buck-boost converter
WO2009136358A1 (en) 2008-05-05 2009-11-12 Solaredge Technologies Ltd. Direct current power combiner
US7834603B2 (en) * 2008-05-21 2010-11-16 Allegro Microsystems, Inc. Circuit combining a switching regulator and an overvoltage detection circuit
TWI392989B (zh) * 2008-06-03 2013-04-11 Richtek Technology Corp 切換式昇降壓電源供應器及其控制方法
US8305061B1 (en) 2008-06-04 2012-11-06 National Semiconductor Corporation Apparatus and method for digitally controlled buck-boost switching regulator
US8106639B1 (en) 2008-06-09 2012-01-31 National Semiconductor Corporation Feed forward control of switching regulator
US8630098B2 (en) * 2008-06-12 2014-01-14 Solaredge Technologies Ltd. Switching circuit layout with heatsink
US8148967B2 (en) * 2008-08-05 2012-04-03 Intersil Americas Inc. PWM clock generation system and method to improve transient response of a voltage regulator
US8232789B2 (en) * 2008-10-06 2012-07-31 Intersil Americas LLC System and method for providing linear buck boost transitions within a buck boost converter
US8089254B2 (en) * 2008-12-17 2012-01-03 Illinois Institute Of Technology Digital control of power converters
US8853888B2 (en) * 2008-12-17 2014-10-07 Illinois Institute Of Technology Multiple-input DC-DC converter
TWI372336B (en) * 2009-02-13 2012-09-11 Delta Electronics Inc Input voltage detection circuit and power supply circuit
TW201034363A (en) * 2009-03-13 2010-09-16 Richtek Technology Corp Buck-boost power converter and its control method
TWI436594B (zh) * 2009-03-13 2014-05-01 Richtek Technology Corp Step-up and down power supply converter and control method thereof and sawtooth wave generator and method for applying the same in the step-up and step-down power supply converter
SG175717A1 (en) 2009-04-17 2011-12-29 Ampt Llc Methods and apparatus for adaptive operation of solar power systems
US7768245B1 (en) 2009-04-28 2010-08-03 Analog Devices, Inc. Emulator circuit, a controller for a switched mode power supply, and a switched mode power supply
US8476524B2 (en) 2009-05-22 2013-07-02 Solaredge Technologies Ltd. Electrically isolated heat dissipating junction box
US8303349B2 (en) 2009-05-22 2012-11-06 Solaredge Technologies Ltd. Dual compressive connector
US8690110B2 (en) 2009-05-25 2014-04-08 Solaredge Technologies Ltd. Bracket for connection of a junction box to photovoltaic panels
US8368371B2 (en) * 2009-06-10 2013-02-05 Stmicroelectronics S.R.L. Method for controlling an interleaving multiphase converter and corresponding controller
TWI376868B (en) * 2009-07-01 2012-11-11 Richtek Technology Corp Buck-boost switching regulator and control circuit and method therefor
CN101944850B (zh) * 2009-07-06 2013-07-31 立锜科技股份有限公司 升降压切换式电源电路与其控制电路与方法
US9467053B2 (en) * 2009-07-09 2016-10-11 Infineon Technologies Ag Controlling a multi-mode switching converter
US8274266B2 (en) * 2009-08-14 2012-09-25 Linear Technology Corporation Switch mode power supply with dynamic topology
CN101997411B (zh) * 2009-08-28 2015-04-08 立锜科技股份有限公司 升降压式电源转换器的控制电路及方法
TWI422127B (zh) * 2009-09-29 2014-01-01 Richtek Technology Corp 升降壓式電源轉換器的控制電路及方法
US8330435B2 (en) * 2009-10-15 2012-12-11 Intersil Americas Inc. Hysteretic controlled buck-boost converter
US9466737B2 (en) 2009-10-19 2016-10-11 Ampt, Llc Solar panel string converter topology
CN102055334B (zh) * 2009-10-28 2015-03-04 立锜科技股份有限公司 升降压式电源转换器的控制电路及方法
CN103973112B (zh) * 2009-10-28 2016-06-29 立锜科技股份有限公司 升降压式电源转换器的控制电路及方法
JP2011097732A (ja) * 2009-10-29 2011-05-12 Renesas Electronics Corp 昇降圧回路
CN102055335B (zh) * 2009-11-03 2015-08-12 立锜科技股份有限公司 升降压式电源转换器及其控制方法
US8350632B1 (en) * 2009-11-05 2013-01-08 National Semiconductor Corporation Energy-conserving driver for reactive loads
US9520785B2 (en) * 2009-11-17 2016-12-13 Infineon Technologies Austria Ag Nonlinear control loop for DC-DC converters
US8710699B2 (en) 2009-12-01 2014-04-29 Solaredge Technologies Ltd. Dual use photovoltaic system
US8368365B2 (en) * 2009-12-18 2013-02-05 Linear Technology Corporation Continuously switching buck-boost control
US20110156685A1 (en) * 2009-12-29 2011-06-30 Richtek Technology Corporation, R.O.C. Constant time buck-boost switching regulator and control circuit and method for the same
US8446133B2 (en) * 2010-01-08 2013-05-21 Mediatek Inc. Methods and control circuits for controlling buck-boost converting circuit to generate regulated output voltage under reduced average inductor current
US8410763B2 (en) * 2010-01-26 2013-04-02 Freescale Semiconductor, Inc. Controller for buck and boost converter
US8766696B2 (en) 2010-01-27 2014-07-01 Solaredge Technologies Ltd. Fast voltage level shifter circuit
US8912779B2 (en) * 2010-04-19 2014-12-16 Linear Technology Corporation Switching scheme for step up-step down converters using fixed frequency current-mode control
US8508208B2 (en) 2010-07-02 2013-08-13 Fairchild Semiconductor Corporation Buck-boost regulator with converter bypass function
FR2963508B1 (fr) * 2010-07-30 2012-08-31 IFP Energies Nouvelles Convertisseur dc/dc quadratique double boost bidirectionnel en courant
US8957644B2 (en) 2010-08-25 2015-02-17 Futurewei Technologies, Inc. High efficiency high power density power architecture based on buck-boost regulators with a pass-through band
US8749215B2 (en) * 2010-08-31 2014-06-10 Texas Instruments Incorporated Switching method to reduce ripple current in a switched-mode power converter employing a bridge topology
US8415937B2 (en) 2010-08-31 2013-04-09 Texas Instruments Incorporated Switching method to improve the efficiency of switched-mode power converters employing a bridge topology
EP2426811A1 (en) 2010-09-06 2012-03-07 Dialog Semiconductor GmbH Switching converter and method for controlling a switching converter
FR2965127B1 (fr) * 2010-09-16 2014-07-18 Thales Sa Systeme d'alimentation regulee a grande dynamique d'entree de tension
US9350166B2 (en) 2010-10-05 2016-05-24 Alencon Acquisition Co., Llc High voltage energy harvesting and conversion renewable energy utility size electric power systems and visual monitoring and control systems for said systems
US8786270B2 (en) 2010-11-08 2014-07-22 Intersil Americas Inc. Synthetic ripple regulator with frequency control
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
EP2466740B1 (en) 2010-12-14 2020-02-05 Dialog Semiconductor GmbH Circuit of high efficient buck-boost switching regulator and control method thereof
TWI427908B (zh) * 2010-12-30 2014-02-21 Realtek Semiconductor Corp 單電感雙輸出電源轉換器與其驅動方法
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
EP2479878B1 (de) 2011-01-25 2016-07-20 Siemens Aktiengesellschaft Verfahren zur Regelung eines Tief-Hochsetzstellers
TWI408882B (zh) * 2011-04-15 2013-09-11 Richtek Technology Corp 升降壓式轉換器的控制裝置及控制方法
JP6078532B2 (ja) 2011-05-12 2017-02-15 アレンコン・アクイジション・カンパニー・エルエルシー 再生可能エネルギーを高電圧型環境発電及び変換する実用規模の発電システム及びその視覚監視及び制御システム
US8717717B2 (en) * 2011-08-04 2014-05-06 Futurewei Technologies, Inc. High efficiency power regulator and method
US8779740B2 (en) 2011-08-19 2014-07-15 Infineon Technologies Austria Ag Digital sliding mode controller for DC/DC converters
WO2013032753A2 (en) * 2011-08-26 2013-03-07 The Trustees Of Columbia University In The City Of New York Systems and methods for switched-inductor integrated voltage regulators
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
US8773196B2 (en) * 2011-09-30 2014-07-08 Clevech Corporation Resource pooling amplifier
IL217263B (en) 2011-12-29 2018-01-31 Elta Systems Ltd Device, method and software product for controlling electric power supply
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
EP3499695A1 (en) 2012-05-25 2019-06-19 Solaredge Technologies Ltd. Circuit for interconnected direct current power sources
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US9748858B2 (en) * 2012-09-28 2017-08-29 Osram Sylvania Inc. Solid state light source driver establishing buck or boost operation
US9385606B2 (en) * 2012-12-03 2016-07-05 M/A-Com Technology Solutions Holdings, Inc. Automatic buck/boost mode selection system for DC-DC converter
US9134744B2 (en) * 2013-01-04 2015-09-15 Linear Technology Corporation Low current DC-DC converter with integrated low current Coulomb counter
US9362828B2 (en) * 2013-02-06 2016-06-07 Microsemi Corporation Hysteretic current mode control converter with low, medium and high current thresholds
EP2775601B1 (en) * 2013-03-04 2020-02-12 Dialog Semiconductor GmbH Adaptation of operating mode ranges of switching regulators by means of programmable voltage thresholds
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
US9397497B2 (en) 2013-03-15 2016-07-19 Ampt, Llc High efficiency interleaved solar power supply system
EP2779398B1 (en) * 2013-03-15 2019-01-23 Dialog Semiconductor GmbH A control method of high efficient buck-boost switching regulator
EP3506370B1 (en) 2013-03-15 2023-12-20 Solaredge Technologies Ltd. Bypass mechanism
US9431838B2 (en) * 2013-03-15 2016-08-30 Integrated Device Technology, Inc. Apparatuses and related methods for charging control of a switching voltage regulator
TWI496400B (zh) * 2013-07-29 2015-08-11 Anpec Electronics Corp 電壓轉換電路與使用其的電子系統
US9778667B2 (en) * 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
US9502884B2 (en) * 2013-08-15 2016-11-22 University Of South Carolina Methods and systems for protecting DC circuits
DE102013218228A1 (de) * 2013-09-11 2015-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gleichspannungswandler
CN104467507A (zh) * 2013-09-25 2015-03-25 龙源（北京）太阳能技术有限公司 一种增宽光伏变流器电压输入范围的模块及其实现方法
EP3063865A4 (en) * 2013-10-28 2017-06-28 Edge Electrons Limited High frequency series ac voltage regulator
CN103633627A (zh) 2013-11-07 2014-03-12 矽力杰半导体技术(杭州)有限公司 一种四开关Buck-Boost变换器的过压保护控制方法及控制电路
JP5979124B2 (ja) 2013-12-06 2016-08-24 株式会社デンソー スイッチング電源装置、電子装置及び車載装置
CN103715886B (zh) * 2013-12-11 2017-01-11 矽力杰半导体技术(杭州)有限公司 四开关降压/升压模式变换器的控制方法及控制电路
GB2537321A (en) * 2014-02-04 2016-10-12 Cirrus Logic Inc Systems and methods for controlling common mode voltage of multi-mode power converter
US20170012534A1 (en) * 2014-02-25 2017-01-12 Agency For Science, Technology And Research Buck-Boost Power Amplifier with Independently Controlled Power Stages and Compensated Nonlinear Pulse Width Modulator
JP2015177613A (ja) * 2014-03-14 2015-10-05 株式会社日立情報通信エンジニアリング 昇降圧コンバータ装置
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
US9614428B2 (en) * 2014-04-16 2017-04-04 Allegro Microsystems, Llc Switching regulator circuit allowing a lower input voltage
GB2544202B (en) 2014-05-08 2021-10-06 Cirrus Logic Inc Switched mode converter with low-voltage linear mode
EP2953248A1 (en) 2014-06-06 2015-12-09 Dialog Semiconductor GmbH Method for a current mode buck-boost converter
US9502978B2 (en) * 2014-08-13 2016-11-22 Endura Technologies LLC Switched power stage and a method for controlling the latter
EP3002860B1 (en) 2014-09-24 2020-06-24 Linear Technology Corporation Peak-buck peak-boost current-mode control for switched step-up step-down regulators
US20160164411A1 (en) 2014-12-05 2016-06-09 Linear Technology Corporation Peak-buck peak-boost current-mode control for switched step-up step-down regulators
JP6543908B2 (ja) * 2014-10-14 2019-07-17 株式会社オートネットワーク技術研究所 変圧装置
US9628033B2 (en) 2014-10-29 2017-04-18 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier
US10476372B2 (en) 2014-12-22 2019-11-12 Futurewei Technologies, Inc. Buck-boost power converter and method of operation thereof
CN104600983B (zh) * 2014-12-24 2017-07-18 成都芯源系统有限公司 升压降压开关功率变换器、控制电路及模式切换控制单元
US9985528B2 (en) 2015-04-03 2018-05-29 Semiconductor Components Industries, Llc Power converter with hysteretic buck-boost architecture and method therefor
CN104821715B (zh) * 2015-04-24 2017-05-17 成都芯源系统有限公司 升降压开关电路及其控制方法
US10454371B1 (en) * 2015-05-08 2019-10-22 Maxim Integrated Products, Inc. High efficiency buck-boost systems and methods
US10177661B2 (en) 2015-06-15 2019-01-08 Futurewei Technologies, Inc. Control method for buck-boost power converters
JP6614818B2 (ja) * 2015-06-16 2019-12-04 ローム株式会社 昇降圧ｄｃ／ｄｃコンバータ
US9831780B2 (en) 2015-08-07 2017-11-28 Mediatek Inc. Buck-boost converter and method for controlling buck-boost converter
US9882488B2 (en) * 2015-09-14 2018-01-30 Intersil Americas LLC Enhanced power mode transitions in buck-boost converters
DE102015219850A1 (de) 2015-10-13 2017-04-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Steuern eines schaltenden Gleichspannungswandlers, schaltender Gleichspannungswandler und Verfahren zum Steuern eines geschalteten Gleichspannungswandlers
US10461640B2 (en) * 2015-11-16 2019-10-29 Cirrus Logic, Inc. Switching power converter
US9595871B1 (en) * 2015-12-21 2017-03-14 Texas Instruments Deutschland Gmbh High efficiency inductive capacitive DC-DC converter
TWI587611B (zh) 2016-01-08 2017-06-11 立錡科技股份有限公司 雙固定時間之升降壓切換式電源電路及其控制電路及其方法
CN117130027A (zh) 2016-03-03 2023-11-28 太阳能安吉科技有限公司 用于映射发电设施的方法
US11081608B2 (en) 2016-03-03 2021-08-03 Solaredge Technologies Ltd. Apparatus and method for determining an order of power devices in power generation systems
US10599113B2 (en) 2016-03-03 2020-03-24 Solaredge Technologies Ltd. Apparatus and method for determining an order of power devices in power generation systems
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
US10483759B2 (en) 2016-04-07 2019-11-19 Alencon Acquisition Co., Llc Integrated multi-mode large-scale electric power support system for an electrical grid
US10700589B2 (en) * 2016-04-29 2020-06-30 Massachusetts Institute Of Technology Wide-operating-range resonant-transition soft-switched converter
TWI581550B (zh) * 2016-08-29 2017-05-01 國立臺北科技大學 轉換器控制方法
RU167451U1 (ru) 2016-08-31 2017-01-10 Общество с ограниченной ответственностью "Смартер" Устройство для накопления электрической энергии
US10050519B2 (en) 2016-12-02 2018-08-14 Vlt, Inc. Control of buck-boost power converter with input voltage tracking
US10511223B2 (en) 2016-12-09 2019-12-17 Allegro Microsystems, Llc Voltage regulator having boost and charge pump functionality
WO2018116699A1 (ja) * 2016-12-21 2018-06-28 ソニー株式会社 電源回路および電動車両
US10186970B2 (en) 2017-03-03 2019-01-22 Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America Switching audio amplifier
US10128757B2 (en) 2017-03-03 2018-11-13 Dialog Semiconductor (Uk) Limited Buck-boost converter with small disturbance at mode transitions
WO2018223348A1 (en) 2017-06-08 2018-12-13 Texas Instruments Incorporated Non-inverting buck-boost converter control
CN111149275B (zh) * 2017-09-22 2023-09-12 株式会社村田制作所 蓄电装置
US10103620B1 (en) 2017-10-19 2018-10-16 BravoTek Electronics Co., Ltd. SIBO boost converter and operation method thereof
US10014778B1 (en) 2018-01-12 2018-07-03 BravoTek Electronics Co., Ltd. SIBO buck-boost converter and control method thereof
US10644600B2 (en) 2018-03-25 2020-05-05 Richtek Technology Corporation Constant-time buck-boost switching regulator and control circuit and control method thereof
CN108736709B (zh) * 2018-06-14 2020-02-04 南京矽力杰半导体技术有限公司 功率变换器
US10476384B1 (en) * 2018-06-28 2019-11-12 Robert Bosch Gmbh Regulated high voltage reference
US11518262B2 (en) 2018-08-03 2022-12-06 University Of Ontario Institute Of Technology Wide-output voltage range on-board battery charger for electric vehicles
CN111082657A (zh) * 2018-10-18 2020-04-28 圣邦微电子（北京）股份有限公司 降压-升压变换器和控制方法
US11463005B2 (en) * 2020-04-27 2022-10-04 Texas Instruments Incorporated Ramp generator for buck/boost converters
US11594969B2 (en) * 2020-12-30 2023-02-28 Astec International Limited Non-inverting buck-boost converter
US11682972B2 (en) 2021-02-04 2023-06-20 Analog Devices, Inc. Peak current mode control for buck-boost regulators
US11799488B2 (en) * 2021-11-18 2023-10-24 xMEMS Labs, Inc. Method of reducing conduction loss and switching loss applied in driving circuit and driving circuit using the same
US11812234B1 (en) 2022-03-08 2023-11-07 xMEMS Labs, Inc. Method of table learning with reduced learning rate applied in driving circuit and driving circuit using the same
US11757360B1 (en) 2022-03-08 2023-09-12 xMEMS Labs, Inc. Method applied in driving circuit and driving circuit using the same
US11906940B2 (en) 2022-03-08 2024-02-20 xMEMS Labs, Inc. Two-tier feedback control system and related method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045800A (en) * 1990-03-23 1991-09-03 Power Integrations, Inc. Pulse width modulator control circuit
DE4306070C1 (de) * 1993-02-26 1994-10-06 Siemens Nixdorf Inf Syst Schaltungsanordnung zum Ansteuern der Schaltglieder eines Auf-Abwärts-Spannungswandlers
US5565761A (en) * 1994-09-02 1996-10-15 Micro Linear Corp Synchronous switching cascade connected offline PFC-PWM combination power converter controller
US5914591A (en) * 1996-12-25 1999-06-22 Matsushita Electric Industrial Co., Ltd. Switching power supply
US6037755A (en) * 1998-07-07 2000-03-14 Lucent Technologies Inc. Switching controller for a buck+boost converter and method of operation thereof
WO2000069055A1 (de) * 1999-05-05 2000-11-16 Siemens Ag Österreich Gleichspannungswandler

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312909A (ja) * 2003-04-09 2004-11-04 Shindengen Electric Mfg Co Ltd 電源装置、及び電源装置の運転方法
JP2007129841A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 電源回路および半導体集積装置
JP2009153265A (ja) * 2007-12-19 2009-07-09 Rohm Co Ltd スイッチングレギュレータおよびその制御回路、制御方法
JP2012510251A (ja) * 2008-11-24 2012-04-26 アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド 低電圧電力供給
KR20120051697A (ko) * 2009-07-20 2012-05-22 에스비 리모티브 저머니 게엠베하 배터리 시스템의 에너지 전달을 위한 스위칭 레귤레이터의 직렬 회로
JP2012533979A (ja) * 2009-07-20 2012-12-27 エス・ビー リモーティブ カンパニー リミテッド ハイブリッドバッテリシステム
JP2012533980A (ja) * 2009-07-20 2012-12-27 エス・ビー リモーティブ カンパニー リミテッド バッテリシステム内のエネルギー伝達のためのスイッチングレギュレータの直列回路
KR101641626B1 (ko) 2009-07-20 2016-07-21 삼성에스디아이 주식회사 배터리 시스템의 에너지 전달을 위한 스위칭 레귤레이터의 직렬 회로
JP2011172321A (ja) * 2010-02-16 2011-09-01 Koito Mfg Co Ltd 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具
JP2017504304A (ja) * 2013-12-10 2017-02-02 エッジ・エレクトロンズ・リミテッドＥｄｇｅ Ｅｌｅｃｔｒｏｎｓ Ｌｉｍｉｔｅｄ 高周波直列ａｃ電圧レギュレータ
JP2020518229A (ja) * 2017-04-27 2020-06-18 深▲セン▼市華星光電技術有限公司 直流トポロジカル回路
JP7367030B2 (ja) 2018-12-26 2023-10-23 テキサス インスツルメンツ インコーポレイテッド 固定周波数降圧ブースト電力コンバータ制御

Also Published As

Publication number Publication date
EP1146629A2 (en) 2001-10-17
JP4903945B2 (ja) 2012-03-28
EP1146629A3 (en) 2004-01-02
US6166527A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
JP2001314076A (ja) バックブースト切換調整器において高効率を保持する制御回路および方法
JP3919116B2 (ja) マルチ位相合成リプル電圧レギュレータの同期
KR101331721B1 (ko) 스위칭 전압 조절기 및 제어 신호 생성 방법
US7276886B2 (en) Dual buck-boost converter with single inductor
JP3787784B2 (ja) Ｄｃ−ｄｃコンバータ
JP4196995B2 (ja) Ｄｃ−ｄｃコンバータおよびコンバータ装置
US9093901B2 (en) Switching converter and method for controlling a switching converter
US6674274B2 (en) Multiple phase switching regulators with stage shedding
US10069408B2 (en) Switched capacitor circuit modifying voltage on the inductor of a buck regulator
US7230406B2 (en) Fixed-frequency current mode converter and control method thereof
US20090102440A1 (en) Buck-Boost Switching Voltage Regulator
US7026800B2 (en) Feed-forward method for improving a transient response for a DC—DC power conversion and DC—DC voltage converter utilizing the same
US7619395B2 (en) End-point prediction scheme for voltage regulators
US6437548B2 (en) Coordinated switching in a multiple switching regulator system to lower peak current load
JP4459918B2 (ja) スイッチングレギュレータ
JP2000092824A (ja) スイッチングレギュレータおよびｌｓｉシステム
JP2017531995A (ja) ３レベル降圧コンバータを制御するための回路及び方法
US10505504B2 (en) Class D amplifier
TWI431906B (zh) 直流／直流轉換器及其控制器及電流控制方法
JP3190914B2 (ja) 昇降圧型ｄｃ／ｄｃコンバータ
JP2009201247A (ja) 昇圧形ｄｃ−ｄｃコンバータ
Xue et al. 12.5 A 2MHz 12-to-100V 90%-efficiency self-balancing ZVS three-level DC-DC regulator with constant-frequency AOT V2 control and 5ns ZVS turn-on delay
JP2020065402A (ja) スイッチングレギュレータ
US5757632A (en) Switched capacitance voltage multiplier
JP2002233138A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4903945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term