JP2017531995A - ３レベル降圧コンバータを制御するための回路及び方法 - Google Patents

３レベル降圧コンバータを制御するための回路及び方法 Download PDF

Info

Publication number
JP2017531995A
JP2017531995A JP2017522131A JP2017522131A JP2017531995A JP 2017531995 A JP2017531995 A JP 2017531995A JP 2017522131 A JP2017522131 A JP 2017522131A JP 2017522131 A JP2017522131 A JP 2017522131A JP 2017531995 A JP2017531995 A JP 2017531995A
Authority
JP
Japan
Prior art keywords
signal
pulse width
width modulation
clock
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017522131A
Other languages
English (en)
Other versions
JP2017531995A5 (ja
Inventor
ジャン、チュアン
ドイル、ジェームズ・トーマス
マーモウディ、ファーシード
シャヤン・アラニ、アミラリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2017531995A publication Critical patent/JP2017531995A/ja
Publication of JP2017531995A5 publication Critical patent/JP2017531995A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

３レベル降圧コンバータのための制御システムを含む回路であって、３レベル降圧コンバータは、複数の入力スイッチを含み、入力スイッチの各々は、異なる複数のパルス幅変調信号のうちの１つを受け、制御システムは、第１のクロック信号及び第２のクロック信号と、第２のクロック信号は第１のクロック信号の位相シフトバージョンである、第１及び第２のクロック信号を受け、それぞれ第１及び第２のクロック信号から第１及び第２のランプ信号を生成するランプ発生回路と、第１のランプ信号を受け、それからパルス幅変調信号のうちの第１のパルス幅変調信号を生成する第１の比較回路と、第２のランプ信号を受け、それからパルス幅変調信号のうちの第２のパルス幅変調信号を生成する第２の比較回路とを含む。【選択図】図５

Description

関連出願の相互参照
[0001]本願は、２０１４年１０月２３日に出願された「Circuits and Methods Providing Three-Level Signals At a Synchronous Buck Converter」と題する米国特許仮出願第６２／０６７，８８３号の利益を主張し、それの開示は、参照により全体が本明細書に組み込まれる。
[0002]本願は、電圧コンバータに関し、より具体的には、３レベル降圧コンバータ（three-level buck converter）に関する。
[0003]今日では、多種多様な電圧コンバータが利用可能であり、１つのタイプは、降圧コンバータである。一般に、降圧コンバータは、入力電圧を受け、増大された（stepped-up）出力電流と共に、降圧された（stepped-down）出力電圧を供給する。換言すると、降圧コンバータは典型的に、直流（ＤＣ）電圧を低下させることが望まれるアプリケーションにおいて使用され得る。例となるアプリケーションは、処理コアを含み、ここでは、降圧コンバータは、降圧コンバータの出力電圧が処理コアの適切な入力電圧に対応するように、電圧レールからのＤＣ電圧を降圧するために使用される。
[0004]例となる従来の降圧コンバータは、降圧コンバータの入力において複数のスイッチを含む。スイッチは、パルス幅変調入力信号によってオン及びオフにされ、ここでは、パルスのデューティサイクルが、降圧コンバータの出力電圧を決定する。スイッチがオン及びオフになると、それらは、（ＶＤＤと呼ばれることがある）ＤＣ入力電圧を変調し、その変調された電圧をインダクタに供給する。インダクタは、キャパシタと連通しており、インダクタの入力における電圧の時変性質は、インダクタに、時変電流を生み出させる。時変電圧及び電流とのインダクタ及びキャパシタの相互作用は、ＶＤＤよりも低いＤＣレベルである、実質的に一定の出力電圧を生じさせる。
[0005]一種の降圧コンバータは、３レベル降圧コンバータである。従来の３レベル降圧コンバータは、それらのスイッチング周波数の事実上の（effective）倍増を享受する。一例では、従来の３レベル降圧コンバータは、各々が２つのパルス幅変調入力信号のうちの１つを受ける４つの入力スイッチを有する。２つのパルス幅変調入力信号のタイミング及びスイッチの配列は、パルス幅変調入力信号の２倍の周波数である、インダクタにおける入力電圧をもたらす。この従来の例では、インダクタにおける入力電圧は、パルス幅変調信号のデューティサイクルに依存して、ゼロとＶＤＤ／２との間で又はＶＤＤ／２とＶＤＤとの間で変動し得る。
[0006]３レベル降圧コンバータは、スイッチング周波数の事実上の倍増が、より小型のインダクタの使用を可能にし得るため、幾つかのアプリケーションにおいて有利であり得る。しかしながら、従来の３レベル降圧コンバータは、パルス幅変調信号を生成し、次いで遅延ロックドループ（ＤＬＬ）を使用してこのパルス幅変調信号の遅延バージョンを生成する従来のパルス幅変調コントローラと併せて使用されることがあり得る。ＤＬＬは、シリコンで実現するには複雑且つ不必要に高価であり得る。従って、３レベル降圧コンバータを制御するためのより単純な方法が必要である。
[0007]降圧された電圧を供給するための回路及び方法が提供される。一例では、パルス幅変調コントローラは、クロックと、このクロックの位相シフトバージョンとを受け、それぞれこれらのクロック信号から第１及び第２のランプ信号を生成する。幾つかの実施形態では、クロックの位相シフトバージョンは、単純に、インバータ回路がクロックの１つの分岐上で使用され得るように、クロックの反転バージョンである。コンパレータは、ランプ信号と誤差信号とを受け、ランプ信号と誤差信号との相対的な電圧値に基づいて、２つのパルス幅変調信号を生成する。回路は、２つのパルス幅変調信号を受け、これらパルス幅変調信号のデューティサイクルに対応する制御された出力電圧を生成する３レベル降圧コンバータを更に含み得る。
[0008]例となる方法実施形態は、クロック信号と、このクロック信号の位相シフトバージョンとを受けること及び／又は生成することと、それに応答して第１のランプ信号及び第２のランプ信号を生成することとを含む。この例では、ランプ信号発生回路は、２つのクロックを受け、ここでは、１つのクロックが第１のランプ信号を生成するために使用され、位相シフトされたクロックが、第２のランプ信号を生成するために使用され、第２のランプ信号は、相応して、第１のランプ信号に対して位相シフトされている。次に、２つのランプ信号は、２つのパルス幅変調信号を生成するために使用される。方法は、降圧コンバータの出力電圧を示す、返されたインジケーションに応答して誤差信号を発生させることを更に含み得る。次に、誤差信号は、２つのランプ信号から２つのパルス幅変調信号を生成するために使用されることができる。一例では、コンパレータは、誤差信号とランプ信号とを受け、誤差信号とランプ信号との相対的な電圧レベルに基づいて１つのパルス幅変調信号を生成する。別のコンパレータは、誤差信号ともう１つのランプ信号とを受け、同様の技法を使用して、もう１つのパルス幅変調信号を生成する。
[0009]他の実施形態は、複数の３レベル降圧コンバータと複数のパルス幅変調コントローラとを有する電圧コンバータを更に含み得る。一例では、電圧コンバータは、第１の３レベル降圧コンバータを制御する第１のパルス幅変調コントローラと、第２の３レベル降圧コンバータを制御する第２のパルス幅変調コントローラとを有する。各降圧コンバータは、１８０度離れている２つのパルス幅変調信号によって制御される。第１の降圧コンバータを制御するパルス幅変調信号は、第２の降圧コンバータを制御するパルス幅変調信号に対して９０度離れている。
[0010]図１は、本開示の実施形態に係る、電圧コンバータを有する例となるフィードバックループを例示し、ここでは、フィードバックループは、比較的一定のレベルで出力電圧を維持する。 [0011]図２は、本開示の実施形態に係る、例となる３レベル降圧コンバータを例示する。 [0012]図３は、本開示の実施形態に係る、図２の３レベル降圧コンバータに関連付けられた信号の例となるタイミング図を例示する。 [0013]図４は、本開示の実施形態に係る、図２の３レベル降圧コンバータの動作中の例となる分圧器シナリオを例示する。 [0014]図５は、一実施形態に係る、３レベル降圧コンバータで使用するための例となるパルス幅変調コントローラを例示する。 [0015]図６は、一実施形態に係る、クロックと、このクロックの位相シフトバージョンとを生成するための例となる回路を例示する。 [0016]図７は、一実施形態に係る、それぞれのランプ信号及び誤差信号から２つのパルス幅変調信号を発生させることを描写する、例となるタイミング図及び波形図を例示する。 [0017]図８は、一実施形態に係る、２つのパルス幅変調コントローラと２つの降圧コンバータとを有する７例となる２セクション電圧コンバータを例示する。 [0018]図９は、一実施形態に係る、図８のシステムにおいて使用するための信号の例となる波形図を例示する。 [0019]図１０は、一実施形態に係る、図８の２つの異なるパルス幅変調コントローラにおいて使用するための４つの異なるクロックを生成するための例となる回路を例示する。 [0020]図１１は、本開示の実施形態に係る、出力電圧を達成するための図１−４のシステムについての例となる使用方法のフローチャートを例示する。 [0021]図１２は、一実施形態に係る、図５のシステムについての例となる使用方法のフローチャートを例示する。 [0022]図１３は、幾つかの実施形態に係る、クロック信号からランプ信号を生成するための例となる回路を例示する。 図１４は、幾つかの実施形態に係る、クロック信号からランプ信号を生成するための例となる回路を例示する。 図１５は、幾つかの実施形態に係る、クロック信号からランプ信号を生成するための例となる回路を例示する。
発明の詳細な説明
例となる回路実施形態
[0023]図１は、一定又は略一定のＶoutputを供給するための例となるフィードバックループを例示するアーキテクチャの図である。パルス幅変調（ＰＷＭ）コントローラ１０２は、基準電圧（Ｖref）と、Ｖoutputの値を供給するフィードバック信号１２０とを受け、ＶrefとＶoutputとの間の差分に応答してＰＷＭ信号を出力する。ＰＷＭコントローラ１０２は、ＰＷＭ信号のデューティサイクルを調整することでＰＷＭ信号を変調する。一般に、ＰＷＭ信号のより大きいデューティサイクルは、同期降圧コンバータ１１０の出力における電圧を上昇させ、ＰＷＭ信号のより小さいデューティサイクルは、同期降圧コンバータ１１０の出力における電圧を低下させる。このように、ＰＷＭコントローラ１０２は、Ｖoutputを略一定に保つように、ＰＷＭ信号のデューティサイクルを連続的に調整する。この例となる実施形態では、ＰＷＭ信号は、図３においてより詳細に示されるように、実際は２つのＰＷＭ信号である。
[0024]降圧コンバータ１１０は、幾つかの実施形態では、半導体ダイ上の電力レールからの電力信号であるＶinputを受ける。他の実施形態では、Ｖinputは、バッテリ又は他の電圧源からの電力を含み得る。降圧コンバータ１１０内のスイッチは、ＰＷＭコントローラ１０２からの制御信号に従って開閉する。降圧コンバータ１１０は、Ｖoutputにおいて定常の出力電圧を供給する。同期降圧コンバータ１１０は、３レベル信号をインダクタに供給する、現在知られている、又は後に開発される任意の同期降圧コンバータを含み得る。例となる３レベル信号は、例えば、ＰＷＭタイミングとデューティサイクルとに依存して、ゼロとＶＤＤ／２との間で、又はＶＤＤ／２とＶＤＤとの間で変動する信号を含み得る。
[0025]幾つかの例では、降圧コンバータ１１０は、制御システムの観点から３次システム（third-order system）であり、そのため、それは、２つのゼロと１つの極又は２つのゼロと２つの極のどちらかを有する。３次システムは、幾つかの実施形態では、不安定であり得るため、図１の例は、補償ネットワーク１９０を含む。補償ネットワーク１９０は、極及びゼロを消去するためにフィードバック信号１２０と直列に配置され、それによって、図１のフィードバックループを、単一の極を有し、ゼロを有さない１次制御システムにする。補償ネットワーク１９０は、「タイプ３補償器」とも呼ばれ得る。当然ながら、様々な実施形態は、補償ネットワーク１９０と同じであり得る又はそれとは異なり得る任意の適切な制御システムを使用し得る。
[0026]図２は、図１の実施形態において降圧コンバータ１１０として使用されることができる例となる同期降圧コンバータの例示である。図２では、ＶinputはＶＤＤと示され、ＶoutputはＶoutと示され、抵抗負荷Ｒloadは、Ｖoutと接地との間に示される。システムオンチップ（ＳＯＣ）実施形態では、Ｒloadは、例えば、処理コア、モデム、等を含み得る。しかしながら、実施形態の範囲は、ＳＯＣに限られない。
[0027]図２は、降圧コンバータ１１０のための入力スイッチである４つのスイッチ１１２、１１３、１１４、１１５を例示する。フライングキャパシタ（Ｃfly）は、スイッチ１１２と１１３との間、そしてスイッチ１１４と１１５との間に結合される。この例では、フライングキャパシタＣflyは、２０ｎＦという値を有し、負荷キャパシタ（Ｃload）もまた、２０ｎＦという値を有する。換言すると、フライングキャパシタＣflyと負荷キャパシタＣloadとは同じ値を有する。１ｎＦでは、スイッチドキャパシタ（ＣＸ）は、Ｃfly及びＣloadの両方よりも大幅に小さい。当然ながら、図２で提供される値は、他の実施形態が他の値を使用して同じ結果又は同様の結果を達成し得るため、例示的なものにすぎない。幾つかの実施形態では、キャパシタＣfly及びＣloadは、ファラッドで測定される場合、キャパシタＣＸよりも少なくとも一桁大きい。本明細書で説明される原理は、キャパシタ、インダクタ、抵抗器、スイッチ、等に対して任意の適切な値を使用して、３レベル降圧コンバータの様々な異なる構成に適用されることができる。
[0028]幾つかの実施形態では、フライングキャパシタＣflyは、寄生損失を接地損失に低減するために、金属−絶縁体−金属（ＭＩＭ）キャパシタとして製造され得る。しかしながら、キャパシタＣflyは、様々な実施形態では、任意の適切な製造プロセスに従って作製され得る。
[0029]入力スイッチ１１２−１１５は、インダクタＬの入力ノードにおいて電圧（ＶＸ）を供給し、電圧ＶＸは３レベル電圧信号である。以下でより詳細に説明されるように、入力スイッチ１１２−１１５に印加されるＰＷＭ信号は、ＶＸの電圧変化の半分の周波数を有する。換言すると、３レベル降圧コンバータの使用は、降圧コンバータのインダクタにおいて電圧の周波数の倍増をもたらす。インダクタＬの電圧におけるより高い周波数の利点は、インダクタＬの値が低減されることができることである。例えば、ＶＸの周波数の倍増は、インダクタＬのサイズが４分の１に縮小されることを可能にする。一般に、インダクタの値の低減は、物理的により小型のインダクタを可能にし、これは、幾つかのケースにおいて、より低いコストと製造し易さとにつながり得る。
[0030]スイッチドキャパシタＣＸは、インダクタＬの入力ノードにおけるリップルを低減するために、そのノードと接地との間に配置される。動作中、キャパシタＣＸは、ＶＸの値が変化するのに応じて充電及び放電し、その充電及び放電は、インダクタＬの入力ノードにおけるリップルを中和するという効果がある。インダクタＬと接地との間のその例示された位置にキャパシタＣＸを配置することは、キャパシタＣＸが、その動作の幾つかの時点中に接地に少ない電流を導通することで、回路に何らかの損失を引き起こすと予想されるであろうことから、直観に反する。しかしながら、キャパシタＣＸは、導通される任意の電流が非常に小さくなるように、フライングキャパシタ及び負荷キャパシタ（Ｃfly及びＣload）の両方と比べて、適切に、非常に小さくサイズ付けされる。また、キャパシタＣＸによって格納されるエネルギの量は、ＶＸにおけるリップルのエネルギと同じであり得るか、又はそれよりも少なく、それにより、キャパシタＣＸにおけるエネルギは、相当な電流を接地に導通するのではなく、リップルを中和するために典型的に使用され得る。
[0031]一般に、リップルは、比較的重い負荷の場合には経験されるが、比較的軽い負荷の場合には現れないことが多い現象である。幾つかの実施形態では、キャパシタＣＸは、負荷が比較的重いとき、スイッチＳＣＸを閉じることで回路へと切り替えられる。これらの実施形態では、スイッチＳＣＸは、負荷が比較的軽いとき開けられ得、これにより、キャパシタＣＸを回路から外す。１つの例となる実施形態では、ＰＷＭコントローラ（図１の回路１０２）は、電圧降下を検知することで負荷が増加していると決定し、電圧上昇を検知することで負荷が減少していると決定し、ＰＷＭコントローラは、スイッチＳＣＸを適宜オン又はオフにすることができる。
[0032]図３は、一実施形態に係る、例となるタイミング図の例示である。この例では、電圧３０１及び３０２は、図１の回路１０２によって生成されたＰＷＭ信号である。電圧３０１は、スイッチ１１２及びスイッチ１１５に供給される。電圧３０２は、スイッチ１１３及び１１４に供給される。ＶＸ及びＶoutは、同様に図３でもラベル付けされている。図３で注目すべきは、電圧ＶＸが、電圧３０１及び３０２の２倍の周波数であることである。この例では、電圧３０１及び３０２が、２５０ＭＨｚであるであるのに対して、電圧ＶＸは、５００ＭＨｚの周波数である。しかしながら、実施形態の範囲は、他の実施形態では任意の適切な周波数が使用され得るため、入力クロック信号の任意の特定の周波数に限られない。図２の４つのスイッチ１１２−１１５の各々が、（動作が時間期間Ｔ１−Ｔ５に関連して以下でより詳細に記述される）通常動作中、アクティブに制御されることを図３のタイミング図が示すことに留意されたい。
[0033]上述したように、３レベル降圧コンバータ１１０は、ゼロとＶＤＤ／２との間又はＶＤＤ／２とＶＤＤとの間のどちらかで変動することができる３レベル電圧として電圧ＶＸを供給するように動作可能である。図３の例では、電圧ＶＸは、信号３０１及び３０２のデューティサイクルの結果として、ＶＤＤ／２とＶＤＤとの間で変動する。しかしながら、仮に信号３０１及び３０２のデューティサイクルが低減した場合には、電圧ＶＸがゼロＶＤＤ／２との間で変動するであろうことは理解される。
[0034]更に、様々な実施形態は、電圧ＶＸにおけるリップルの除去又は低減をもたらす。図３では、例となるリップル３１０がおよそ時間Ｔ１に示され、同様のリップルも、同様に、他の時間に電圧ＶＸで発生し得る。上述したように、スイッチドキャパシタＣＸの使用は、リップルを低減又は除去し得、この実施形態では、リップルの量は非ゼロではないが、図２の回路にキャパシタＣＸが存在しない場合に発生し得るものよりも低減される。
[0035]図３は、説明し易くするために、時間Ｔ１−Ｔ５を示すための時間マーキングを更に有する。時間Ｔ１では、スイッチ１１２はＯＮであり、スイッチ１１３はＯＮであり、スイッチ１１４は閉じており、スイッチ１１５は閉じている。スイッチ１１２及び１１３がＯＮであるため、ＶＸはＶＤＤとなり、Ｃflyが充電される。
[0036]時間Ｔ２では、スイッチ１１２はＯＦＦであり、スイッチ１１３はＯＮであり、スイッチ１１４はＯＦＦであり、スイッチ１１５はＯＮである。故に、キャパシタＣflyは、入力ノードをわたってインダクタＬに、及びスイッチ１１５を介して接地に結合される。相応して、電圧ＶＸは低下する。
[0037]時間Ｔ３では、スイッチ１１２はＯＮであり、スイッチ１１３はＯＮであり、スイッチ１１４はＯＦＦであり、スイッチ１１５はＯＦＦである。キャパシタＣflyは、時間Ｔ１に関連して記述されたのと同様に、再度充電される。電圧ＶＸは上昇する。
[0038]時間Ｔ４では、スイッチ１１２はＯＮであり、スイッチ１１３はＯＦＦであり、スイッチ１１４はＯＮであり、スイッチ１１５はＯＦＦである。故に、キャパシタＣflyは、それぞれスイッチ１１２とスイッチ１１４とを介してＶＤＤとＶＸとの間に結合される。キャパシタＣfly及びＣloadは、図４に例示されるように、Ｔ４において分圧器として機能する。
[0039]時間Ｔ５では、スイッチ１１２はＯＮであり、スイッチ１１３はＯＮであり、スイッチ１１４はＯＦＦであり、スイッチ１１５はＯＦＦである。キャパシタＣflyは、ＶＤＤのおかげで再度充電される。Ｔ１からＴ５の時間の進行は、キャパシタＣflyを充電及び放電するために及びインダクタＬの入力ノードにおける電圧ＶＸを供給するためにスイッチ１１２−１１５がどのように動作されるかを示す。
[0040]当然ながら、図３のタイミング図は、時間のスナップショットを表し、実例では、３レベル降圧コンバータが、ＰＷＭ信号３０１及び３０２の何千又は何百万ものサイクルを含む拡張された時間期間の間、動作し得ることは理解される。戻って図１のフィードバックループを参照すると、ＰＷＭコントローラ１０２は、ＶoutをＶrefと比較し、Ｖoutのレベルを実質的に一定に保つようにＰＷＭ信号３０１及び３０２のデューティサイクルを調整する。図３のタイミング図は、ＰＷＭ信号３０１及び３０２のデューティサイクルが調整されていることを示さないが、フィードバックループがそのような機能性を提供することは理解される。
[0041]本実施形態は、単一制御則（single control law）をもたらす。例えば、Ｖoutが半分のＶＤＤを上回ろうと下回ろうと、（デューティサイクルは変動し得るが）信号３０１及び３０２のタイミングは同じである。従って、図２及び３に例示される実施形態は、その動作範囲にわたって、制御則間で交互に繰り返さない。
[0042]図５は、一実施形態に係る、図１のＰＷＭコントローラ１０２のための例となる構成の例示である。図１に関連して述べたように、ＰＷＭコントローラ１０２は、３レベル降圧コンバータの出力電圧（Ｖout）を受け、そして基準電圧（Ｒｅｆ）も受け、それに応答して誤差信号を生成する。ＰＷＭコントローラ１０２は、誤差信号の値に依存して増加又は減少のどちらかが行われるデューティサイクルを有する第１及び第２のＰＷＭ信号（図３のＰＷＭパルス３０１及びＰＷＭパルス３０２）を出力する。第１及び第２のＰＷＭ信号３０１及び３０２のデューティサイクルは、３レベル降圧コンバータの出力電圧を制御し、それによって、出力電圧を実質的に一定のレベルに保つ。
[0043]ＰＷＭコントローラ１０２は、第１のクロック（ＣＬＫ）及び第２のクロック（ＣＬＫＢ）を受けるランプ発生回路５１０を含み、ここでは、第１のクロック及び第２のクロックは、同じ周波数及び振幅を有するが、互いに位相シフトされている。この例では、ＣＬＫＢは、第２のクロック信号であり、それは、ＣＬＫから１８０度位相シフトされている。第１及び第２のクロックを供給するための１つの例となる技法は、クロックＣＬＫＢがクロックＣＬＫの反転バージョンとなるように、クロックＣＬＫに反転回路を印加することである。ランプ発生回路５１０は、２つのクロックを受け、クロックＣＬＫから信号ランプ１を、クロックＣＬＫＢからランプ２を生成する。これらの信号ランプ１及びランプ２は、相応して、互いに１８０度位相シフトされている。
[0044]一実施形態に係る、クロックＣＬＫ及びＣＬＫＢを生成するための例となる回路構成が図６に示される。この例では、クロックＣＬＫは、図６の回路の２つの出力がＣＬＫ及びＣＬＫＢを含むように、インバータ６１０によって反転される。
[0045]ＰＷＭコントローラ１０２は、基準信号Ｒｅｆと電圧出力Ｖoutとを受け、これらの信号を誤差増幅器５１１及び補償回路５１２に送る（feed）。回路５１１及び５１２は、フィルタ処理された誤差信号を生成するように構成される。この例では、誤差増幅器５１１の出力は、補償回路５１２を介して誤差増幅器５１１のフィードバック入力に返される。結果は、基準電圧ＲｅｆからのＶoutの任意の偏差を示す適切なインジケータである誤差信号である。例えば、Ｖoutputが僅かに低い場合、回路５１１及び５１２によって生成された誤差信号は、その偏差を補償するために、ＰＷＭ信号３０１及び３０２のデューティサイクルにおいて、対応する増加を引き起こす。同様に、Ｖoutputが僅かに高い場合、誤差信号は、ＰＷＭ信号３０１及び３０２のデューティサイクルにおいて、対応する減少を引き起こす。
[0046]ＰＷＭコントローラ１０２は、２つのコンパレータ５１３及び５１４を含む。第１のコンパレータ５１３は、誤差信号とランプ１とを受ける。第２のコンパレータ５１４は、誤差信号とランプ２とを受ける。コンパレータ５１３、５１４は、図７に示されるように、第１及び第２のＰＷＭ信号３０１及び３０２を生成する。例えば、ランプ１は、誤差信号に対して上に示され、第１のコンパレータは、ランプ１が誤差信号よりも高いときには高電圧レベルを出力し、ランプ１が誤差信号よりも低いときには低電圧レベルを生じさせることで、第１のＰＷＭ信号３０１を生成する。第２のＰＷＭ信号３０２は、第２のコンパレータによって同様の方法で生成される。この例では、信号３０１及び３０２は、同じデューティサイクルを有する。
[0047]上述した実施形態では、ランプ１及びランプ２が両方とも、上りランプ部分及び下りランプ部分を有するため、ＰＷＭ信号３０１及び３０２は、それらの前縁（leading edge）及びそれらの後縁（trailing edge）の両方で変調される。故に、信号３０１及び３０２の前縁及び後縁は何れも、厳密にはクロックに同期されていない。（正確な鋸歯状ではない）立ち下がりエッジ（falling edge）ランプ又は前縁ランプだけを使用する他の実施形態は、典型的に、ＰＷＭ信号の両方のエッジを変調するわけではない。追加的に、ランプ１及びランプ２の使用は、１の利得を提供するであろう、立ち下がりエッジランプ又は前縁ランプだけを使用する実施形態とは対照的に、２の利得を提供する。
[0048]図５に関連して上述した実施形態の利点は、ＰＷＭ信号３０１及び３０２の両方が、入力クロック及び反転入力クロック（ＣＬＫ及びＣＬＫＢ）から生成され得ることであり、ここでは、反転回路は、比較的単純且つ安価である。上述した実施形態は、第１のＰＷＭ信号から第２のＰＷＭ信号を生成するために、一般に、上述した解決策よりも複雑且つ高価な遅延ロックループ（ＤＬＬ）の使用を避ける。
[0049]実施形態の範囲は、互いに１８０度位相シフトされている２つのクロックに限られない。図８は、２つの別個の降圧コンバータ８２０及び８３０を有する例となるシステム８００の例示である。図８の例では、第１の降圧コンバータ８２０は、コンバータ１０２に類似した３レベル降圧コンバータであり、それは、「セクション１」とラベル付されている。第２の降圧コンバータ８３０もまた、コンバータ１０２に類似した３レベル降圧コンバータであり、それは、「セクション２」とラベル付されている。更にこの例では、降圧コンバータ８２０、８３０の両方が、それぞれのＰＷＭコントローラ８１０及び８１５によって制御され、これらは、図５のＰＷＭコントローラ１０２に実質的に類似し得る。他の実施形態では、別個の降圧コンバータが、共通のＰＷＭコントローラによって制御され得ることは理解される。
[0050]降圧コンバータ８２０、８３０は、Ｖout１及びＶout２というそれぞれの出力を生成し、それらの出力ノードは、それらの出力電流が合算されるように接続される。図１のシステムに類似して、降圧コンバータ８２０、８３０は、ＰＷＭコントローラ８１０及び８１５がＰＷＭ信号のデューティサイクルを調整し得るように、それらの電圧出力をＰＷＭコントローラ８１０及び８１５に返す。
[0051]更にこの例では、ＰＷＭコントローラ８１０は、互いに１８０度位相シフトされている第１のクロック及び第２のクロックを受け、ＰＷＭコントローラ８１５はまた、互いに１８０度位相シフトされている第１のクロック及び第２のクロックを受ける。更に、しかしながら、第２のＰＷＭコントローラ８１５の第１及び第２のクロック信号は、第１のＰＷＭコントローラ８１０のクロック信号に対して９０度シフトされている。図９は、一実施形態に係る、図８のシステムにおいて使用するための例となるクロック信号の例示を含む。
[0052]信号９１０は、ランプ信号を生成するために使用されたクロックの２倍の周波数を有する入力クロックである。信号９１０は、２Ｘクロックとも呼ばれる。信号９２０及び９３０は、図５の回路５１０のようなランプ発生回路に送られることができるクロックであり、信号９２０及び９３０は、互いに対して１８０度位相シフトされている。この例では、信号９２０及び９３０は、ＰＷＭコントローラ８１０に送られる。信号９２０を生成するための１つの例となる技法は、正のエッジトリガフリップフロップに信号９１０を印加することである。次に、信号９３０が、反転信号９２０によって生成され得る。
[0053]信号９４０及び９５０は、図５の回路５１０のような別のランプ発生回路に送られることができるクロックである。この例では、信号９４０及び９５０は、ＰＷＭコントローラ８１５に送られる。一例では、信号９４０は、負のエッジトリガフリップフロップに信号９１０を送ることで生成され得る。それは、信号９２０と９４０との間の９０度の位相シフトに帰着する。次に、信号９５０が、反転信号９４０によって生成され得る。
[0054]一例では、信号９２０及び９３０は、図３の信号３０１及び３０２に対応するＰＷＭ信号を生成するために使用されるクロックである。次に、これらのＰＷＭ信号は、降圧コンバータ８２０の入力スイッチを制御するために使用される。同様に、信号９４０及び９５０は、それぞれの信号３０１及び３０２から９０度位相シフトされているＰＷＭ信号を生成するために使用されるクロックである。次に、これらのＰＷＭ信号は、降圧コンバータ８３０の入力スイッチを制御するために使用される。
[0055]このように、コントローラ８１０は、クロック９２０（セクション１位相Ａ）及びクロック９３０（セクション１位相Ｂ）を受け、コントローラ８１５は、クロック９４０（セクション２位相Ａ）及びクロック９５０（セクション２位相Ｂ）を受ける。一実施形態に係る、クロック９２０−９５０を生成するための例となる回路が図１０に示される。信号９１０は、正のエッジトリガフリップフロップ１０１０及び負のエッジトリガフリップフロップ１０２０によって受けられる。フリップフロップ１０１０の出力は信号９２０であり、信号９３０は、信号９２０の反転バージョンである。フリップフロップ１０２０の出力は信号９４０であり、信号９５０は、信号９４０の反転バージョンである。
[0056]図８−１０の実施形態は、２つのセクションを示す。しかしながら、実施形態の範囲は、出力が追加された任意の適切な数の降圧コンバータを含み得、ＰＷＭコントローラは、それらの入力クロックが、その他のＰＷＭコントローラのそれらに対してシフトされている。又は、言い換えれば、図８に示される実施形態は、出力が追加された任意の数の降圧コンバータを含むように適宜スケーリングされ得る。
[0057]例えば、別の実施形態（図示されない）は、４つのセクションを含み得る。そのような実施形態では、各セクションは、互いに１８０度位相シフトされている２つのクロックを受け、更に、クロック信号は、セクション毎に４５度だけ拡張されている。１つのセクションのクロック信号は、Ｖoutにおいてより少ないリップルを提供するために、別のセクションのクロック信号に対して位相シフトされている。具体的には、制御システムによってもたらされ、クロックの位相に対応する僅かな正弦波的変化が存在するが、出力電圧Ｖoutは、実質的に安定して見える。各セクションが同じクロックを受ける場合には、各セクションの正弦波的変化は、より大きなリップルを引き起こし得るのに対して、セクションが互いに位相シフトされている場合には、リップルは、クロックサイクルの３６０度にわたって取り除かれ得る。同様に、８つのセクションを有する実施形態（図示されない）は、セクション毎に２２．５度だけクロック信号を拡張するであろう、より大きな数のセクションを有する実施形態は、そのパターンに従ってそれらのクロックをセクション毎に拡張するだろう。
[0058]複数のセクションを有する実施形態は、出力電圧Ｖoutにおいて、増加した電流を供給するために使用され得る。例えば、幾つかの実施形態では、各セクションは、約１アンペアの電流を生成し得るのに対して、降圧コンバータによって動力供給されるマイクロプロセッサは、最大で３又は４アンペアを使用し得る。従って、複数のセクションは、電流が所望の電圧レベルに合算されるように、組み合わせられ得る。
例となる方法実施形態
[0059]３レベル降圧コンバータを動作する例となる方法１１００のフロー図が図１１に例示される。一例では、方法１１００は、降圧コンバータのインダクタの入力ノードにおけるリップルが最小の状態で、出力電圧Ｖoutに入力電圧（例えば、ＶＤＤ）を変換するために、図２の降圧コンバータ１１０又は図８の降圧コンバータ８１０、８２０のような３レベル降圧コンバータによって実行される。方法１１００は、フィードバックループと、略一定の電圧で保たれた同期降圧コンバータとを含む、図１のシステム１００のようなシステムにおいて実行される。降圧コンバータは、ＰＷＭ信号によって制御され、ここでは、ＰＷＭ信号のデューティサイクルの調整は、出力電圧を下げること又は上げることのどちらかを降圧コンバータに行わせる。
[0060]動作１１１０において、降圧コンバータは、その入力スイッチにおいてＰＷＭ信号を受ける。電圧３０１及び３０２が、降圧コンバータの出力電圧に影響を及ぼすＰＷＭ信号である例が図３のタイミング図に示される。入力スイッチの例には、図２のスイッチ１１２−１１５として識別されるトランジスタが含まれる。
[0061]動作１１２０において、降圧コンバータの入力スイッチ及びフライングキャパシタは、このコンバータのインダクタの入力ノードにおいて３レベル電圧を生じさせる。入力ノードにおける３レベル電圧の例には、図２及び３の電圧ＶＸが含まれる。図３に示された電圧ＶＸは、ＶＤＤ／２とＶＤＤとの間で変動するが、ＰＷＭ信号のデューティサイクルの低減は、電圧ＶＸをゼロと２よりも大きいＶＤＤとの間で変動させ得る。図３に示されるように、電圧ＶＸは、信号３０１及び３０２の２倍の周波数を有する。
[0062]動作１１３０において、３レベル電圧のリップルを低減するために、インダクタの入力ノードにおいてキャパシタンスが印加される。１つの例は、図２のキャパシタＣＸである。幾つかの実施形態では、キャパシタＣＸは、それが回路に加えられるか回路から外されることができるように、スイッチが付随し得る。動作１１３０は、幾つかの実施形態では、負荷が比較的重いときにキャパシタＣＸを含むためにスイッチをオンにすることと、負荷が比較的軽いときにキャパシタＣＸを外すためにスイッチをオフにすることとを含み得る。キャパシタＣＸをオンに切り替える及びオフに切り替える論理は、ＰＷＭコントローラ又は他の回路内を含む回路の任意の適切な部分に含まれ得る。
[0063]動作１１４０において、降圧コンバータは、入力電圧を出力電圧に変換する。例となる出力電圧は、図３においてＶoutと示される。
[0064]実施形態の範囲は、図１１に示される特定の方法に限られない。他の実施形態は、１つ又は複数の動作を追加、省略、再配列、又は修正し得る。例えば、動作１１１０−１１３０が実行されると、継続的に、動作１１４０が実行される。また、方法１１００は、降圧コンバータの出力電圧を略一定の値に保つより大きなフィードバック動作の一部であり得る（より大きなフィードバック動作は、図１に関連して上でより詳細に記述される）。
[0065]様々な実施形態は、利点を含み得る。例えば、電荷共有ｃａｐＣＸと及びスイッチＳＣＸを追加することで、（Ｃflyにわたる）第３のレベルの電圧ＶＤＤ／２は、電力、電圧及び温度（ＰＶＴ）にわたってより安定する。ＣＸがない場合、第３のレベルの電圧は、複雑なＶＤＤ／２レギュレータ（図示されない）が使用されない限り、ＰＶＴにわたってＶＤＤ／２でそれ程安定しないだろう。そのような増加した安定性は、電圧ＶＸにおけるより少ないリップルに帰着し得る。
[0066]３レベル降圧コンバータを動作する例となる方法１２００のフロー図が図１２に例示される。一例では、方法１２００は、図１及び５に示されるＰＷＭコントローラ１０２及び図８に示されるＰＷＭコントローラ８１０及び８１５のようなパルス幅変調信号コントローラによって実行され得る。図８の例では、コントローラ８１０及び８１５の各々は、幾つかの実施形態では、独立して、しかしながら異なるクロックを使用して、方法１２００を実行するだろう。
[0067]動作１２１０において、ＰＷＭコントローラは、電圧コンバータから出力電圧を受ける。Ｖoutがコントローラ１０２に受け入れられる例が図５に示される。出力電圧は、フィードバックループの一部として供給され得、ここでは、このシステムは、所望のレベルで出力電圧を維持する。
[0068]動作１２２０において、ＰＷＭコントローラは、出力電圧から及び基準電圧から誤差信号を発生させる。Ｖout及び基準電圧（Ｒｅｆ）が、誤差信号をフィルタ処理するためにフィードバック構成で配列された増幅器へと受け入れられる例が、図５に関連して例示される。任意の適切な技法を使用して誤差信号を発生させることは実施形態の範囲内である。
[0069]更に動作１２２０において、誤差信号は、第１のコンパレータ及び第２のコンパレータに供給される。コンパレータ５１３及び５１４が誤差信号とそれぞれのランプ信号とを受ける例が図５に示される。
[0070]動作１２３０において、ＰＷＭコントローラは、第１のクロックと第２のクロックとを受ける。第２のクロックは、図５及び６に関連して上述したように、第１のクロックの位相シフトバージョンである。位相シフトされたクロックの一例は反転クロックであり、それにより、１つの実施形態は、ＰＷＭコントローラが受けるクロックと反転クロックとを含む。
[0071]幾つかの実施形態では、ＰＷＭコントローラは、クロックを発生させることも行い、それにより、動作１２３０は、第１及び第２のクロックを発生させることを更に含む。動作１２３０はまた、それぞれ第１及び第２のクロックに基づいて第１及び第２のランプ信号を生成することを含む。クロックからランプ信号を生成するための任意の適切な技法は、様々な実施形態で使用され得る。例えば、図１３は、一実施形態に係る、例となるランプ発生回路１３００の例示である。クロックは、ノードクロックｉｎにおいて受けられ、トランジスタＱ１及びＱ２は、キャパシタＣ１を充電するための電流ミラーを形成する。トランジスタＱ３及びＱ４は、差動対であり、これは、キャパシタＣ１に直接に、又は、放電経路である、トランジスタＱ５及びＱ６によって形成されたミラーを介して、電流を流す。例となる電流ｌ１は、図５のランプ信号のうちの１つとして使用されることができる鋸歯状波である。同様の回路もまた、位相シフトされたクロックを受けるために及び対応するランプ信号を生成するために使用され得ることは理解される。ランプ発生回路１３００は、他の実施形態は、図１４及び１５に示されているもののような異なるレント発生回路を使用し得るが、その動作速度と単純さにより、幾つかの実施形態に特に適用可能であり得る。
[0072]一実施形態に係る、ランプ発生回路１４００を示す、ランプ信号を生成するための回路の別の例が図１４において提供される。トランジスタＱ１及びＱ２は、電流ミラーを形成する。同様に、トランジスタＱ４及びＱ６は、別の電流ミラーを形成する。トランジスタは、キャパシタＣ１を充電及び放電するように動作し、これは、図５のランプ信号のうちの１つとして使用されることができる鋸歯状波を生成する。前と同じように、同様の回路もまた、位相シフトされたクロックを受けるために、及び対応するランプ信号を生成するために使用されることができる。
[0073]別の実施形態に係る、ランプ発生回路１５００を示す、ランプ信号を生成するための回路の更に別の例が図１５において提供される。ランプ発生回路１４００では、トランジスタの各々は、電流の充電及び放電が等しくなるように、同じサイズであるか、又は実質的に同じサイズである。トランジスタＱ１及びＱ２は、キャパシタＣ１への充電電流を形成する。クロック周期が高いときはいつでも、トランジスタＱ７はオフであり、これは、電流がＣ１を充電させないようにする。同時に、トランジスタＱ６もまたオフであり、これは、放電電流ｌ１のための分流制御である。電流ｌ１は、キャパシタＣ１によって充電又は放電され、それによって、図５のランプ信号として使用されることができる鋸歯状波を生成する。位相シフトされたクロックを受けて、もう１つのランプ信号を生成するために同様の回路が使用されことができる。図１３−１５の回路の各々は、１組のトランジスタへのクロック信号を受け、それによって、キャパシタを充電及び放電してランプ信号を生成する。当然ながら、他の適切な技法が、クロック信号からランプ信号を生成するために使用され得る。
[0074]図５に戻り、ランプ信号（ランプ１及びランプ２）が、ランプの上り部分及び下り部分の両方を有し、それによって、三角形の波形（triangle waveform shape）に準拠することに留意されたい。これは、鋸歯状波に準拠する、立ち上がりエッジランプ及び立ち下がりエッジランプのどちらかを使用する幾つかの従来のＰＷＭコントローラとは対照的である。上り及び下りランプ波形を使用することで、本明細書に記述された様々な実施形態は、同じ周波数を有する立ち下がりエッジランプ又は立ち上がりエッジランプをだけ使用する実施形態と比べて、（Ｖoutで経験されるとき）２倍の利得を有し得る。幾つかの実施形態が享受し得る１つの利点は、上下ランプの中間点が、より容易に識別され得、故に、それ程複雑でない電流測定を可能にすることである。
[0075]動作１２４０において、第１のコンパレータは、第１のランプ信号を受け、第２のコンパレータは、第２のランプ信号を受ける。コンパレータはまた、動作１２２０に関連して上述したように、誤差信号を受ける。
[0076]動作１２５０及び１２６０において、コンパレータは、ランプ信号及び誤差信号からそれぞれのＰＷＭ信号を発生させる。具体的には、第１のコンパレータは、誤差信号と第１のランプ信号とを受け、それに応答して第１のＰＷＭ信号を生成する。同様に、第２のコンパレータは、誤差信号と第２のランプ信号とを受け、それに応答して第２のＰＷＭ信号を生成する。
[0077]コンパレータがランプ信号及び誤差信号の両方を受け、誤差信号とランプ信号との相対的な電圧レベルに基づいてデューティサイクルを有するパルス幅変調信号を発生させる例が図６に例示される。当然ながら、ランプ信号からＰＷＭ信号を生成するための任意の適切な技法が使用され得るため、実施形態の範囲は、図６に示される特定の例に限られない。
[0078]実施形態の範囲は、図１２に示される特定の方法に限られない。他の実施形態は、１つ又は複数の動作を追加、省略、再配列、又は修正し得る。例えば、動作１２１０−１２６０は、数千、数百万、数十億のクロックサイクルにわたって継続的に実行され得る。また、他の実施形態は、２つの降圧コンバータと２つのＰＷＭコントローラとを有する図８に示されるもののような、複数のセクションを含み得る。そのような実施形態では、図９に関連して説明したようにクロックパルスはセクション毎に位相シフトされているが、１つのＰＷＭコントローラが動作１２１０−１２６０を実行する間に、もう１つのＰＷＭコントローラもまた動作１２１０及び１２６０を実行する。
[0079]更に別の例では、幾つかの方法実施形態は、図２の３レベル降圧コンバータ１１０を２レベル降圧コンバータとして動作することを含み得る。そのような実施形態では、方法は、スイッチ１１２及び１１３のゲートを束ねることと、スイッチ１１４及び１１５のゲートを束ねることとを含む。次に、スイッチ１１２及び１１３は、単一のＰＷＭ信号を使用して駆動され、スイッチ１１４及び１１５は、閉じた状態が維持される。そのような方法実施形態は、たった１つのランプ信号を発生させるためにたった１つのクロックが使用されるように、クロック又は位相シフトされたクロックのどちらかをゲーティングすることを含み得る。図２の回路を２レベル降圧コンバータとして動作することは、Ｒloadを通る電流が比較的小さい例において適切であり得る。従って、幾つかの実施形態は、電流需要（current demand）が比較的高い場合には、３レベル降圧コンバータとして図２の降圧コンバータ１１０を駆動し得、電流需要が比較的低い場合には、２レベル降圧コンバータとして降圧コンバータ１１０を駆動するようにモードを変更し得る。
[0080]ＰＷＭ信号を生成するための上述した技法及び回路は、図２の特定の回路及び技法に限られない。故に、図２の３レベル降圧コンバータは、インダクタＬへの入力におけるリップルを低減するためにスイッチドキャパシタＣＸを有するが、他の実施形態は、スイッチドキャパシタを含まない従来の３レベル降圧コンバータで使用され得る。例えば、図５のＰＷＭコントローラは、現在知られている、又は後に開発される他の３レベル降圧コンバータアーキテクチャで使用され得る。
[0081]現時点で当業者が認識するように及び近い未来の特定のアプリケーションに依存して、多くの修正、置換及び変形が、本願の精神及び範囲から逸脱することなく、本開示のデバイスの材料、装置、構成及び使用方法において及びそれらに対してなされることができる。この点を踏まえて、本明細書で例示及び記述された特定の実施形態は幾つかの例にすぎないため、本開示の範囲は、それらの範囲に制限されるべきではなく、むしろ、以降に添付されている特許請求の範囲及びそれらの機能的な等価物と十分に釣り合うべきである。
[0081]現時点で当業者が認識するように及び近い未来の特定のアプリケーションに依存して、多くの修正、置換及び変形が、本願の精神及び範囲から逸脱することなく、本開示のデバイスの材料、装置、構成及び使用方法において及びそれらに対してなされることができる。この点を踏まえて、本明細書で例示及び記述された特定の実施形態は幾つかの例にすぎないため、本開示の範囲は、それらの範囲に制限されるべきではなく、むしろ、以降に添付されている特許請求の範囲及びそれらの機能的な等価物と十分に釣り合うべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路であって、
３レベル降圧コンバータのための制御システム
を備え、前記３レベル降圧コンバータは、複数の入力スイッチを含み、前記入力スイッチの各々は、複数の異なるパルス幅変調信号のうちの１つを受け、前記制御システムは、
第１のクロック信号及び第２のクロック信号と、前記第２のクロック信号は、前記第１のクロック信号の位相シフトバージョンである、
前記第１のクロック信号及び前記第２のクロック信号を受け、それぞれ前記第１のクロック信号及び前記第２のクロック信号から第１のランプ信号及び第２のランプ信号を生成するランプ発生回路と、
前記第１のランプ信号を受け、それから前記パルス幅変調信号のうちの第１のパルス幅変調信号を生成する第１の比較回路と、
前記第２のランプ信号を受け、それから前記パルス幅変調信号のうちの第２のパルス幅変調信号を生成する第２の比較回路と
を含む、回路。
［Ｃ２］
前記３レベル降圧コンバータの前記出力電圧及び基準電圧から誤差信号を生成するように構成された誤差回路
を更に備える、Ｃ１に記載の回路。
［Ｃ３］
前記降圧コンバータは、４つの入力スイッチを備え、前記入力スイッチのうちの２つの第１のサブセットは、前記パルス幅変調信号のうちの前記第１のパルス幅変調信号を受けるように構成され、前記入力スイッチのうちの２つの第２のサブセットは、前記パルス幅変調信号のうちの前記第２のパルス幅変調信号を受けるように構成される、Ｃ１に記載の回路。
［Ｃ４］
前記第２のクロック信号は、前記第１のクロック信号に対して１８０度位相シフトされている、Ｃ３に記載の回路。
［Ｃ５］
前記第１のランプ信号及び前記第２のランプ信号は両方とも、上りランプ部分及び下りランプ部分を含む、Ｃ１に記載の回路。
［Ｃ６］
前記ランプ発生回路は、
前記第１のクロック信号によって充電されるように構成された第１のキャパシタと、
前記第２のクロック信号によって充電されるように構成された第２のキャパシタと
を備える、Ｃ１に記載の回路。
［Ｃ７］
前記第１のクロックを受けるように構成された、及び前記第２のクロックを発生させるように構成されたインバータを有する回路を更に含む、Ｃ１に記載の回路。
［Ｃ８］
別の３レベル降圧コンバータのための別の制御システムを更に備え、前記別の制御システムは、第３のクロック信号及び第４のクロック信号を受け、更に、前記第４のクロック信号は、前記第３のクロック信号の位相シフトバージョンであり、前記第１のクロック信号及び前記第２のクロック信号は、前記第３のクロック信号及び前記第４のクロック信号に対して９０度位相シフトされている、Ｃ１に記載の回路。
［Ｃ９］
前記制御システムは、前記３レベル降圧コンバータの出力電圧を受けるように構成された、及び前記出力電圧を受けることに応答して前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号のデューティサイクルを変動するように構成されたパルス幅変調コントローラを備える、Ｃ１に記載の回路。
［Ｃ１０］
前記出力電圧のフィードバック経路内に補償ネットワークを更に備え、前記補償ネットワークは、１次制御システムに帰着するように、少なくとも、前記３レベル降圧コンバータの極又はゼロを補償するように構成される、
Ｃ９に記載の回路。
［Ｃ１１］
前記３レベル降圧コンバータの出力電圧と基準電圧とに基づいて誤差信号を生成するように構成された誤差回路を更に備え、前記第１の比較回路は、前記誤差信号及び前記第１のランプ信号から前記パルス幅変調信号のうちの前記第１のパルス幅変調信号を発生させるように構成される、
Ｃ１に記載の回路。
［Ｃ１２］
３レベル降圧コンバータを制御するための方法であって、
第１のクロックと第２のクロックとを受けることと、ここにおいて、前記第２のクロックは、前記第１のクロックの位相シフトバージョンである、
それぞれ前記第１のクロック及び前記第２のクロックに基づいて第１のランプ信号及び第２のランプ信号を生成することと、
前記第１のコンパレータにおいて前記第１のランプ信号を受け、前記第２のコンパレータにおいて前記第２のランプ信号を受けることと、
前記第１のコンパレータにおいて、前記第１のランプ信号から第１のパルス幅変調信号を発生させることと、
前記第２のコンパレータにおいて、前記第２のランプ信号から第２のパルス幅変調信号を発生させることと、
前記３レベル降圧コンバータの入力スイッチの第１のサブセットに前記第１のパルス幅変調信号を出力し、前記３レベル降圧コンバータの入力スイッチの第２のサブセットに前記第２のパルス幅変調信号を出力することと
を備える方法。
［Ｃ１３］
前記３レベル降圧コンバータからの出力電圧をパルス幅変調信号コントローラに受け入れることと、前記３レベル降圧コンバータは、前記パルス幅変調信号コントローラによって生成される前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号によって制御される、
前記出力電圧から及び前記基準電圧から誤差信号を発生させ、前記第１のコンパレータ及び前記第２のコンパレータに誤差信号を供給することと、
を更に備え、前記パルス幅変調信号を発生させることは、前記誤差信号を前記第１のランプ信号と比較することを含み、前記第２のパルス幅変調信号を発生させることは、前記誤差信号を前記第２のランプ信号と比較することを含む、
Ｃ１２に記載の方法。
［Ｃ１４］
前記第１のクロックを反転することで前記第２のクロックを発生させること、
を更に備える、Ｃ１２に記載の方法。
［Ｃ１５］
前記３レベル降圧コンバータは、４つの入力トランジスタを含み、前記方法は、
２つの入力トランジスタの第１のサブセットが、前記パルス幅変調制御信号のうちの前記第１のパルス幅変調制御信号を受けることと、
２つの入力トランジスタの第２のサブセットが、前記パルス幅変調制御信号のうちの前記第２のパルス幅変調制御信号を受けることと
を更に含み、前記第１のパルス幅変調制御信号及び前記第２のパルス幅変調制御信号は、互いに対して１８０度位相シフトされている、
Ｃ１２に記載の方法。
［Ｃ１６］
別の３レベル降圧コンバータを制御するために第３のパルス幅変調信号及び第４のパルス幅変調信号を生成することを更に備え、ここにおいて、前記第３のパルス幅変調信号及び前記第４のパルス幅変調信号は、前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号に対して９０度位相シフトされている、
Ｃ１２に記載の方法。
［Ｃ１７］
前記第１のランプ信号及び前記第２のランプ信号は、上り及び下りランプ信号を備える、Ｃ１２に記載の方法。
［Ｃ１８］
電圧調節回路であって、
４つの入力スイッチを有する３レベル降圧コンバータと、前記４つの入力スイッチの第１のサブセットは、第１のパルス幅変調信号を受けるように構成され、前記４つの入力スイッチの第２のサブセットは、第２のパルス幅変調信号を受けるように構成される、
前記３レベル降圧コンバータと通信状態にあり、前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号を供給するように構成されたパルス幅変調信号コントローラと、
を備え、前記パルス幅変調信号コントローラは、
前記３レベル降圧コンバータの出力電圧と基準信号とを受けるように構成された及び誤差信号を出力するように構成された誤差回路と、
第１のクロック及び第２のクロックを受けるように構成されたランプ発生回路と、前記第２のクロックは、前記第１のクロックの位相シフトバージョンであり、前記ランプ発生回路は、それぞれ前記第１のクロック及び前記第２のクロックから第１のランプ信号及び第２のランプ信号を発生させるように構成される、
前記誤差信号と前記第１のランプ信号とを受けるように、及びそれに応答して前記第１のパルス幅変調信号を出力するように構成された第１のコンパレータと、
前記誤差信号と前記第２のランプ信号とを受けるように及びそれに応答して前記第２のパルス幅変調信号を出力するように構成された第２のコンパレータと
を備える、電圧調節回路。
［Ｃ１９］
前記電圧調節回路は、システムオンチップの一部であり、処理コアに動力供給するように構成される、Ｃ１８に記載の電圧調節回路。
［Ｃ２０］
前記第２のクロック信号は、前記第１のクロック信号に対して１８０度位相シフトされている、Ｃ１８に記載の電圧調節回路。
［Ｃ２１］
前記第１のランプ信号及び前記第２のランプ信号は両方とも、上りランプ部分及び下りランプ部分を含む、Ｃ１８に記載の電圧調節回路。
［Ｃ２２］
前記第１のクロックから前記第２のクロックを発生させるように構成されたインバータ回路を更に含む、Ｃ１８に記載の電圧調節回路。
［Ｃ２３］
別の３レベル降圧コンバータを制御するように構成された別のパルス幅変調信号コントローラを更に備え、前記別のパルス幅変調信号コントローラは、前記別の３レベル降圧コンバータのために第３のクロック及び第４のクロックを発生させるように構成され、更に、前記第３のクロック及び前記第４のクロックは、前記第１のクロック及び前記第２のクロックに対して９０度位相シフトされている、
Ｃ１８に記載の電圧調節回路。
［Ｃ２４］
回路であって、
３レベル降圧コンバータと、
前記３レベル降圧コンバータを制御するように構成されたパルス幅変調信号コントローラと
を備え、前記パルス幅変調信号コントローラは、
第１のクロック信号から第１のランプ信号を、第２のクロック信号から第２のランプ信号を生成するための手段と、ここにおいて、前記第２のクロック信号は、前記第１のクロック信号の位相シフトバージョンである、
前記第１のランプ信号から前記第１のパルス幅変調信号を発生させるための手段と、
前記第２のランプ信号から前記第２のパルス幅変調信号を発生させるための手段と
を含み、前記第１のパルス幅変調信号を発生させるための前記手段及び前記第２のパルス幅変調信号を発生させるための前記手段は、前記３レベル降圧コンバータの電圧出力のレベルに応答して、前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号を発生させるように構成される、
回路。
［Ｃ２５］
前記パルス幅変調信号コントローラは、
前記３レベル降圧コンバータの前記電圧出力及び基準電圧から誤差信号を発生させるための手段
を更に備え、前記第１のパルス幅変調信号を発生させるための前記手段及び前記第２のパルス幅変調信号を発生させるための前記手段は、前記誤差信号に応答して、それぞれ前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号を発生させるように構成される、
Ｃ２４に記載の回路。
［Ｃ２６］
前記降圧コンバータは、４つの入力スイッチを備え、前記入力スイッチのうちの２つの第１のサブセットは、前記パルス幅変調信号のうちの前記第１のパルス幅変調信号を受けるように構成され、前記入力スイッチのうちの２つの第２のサブセットは、前記パルス幅変調信号のうちの前記第２のパルス幅変調信号を受けるように構成される、Ｃ２４に記載の回路。
［Ｃ２７］
前記第２のクロック信号は、前記第１のクロック信号に対して１８０度位相シフトされている、Ｃ２４に記載のパルス幅変調信号コントローラ。
［Ｃ２８］
前記第１のランプ信号及び前記第２のランプ信号は両方とも、上りランプ部分及び下りランプ部分を含む、Ｃ２４に記載のパルス幅変調信号コントローラ。
［Ｃ２９］
前記第２のクロックを発生させるために前記第１のクロックを反転するための手段を更に含む、Ｃ２４に記載のパルス幅変調信号コントローラ。
［Ｃ３０］
前記３レベル降圧コンバータは、システムオンチップの一部であり、処理コアに動力供給するように構成される、Ｃ２４に記載のパルス幅変調信号コントローラ。

Claims (30)

  1. 回路であって、
    ３レベル降圧コンバータのための制御システム
    を備え、前記３レベル降圧コンバータは、複数の入力スイッチを含み、前記入力スイッチの各々は、複数の異なるパルス幅変調信号のうちの１つを受け、前記制御システムは、
    第１のクロック信号及び第２のクロック信号と、前記第２のクロック信号は、前記第１のクロック信号の位相シフトバージョンである、
    前記第１のクロック信号及び前記第２のクロック信号を受け、それぞれ前記第１のクロック信号及び前記第２のクロック信号から第１のランプ信号及び第２のランプ信号を生成するランプ発生回路と、
    前記第１のランプ信号を受け、それから前記パルス幅変調信号のうちの第１のパルス幅変調信号を生成する第１の比較回路と、
    前記第２のランプ信号を受け、それから前記パルス幅変調信号のうちの第２のパルス幅変調信号を生成する第２の比較回路と
    を含む、回路。
  2. 前記３レベル降圧コンバータの前記出力電圧及び基準電圧から誤差信号を生成するように構成された誤差回路
    を更に備える、請求項１に記載の回路。
  3. 前記降圧コンバータは、４つの入力スイッチを備え、前記入力スイッチのうちの２つの第１のサブセットは、前記パルス幅変調信号のうちの前記第１のパルス幅変調信号を受けるように構成され、前記入力スイッチのうちの２つの第２のサブセットは、前記パルス幅変調信号のうちの前記第２のパルス幅変調信号を受けるように構成される、請求項１に記載の回路。
  4. 前記第２のクロック信号は、前記第１のクロック信号に対して１８０度位相シフトされている、請求項３に記載の回路。
  5. 前記第１のランプ信号及び前記第２のランプ信号は両方とも、上りランプ部分及び下りランプ部分を含む、請求項１に記載の回路。
  6. 前記ランプ発生回路は、
    前記第１のクロック信号によって充電されるように構成された第１のキャパシタと、
    前記第２のクロック信号によって充電されるように構成された第２のキャパシタと
    を備える、請求項１に記載の回路。
  7. 前記第１のクロックを受けるように構成された、及び前記第２のクロックを発生させるように構成されたインバータを有する回路を更に含む、請求項１に記載の回路。
  8. 別の３レベル降圧コンバータのための別の制御システムを更に備え、前記別の制御システムは、第３のクロック信号及び第４のクロック信号を受け、更に、前記第４のクロック信号は、前記第３のクロック信号の位相シフトバージョンであり、前記第１のクロック信号及び前記第２のクロック信号は、前記第３のクロック信号及び前記第４のクロック信号に対して９０度位相シフトされている、請求項１に記載の回路。
  9. 前記制御システムは、前記３レベル降圧コンバータの出力電圧を受けるように構成された、及び前記出力電圧を受けることに応答して前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号のデューティサイクルを変動するように構成されたパルス幅変調コントローラを備える、請求項１に記載の回路。
  10. 前記出力電圧のフィードバック経路内に補償ネットワークを更に備え、前記補償ネットワークは、１次制御システムに帰着するように、少なくとも、前記３レベル降圧コンバータの極又はゼロを補償するように構成される、
    請求項９に記載の回路。
  11. 前記３レベル降圧コンバータの出力電圧と基準電圧とに基づいて誤差信号を生成するように構成された誤差回路を更に備え、前記第１の比較回路は、前記誤差信号及び前記第１のランプ信号から前記パルス幅変調信号のうちの前記第１のパルス幅変調信号を発生させるように構成される、
    請求項１に記載の回路。
  12. ３レベル降圧コンバータを制御するための方法であって、
    第１のクロックと第２のクロックとを受けることと、ここにおいて、前記第２のクロックは、前記第１のクロックの位相シフトバージョンである、
    それぞれ前記第１のクロック及び前記第２のクロックに基づいて第１のランプ信号及び第２のランプ信号を生成することと、
    前記第１のコンパレータにおいて前記第１のランプ信号を受け、前記第２のコンパレータにおいて前記第２のランプ信号を受けることと、
    前記第１のコンパレータにおいて、前記第１のランプ信号から第１のパルス幅変調信号を発生させることと、
    前記第２のコンパレータにおいて、前記第２のランプ信号から第２のパルス幅変調信号を発生させることと、
    前記３レベル降圧コンバータの入力スイッチの第１のサブセットに前記第１のパルス幅変調信号を出力し、前記３レベル降圧コンバータの入力スイッチの第２のサブセットに前記第２のパルス幅変調信号を出力することと
    を備える方法。
  13. 前記３レベル降圧コンバータからの出力電圧をパルス幅変調信号コントローラに受け入れることと、前記３レベル降圧コンバータは、前記パルス幅変調信号コントローラによって生成される前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号によって制御される、
    前記出力電圧から及び前記基準電圧から誤差信号を発生させ、前記第１のコンパレータ及び前記第２のコンパレータに誤差信号を供給することと、
    を更に備え、前記パルス幅変調信号を発生させることは、前記誤差信号を前記第１のランプ信号と比較することを含み、前記第２のパルス幅変調信号を発生させることは、前記誤差信号を前記第２のランプ信号と比較することを含む、
    請求項１２に記載の方法。
  14. 前記第１のクロックを反転することで前記第２のクロックを発生させること、
    を更に備える、請求項１２に記載の方法。
  15. 前記３レベル降圧コンバータは、４つの入力トランジスタを含み、前記方法は、
    ２つの入力トランジスタの第１のサブセットが、前記パルス幅変調制御信号のうちの前記第１のパルス幅変調制御信号を受けることと、
    ２つの入力トランジスタの第２のサブセットが、前記パルス幅変調制御信号のうちの前記第２のパルス幅変調制御信号を受けることと
    を更に含み、前記第１のパルス幅変調制御信号及び前記第２のパルス幅変調制御信号は、互いに対して１８０度位相シフトされている、
    請求項１２に記載の方法。
  16. 別の３レベル降圧コンバータを制御するために第３のパルス幅変調信号及び第４のパルス幅変調信号を生成することを更に備え、ここにおいて、前記第３のパルス幅変調信号及び前記第４のパルス幅変調信号は、前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号に対して９０度位相シフトされている、
    請求項１２に記載の方法。
  17. 前記第１のランプ信号及び前記第２のランプ信号は、上り及び下りランプ信号を備える、請求項１２に記載の方法。
  18. 電圧調節回路であって、
    ４つの入力スイッチを有する３レベル降圧コンバータと、前記４つの入力スイッチの第１のサブセットは、第１のパルス幅変調信号を受けるように構成され、前記４つの入力スイッチの第２のサブセットは、第２のパルス幅変調信号を受けるように構成される、
    前記３レベル降圧コンバータと通信状態にあり、前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号を供給するように構成されたパルス幅変調信号コントローラと、
    を備え、前記パルス幅変調信号コントローラは、
    前記３レベル降圧コンバータの出力電圧と基準信号とを受けるように構成された及び誤差信号を出力するように構成された誤差回路と、
    第１のクロック及び第２のクロックを受けるように構成されたランプ発生回路と、前記第２のクロックは、前記第１のクロックの位相シフトバージョンであり、前記ランプ発生回路は、それぞれ前記第１のクロック及び前記第２のクロックから第１のランプ信号及び第２のランプ信号を発生させるように構成される、
    前記誤差信号と前記第１のランプ信号とを受けるように、及びそれに応答して前記第１のパルス幅変調信号を出力するように構成された第１のコンパレータと、
    前記誤差信号と前記第２のランプ信号とを受けるように及びそれに応答して前記第２のパルス幅変調信号を出力するように構成された第２のコンパレータと
    を備える、電圧調節回路。
  19. 前記電圧調節回路は、システムオンチップの一部であり、処理コアに動力供給するように構成される、請求項１８に記載の電圧調節回路。
  20. 前記第２のクロック信号は、前記第１のクロック信号に対して１８０度位相シフトされている、請求項１８に記載の電圧調節回路。
  21. 前記第１のランプ信号及び前記第２のランプ信号は両方とも、上りランプ部分及び下りランプ部分を含む、請求項１８に記載の電圧調節回路。
  22. 前記第１のクロックから前記第２のクロックを発生させるように構成されたインバータ回路を更に含む、請求項１８に記載の電圧調節回路。
  23. 別の３レベル降圧コンバータを制御するように構成された別のパルス幅変調信号コントローラを更に備え、前記別のパルス幅変調信号コントローラは、前記別の３レベル降圧コンバータのために第３のクロック及び第４のクロックを発生させるように構成され、更に、前記第３のクロック及び前記第４のクロックは、前記第１のクロック及び前記第２のクロックに対して９０度位相シフトされている、
    請求項１８に記載の電圧調節回路。
  24. 回路であって、
    ３レベル降圧コンバータと、
    前記３レベル降圧コンバータを制御するように構成されたパルス幅変調信号コントローラと
    を備え、前記パルス幅変調信号コントローラは、
    第１のクロック信号から第１のランプ信号を、第２のクロック信号から第２のランプ信号を生成するための手段と、ここにおいて、前記第２のクロック信号は、前記第１のクロック信号の位相シフトバージョンである、
    前記第１のランプ信号から前記第１のパルス幅変調信号を発生させるための手段と、
    前記第２のランプ信号から前記第２のパルス幅変調信号を発生させるための手段と
    を含み、前記第１のパルス幅変調信号を発生させるための前記手段及び前記第２のパルス幅変調信号を発生させるための前記手段は、前記３レベル降圧コンバータの電圧出力のレベルに応答して、前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号を発生させるように構成される、
    回路。
  25. 前記パルス幅変調信号コントローラは、
    前記３レベル降圧コンバータの前記電圧出力及び基準電圧から誤差信号を発生させるための手段
    を更に備え、前記第１のパルス幅変調信号を発生させるための前記手段及び前記第２のパルス幅変調信号を発生させるための前記手段は、前記誤差信号に応答して、それぞれ前記第１のパルス幅変調信号及び前記第２のパルス幅変調信号を発生させるように構成される、
    請求項２４に記載の回路。
  26. 前記降圧コンバータは、４つの入力スイッチを備え、前記入力スイッチのうちの２つの第１のサブセットは、前記パルス幅変調信号のうちの前記第１のパルス幅変調信号を受けるように構成され、前記入力スイッチのうちの２つの第２のサブセットは、前記パルス幅変調信号のうちの前記第２のパルス幅変調信号を受けるように構成される、請求項２４に記載の回路。
  27. 前記第２のクロック信号は、前記第１のクロック信号に対して１８０度位相シフトされている、請求項２４に記載のパルス幅変調信号コントローラ。
  28. 前記第１のランプ信号及び前記第２のランプ信号は両方とも、上りランプ部分及び下りランプ部分を含む、請求項２４に記載のパルス幅変調信号コントローラ。
  29. 前記第２のクロックを発生させるために前記第１のクロックを反転するための手段を更に含む、請求項２４に記載のパルス幅変調信号コントローラ。
  30. 前記３レベル降圧コンバータは、システムオンチップの一部であり、処理コアに動力供給するように構成される、請求項２４に記載のパルス幅変調信号コントローラ。
JP2017522131A 2014-10-23 2015-09-24 ３レベル降圧コンバータを制御するための回路及び方法 Pending JP2017531995A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462067883P 2014-10-23 2014-10-23
US62/067,883 2014-10-23
US14/630,362 US9793804B2 (en) 2014-10-23 2015-02-24 Circuits and methods for controlling a three-level buck converter
US14/630,362 2015-02-24
PCT/US2015/052025 WO2016064527A1 (en) 2014-10-23 2015-09-24 Circuits and methods for controlling a three-level buck converter

Publications (2)

Publication Number Publication Date
JP2017531995A true JP2017531995A (ja) 2017-10-26
JP2017531995A5 JP2017531995A5 (ja) 2018-01-18

Family

ID=54291640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017522131A Pending JP2017531995A (ja) 2014-10-23 2015-09-24 ３レベル降圧コンバータを制御するための回路及び方法

Country Status (5)

Country Link
US (1) US9793804B2 (ja)
EP (1) EP3210292A1 (ja)
JP (1) JP2017531995A (ja)
CN (1) CN107636947A (ja)
WO (1) WO2016064527A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450491B2 (en) 2014-10-23 2016-09-20 Qualcomm Incorporated Circuits and methods providing three-level signals at a synchronous buck converter
US10126792B2 (en) * 2015-11-03 2018-11-13 Texas Instruments Incorporated Power converter load current control
US9929653B1 (en) 2017-06-19 2018-03-27 Dialog Semiconductor (Uk) Limited Multi-level buck converter with multiple control loops and flying capacitor regulation
US10090763B1 (en) 2017-06-19 2018-10-02 Dialog Semiconductor (Uk) Limited Multi-level buck converter having a regulated flying capacitor voltage used for high-side drive
US10135341B1 (en) * 2017-07-17 2018-11-20 Texas Instruments Incorporated Dual ramp modulation for a switch-mode power supply
US10581312B2 (en) * 2017-12-29 2020-03-03 Texas Instruments Incorporated Multilevel converter using node voltage track and control
US10404175B2 (en) * 2017-12-29 2019-09-03 Texas Instruments Incorporated Converter topology with adaptive power path architecture
US10530256B1 (en) 2018-11-30 2020-01-07 Dialog Semiconductor (Uk) Limited Multi-level buck converter with reverse charge capability
CN109412433B (zh) * 2018-12-14 2023-10-24 中国电子科技集团公司第四十三研究所 一种适用于三路输出开关电源的线性调整电路及调整方法
US11201493B2 (en) 2018-12-31 2021-12-14 Dialog Semiconductor (Uk) Limited Circuit for battery charging and system supply, combining capacitive and inductive charging
KR20200141823A (ko) 2019-06-11 2020-12-21 삼성전자주식회사 파워 스위칭 회로, 이를 포함하는 dc-dc 컨버터 및 전압 변환 방법
US10886851B1 (en) 2019-09-13 2021-01-05 Apple Inc. Voltage regulator with multi-level, multi-phase buck architecture
TWI766314B (zh) * 2020-07-21 2022-06-01 茂達電子股份有限公司 具飛馳電容自動平衡機制的電源轉換器
US11411556B2 (en) * 2020-07-24 2022-08-09 Astec International Limited Duty cycle control for switching power converters
US11658570B2 (en) * 2020-09-01 2023-05-23 Intel Corporation Seamless non-linear voltage regulation control to linear control apparatus and method
US20240030800A1 (en) * 2020-11-18 2024-01-25 The Regents Of The University Of California Charge recycling circuit and method for dc-dc converters
CN112865533B (zh) * 2021-01-20 2024-01-23 西北工业大学 一种三电平降压dc-dc转换器的飞行电容电压平衡电路
US11601065B1 (en) 2021-08-30 2023-03-07 Texas Instruments Incorporated Power converter module
TWI822546B (zh) * 2022-06-01 2023-11-11 立錡科技股份有限公司 切換電容式電壓轉換電路及切換電容轉換器控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296383A1 (en) * 2006-06-27 2007-12-27 Ming Xu Non-Isolated Bus Converters with Voltage Divider Topology
JP2010512140A (ja) * 2007-08-01 2010-04-15 インターシル アメリカズ インク バックコンバータ・容量性分圧器一体型の電圧変換器
US20110133704A1 (en) * 2009-06-10 2011-06-09 Stmicroelectronics S.R.I Method for controlling an interleaving multiphase regulator and corresponding system
JP2013192383A (ja) * 2012-03-14 2013-09-26 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
US20140268967A1 (en) * 2013-03-15 2014-09-18 Hamilton Sundstrand Corporation Electromagnetic interference (emi) reduction in multi-level power converter

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574392A (en) 1995-04-25 1996-11-12 Analog Devices, Inc. Asymmetrical ramp generator system
US7453250B2 (en) 2005-02-10 2008-11-18 Intersil Americas Inc. PWM controller with dual-edge modulation using dual ramps
CN100466434C (zh) * 2005-02-10 2009-03-04 英特赛尔美国股份有限公司 具有利用双斜坡的双边沿调制的脉冲宽度调制控制器
EP1826893A1 (en) * 2006-02-28 2007-08-29 STMicroelectronics S.r.l. Method for controlling a multiphase interleaving converter and corresponding controller, in particular for a sudden connection of a load
US7692938B2 (en) 2006-09-06 2010-04-06 Northern Power Systems, Inc. Multiphase power converters and multiphase power converting methods
US7612603B1 (en) 2007-01-24 2009-11-03 Intersil Americas Inc. Switching frequency control of switched capacitor circuit using output voltage droop
US7696735B2 (en) 2007-03-30 2010-04-13 Intel Corporation Switched capacitor converters
US8217637B2 (en) 2008-01-07 2012-07-10 The Hong Kong University Of Science And Technology Frequency compensation based on dual signal paths for voltage-mode switching regulators
IT1394909B1 (it) 2009-06-10 2012-07-20 St Microelectronics Srl Metodo di commutazione di un convertitore pwm multi-fase
US8212537B2 (en) 2009-07-23 2012-07-03 International Business Machines Corporation Integratable efficient switching down converter
CN101860206B (zh) 2010-05-12 2012-08-22 矽力杰半导体技术(杭州)有限公司 三电平降压型变换器
WO2012074967A1 (en) 2010-11-29 2012-06-07 President And Fellows Of Harvard College Fully integrated 3-level dc/dc converter for nanosecond-scale dynamic voltage scaling with fast shunt regulation
TWI434496B (zh) * 2010-12-08 2014-04-11 Richtek Technology Corp 電壓調節器及其脈寬調變訊號產生方法
JP5518004B2 (ja) 2011-06-29 2014-06-11 三菱電機株式会社 電力変換装置
CN102332818B (zh) 2011-09-13 2013-08-28 天津大学 一种三电平大降压直流变换器及其脉冲宽度调制方法
DE102012005974A1 (de) 2012-03-23 2013-09-26 Tq-Systems Gmbh Elektrische Schaltung und Verfahren zu deren Betrieb
EP2654205B1 (en) 2012-04-16 2016-08-17 Nxp B.V. Class D Amplifiers
JP5626293B2 (ja) 2012-08-29 2014-11-19 株式会社村田製作所 インバータ装置
US9024600B2 (en) * 2012-10-10 2015-05-05 Texas Instruments Incorporated PWM control apparatus for average output current balancing in multi-stage DC-DC converters
US9369043B2 (en) 2012-10-23 2016-06-14 Texas Instruments Deutschland Gmbh Phase current balancing for multiphase converters
CN202940728U (zh) 2012-11-30 2013-05-15 长沙广义变流技术有限公司 一种交错工作的三电平降压电路
US9653986B2 (en) 2013-03-15 2017-05-16 Maxim Integrated Products, Inc. Multi-level step-up converter topologies, control and soft start systems and methods
CN103490794B (zh) 2013-09-09 2015-04-22 熊猫电子集团有限公司 可变天调匹配网络结构电路
CN103746557B (zh) 2013-12-17 2017-06-16 中国船舶重工集团公司第七一九研究所 一种双向多电平升降压变换器及其控制方法
WO2015161138A1 (en) 2014-04-16 2015-10-22 The Regents Of The University Of Colorado, A Body Corporate Modular dc-dc converter
US9906127B2 (en) * 2014-09-26 2018-02-27 Nxp B.V. Fractional output voltage multiplier
US9450491B2 (en) 2014-10-23 2016-09-20 Qualcomm Incorporated Circuits and methods providing three-level signals at a synchronous buck converter
US20160190921A1 (en) 2014-12-24 2016-06-30 Intel Corporation Selectable-mode voltage regulator topology
US9300210B1 (en) 2015-03-02 2016-03-29 Empower Semiconductor Resonant rectified discontinuous switching regulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296383A1 (en) * 2006-06-27 2007-12-27 Ming Xu Non-Isolated Bus Converters with Voltage Divider Topology
JP2010512140A (ja) * 2007-08-01 2010-04-15 インターシル アメリカズ インク バックコンバータ・容量性分圧器一体型の電圧変換器
US20110133704A1 (en) * 2009-06-10 2011-06-09 Stmicroelectronics S.R.I Method for controlling an interleaving multiphase regulator and corresponding system
JP2013192383A (ja) * 2012-03-14 2013-09-26 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
US20140268967A1 (en) * 2013-03-15 2014-09-18 Hamilton Sundstrand Corporation Electromagnetic interference (emi) reduction in multi-level power converter

Also Published As

Publication number Publication date
CN107636947A (zh) 2018-01-26
EP3210292A1 (en) 2017-08-30
US9793804B2 (en) 2017-10-17
US20160118887A1 (en) 2016-04-28
WO2016064527A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP2017531995A (ja) ３レベル降圧コンバータを制御するための回路及び方法
JP6342584B2 (ja) 同期降圧コンバータにおいて３レベル信号を供給する回路及び方法
US11251700B2 (en) Voltage regulation circuit of single inductor and multiple outputs and control method
US11196409B2 (en) Slope compensation for current mode control modulator
US9325233B2 (en) DC to DC converter and PWM controller with adaptive compensation circuit
US8773102B2 (en) Hysteretic CL power converter
TWI385907B (zh) 直流對直流轉換器
US11349390B2 (en) Method and apparatus for control of switch mode power supplies utilizing magnetic and capacitive conversion means
US8587265B2 (en) Control circuit for DC-DC converter, DC-DC converter, and method for controlling DC-DC converter
US8760137B2 (en) DC-DC converter control circuit and DC-DC converter including same
JP6356214B2 (ja) スイッチングレギュレータにおける１００パーセントデューティサイクルのためのシステムおよび方法
US20120091981A1 (en) Switching regulator
TWI771793B (zh) 用於電流型遲滯調製器的電壓控制振盪器及方法
US11601049B2 (en) Multi-phase hybrid converter
US9577519B2 (en) Enhanced peak current mode DC-DC power converter
KR101550529B1 (ko) 2단계 지연 고정 루프를 이용한 동기식 직류-직류 벅 변환기 및 전파 지연 시간 보상 방법
JP2013207895A (ja) 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器
JP2007135275A (ja) スイッチング制御回路及びそれを用いた昇降圧ｄｃ−ｄｃコンバータ
US11682974B2 (en) Multi-phase switching regulator with variable gain phase current balancing using slope-compensated emulated phase current signals

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171130

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190820