JP2001284452A - 半導体素子の自己整合コンタクト構造体の形成方法及びこれによって形成された自己整合コンタクト構造体 - Google Patents
半導体素子の自己整合コンタクト構造体の形成方法及びこれによって形成された自己整合コンタクト構造体Info
- Publication number
- JP2001284452A JP2001284452A JP2001013795A JP2001013795A JP2001284452A JP 2001284452 A JP2001284452 A JP 2001284452A JP 2001013795 A JP2001013795 A JP 2001013795A JP 2001013795 A JP2001013795 A JP 2001013795A JP 2001284452 A JP2001284452 A JP 2001284452A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- pattern
- insulating film
- film
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 自己整合コンタクト構造体の形成方法及びこ
れによって形成された自己整合コンタクト構造体を提供
する。 【解決手段】 半導体基板上に相平行した配線パターン
を形成し、配線パターンの側壁の一部分に上部幅が下部
幅より広いスペーサーを形成する。スペーサーは配線パ
ターンの側壁を覆うエッチング阻止ライナーと、エッチ
ング阻止ライナーの上部側壁を覆う上部スペーサーを含
む。又、スペーサーはエッチング阻止ライナーの下部側
壁を覆う犠牲絶縁膜残余物を含むこともできる。犠牲絶
縁膜残余物の幅は上部スペーサーの幅より狭い。犠牲絶
縁膜残余物と半導体基板の間にはエッチング阻止ライナ
ーの延長部が介在される。
れによって形成された自己整合コンタクト構造体を提供
する。 【解決手段】 半導体基板上に相平行した配線パターン
を形成し、配線パターンの側壁の一部分に上部幅が下部
幅より広いスペーサーを形成する。スペーサーは配線パ
ターンの側壁を覆うエッチング阻止ライナーと、エッチ
ング阻止ライナーの上部側壁を覆う上部スペーサーを含
む。又、スペーサーはエッチング阻止ライナーの下部側
壁を覆う犠牲絶縁膜残余物を含むこともできる。犠牲絶
縁膜残余物の幅は上部スペーサーの幅より狭い。犠牲絶
縁膜残余物と半導体基板の間にはエッチング阻止ライナ
ーの延長部が介在される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法及びこれによって製造された半導体素子に係り、より
詳細には、自己整合コンタクト構造体の形成方法及びこ
れによって製造された自己整合コンタクト構造体に関す
るものである。
法及びこれによって製造された半導体素子に係り、より
詳細には、自己整合コンタクト構造体の形成方法及びこ
れによって製造された自己整合コンタクト構造体に関す
るものである。
【０００２】
【従来の技術】半導体素子の集積度の増加に従って、配
線の幅及び配線の間の隔たりが次第に狭くなる。従っ
て、配線の間の所定領域を貫通するコンタクトホールを
形成するための写真工程（photolithographic proces
s）を実施するうち、整合余裕度の増加のために自己整
合コンタクト技術が提案されたことがある。
線の幅及び配線の間の隔たりが次第に狭くなる。従っ
て、配線の間の所定領域を貫通するコンタクトホールを
形成するための写真工程（photolithographic proces
s）を実施するうち、整合余裕度の増加のために自己整
合コンタクト技術が提案されたことがある。
【０００３】図１はＤＲＡＭ素子のセルアレイ領域の一
部分を示すレイアウトである。
部分を示すレイアウトである。
【０００４】図１を参照すると、半導体基板に複数の活
性領域１が形成される。複数の活性領域１はX軸及びY軸
に沿って反復的に配置される。各活性領域１を横切る複
数のワードラインパターン３が相平行に配置される。一
つの活性領域１は二つのワードラインパターン３と交差
する。各活性領域１の片側には自己整合されたパッドコ
ンタクトホールを限定するためのバー（bar）形態のコ
ンタクトパターン５が配置される。コンタクトパターン
５によって覆われる領域は自己整合されたパッドコンタ
クトホールを形成するためのエッチングマスク即ち、フ
ォトレジスタパターンによって覆われる領域である。
性領域１が形成される。複数の活性領域１はX軸及びY軸
に沿って反復的に配置される。各活性領域１を横切る複
数のワードラインパターン３が相平行に配置される。一
つの活性領域１は二つのワードラインパターン３と交差
する。各活性領域１の片側には自己整合されたパッドコ
ンタクトホールを限定するためのバー（bar）形態のコ
ンタクトパターン５が配置される。コンタクトパターン
５によって覆われる領域は自己整合されたパッドコンタ
クトホールを形成するためのエッチングマスク即ち、フ
ォトレジスタパターンによって覆われる領域である。
【０００５】図２、図３、図４、図５、図７は従来の自
己整合コンタクト構造体の形成方法を説明するための断
面図ある。各図において、参照符号“A”及び“B”で表
示された部分はDRAM素子のメモリセル領域及び周辺回路
領域を示す。図２、図３、図４A、図５、図７のメモリ
セル領域Aは図１のI−Iによる断面図であり、図４Bは図
１のII−IIによる断面図である。周辺回路領域Ｂは説明
の便利のためにNMOSトランジスター領域だけを示す。
己整合コンタクト構造体の形成方法を説明するための断
面図ある。各図において、参照符号“A”及び“B”で表
示された部分はDRAM素子のメモリセル領域及び周辺回路
領域を示す。図２、図３、図４A、図５、図７のメモリ
セル領域Aは図１のI−Iによる断面図であり、図４Bは図
１のII−IIによる断面図である。周辺回路領域Ｂは説明
の便利のためにNMOSトランジスター領域だけを示す。
【０００６】図２を参照すると、半導体基板１１の所定
領域に活性領域を限定する素子分離膜１３を形成する。
素子分離膜１３が形成された結果物の全面に、ゲート酸
化膜１５、導電膜、キャッピング絶縁膜、ハードマスク
膜を順次に形成する。キャッピング絶縁膜及びハードマ
スク膜は各各シリコン窒化膜及びシリコン酸化膜で形成
する。ハードマスク膜、キャッピング絶縁膜及び導電膜
を連続的にパターニングして、メモリセル領域Aの活性
領域及び素子分離膜１３の上部を横切る複数のワードラ
インパターン２３aを形成すると同時に、周辺回路領域B
の活性領域を横切るゲートパターン２３bを形成する。
これによって、各各のワードラインパターン２３aは順
次に積層されたワードライン１７a 、キャッピング絶縁
膜パターン１９及びハードマスクパターン２１で構成さ
れる。これと同様に、各各のゲートパターン２３bは順
次に積層されたゲート電極１７b 、キャッピング絶縁膜
パターン１９及びハードマスクパターン２１で構成され
る。
領域に活性領域を限定する素子分離膜１３を形成する。
素子分離膜１３が形成された結果物の全面に、ゲート酸
化膜１５、導電膜、キャッピング絶縁膜、ハードマスク
膜を順次に形成する。キャッピング絶縁膜及びハードマ
スク膜は各各シリコン窒化膜及びシリコン酸化膜で形成
する。ハードマスク膜、キャッピング絶縁膜及び導電膜
を連続的にパターニングして、メモリセル領域Aの活性
領域及び素子分離膜１３の上部を横切る複数のワードラ
インパターン２３aを形成すると同時に、周辺回路領域B
の活性領域を横切るゲートパターン２３bを形成する。
これによって、各各のワードラインパターン２３aは順
次に積層されたワードライン１７a 、キャッピング絶縁
膜パターン１９及びハードマスクパターン２１で構成さ
れる。これと同様に、各各のゲートパターン２３bは順
次に積層されたゲート電極１７b 、キャッピング絶縁膜
パターン１９及びハードマスクパターン２１で構成され
る。
【０００７】ワードラインパターン２３a、ゲートパタ
ー２３b及び素子分離膜１３をイオン注入マスクとして
使用して、活性領域にN型不純物を注入して、低濃度不
純物領域２４、２４a、２４bを形成する。これによっ
て、メモリセル領域A内の一つの活性領域に三つの低濃
度不純物領域２４a、２４bが形成される。活性領域の中
心部に形成された不純物領域２４bは共通ドレイン領域
に該当し、共通ドレイン領域２４bの両側に形成された
低濃度不純物領域２４aはソース領域に該当する。
ー２３b及び素子分離膜１３をイオン注入マスクとして
使用して、活性領域にN型不純物を注入して、低濃度不
純物領域２４、２４a、２４bを形成する。これによっ
て、メモリセル領域A内の一つの活性領域に三つの低濃
度不純物領域２４a、２４bが形成される。活性領域の中
心部に形成された不純物領域２４bは共通ドレイン領域
に該当し、共通ドレイン領域２４bの両側に形成された
低濃度不純物領域２４aはソース領域に該当する。
【０００８】図３を参照すると、低濃度不純物領域２
４、２４a、２４bが形成された結果物の全面にシリコン
窒化膜を形成した後、シリコン窒化膜を異方性エッチン
グして、ワードラインパターン２３a及びゲートパター
ン２３bの側壁上にスペーサー２５を形成する。ゲート
パターン２３b、スペーサー２５及び素子分離膜１３を
イオン注入マスクとして使用して、周辺回路領域Ｂに選
択的にＮ型不純物を１×１０15乃至５×１０15ion atom
s/cm2の高注入量(Dose)で注入して、ゲートパターン２
４bの両側にLDD型ソース/ドレイン領域２６を形成す
る。
４、２４a、２４bが形成された結果物の全面にシリコン
窒化膜を形成した後、シリコン窒化膜を異方性エッチン
グして、ワードラインパターン２３a及びゲートパター
ン２３bの側壁上にスペーサー２５を形成する。ゲート
パターン２３b、スペーサー２５及び素子分離膜１３を
イオン注入マスクとして使用して、周辺回路領域Ｂに選
択的にＮ型不純物を１×１０15乃至５×１０15ion atom
s/cm2の高注入量(Dose)で注入して、ゲートパターン２
４bの両側にLDD型ソース/ドレイン領域２６を形成す
る。
【０００９】LDD型ソース/ドレイン領域２６が形成され
た結果物の全面にエッチング阻止膜２７を形成する。エ
ッチング阻止膜２７は後続工程で形成された層間絶縁膜
に対してエッチング選択比を有する絶縁体膜、例えばシ
リコン窒化膜で形成する。エッチング阻止膜２７が形成
された結果物の全面に、ワードラインパターン２３aの
間のギャップ領域を完全に詰める層間絶縁膜２９を形成
する。層間絶縁膜２９は８００℃以下の低温で形成する
ことが望ましい。これは高集積半導体素子に適当な単チ
ャンネルMOSトランジスターの特性が低下される現象を
防止するためである。言い換えれば、層間絶縁膜２９を
８５０℃乃至９５０℃の高温でリプローされるＢＰＳＧ
膜等で形成する場合には、メモリセル領域A内の低濃度
不純物領域２４a、２４b及び周辺回路領域Ｂ内のソース
/ドレイン領域２６が再拡散されて、トランジスターの
チャンネル長さを減少させるためである。従って、層間
絶縁膜２９は８００℃以下の低温でギャップ領域をボイ
ド（void）なしに、完全に詰め得る物質膜、例えば高密
度プラズマ酸化膜（HDP oxide）で形成することが望ま
しい。
た結果物の全面にエッチング阻止膜２７を形成する。エ
ッチング阻止膜２７は後続工程で形成された層間絶縁膜
に対してエッチング選択比を有する絶縁体膜、例えばシ
リコン窒化膜で形成する。エッチング阻止膜２７が形成
された結果物の全面に、ワードラインパターン２３aの
間のギャップ領域を完全に詰める層間絶縁膜２９を形成
する。層間絶縁膜２９は８００℃以下の低温で形成する
ことが望ましい。これは高集積半導体素子に適当な単チ
ャンネルMOSトランジスターの特性が低下される現象を
防止するためである。言い換えれば、層間絶縁膜２９を
８５０℃乃至９５０℃の高温でリプローされるＢＰＳＧ
膜等で形成する場合には、メモリセル領域A内の低濃度
不純物領域２４a、２４b及び周辺回路領域Ｂ内のソース
/ドレイン領域２６が再拡散されて、トランジスターの
チャンネル長さを減少させるためである。従って、層間
絶縁膜２９は８００℃以下の低温でギャップ領域をボイ
ド（void）なしに、完全に詰め得る物質膜、例えば高密
度プラズマ酸化膜（HDP oxide）で形成することが望ま
しい。
【００１０】しかし、層間絶縁膜２９を高密度プラズマ
酸化膜で形成する場合に、ワードラインパターン２３a
の間のギャップ領域を完全に詰めるためには高密度プラ
ズマ装備の電力を増加させなければならない。この際、
エッチング阻止膜２７が薄い厚み、例えば２００Å以下
の薄い厚みを有すると、高密度プラズマ工程で使用され
る反応ガス（reacting gas）が エッチング阻止膜２７
及び半導体基板１１の間の界面に浸透して、エッチング
阻止膜２７が浮く現象が発生する。従って、エッチング
阻止膜２７は少なくとも２００Åより厚い厚みに形成し
なければならない。しかし、エッチング阻止膜２７の厚
みが増加すれば、後続工程で形成される自己整合コンタ
クトホールの下部幅は減少する。従って、エッチング阻
止膜２７の厚みを最適化させにくい。
酸化膜で形成する場合に、ワードラインパターン２３a
の間のギャップ領域を完全に詰めるためには高密度プラ
ズマ装備の電力を増加させなければならない。この際、
エッチング阻止膜２７が薄い厚み、例えば２００Å以下
の薄い厚みを有すると、高密度プラズマ工程で使用され
る反応ガス（reacting gas）が エッチング阻止膜２７
及び半導体基板１１の間の界面に浸透して、エッチング
阻止膜２７が浮く現象が発生する。従って、エッチング
阻止膜２７は少なくとも２００Åより厚い厚みに形成し
なければならない。しかし、エッチング阻止膜２７の厚
みが増加すれば、後続工程で形成される自己整合コンタ
クトホールの下部幅は減少する。従って、エッチング阻
止膜２７の厚みを最適化させにくい。
【００１１】又、層間絶縁膜２９を高密度プラズマ酸化
膜で形成し、高密度プラズマ酸化膜を平坦化させても、
図３に示されたように、メモリセル領域A及び周辺回路
領域Bの間にS1(global step difference)が発生する。
より詳しくは、メモリセル領域Aの層間絶縁膜２９の表
面が周辺回路領域Bの層間絶縁膜２９より低い。これは
高密度プラズマ酸化膜を形成するメカニズムに起因す
る。即ち、高密度プラズマ工程は交替に、反復的に実施
されるスパッタリングエッチング工程及び蒸着工程によ
って実施される。この際、スパッタリングエッチング工
程は平らな領域よりはむしろ突出部のコーナー部分をエ
ッチングする特性が優秀である。従って、高密度プラズ
マで層間絶縁膜２９を形成する場合に、高パターン密度
のメモリセル領域A上に相対的に薄い厚みの層間絶縁膜
が形成される。
膜で形成し、高密度プラズマ酸化膜を平坦化させても、
図３に示されたように、メモリセル領域A及び周辺回路
領域Bの間にS1(global step difference)が発生する。
より詳しくは、メモリセル領域Aの層間絶縁膜２９の表
面が周辺回路領域Bの層間絶縁膜２９より低い。これは
高密度プラズマ酸化膜を形成するメカニズムに起因す
る。即ち、高密度プラズマ工程は交替に、反復的に実施
されるスパッタリングエッチング工程及び蒸着工程によ
って実施される。この際、スパッタリングエッチング工
程は平らな領域よりはむしろ突出部のコーナー部分をエ
ッチングする特性が優秀である。従って、高密度プラズ
マで層間絶縁膜２９を形成する場合に、高パターン密度
のメモリセル領域A上に相対的に薄い厚みの層間絶縁膜
が形成される。
【００１２】図４を参照すると、図１のコンタクトパタ
ーン５が描かれたフォトマスクを使用して、メモリセル
領域A内の層間絶縁膜２９の所定領域を異方性エッチン
グする。続けて、エッチング阻止膜２７をエッチングし
て、メモリセル領域Aのソース領域２４a及び共通ドレイ
ン領域２４bを露出させる自己整合パッドコンタクトホ
ールH1、H2を形成する。この際、図３の前述のように、
自己整合パッドコンタクトホールH1、H2の下部側壁上に
エッチング阻止膜残余物（etch stop layer residues ;
２７a）が残ることができる。エッチング阻止膜２７の
厚みが増加するほど、エッチング阻止膜残余物 ２７aの
幅は増加する。従って、エッチング阻止膜２７の厚みを
増加させれば自己整合されたパッドコンタクトホールH
1、H2によって露出されるソース領域２４a及び共通ドレ
イン領域２４bの面積は減少する。結果的に、ワードラ
インパターン２３aと活性領域の間のアライメントマー
ジン(alignment margin)が減少する結果を招来する。
ーン５が描かれたフォトマスクを使用して、メモリセル
領域A内の層間絶縁膜２９の所定領域を異方性エッチン
グする。続けて、エッチング阻止膜２７をエッチングし
て、メモリセル領域Aのソース領域２４a及び共通ドレイ
ン領域２４bを露出させる自己整合パッドコンタクトホ
ールH1、H2を形成する。この際、図３の前述のように、
自己整合パッドコンタクトホールH1、H2の下部側壁上に
エッチング阻止膜残余物（etch stop layer residues ;
２７a）が残ることができる。エッチング阻止膜２７の
厚みが増加するほど、エッチング阻止膜残余物 ２７aの
幅は増加する。従って、エッチング阻止膜２７の厚みを
増加させれば自己整合されたパッドコンタクトホールH
1、H2によって露出されるソース領域２４a及び共通ドレ
イン領域２４bの面積は減少する。結果的に、ワードラ
インパターン２３aと活性領域の間のアライメントマー
ジン(alignment margin)が減少する結果を招来する。
【００１３】一方、図１のコンタクトパターン５が描か
れたフォトマスクを使用して、自己整合パッドコンタク
トホールH1、H2を限定するための写真工程を実施するう
ち、図１のX軸に沿って誤整合が発生する場合に、図４
Ｂに示されたように、ソース領域２４aと隣接した素子
分離膜１３が自己整合パッドコンタクトホールH1によっ
て露出させることができる。この際、自己整合されたパ
ッドコンタクトホールH1、H2によって露出されるソース
領域２４a及び共通ドレイン領域２４bの面積を増加させ
るために層間絶縁膜２９を等方性エッチングすれば、露
出された素子分離膜１３の縁側部分Ｒが凹んで、ソース
領域２４aの側壁が露出される。従って、後続工程で自
己整合されたパッドコンタクトホールH1を詰める導電性
パッドと半導体基板１１の間に流れる接合漏洩電流が増
加する。
れたフォトマスクを使用して、自己整合パッドコンタク
トホールH1、H2を限定するための写真工程を実施するう
ち、図１のX軸に沿って誤整合が発生する場合に、図４
Ｂに示されたように、ソース領域２４aと隣接した素子
分離膜１３が自己整合パッドコンタクトホールH1によっ
て露出させることができる。この際、自己整合されたパ
ッドコンタクトホールH1、H2によって露出されるソース
領域２４a及び共通ドレイン領域２４bの面積を増加させ
るために層間絶縁膜２９を等方性エッチングすれば、露
出された素子分離膜１３の縁側部分Ｒが凹んで、ソース
領域２４aの側壁が露出される。従って、後続工程で自
己整合されたパッドコンタクトホールH1を詰める導電性
パッドと半導体基板１１の間に流れる接合漏洩電流が増
加する。
【００１４】図５を参照すると、自己整合されたパッド
コンタクトホールH1、H2が形成された結果物の全面に導
電膜３１、例えばポリシリコン膜を形成する。この際、
導電膜３１の上部表面もやはりメモリセル領域A及び周
辺回路Ｂの間に段差Ｓ１を示す。
コンタクトホールH1、H2が形成された結果物の全面に導
電膜３１、例えばポリシリコン膜を形成する。この際、
導電膜３１の上部表面もやはりメモリセル領域A及び周
辺回路Ｂの間に段差Ｓ１を示す。
【００１５】図６を参照すると、メモリセル領域Aのワ
ードラインパターン２３aの上部面が露出される時ま
で、導電膜３１及び層間絶縁膜２９を化学機械的研磨工
程を使用して全面エッチングする。この際、図６に示さ
れたように、周辺回路領域Ｂと隣接したワードラインパ
ターン２３aの上部面が露出される前にメモリセル領域A
の中心部に近いワードラインパターン２３aの上部面が
先に露出される。これは、図３に示された層間絶縁膜２
９のＳI及び化学機械的研磨工程のDishing現象に起因す
るためである。従って、メモリセル領域Aの縁側部分の
ワードラインパターン２３aの上部面を完全に露出させ
て、自己整合されたパッドコンタクトホールH1、H2内に
電気的に隔離された導電性パッド３１a、３１bを形成す
る場合に、メモリセル領域Aの中心部のワードライン１
７aが図７に示されたように露出されることができる。
ードラインパターン２３aの上部面が露出される時ま
で、導電膜３１及び層間絶縁膜２９を化学機械的研磨工
程を使用して全面エッチングする。この際、図６に示さ
れたように、周辺回路領域Ｂと隣接したワードラインパ
ターン２３aの上部面が露出される前にメモリセル領域A
の中心部に近いワードラインパターン２３aの上部面が
先に露出される。これは、図３に示された層間絶縁膜２
９のＳI及び化学機械的研磨工程のDishing現象に起因す
るためである。従って、メモリセル領域Aの縁側部分の
ワードラインパターン２３aの上部面を完全に露出させ
て、自己整合されたパッドコンタクトホールH1、H2内に
電気的に隔離された導電性パッド３１a、３１bを形成す
る場合に、メモリセル領域Aの中心部のワードライン１
７aが図７に示されたように露出されることができる。
【００１６】図７を参照すると、導電性パッド３１a、
３１bが形成された結果物の全面に上部層間絶縁膜３３
を形成する。上部層間絶縁膜３３をパターニングしてソ
ースして、ソース領域２４aと接触する導電性パッド３
１aを露出させる貯蔵（storage）ノードコンタクトホー
ル３５を形成する。この際、貯蔵ノードコンタクトホー
ル３５が誤整合された場合に、図７に示されたようにワ
ードライン１７aが露出される。
３１bが形成された結果物の全面に上部層間絶縁膜３３
を形成する。上部層間絶縁膜３３をパターニングしてソ
ースして、ソース領域２４aと接触する導電性パッド３
１aを露出させる貯蔵（storage）ノードコンタクトホー
ル３５を形成する。この際、貯蔵ノードコンタクトホー
ル３５が誤整合された場合に、図７に示されたようにワ
ードライン１７aが露出される。
【００１７】前述のような従来の技術によると、MOSト
ランジスターの単チャンネル現象を改善しにくいし、エ
ッチング阻止膜の厚みを最適化させにくい。又、自己整
合されたパッドコンタクトホールによって露出される半
導体基板の面積を極大化させにくい。従って、パッドコ
ンタクト抵抗を減少させにくい。又、活性領域とワード
ラインパターンの間の誤整合余裕度を増加させにくい
し、導電性パッド及び貯蔵ノードコンタクトホールの間
の誤整合余裕度もやはり増加させにくい。
ランジスターの単チャンネル現象を改善しにくいし、エ
ッチング阻止膜の厚みを最適化させにくい。又、自己整
合されたパッドコンタクトホールによって露出される半
導体基板の面積を極大化させにくい。従って、パッドコ
ンタクト抵抗を減少させにくい。又、活性領域とワード
ラインパターンの間の誤整合余裕度を増加させにくい
し、導電性パッド及び貯蔵ノードコンタクトホールの間
の誤整合余裕度もやはり増加させにくい。
【００１８】
【発明が解決しようとする課題】本発明の目的は、MOS
トランジスターの単チャンネル現象の改善に適当な低温
工程を具現させ得る自己整合コンタクト構造体の形成方
法を提供することにある。
トランジスターの単チャンネル現象の改善に適当な低温
工程を具現させ得る自己整合コンタクト構造体の形成方
法を提供することにある。
【００１９】本発明の他の目的は、自己整合コンタクト
抵抗を減少させ得る自己整合コンタクト構造体の形成方
法を提供することにある。
抵抗を減少させ得る自己整合コンタクト構造体の形成方
法を提供することにある。
【００２０】本発明のさらに他の目的は、整合余裕度を
増加させ得る自己整合コンタクト構造体の形成方法を提
供することにある。
増加させ得る自己整合コンタクト構造体の形成方法を提
供することにある。
【００２１】本発明のさらに他の目的は、信頼性を有す
る自己整合コンタクト構造体を提供することにある。
る自己整合コンタクト構造体を提供することにある。
【００２２】
【課題を解決するための手段】本発明の目的と特徴は、
半導体素子の自己整合コンタクト構造体の形成方法及び
これによって製造された自己整合コンタクト構造体によ
って提供され得る。このような方法及び構造体は、相平
行した複数の配線パターンの側壁上にアンダーカット領
域を有するスペーサーを形成して、自己整合コンタクト
抵抗及び誤整合余裕度を改善させる。又、このような方
法及び構造体は、低温で形成することが可能な絶縁体膜
を使用してMOSトランジスターの単チャンネル現象を改
善させる。
半導体素子の自己整合コンタクト構造体の形成方法及び
これによって製造された自己整合コンタクト構造体によ
って提供され得る。このような方法及び構造体は、相平
行した複数の配線パターンの側壁上にアンダーカット領
域を有するスペーサーを形成して、自己整合コンタクト
抵抗及び誤整合余裕度を改善させる。又、このような方
法及び構造体は、低温で形成することが可能な絶縁体膜
を使用してMOSトランジスターの単チャンネル現象を改
善させる。
【００２３】本発明の一態様（one aspect）によると、
このような方法は半導体基板上に相平行した複数の配線
パターンを形成する段階と、複数の配線パターンの上部
面及び側壁は勿論半導体基板の表面を覆うエッチング阻
止膜を形成する段階と、複数の配線パターンの間の下部
ギャップ領域を詰める犠牲絶縁膜パターンを形成する段
階とを含む。次に、配線パターンの上部側壁及び犠牲絶
縁膜パターンの縁側領域を覆う上部スペーサーを形成す
る。上部スペーサーが形成された結果物の全面に上部ス
ペーサーの間の上部ギャップ領域を詰める層間絶縁膜を
形成する。上部スペーサー及びエッチング阻止膜をエッ
チングマスクとして使用して層間絶縁膜及び犠牲絶縁膜
パターンを連続的に異方性エッチングして、複数の配線
パターンの間の所定領域を貫通するホールを形成する。
ホールによって露出された犠牲絶縁膜パターン及び層間
絶縁膜を等方性エッチングして、ホールを拡張させる。
この際、上部スペーサーの下に上部スペーサーより狭い
幅を有する犠牲絶縁膜の残余物が残ることもできる。続
けて、拡張されたホールの底に露出されたエッチング阻
止膜を除去して、配線パターンの間の半導体基板の所定
領域を露出させる自己整合コンタクトホールを形成す
る。
このような方法は半導体基板上に相平行した複数の配線
パターンを形成する段階と、複数の配線パターンの上部
面及び側壁は勿論半導体基板の表面を覆うエッチング阻
止膜を形成する段階と、複数の配線パターンの間の下部
ギャップ領域を詰める犠牲絶縁膜パターンを形成する段
階とを含む。次に、配線パターンの上部側壁及び犠牲絶
縁膜パターンの縁側領域を覆う上部スペーサーを形成す
る。上部スペーサーが形成された結果物の全面に上部ス
ペーサーの間の上部ギャップ領域を詰める層間絶縁膜を
形成する。上部スペーサー及びエッチング阻止膜をエッ
チングマスクとして使用して層間絶縁膜及び犠牲絶縁膜
パターンを連続的に異方性エッチングして、複数の配線
パターンの間の所定領域を貫通するホールを形成する。
ホールによって露出された犠牲絶縁膜パターン及び層間
絶縁膜を等方性エッチングして、ホールを拡張させる。
この際、上部スペーサーの下に上部スペーサーより狭い
幅を有する犠牲絶縁膜の残余物が残ることもできる。続
けて、拡張されたホールの底に露出されたエッチング阻
止膜を除去して、配線パターンの間の半導体基板の所定
領域を露出させる自己整合コンタクトホールを形成す
る。
【００２４】本発明の実施形態によると、メモリセル領
域及び周辺回路領域を有する半導体記憶素子の自己整合
コンタクト構造体の形成方法は、半導体基板の所定領域
に活性領域を限定する素子分離膜を形成する段階と、メ
モリセル領域の活性領域を横切る複数のワードラインパ
ターン及び周辺回路領域の活性領域を横切るゲートパタ
ーンを形成する段階を含む。続けて、ワードラインパタ
ーンの表面、ゲートパターンの表面及び半導体基板の表
面を覆うエッチング阻止膜を形成する。ワードラインパ
ターンの間の下部ギャップ領域を詰める第１犠牲絶縁膜
パターン及びゲートパターンの周辺領域を覆う第２犠牲
絶縁膜パターンを形成する。ワードラインパターンの上
部側壁及びゲートパターンの側壁上に各各第１上部スペ
ーサー及び第２上部スペーサーを形成する。
域及び周辺回路領域を有する半導体記憶素子の自己整合
コンタクト構造体の形成方法は、半導体基板の所定領域
に活性領域を限定する素子分離膜を形成する段階と、メ
モリセル領域の活性領域を横切る複数のワードラインパ
ターン及び周辺回路領域の活性領域を横切るゲートパタ
ーンを形成する段階を含む。続けて、ワードラインパタ
ーンの表面、ゲートパターンの表面及び半導体基板の表
面を覆うエッチング阻止膜を形成する。ワードラインパ
ターンの間の下部ギャップ領域を詰める第１犠牲絶縁膜
パターン及びゲートパターンの周辺領域を覆う第２犠牲
絶縁膜パターンを形成する。ワードラインパターンの上
部側壁及びゲートパターンの側壁上に各各第１上部スペ
ーサー及び第２上部スペーサーを形成する。
【００２５】続けて、第２上部スペーサーをエッチング
マスクとして使用して、周辺回路領域内の第２犠牲絶縁
膜パターン及びエッチング阻止膜を連続的に異方性エッ
チングして、ゲートパターンの側壁上にスペーサーを形
成する。スペーサーが形成された結果物の全面に層間絶
縁膜を形成する。第１上部スペーサーをエッチングマス
クとして使用してメモリセル領域内の層間絶縁膜及び第
１犠牲絶縁膜パターンを連続的に異方性エッチングし
て、ワードラインパターンの間の所定領域を貫通するホ
ールを形成する。ホールによって露出された第１犠牲絶
縁膜パターン及び層間絶縁膜を等方性エッチングして、
ホールを拡張させる。第１犠牲絶縁膜パターン及び層間
絶縁膜は８００℃以下の低温で形成することが可能であ
り、ギャップ領域を詰める特性の優秀な絶縁体膜、例え
ば高密度プラズマ酸化膜で形成することが望ましい。ホ
ールの底に露出されたエッチング阻止膜を除去して、ワ
ードラインパターンの間の半導体基板の所定領域を露出
させる自己整合コンタクトホールを形成する。
マスクとして使用して、周辺回路領域内の第２犠牲絶縁
膜パターン及びエッチング阻止膜を連続的に異方性エッ
チングして、ゲートパターンの側壁上にスペーサーを形
成する。スペーサーが形成された結果物の全面に層間絶
縁膜を形成する。第１上部スペーサーをエッチングマス
クとして使用してメモリセル領域内の層間絶縁膜及び第
１犠牲絶縁膜パターンを連続的に異方性エッチングし
て、ワードラインパターンの間の所定領域を貫通するホ
ールを形成する。ホールによって露出された第１犠牲絶
縁膜パターン及び層間絶縁膜を等方性エッチングして、
ホールを拡張させる。第１犠牲絶縁膜パターン及び層間
絶縁膜は８００℃以下の低温で形成することが可能であ
り、ギャップ領域を詰める特性の優秀な絶縁体膜、例え
ば高密度プラズマ酸化膜で形成することが望ましい。ホ
ールの底に露出されたエッチング阻止膜を除去して、ワ
ードラインパターンの間の半導体基板の所定領域を露出
させる自己整合コンタクトホールを形成する。
【００２６】本発明の他の態様（another aspect）によ
ると、自己整合コンタクト構造体は、半導体基板上に形
成された複数の絶縁された配線パターンと、配線パター
ンの間の所定領域を貫通し、半導体基板と電気的に接続
された導電性パッドと、導電性パッド及びこの両側の配
線パターンの間に介在されたスペーサーとを含む。スペ
ーサーの下部幅は上部幅より狭い。
ると、自己整合コンタクト構造体は、半導体基板上に形
成された複数の絶縁された配線パターンと、配線パター
ンの間の所定領域を貫通し、半導体基板と電気的に接続
された導電性パッドと、導電性パッド及びこの両側の配
線パターンの間に介在されたスペーサーとを含む。スペ
ーサーの下部幅は上部幅より狭い。
【００２７】
【発明の実施の形態】以下、本発明の望ましい実施形態
を添付した図面を参照して詳細に説明する。しかし、本
発明はここで説明される実施形態だけに限定されない
で、他の形態で具体化されることもできる。むしろ、こ
こで紹介される実施形態は、本発明の内容が徹底で、完
全になるように、そして、当業者に本発明が十分に伝達
されるようにするために提供されるものである。図面に
おいて、層及び領域の厚みは明確性のために誇張された
ものである。又、層が他の層又は基板上にあるといわれ
る場合に、それは他の層又は基板上に直接に形成される
こともできり、又は、それらの間の第３の層に介在され
ることもできる。明細書の全体において、同一な参照番
号は同一な構成要素を示す。
を添付した図面を参照して詳細に説明する。しかし、本
発明はここで説明される実施形態だけに限定されない
で、他の形態で具体化されることもできる。むしろ、こ
こで紹介される実施形態は、本発明の内容が徹底で、完
全になるように、そして、当業者に本発明が十分に伝達
されるようにするために提供されるものである。図面に
おいて、層及び領域の厚みは明確性のために誇張された
ものである。又、層が他の層又は基板上にあるといわれ
る場合に、それは他の層又は基板上に直接に形成される
こともできり、又は、それらの間の第３の層に介在され
ることもできる。明細書の全体において、同一な参照番
号は同一な構成要素を示す。
【００２８】まず、図８乃至図１３、図１４A、図１５
Ａ、図１６Ａ、図１７A、図１４B、図１５Ｂ、図１６
Ｂ、図１７Bを参照して、本発明による自己整合コンタ
クト構造体の形成方法を説明する。各各の図において、
参照符号“A”及び“B”で表示した部分は各各DRAMセル
領域及び周辺回路領域を示す。又、図８乃至図１３と図
１４A、図１５Ａ、図１６Ａ、図１７Aのメモリセル領域
Aは、図１のI−Iによる断面図であり、図１４B、図１５
Ｂ、図１６Ｂ、図１７Bは、図１のII−IIによる断面図
である。周辺回路領域Ｂは説明の便利のためにNMOSトラ
ンジスター領域だけを示す。
Ａ、図１６Ａ、図１７A、図１４B、図１５Ｂ、図１６
Ｂ、図１７Bを参照して、本発明による自己整合コンタ
クト構造体の形成方法を説明する。各各の図において、
参照符号“A”及び“B”で表示した部分は各各DRAMセル
領域及び周辺回路領域を示す。又、図８乃至図１３と図
１４A、図１５Ａ、図１６Ａ、図１７Aのメモリセル領域
Aは、図１のI−Iによる断面図であり、図１４B、図１５
Ｂ、図１６Ｂ、図１７Bは、図１のII−IIによる断面図
である。周辺回路領域Ｂは説明の便利のためにNMOSトラ
ンジスター領域だけを示す。
【００２９】図８を参照すると、Ｐ型シリコン基板のよ
うな半導体基板５１の所定領域に活性領域を限定する素
子分離膜５３を形成する。素子分離膜５３は図１の活性
領域パターン１が描かれたフォトマスクを使用して形成
する。又、素子分離膜５３は普通の素子分離技術、例え
ばLOCOS技術又はトレンチ素子分離技術を使用して形成
する。素子分離膜５３が形成された結果物の全面にゲー
ト絶縁膜５５を形成する。ゲート絶縁膜５５は普通の熱
酸化工程を使用して形成し得る。ゲート絶縁膜５５が形
成された結果物の全面に導電膜５７及び保護膜を順次に
形成する。保護膜はキャッピング絶縁膜及びハードマス
ク膜を順次に積層させて形成することが望ましい。他の
方法として、保護膜はキャッピング絶縁膜だけで形成す
ることもできる。導電膜５７はポリシリコン膜又は金属
ポリサイド膜で形成する。又、キャッピング絶縁膜は層
間絶縁膜として広く使用されるシリコン酸化膜に対して
エッチング選択比を有する絶縁体膜、例えばシリコン窒
化膜で形成することが望ましいし、ハードマスク膜はキ
ャッピング絶縁膜に対してエッチング選択比を有する絶
縁体膜、例えばシリコン酸化膜で形成することが望まし
い。
うな半導体基板５１の所定領域に活性領域を限定する素
子分離膜５３を形成する。素子分離膜５３は図１の活性
領域パターン１が描かれたフォトマスクを使用して形成
する。又、素子分離膜５３は普通の素子分離技術、例え
ばLOCOS技術又はトレンチ素子分離技術を使用して形成
する。素子分離膜５３が形成された結果物の全面にゲー
ト絶縁膜５５を形成する。ゲート絶縁膜５５は普通の熱
酸化工程を使用して形成し得る。ゲート絶縁膜５５が形
成された結果物の全面に導電膜５７及び保護膜を順次に
形成する。保護膜はキャッピング絶縁膜及びハードマス
ク膜を順次に積層させて形成することが望ましい。他の
方法として、保護膜はキャッピング絶縁膜だけで形成す
ることもできる。導電膜５７はポリシリコン膜又は金属
ポリサイド膜で形成する。又、キャッピング絶縁膜は層
間絶縁膜として広く使用されるシリコン酸化膜に対して
エッチング選択比を有する絶縁体膜、例えばシリコン窒
化膜で形成することが望ましいし、ハードマスク膜はキ
ャッピング絶縁膜に対してエッチング選択比を有する絶
縁体膜、例えばシリコン酸化膜で形成することが望まし
い。
【００３０】保護膜上に図１のワードラインパターン３
が描かれたフォトマスクを使用して、第１フォトレジス
タパターン６３を形成する。第１フォトレジスタパター
ン６３は周辺回路領域Ｂの所定領域を覆うフォトレジス
タパターンを含む。第１フォトレジスタパターン６３を
エッチングマスクとして使用して、保護膜をエッチング
する。これによって、導電膜５７の所定領域上に保護膜
パターンが形成される。保護膜パターンは順次に積層さ
れたキャッピング絶縁膜パターン５９a、５９b及びハー
ドマスクパターン６１a、６１bを含む。メモリセル領域
A内の保護膜パターンは相平行に形成される。
が描かれたフォトマスクを使用して、第１フォトレジス
タパターン６３を形成する。第１フォトレジスタパター
ン６３は周辺回路領域Ｂの所定領域を覆うフォトレジス
タパターンを含む。第１フォトレジスタパターン６３を
エッチングマスクとして使用して、保護膜をエッチング
する。これによって、導電膜５７の所定領域上に保護膜
パターンが形成される。保護膜パターンは順次に積層さ
れたキャッピング絶縁膜パターン５９a、５９b及びハー
ドマスクパターン６１a、６１bを含む。メモリセル領域
A内の保護膜パターンは相平行に形成される。
【００３１】図９を参照すると、第１フォトレジスタパ
ターン６３を除去した後、ハードマスクパターン６１
a、６１bをエッチングマスクとして使用して、導電膜５
７をエッチングする。その結果、メモリセル領域Aの活
性領域を横切る平行したワードライン５９aが形成さ
れ、周辺回路領域Ｂの活性領域を横切るゲート電極５９
bが形成される。この際、ワードライン５９aの間の半導
体基板及びゲート電極５９bの周辺の半導体基板上にゲ
ート絶縁膜の一部が残存することもできる。メモリセル
領域A内に順次に積層されたワードライン５７aと、キャ
ッピング絶縁膜パターン５９a及びハードマスクパター
ン６１aはワードラインパターン６２aを構成する。これ
と同様に、周辺回路領域Ｂ内に順次に積層されたゲート
電極５７bと、キャッピング絶縁膜パターン５９b 及び
ハードマスクパターン６１b はゲートパターン６２bを
構成する。
ターン６３を除去した後、ハードマスクパターン６１
a、６１bをエッチングマスクとして使用して、導電膜５
７をエッチングする。その結果、メモリセル領域Aの活
性領域を横切る平行したワードライン５９aが形成さ
れ、周辺回路領域Ｂの活性領域を横切るゲート電極５９
bが形成される。この際、ワードライン５９aの間の半導
体基板及びゲート電極５９bの周辺の半導体基板上にゲ
ート絶縁膜の一部が残存することもできる。メモリセル
領域A内に順次に積層されたワードライン５７aと、キャ
ッピング絶縁膜パターン５９a及びハードマスクパター
ン６１aはワードラインパターン６２aを構成する。これ
と同様に、周辺回路領域Ｂ内に順次に積層されたゲート
電極５７bと、キャッピング絶縁膜パターン５９b 及び
ハードマスクパターン６１b はゲートパターン６２bを
構成する。
【００３２】ワードラインパターン６２a及びゲートパ
ターン６２bをイオン注入マスクとして使用して、活性
領域内にリン（phosphor）のようなＮ型不純物イオンを
１×１０12乃至５×１０14ion atoms/cm2の低注入量(Do
se)で注入して、低濃度不純物領域６５、６５a、６５b
を形成する。その結果、メモリセル領域A内の活性領域
には、図９に示されたように三つの低濃度不純物領域６
５a、６５bが形成される。活性領域の中心部に形成され
た低濃度不純物領域６５bは一つのペアのセルトランジ
スターの共通ドレイン領域に該当し、共通ドレイン領域
の両側に形成された低濃度不純物領域６５aは一つのペ
アのセルトランジスターのソース領域に該当する。
ターン６２bをイオン注入マスクとして使用して、活性
領域内にリン（phosphor）のようなＮ型不純物イオンを
１×１０12乃至５×１０14ion atoms/cm2の低注入量(Do
se)で注入して、低濃度不純物領域６５、６５a、６５b
を形成する。その結果、メモリセル領域A内の活性領域
には、図９に示されたように三つの低濃度不純物領域６
５a、６５bが形成される。活性領域の中心部に形成され
た低濃度不純物領域６５bは一つのペアのセルトランジ
スターの共通ドレイン領域に該当し、共通ドレイン領域
の両側に形成された低濃度不純物領域６５aは一つのペ
アのセルトランジスターのソース領域に該当する。
【００３３】低濃度不純物領域６５、６５a、６５bが形
成された結果物の全面にエッチング阻止膜６７を形成す
る。エッチング阻止膜６７はキャッピング絶縁膜パター
ン５９a、５９bと同一な物質膜、即ち、シリコン窒化膜
で形成することが望ましい。又、エッチング阻止膜６７
は後続工程で形成される犠牲絶縁膜を高密度プラズマ酸
化膜で形成する場合に、エッチング阻止膜６７が浮く現
象を抑制するために、２００Å乃至１００Åの厚みで形
成することが望ましい。エッチング阻止膜６７を従来技
術に比べて、厚く形成しても本発明による自己整合コン
タクト抵抗及び誤整合余裕度は従来技術に比べて改善さ
れることができる。これはワードラインパターン６２a
の間の半導体基板の所定領域を露出される自己整合コン
タクトホールの下部幅が従来技術のものより広いためで
ある。他の方法として、低濃度不純物領域６５、６５
a、６５bを形成するためのイオン注入工程はエッチング
阻止膜６７を形成した後に、実施されることができる。
成された結果物の全面にエッチング阻止膜６７を形成す
る。エッチング阻止膜６７はキャッピング絶縁膜パター
ン５９a、５９bと同一な物質膜、即ち、シリコン窒化膜
で形成することが望ましい。又、エッチング阻止膜６７
は後続工程で形成される犠牲絶縁膜を高密度プラズマ酸
化膜で形成する場合に、エッチング阻止膜６７が浮く現
象を抑制するために、２００Å乃至１００Åの厚みで形
成することが望ましい。エッチング阻止膜６７を従来技
術に比べて、厚く形成しても本発明による自己整合コン
タクト抵抗及び誤整合余裕度は従来技術に比べて改善さ
れることができる。これはワードラインパターン６２a
の間の半導体基板の所定領域を露出される自己整合コン
タクトホールの下部幅が従来技術のものより広いためで
ある。他の方法として、低濃度不純物領域６５、６５
a、６５bを形成するためのイオン注入工程はエッチング
阻止膜６７を形成した後に、実施されることができる。
【００３４】図１０を参照すると、エッチング阻止膜６
７が形成された結果物の全面に、ワードラインパターン
６２aの間のギャップ領域を完全に詰める犠牲絶縁膜６
９を形成する。犠牲絶縁膜６９は８００℃以下の低温で
形成することができり、ワードラインパターン６２aの
間のギャップ領域を完全に詰め得る絶縁膜で形成する。
従って、犠牲絶縁膜６９は高密度プラズマ酸化膜、プラ
ズマTEOS膜又はUSG(undoped silicate glass)等で形成
することが望ましい。より望ましくは、犠牲絶縁膜６９
は高密度プラズマ酸化膜で形成する。これによって、低
濃度不純物領域６５、６５a、６５bが追加に拡散される
ことを防止することができる。又、高密度プラズマ工程
は狭く深いギャップ領域をボイドなしに完全に詰める物
質膜を提供する。従って、犠牲絶縁膜６９を高密度プラ
ズマ酸化膜で形成する場合に、メモリセル領域A内にボ
イドのない犠牲絶縁膜（void-free sacrificial insula
ting layer;６９）を形成することができる。
７が形成された結果物の全面に、ワードラインパターン
６２aの間のギャップ領域を完全に詰める犠牲絶縁膜６
９を形成する。犠牲絶縁膜６９は８００℃以下の低温で
形成することができり、ワードラインパターン６２aの
間のギャップ領域を完全に詰め得る絶縁膜で形成する。
従って、犠牲絶縁膜６９は高密度プラズマ酸化膜、プラ
ズマTEOS膜又はUSG(undoped silicate glass)等で形成
することが望ましい。より望ましくは、犠牲絶縁膜６９
は高密度プラズマ酸化膜で形成する。これによって、低
濃度不純物領域６５、６５a、６５bが追加に拡散される
ことを防止することができる。又、高密度プラズマ工程
は狭く深いギャップ領域をボイドなしに完全に詰める物
質膜を提供する。従って、犠牲絶縁膜６９を高密度プラ
ズマ酸化膜で形成する場合に、メモリセル領域A内にボ
イドのない犠牲絶縁膜（void-free sacrificial insula
ting layer;６９）を形成することができる。
【００３５】図１１を参照すると、犠牲絶縁膜６９を全
面エッチングして、ワードラインパターン６２aの間の
下部ギャップ領域（lower gap regions）内に第１犠牲
絶縁膜パターン６９aを形成する。犠牲絶縁膜６９を全
面エッチングする工程は等方性エッチング工程、例えば
湿式エッチング工程を使用して実施することが望まし
い。その結果、図１１に示されたように、ワードライン
パターン６２aの上部面及び上部側壁上のエッチング阻
止膜６７が露出され、周辺回路領域Bにゲートパターン
６２bの上部面及び上部側壁上のエッチング阻止膜６７
を露出させる第２犠牲絶縁膜パターン６９bが形成され
る。この際、犠牲絶縁膜６７を高密度プラズマ酸化膜で
形成する場合に、第１犠牲絶縁膜パターン６９aの表面
は第２犠牲絶縁膜パターン６９bの表面より低くするこ
とができる。これは高密度プラズマ工程の実施のうち、
スパッタリングエッチング工程及び蒸着工程が交替に反
復的に実施されるためである。言い換えれば、スパッタ
リングエッチング工程の進行のうち、突出部のコーナー
部分が平らな部分よりさらに早くエッチングされるため
である。従って、高パターン密度の領域（メモリセル領
域）上に形成される高密度プラズマ酸化膜の厚みは低パ
ターン密度の領域（周辺回路領域）上に形成される高密
度プラズマ酸化膜の厚みより薄い。その次に、第１及び
第２犠牲絶縁膜パターン６９a、６９bが形成された結果
物の全面にコンフォーマルスペーサー絶縁体膜７１を形
成する。スペーサー絶縁体膜７１はエッチング阻止膜６
７と同一な物質膜、即ちシリコン窒化膜で形成すること
が望ましい。
面エッチングして、ワードラインパターン６２aの間の
下部ギャップ領域（lower gap regions）内に第１犠牲
絶縁膜パターン６９aを形成する。犠牲絶縁膜６９を全
面エッチングする工程は等方性エッチング工程、例えば
湿式エッチング工程を使用して実施することが望まし
い。その結果、図１１に示されたように、ワードライン
パターン６２aの上部面及び上部側壁上のエッチング阻
止膜６７が露出され、周辺回路領域Bにゲートパターン
６２bの上部面及び上部側壁上のエッチング阻止膜６７
を露出させる第２犠牲絶縁膜パターン６９bが形成され
る。この際、犠牲絶縁膜６７を高密度プラズマ酸化膜で
形成する場合に、第１犠牲絶縁膜パターン６９aの表面
は第２犠牲絶縁膜パターン６９bの表面より低くするこ
とができる。これは高密度プラズマ工程の実施のうち、
スパッタリングエッチング工程及び蒸着工程が交替に反
復的に実施されるためである。言い換えれば、スパッタ
リングエッチング工程の進行のうち、突出部のコーナー
部分が平らな部分よりさらに早くエッチングされるため
である。従って、高パターン密度の領域（メモリセル領
域）上に形成される高密度プラズマ酸化膜の厚みは低パ
ターン密度の領域（周辺回路領域）上に形成される高密
度プラズマ酸化膜の厚みより薄い。その次に、第１及び
第２犠牲絶縁膜パターン６９a、６９bが形成された結果
物の全面にコンフォーマルスペーサー絶縁体膜７１を形
成する。スペーサー絶縁体膜７１はエッチング阻止膜６
７と同一な物質膜、即ちシリコン窒化膜で形成すること
が望ましい。
【００３６】図１２を参照すると、スペーサー絶縁体膜
７１を異方性エッチングして、ワードラインパターン６
２aの上部側壁及びゲートパターン６２bの上部側壁上に
各各第１上部スペーサー７１a及び第２上部スペーサー
７１bを形成する。その次に、メモリセル領域Aを覆う第
２フォトレジスタパターン７３を形成する。
７１を異方性エッチングして、ワードラインパターン６
２aの上部側壁及びゲートパターン６２bの上部側壁上に
各各第１上部スペーサー７１a及び第２上部スペーサー
７１bを形成する。その次に、メモリセル領域Aを覆う第
２フォトレジスタパターン７３を形成する。
【００３７】図１３を参照すると、図１２の第２フォト
レジスタパターン７３をエッチングマスクとして使用し
て周辺回路領域Ｂの第２犠牲絶縁膜パターン６９b及び
エッチング阻止膜６７を連続的に異方性エッチングし
て、ゲートパターン６２bの側壁上にスペーサー７５を
形成する。スペーサー７５は図１３に示されたように、
ゲートパターン６２b上に残存するエッチング阻止ライ
ナー６７aと、エッチング阻止ライナー６７aの上部側壁
上に形成された第２上部スペーサー７１b及びエッチン
グ阻止ライナー６７aの下部側壁上に残存する第２犠牲
絶縁膜残余物６９b’を含む。
レジスタパターン７３をエッチングマスクとして使用し
て周辺回路領域Ｂの第２犠牲絶縁膜パターン６９b及び
エッチング阻止膜６７を連続的に異方性エッチングし
て、ゲートパターン６２bの側壁上にスペーサー７５を
形成する。スペーサー７５は図１３に示されたように、
ゲートパターン６２b上に残存するエッチング阻止ライ
ナー６７aと、エッチング阻止ライナー６７aの上部側壁
上に形成された第２上部スペーサー７１b及びエッチン
グ阻止ライナー６７aの下部側壁上に残存する第２犠牲
絶縁膜残余物６９b’を含む。
【００３８】続けて、スペーサー７５及びゲートパター
ン６２bをイオン注入マスクとして使用して、周辺回路
領域Ｂにヒ素(Arsenic)イオンのようなＮ型不純物イオ
ンを１×１０14乃至５×１０16ion atoms/cm2の高注入
量で注入して、高濃度不純物領域７７を形成する。これ
によって、ゲートパターン６２bの両側の活性領域にＬ
ＤＤ型ソース/ドレイン領域７８が形成される。その次
に、フォトレジスタパターン７３を除去する。
ン６２bをイオン注入マスクとして使用して、周辺回路
領域Ｂにヒ素(Arsenic)イオンのようなＮ型不純物イオ
ンを１×１０14乃至５×１０16ion atoms/cm2の高注入
量で注入して、高濃度不純物領域７７を形成する。これ
によって、ゲートパターン６２bの両側の活性領域にＬ
ＤＤ型ソース/ドレイン領域７８が形成される。その次
に、フォトレジスタパターン７３を除去する。
【００３９】フォトレジスタパターン７３が除去された
結果物の全面に層間絶縁膜７９を形成する。層間絶縁膜
７９は図１０の犠牲絶縁膜６９と同一な物質膜で形成す
ることが望ましい。これによって、低濃度不純物領域６
５a、６５b及びＬＤＤ型ソース/ドレイン領域７８内の
不純物が追加に拡散される現象を防止することができ
る。層間絶縁膜７９は必要によって平坦化される。一
方、層間絶縁膜７９の表面は図１３に示されたように、
メモリセル領域A及び周辺回路領域Bの間の段差（S２）
を有することができる。より詳しくは、メモリセル領域
Aの層間絶縁膜７９の表面は周辺回路領域Bの層間絶縁膜
７９の表面より高くすることもできる。これはワードラ
インパターン６２aの間のギャップ領域内に第１犠牲絶
縁膜パターン６９aが残存するためである。本発明で
は、メモリセル領域Aの層間絶縁膜７９の表面は周辺回
路領域Bの層間絶縁膜７９の表面より高いことが望まし
い。
結果物の全面に層間絶縁膜７９を形成する。層間絶縁膜
７９は図１０の犠牲絶縁膜６９と同一な物質膜で形成す
ることが望ましい。これによって、低濃度不純物領域６
５a、６５b及びＬＤＤ型ソース/ドレイン領域７８内の
不純物が追加に拡散される現象を防止することができ
る。層間絶縁膜７９は必要によって平坦化される。一
方、層間絶縁膜７９の表面は図１３に示されたように、
メモリセル領域A及び周辺回路領域Bの間の段差（S２）
を有することができる。より詳しくは、メモリセル領域
Aの層間絶縁膜７９の表面は周辺回路領域Bの層間絶縁膜
７９の表面より高くすることもできる。これはワードラ
インパターン６２aの間のギャップ領域内に第１犠牲絶
縁膜パターン６９aが残存するためである。本発明で
は、メモリセル領域Aの層間絶縁膜７９の表面は周辺回
路領域Bの層間絶縁膜７９の表面より高いことが望まし
い。
【００４０】図１４を参照すると、層間絶縁膜７９上に
図１のコンタクトパターン５が描かれたフォトマスクを
使用して、第３フォトレジスタパターン８０を形成す
る。この際、周辺回路領域Bは第３フォトレジスタパタ
ーン８０によって覆われる。第３フォトレジスタパター
ン８０、第１上部スペーサー７１a及びエッチング６７
をエッチングマスクとして使用して層間絶縁膜７９を異
方性エッチングして、ワードラインパターン６２aの間
の所定領域を貫通するホール８１を形成する。この際、
エッチング阻止膜６７は従来技術のエッチング阻止膜
（図３の２７）に比べて厚いので、異方性エッチング工
程の実施のうち、半導体基板の全体にかけてエッチング
均一度及びエッチング選択比が不良であっても、ワード
ラインパター６２aの間の低濃度不純物領域６５a、６５
bが露出されることを防止することができる。又、第３
フォトレジスタパターン８０が図１のＸ軸に沿って誤整
合されても、素子分離膜５３が露出されることを防止す
ることができる。
図１のコンタクトパターン５が描かれたフォトマスクを
使用して、第３フォトレジスタパターン８０を形成す
る。この際、周辺回路領域Bは第３フォトレジスタパタ
ーン８０によって覆われる。第３フォトレジスタパター
ン８０、第１上部スペーサー７１a及びエッチング６７
をエッチングマスクとして使用して層間絶縁膜７９を異
方性エッチングして、ワードラインパターン６２aの間
の所定領域を貫通するホール８１を形成する。この際、
エッチング阻止膜６７は従来技術のエッチング阻止膜
（図３の２７）に比べて厚いので、異方性エッチング工
程の実施のうち、半導体基板の全体にかけてエッチング
均一度及びエッチング選択比が不良であっても、ワード
ラインパター６２aの間の低濃度不純物領域６５a、６５
bが露出されることを防止することができる。又、第３
フォトレジスタパターン８０が図１のＸ軸に沿って誤整
合されても、素子分離膜５３が露出されることを防止す
ることができる。
【００４１】続けて、ホール８１によって露出された第
１犠牲絶縁膜パターン６９a及び層間絶縁膜７９を等方
性エッチングして、ホール８１を拡張させる。これによ
って、ワードラインパターン６２aの下部側壁上に第１
上部スペーサー７１aより狭い幅の第１犠牲絶縁膜残余
物６９a’が残られたり、ワードラインパター６２aの下
部側壁上のエッチング阻止膜６７が露出されたりする。
又、図１４Ｂに示されたように、図１のＸ軸の方向を沿
うホール８１の最終幅Ｗ２は初期幅Ｗ１より広くなる。
ホール８１を拡張させるための等方性エッチング工程は
HF(hydrofluoricacid)又は緩衝酸化膜エッチング溶液(b
uffered oxide etchasnt ;BOE)等を使用して実施するこ
とが望ましい。
１犠牲絶縁膜パターン６９a及び層間絶縁膜７９を等方
性エッチングして、ホール８１を拡張させる。これによ
って、ワードラインパターン６２aの下部側壁上に第１
上部スペーサー７１aより狭い幅の第１犠牲絶縁膜残余
物６９a’が残られたり、ワードラインパター６２aの下
部側壁上のエッチング阻止膜６７が露出されたりする。
又、図１４Ｂに示されたように、図１のＸ軸の方向を沿
うホール８１の最終幅Ｗ２は初期幅Ｗ１より広くなる。
ホール８１を拡張させるための等方性エッチング工程は
HF(hydrofluoricacid)又は緩衝酸化膜エッチング溶液(b
uffered oxide etchasnt ;BOE)等を使用して実施するこ
とが望ましい。
【００４２】図１５を参照すると、図１４の第３フォト
レジスタパターン８０を除去した後、ホール８１の底に
露出されたエッチング防止膜６７をエッチングして、低
濃度不純物領域６５a、６５bを露出される自己整合され
たパッドコンタクトホールを形成する。この際、自己整
合されたパッドコンタクトホールによって素子分離膜５
３が露出されてもエッチング防止膜６７に対するエッチ
ング選択比に起因して露出された素子分離膜５３が過度
にエッチングされることを防止することができる。結果
的に、ゲートパターン６２aを形成するための写真工程
及び自己整合されたパッドコンタクトホールを形成する
ための写真工程の時、誤整合が発生しても、自己整合さ
れたパッドコンタクトホールによって露出される低濃度
不純物領域６５a、６５bの面積を極大化させることが容
易である。自己整合されたパッドコンタクトホールが形
成された結果物の全面に優秀な段差塗布性を有する導電
膜８３、例えばドーピングされたポリシリコン膜を形成
する。
レジスタパターン８０を除去した後、ホール８１の底に
露出されたエッチング防止膜６７をエッチングして、低
濃度不純物領域６５a、６５bを露出される自己整合され
たパッドコンタクトホールを形成する。この際、自己整
合されたパッドコンタクトホールによって素子分離膜５
３が露出されてもエッチング防止膜６７に対するエッチ
ング選択比に起因して露出された素子分離膜５３が過度
にエッチングされることを防止することができる。結果
的に、ゲートパターン６２aを形成するための写真工程
及び自己整合されたパッドコンタクトホールを形成する
ための写真工程の時、誤整合が発生しても、自己整合さ
れたパッドコンタクトホールによって露出される低濃度
不純物領域６５a、６５bの面積を極大化させることが容
易である。自己整合されたパッドコンタクトホールが形
成された結果物の全面に優秀な段差塗布性を有する導電
膜８３、例えばドーピングされたポリシリコン膜を形成
する。
【００４３】図１６を参照すると、ワードラインパター
ン６２aのキャッピング絶縁膜パターン５９aが露出され
る時まで、導電膜８３及び層間絶縁膜７９を全面エッチ
ングして、自己整合されたパッドコンタクトホール内に
各各隔離された導電性パッド８３a、８３bを形成する。
導電膜８３及び層間絶縁膜７９を全面エッチングする工
程は化学機械的研磨技術を使用して実施されることが望
ましい。この際、メモリセル領域A内にDishing現象が発
生することを防止することができる。これは図１３の前
述のように、メモリセル領域A内の層間絶縁膜７９の上
部面が周辺回路領域B内の層間絶縁膜７９の上部面より
高いためである。従って、導電性パッド８３a、８３bを
形成した後、ワードライン５７aが露出されることを防
止することができる。共通ドレイン領域６５bと電気的
に接続された導電性パッド８３bはビットラインパッド
に該当し、ソース領域６５aと電気的に接続された導電
性パッド８３a は貯蔵ノードパッドに該当する。
ン６２aのキャッピング絶縁膜パターン５９aが露出され
る時まで、導電膜８３及び層間絶縁膜７９を全面エッチ
ングして、自己整合されたパッドコンタクトホール内に
各各隔離された導電性パッド８３a、８３bを形成する。
導電膜８３及び層間絶縁膜７９を全面エッチングする工
程は化学機械的研磨技術を使用して実施されることが望
ましい。この際、メモリセル領域A内にDishing現象が発
生することを防止することができる。これは図１３の前
述のように、メモリセル領域A内の層間絶縁膜７９の上
部面が周辺回路領域B内の層間絶縁膜７９の上部面より
高いためである。従って、導電性パッド８３a、８３bを
形成した後、ワードライン５７aが露出されることを防
止することができる。共通ドレイン領域６５bと電気的
に接続された導電性パッド８３bはビットラインパッド
に該当し、ソース領域６５aと電気的に接続された導電
性パッド８３a は貯蔵ノードパッドに該当する。
【００４４】一方、パッド８３a、８３b及びワードライ
ン５７aの間の寄生キャパシタンスを減少させるために
は、第１上部スペーサー７１aの下部に犠牲絶縁膜残余
物６９a’を残存させることが望ましい。これに加え
て、導電性パッド８３a、８３b及びワードライン５７a
の間の寄生キャパシタンスを減少させるためには、図１
１で、第１犠牲絶縁膜パターン６９aの上部面がワード
ライン５７a及びキャッピング絶縁膜パターン５９aの間
の界面より高いことが望ましい。
ン５７aの間の寄生キャパシタンスを減少させるために
は、第１上部スペーサー７１aの下部に犠牲絶縁膜残余
物６９a’を残存させることが望ましい。これに加え
て、導電性パッド８３a、８３b及びワードライン５７a
の間の寄生キャパシタンスを減少させるためには、図１
１で、第１犠牲絶縁膜パターン６９aの上部面がワード
ライン５７a及びキャッピング絶縁膜パターン５９aの間
の界面より高いことが望ましい。
【００４５】図１７を参照すると、導電性パッド８３
a、８３bが形成された結果物の全面に第１上部層間絶縁
膜８５を形成する。続けて、示しないが、第１上部層間
絶縁膜８５をパターニングして導電性パッド８３a、８
３bのうち、ビットラインパッド８３bを露出されるビッ
トラインコンタクトホールを形成し、普通の方法でビッ
トラインを形成する。ビットラインが形成された結果物
の全面に第２上部層間絶縁膜８７を形成する。第２上部
層間絶縁膜８７及び第１上部層間絶縁膜８５を連続的に
パターニングして貯蔵ノードパッド８３aを露出させる
貯蔵ノードコンタクトホール８９を形成する。この際、
図１７に示されたように、導電性パッド８３a、８３bに
対して貯蔵ノードコンタクトホール８９が誤整合されて
も、ワードライン５７a及び層間絶縁膜７９が露出され
る確率を顕著に減少させることができる。
a、８３bが形成された結果物の全面に第１上部層間絶縁
膜８５を形成する。続けて、示しないが、第１上部層間
絶縁膜８５をパターニングして導電性パッド８３a、８
３bのうち、ビットラインパッド８３bを露出されるビッ
トラインコンタクトホールを形成し、普通の方法でビッ
トラインを形成する。ビットラインが形成された結果物
の全面に第２上部層間絶縁膜８７を形成する。第２上部
層間絶縁膜８７及び第１上部層間絶縁膜８５を連続的に
パターニングして貯蔵ノードパッド８３aを露出させる
貯蔵ノードコンタクトホール８９を形成する。この際、
図１７に示されたように、導電性パッド８３a、８３bに
対して貯蔵ノードコンタクトホール８９が誤整合されて
も、ワードライン５７a及び層間絶縁膜７９が露出され
る確率を顕著に減少させることができる。
【００４６】次に、図１８を参照して、本発明の自己整
合コンタクト構造体を説明する。
合コンタクト構造体を説明する。
【００４７】図１８を参照すると、半導体基板５１上に
複数の絶縁された配線パターン６０、例えば複数の絶縁
されたワードラインパターンが形成される。複数の配線
パターン６０は相平行に配列され、各各は順次に積層さ
れた配線５７a及び保護膜パターン５９a含む。配線５７
aはワードラインのような導電性パターンに該当する。
配線パターン６０及び半導体基板５１の間にはゲート絶
縁膜のような絶縁体膜５５が介在されることもできる。
複数の配線パターン６０の間の半導体基板５１に不純物
領域６５a、６５bが形成される。不純物領域６５a、６
５bの導電型は半導体基板５１の導電型とは反対であ
る。
複数の絶縁された配線パターン６０、例えば複数の絶縁
されたワードラインパターンが形成される。複数の配線
パターン６０は相平行に配列され、各各は順次に積層さ
れた配線５７a及び保護膜パターン５９a含む。配線５７
aはワードラインのような導電性パターンに該当する。
配線パターン６０及び半導体基板５１の間にはゲート絶
縁膜のような絶縁体膜５５が介在されることもできる。
複数の配線パターン６０の間の半導体基板５１に不純物
領域６５a、６５bが形成される。不純物領域６５a、６
５bの導電型は半導体基板５１の導電型とは反対であ
る。
【００４８】配線パターン６０の側壁はスペーサー７５
によって覆われる。スペーサー７５は配線パターン６０
の側壁全体（entire sidewall）を覆うエッチング阻止
ライナー６７とエッチング阻止ライナー６７の上部側壁
上に形成された上部スペーサー７１aを含む。又、スペ
ーサー７５はエッチング阻止ライナー６７の下部側壁を
覆い、上部スペーサー７１aより狭い幅を有する犠牲絶
縁膜残余物６９a’を含むこともできる。犠牲絶縁膜残
余物６９a’及び半導体基板５１の間にはエッチング阻
止ライナー６７の延長部が介在される。結果的に、スペ
ーサー７５の下部幅は上部幅より狭い。従って、配線パ
ターン６０の間の半導体基板５１の露出面積を極大化さ
せることができる。
によって覆われる。スペーサー７５は配線パターン６０
の側壁全体（entire sidewall）を覆うエッチング阻止
ライナー６７とエッチング阻止ライナー６７の上部側壁
上に形成された上部スペーサー７１aを含む。又、スペ
ーサー７５はエッチング阻止ライナー６７の下部側壁を
覆い、上部スペーサー７１aより狭い幅を有する犠牲絶
縁膜残余物６９a’を含むこともできる。犠牲絶縁膜残
余物６９a’及び半導体基板５１の間にはエッチング阻
止ライナー６７の延長部が介在される。結果的に、スペ
ーサー７５の下部幅は上部幅より狭い。従って、配線パ
ターン６０の間の半導体基板５１の露出面積を極大化さ
せることができる。
【００４９】スペーサー７５によって覆われた配線パタ
ーン６０の間の所定領域は不純物領域６５a、６５bと電
気的に接続された導電性パッド８３a、８３bによって詰
める。
ーン６０の間の所定領域は不純物領域６５a、６５bと電
気的に接続された導電性パッド８３a、８３bによって詰
める。
【００５０】
【発明の効果】前述のように本発明によると、低濃度不
純物領域及びLDD型ソース/ドレイン領域を形成した後、
犠牲絶縁膜及び層間絶縁膜を低温で形成することができ
る。従って、信頼性を有する高性能MOSトランジスター
を具現することができる。又、自己整合されたコンタク
トホールの幅を極大化させるうち、素子分離膜が露出さ
れても、素子分離膜の縁側が凹むことを防止することが
できる。これによって、ワードラインパターン及び貯蔵
ノードコンタクトホールの誤整合余裕度を増加させるこ
とができる。これに加えて、本発明によると、活性領域
が露出される段階の回数を従来技術に比べて１回減少さ
せることができる。従って、不純物領域に加えられるエ
ッチング損傷が減少するので接合漏洩電流の特性を改善
させることができる。
純物領域及びLDD型ソース/ドレイン領域を形成した後、
犠牲絶縁膜及び層間絶縁膜を低温で形成することができ
る。従って、信頼性を有する高性能MOSトランジスター
を具現することができる。又、自己整合されたコンタク
トホールの幅を極大化させるうち、素子分離膜が露出さ
れても、素子分離膜の縁側が凹むことを防止することが
できる。これによって、ワードラインパターン及び貯蔵
ノードコンタクトホールの誤整合余裕度を増加させるこ
とができる。これに加えて、本発明によると、活性領域
が露出される段階の回数を従来技術に比べて１回減少さ
せることができる。従って、不純物領域に加えられるエ
ッチング損傷が減少するので接合漏洩電流の特性を改善
させることができる。
【図１】 一般的なDRAMセルアレイ領域の一部分を示す
レイアウトである。
レイアウトである。
【図２】 従来技術による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図３】 従来技術による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図４】 従来技術による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図５】 従来技術による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図６】 従来技術による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図７】 従来技術による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図８】 本発明による自己整合コンタクト構造体の形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図９】 本発明による自己整合コンタクト構造体の形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１０】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１１】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１２】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１３】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１４】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１５】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１６】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１７】 本発明による自己整合コンタクト構造体の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図１８】 本発明による自己整合コンタクト構造体の
断面図である。
断面図である。
５１ 半導体基板 ５５ 絶縁体膜 ５７a 配線 ５９a 保護膜パターン ６０ 配線パターン ６５a、６５b 不純物領域 ６７ エッチング阻止ライナー ６９a’ 犠牲絶縁膜残余物 ７５ スペーサー ７１a 上部スペーサー ８３a、８３b 導電性パッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242
Claims (31)
- 【請求項１】 半導体基板上に相平行した複数の絶縁さ
れた配線パターンを形成する段階と、 前記複数の配線パターンが形成された結果物の全面にエ
ッチング阻止膜を形成する段階と、 前記複数の配線パターンの間の下部ギャップ領域（lowe
r gap region）内に前記エッチング阻止膜によって囲ま
れた犠牲絶縁膜パターンを形成する段階と、 前記配線パターンの上部側壁（upper sidewall）及び前
記犠牲絶縁膜パターンの縁側領域を覆う上部スペーサー
を形成する段階と、 前記上部スペーサーが形成された結果物の全面に層間絶
縁膜を形成する段階と、 前記エッチング阻止膜及び前記上部スペーサーをエッチ
ングマスクとして使用して前記層間絶縁膜及び前記犠牲
絶縁膜パターンをエッチングして、前記複数の配線パタ
ーンの間の所定領域を貫通するホールを形成する段階
と、 前記ホールによって露出された少なくとも前記犠牲絶縁
膜パターンを等方性エッチングして前記ホールを拡張さ
せる段階と、 前記拡張させたホールの底に露出された前記エッチング
阻止膜を除去して前記複数の配線パターンの間の所定領
域を貫通する自己整合コンタクトホールを形成する段階
とを含むことを特徴とする自己整合コンタクト構造体の
形成方法。 - 【請求項２】 前記複数の絶縁された配線パターンを形
成する段階は、 半導体基板上に絶縁膜を形成する段階と、 前記絶縁膜上に導電膜及び保護膜を順次に形成する段階
と、 前記保護膜及び前記導電膜を連続的にパターニングし
て、相平行した複数の配線及び各配線上に積層された複
数の保護膜パターンを形成する段階とを含むことを特徴
とする請求項１に記載の自己整合コンタクト構造体の形
成方法。 - 【請求項３】 前記保護膜はシリコン酸化膜に対してエ
ッチング選択比を有するキャッピング絶縁膜及び前記キ
ャッピング絶縁膜に対してエッチング選択比を有するハ
ードマスク膜を順次に積層させて形成することを特徴と
する請求項２に記載の自己整合コンタクト構造体の形成
方法。 - 【請求項４】 前記エッチング阻止膜は前記キャッピン
グ絶縁膜と同一な物質膜で形成することを特徴とする請
求項１に記載の自己整合コンタクト構造体の形成方法。 - 【請求項５】 前記犠牲絶縁膜パターンを形成する段階
は、 前記エッチング阻止膜が形成された結果物の全面に前記
複数の配線の間のギャップ領域を詰める犠牲絶縁膜を形
成する段階と、 前記犠牲絶縁膜を全面エッチングして複数の配線パター
ンの間の下部ギャップ領域内の犠牲絶縁膜パターンを形
成すると同時に、前記複数の配線パタンの上部面及び上
部側壁上に前記エッチング阻止膜を露出させる段階とを
含むことを特徴とする請求項１に記載の自己整合コンタ
クト構造体の形成方法。 - 【請求項６】 前記犠牲絶縁膜は高密度プラズマ酸化膜
（high density plasma oxide;HDP oxide）、USG(undop
ed silicate glass)又はプラズマTEOS膜(plasm-enhance
d tetra-ethyl-ortho-silicate)で形成することを特徴
とする請求項５に記載の自己整合コンタクト構造体の形
成方法。 - 【請求項７】 前記犠牲絶縁膜を全面エッチングする段
階は等方性エッチング工程を使用して実施することを特
徴とする請求項５に記載の自己整合コンタクト構造体の
形成方法。 - 【請求項８】 前記エッチング阻止膜を形成する段階の
前、又は後に、 前記配線パターンの両側の半導体基板に低濃度不純物領
域を形成する段階を含むことを特徴とする請求項１に記
載の自己整合コンタクト構造体の形成方法。 - 【請求項９】 前記上部スペーサーは前記エッチング阻
止膜と同一な物質膜で形成することを特徴とする請求項
１に記載の自己整合コンタクト構造体の形成方法。 - 【請求項１０】 前記層間絶縁膜は前記犠牲絶縁膜パタ
ーンと同一な物質膜で形成することを特徴とする請求項
１に記載の自己整合コンタクト構造体の形成方法。 - 【請求項１１】 前記ホールを形成する段階は、 前記層間絶縁膜上に前記層間絶縁膜の所定領域を露出さ
せるフォトレジスタパターンを形成する段階と、 前記フォトレジスタパターン、前記エッチング阻止膜及
び上部スペーサーをエッチングマスクとして使用して前
記層間絶縁膜及び前記犠牲絶縁膜パターンを連続的に異
方性エッチングして、前記複数の配線パターンの間の所
定領域を貫通するホールを形成する段階とを含むことを
特徴とする請求項１に記載の自己整合コンタクト構造体
の形成方法。 - 【請求項１２】 前記ホールを拡張させる段階は、 前記ホールによって露出された前記犠牲絶縁膜パターン
及び前記層間絶縁膜を等方性エッチングする段階と、 前記フォトレジスタパターンを除去する段階とを含むこ
とを特徴とする請求項１１に記載の自己整合コンタクト
構造体の形成方法。 - 【請求項１３】 前記ホールを拡張させる段階は、前記
犠牲絶縁膜パターン及び前記層間絶縁膜を湿式エッチン
グして、前記上部スペーサーの下に上部スペーサーの幅
より狭い犠牲絶縁膜残余物（sacrificial isulating la
yer residue）を残る段階を含むことを特徴とする請求
項１に記載の自己整合コンタクト構造体の形成方法。 - 【請求項１４】 前記自己整合コンタクトホールを形成
する段階の後に、 前記自己整合コンタクトホールが形成された結果物の全
面に前記自己整合コンタクトホールを詰める導電膜を形
成する段階と、 前記配線パターンの上部面が露出される時まで、前記導
電膜及び前記層間絶縁膜を化学機械的研磨工程を使用し
て全面エッチングして、前記自己整合コンタクトホール
内に導電性パッドを形成する段階とを含むことを特徴と
する請求項１に記載の自己整合コンタクト構造体の形成
方法。 - 【請求項１５】 メモりセル領域及び周辺回路領域を有
する半導体記憶素子の自己整合コンタクト構造体の形成
方法において、 半導体基板の所定領域に活性領域を限定する素子分離膜
を形成する段階と、 前記メモリセル領域の活性領域を横切り、相平行した複
数のワードラインパターン及び前記周辺回路領域の活性
領域を横切るゲートパターンを形成する段階と、 前記ワードラインパターン及び前記ゲートパターンが形
成された結果物の全面にエッチング阻止膜を形成する段
階と、 前記ワードラインパターンの間の下部ギャップ領域を詰
める第１犠牲絶縁膜パターン及び前記ゲートパターンの
周辺領域を覆う第２犠牲絶縁膜パターン形成する段階
と、 前記ワードラインパターンの上部側壁及び前記ゲートパ
ターンの上部側壁上に各各第１上部スペーサー及び第２
上部スペーサー形成する段階と、 前記第２上部スペーサーをエッチングマスクとして使用
して前記周辺回路領域内の前記第２犠牲絶縁膜パターン
及び前記エッチング阻止膜を連続的に異方性エッチング
して、前記ゲートパターンの側壁上に選択的にスペーサ
ーを形成する段階と、 前記スペーサーが形成された全面に層間絶縁膜を形成す
る段階と、 前記第１上部スペーサーをエッチングマスクとして使用
して前記メモリセル領域内の前記層間絶縁膜の所定領域
及び前記第１犠牲絶縁膜パターンを連続的にエッチング
して、前記ワードラインパターンの間の所定領域を貫通
するホールを形成する段階と、 前記ホールによって露出された前記第１犠牲絶縁膜パタ
ーン及び前記層間絶縁膜を等方性エッチングして前記ホ
ールを拡張させる段階と、 前記拡張されたホールの底に露出された前記エッチング
阻止膜を除去して、前記ワードラインパターンの間の所
定領域を貫通する自己整合コンタクトホールを形成する
段階とを含むことを特徴とする自己整合コンタクト構造
体の形成方法。 - 【請求項１６】 前記複数のワードラインパターン及び
前記ゲートラインパターンを形成する段階は、 前記活性領域上にゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜が形成された結果物の全面に導電膜及
び保護膜を順次に形成する段階と、 前記保護膜及び前記導電膜を連続的にパターニングして
前記メモリセル領域の活性領域を横切る複数のワードラ
イン及び前記周辺回路領域の活性領域を横切るゲート電
極を形成すると同時に、前記ワードラインパターン及び
前記ゲート電極上に積層された保護膜パターンを形成す
る段階とを含むことを特徴とする請求項１５に記載の自
己整合コンタクト構造体の形成方法。 - 【請求項１７】 前記保護膜は、シリコン窒化膜の単一
層（a single layerof silicon nitride）又はシリコン
窒化膜及びシリコン酸化膜の二重層（a double layer o
f silicon nitride and silicon oxide）で形成するこ
とを特徴とする請求項１６に記載の自己整合コンタクト
構造体の形成方法。 - 【請求項１８】 前記エッチング阻止膜はシリコン窒化
膜で形成することを特徴とする請求項１５に記載の自己
整合コンタクト構造体の形成方法。 - 【請求項１９】 前記第１犠牲絶縁膜パター及び前記第
２犠牲絶縁膜パターを形成する段階は、 前記エッチング阻止膜が形成された結果物の全面に前記
複数のワードラインパターンの間のギャップ領域を詰め
る犠牲絶縁膜を形成する段階と、 前記犠牲絶縁膜を全面エッチングして前記複数のワード
ラインパターンの間の下部ギャップ領域内の１犠牲絶縁
膜パターを形成すると同時に、前記ゲートパターンの周
辺に１犠牲絶縁膜パターを形成する段階とを含むことを
特徴とする請求項１５に記載の自己整合コンタクト構造
体の形成方法。 - 【請求項２０】 前記犠牲絶縁膜は高密度プラズマ酸化
膜、USG又はプラズマTEOS膜で形成することを特徴とす
る請求項１９に記載の自己整合コンタクト構造体の形成
方法。 - 【請求項２１】 前記第１及び第２上部スペーサーは、
シリコン窒化膜で形成することを特徴とする請求項１５
に記載の自己整合コンタクト構造体の形成方法。 - 【請求項２２】 前記層間絶縁膜は、高密度プラズマ酸
化膜、USG又はプラズマTEOS膜で形成することを特徴と
する請求項１５に記載の自己整合コンタクト構造体の形
成方法。 - 【請求項２３】 前記ホールを拡張させる段階は、前記
第１犠牲絶縁膜パターン及び前記層間絶縁膜を湿式エッ
チングして、前記第１上部スペーサーの下に前記第１上
部スペーサーの幅より狭い犠牲絶縁膜残余物を残る段階
を含むことを特徴とする請求項１５に記載の自己整合コ
ンタクト構造体の形成方法。 - 【請求項２４】 前記自己整合コンタクトホールを形成
する段階の後に、 前記自己整合コンタクトホールが形成された結果物の全
面に前記自己整合コンタクトホールを詰める導電膜を形
成する段階と、 前記ワードラインパターンの上部面が露出される時ま
で、前記導電膜及び前記層間絶縁膜を化学機械的研磨工
程を使用して全面エッチングして、前記自己整合コンタ
クトホール内に導電性パッドを形成する段階とを含むこ
とを特徴とする請求項1５に記載の自己整合コンタクト
構造体の形成方法。 - 【請求項２５】 前記エッチング阻止膜を形成する段階
の前又は後に、 前記配線パターンの両側の活性領域及び前記ゲートパタ
ーンの両側の活性領域に低濃度不純物領域を形成する段
階を含むことを特徴とする請求項１５に記載の自己整合
コンタクト構造体の形成方法。 - 【請求項２６】 前記層間絶縁膜を形成する段階の前
に、前記ゲートパターンの両側の低濃度不純物領域に高
濃度不純物領域を形成する段階を含むことを特徴とする
請求項２５に記載の自己整合コンタクト構造体の形成方
法。 - 【請求項２７】 半導体基板上に形成され、相平行した
複数の絶縁された配線パターン、 前記各配線の間の所定領域を貫通し、前記半導体基板と
電気的に接続された導電性パッド、 前記導電性パッド及びその両側の前記配線の間に介在さ
れたスペーサーを含み、前記スペーサーの下部幅は上部
幅より狭いことを特徴とする自己整合コンタクト構造
体。 - 【請求項２８】 前記配線パターンは、順次に積層され
た配線及び保護膜パターンを含むことを特徴とする請求
項２７に記載の自己整合コンタクト構造体。 - 【請求項２９】 前記スペーサーは、前記配線パターン
の側壁上に形成されたエッチング阻止ライナー及び前記
エッチング阻止ライナーの上部側壁上に形成された上部
スペーサーを含むことを特徴とする請求項２７に記載の
自己整合コンタクト構造体。 - 【請求項３０】 前記エッチング阻止ライナーの下部側
壁及び前記導電性パッドの間に介在された犠牲絶縁膜残
余物を含み、前記犠牲絶縁膜残余物は、前記上部スペー
サーより狭い幅を有することを特徴とする請求項２９に
記載の自己整合コンタクト構造体。 - 【請求項３１】 前記犠牲絶縁膜残余物及び前記半導体
基板の間に前記エッチング阻止ライナーの延長部が介在
されることを特徴とする請求項３０に記載の自己整合コ
ンタクト構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000013702A KR100352909B1 (ko) | 2000-03-17 | 2000-03-17 | 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체 |
| KR200013702 | 2000-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284452A true JP2001284452A (ja) | 2001-10-12 |
| JP4808319B2 JP4808319B2 (ja) | 2011-11-02 |
Family
ID=19656294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001013795A Expired - Fee Related JP4808319B2 (ja) | 2000-03-17 | 2001-01-22 | 半導体素子の自己整合コンタクト構造体の形成方法及びこれによって形成された自己整合コンタクト構造体 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6649490B1 (ja) |
| JP (1) | JP4808319B2 (ja) |
| KR (1) | KR100352909B1 (ja) |
| CN (1) | CN1173396C (ja) |
| DE (1) | DE10107125B4 (ja) |
| GB (1) | GB2366076B (ja) |
| TW (1) | TW478108B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056130A (ja) * | 2002-07-19 | 2004-02-19 | Hynix Semiconductor Inc | 半導体素子のコンタクトプラグの形成方法 |
| US6846732B2 (en) | 2002-07-26 | 2005-01-25 | Renesas Technology Corp. | Semiconductor device fabrication method |
| JP2005123243A (ja) * | 2003-10-14 | 2005-05-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| JP2010267987A (ja) * | 2010-07-12 | 2010-11-25 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2012204689A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2013538459A (ja) * | 2010-09-10 | 2013-10-10 | クリー インコーポレイテッド | 半導体コンタクトの形成方法及び関連する半導体デバイス |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421048B1 (ko) * | 2001-09-07 | 2004-03-04 | 삼성전자주식회사 | 국부배선층을 갖는 반도체 소자 및 그 제조방법 |
| TW518719B (en) * | 2001-10-26 | 2003-01-21 | Promos Technologies Inc | Manufacturing method of contact plug |
| KR100535024B1 (ko) * | 2002-07-18 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 워드라인 형성 방법 |
| KR100557578B1 (ko) * | 2002-12-07 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 형성 방법 |
| KR100881837B1 (ko) * | 2002-12-30 | 2009-02-03 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 컨택 형성 방법 |
| KR100487951B1 (ko) * | 2003-02-11 | 2005-05-06 | 삼성전자주식회사 | 자기정렬 콘택홀을 갖는 반도체 장치및 그 제조방법 |
| KR100505062B1 (ko) * | 2003-02-22 | 2005-07-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7056828B2 (en) | 2003-03-31 | 2006-06-06 | Samsung Electronics Co., Ltd | Sidewall spacer structure for self-aligned contact and method for forming the same |
| KR100499161B1 (ko) * | 2003-03-31 | 2005-07-01 | 삼성전자주식회사 | 자기 정렬 콘택용 측벽 스페이서 구조물 및 이의 제조 방법 |
| KR100574948B1 (ko) * | 2003-08-23 | 2006-04-28 | 삼성전자주식회사 | 기생 캐패시턴스가 감소된 반도체 메모리 소자 및 그제조방법 |
| KR100695484B1 (ko) * | 2004-01-13 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| DE102004019786B3 (de) * | 2004-04-23 | 2005-09-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer ersten Kontaktlochebene eines Speicherbausteins |
| US7462958B2 (en) * | 2004-09-21 | 2008-12-09 | Nikon Corporation | Z actuator with anti-gravity |
| US20060223267A1 (en) * | 2005-03-31 | 2006-10-05 | Stefan Machill | Method of production of charge-trapping memory devices |
| KR100654000B1 (ko) * | 2005-10-31 | 2006-12-06 | 주식회사 하이닉스반도체 | 금속실리사이드막을 갖는 반도체소자의 제조방법 |
| US7687364B2 (en) | 2006-08-07 | 2010-03-30 | Intel Corporation | Low-k isolation spacers for conductive regions |
| KR100880310B1 (ko) * | 2006-09-06 | 2009-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7820233B2 (en) * | 2006-09-27 | 2010-10-26 | Unimicron Technology Corp. | Method for fabricating a flip chip substrate structure |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| KR20090012834A (ko) | 2007-07-31 | 2009-02-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20120000339A (ko) * | 2010-06-25 | 2012-01-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8409956B1 (en) | 2011-10-27 | 2013-04-02 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices using self-aligned contact formation techniques |
| US8716124B2 (en) * | 2011-11-14 | 2014-05-06 | Advanced Micro Devices | Trench silicide and gate open with local interconnect with replacement gate process |
| US20130146966A1 (en) * | 2011-12-07 | 2013-06-13 | Chia-Yen Ho | Semiconductor structure with enhanced cap and fabrication method thereof |
| US8759920B2 (en) * | 2012-06-01 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
| KR101843442B1 (ko) | 2012-06-21 | 2018-05-14 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| US8946018B2 (en) * | 2012-08-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming memory arrays and semiconductor constructions |
| US10050118B2 (en) * | 2014-05-05 | 2018-08-14 | Globalfoundries Inc. | Semiconductor device configured for avoiding electrical shorting |
| US9496385B2 (en) * | 2014-08-26 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of forming semiconductor device |
| US10840105B2 (en) * | 2015-06-15 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate structure with insulating structure and method for manufacturing the same |
| KR102371892B1 (ko) * | 2017-05-25 | 2022-03-08 | 삼성전자주식회사 | 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자 |
| DE102017120886B4 (de) * | 2017-08-01 | 2022-03-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrierter Chip umfassend Gatestrukturen mit Seitenwandspacer und Herstellungsverfahren |
| US10263004B2 (en) | 2017-08-01 | 2019-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing |
| US10510696B2 (en) * | 2017-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Pad structure and manufacturing method thereof in semiconductor device |
| CN114420694A (zh) * | 2020-06-19 | 2022-04-29 | 福建省晋华集成电路有限公司 | 半导体存储器 |
| TWI768699B (zh) * | 2021-02-03 | 2022-06-21 | 力晶積成電子製造股份有限公司 | 修整半導體結構的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213949A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 半導体装置の製造方法 |
| JPH1041508A (ja) * | 1996-07-17 | 1998-02-13 | Sony Corp | 半導体装置およびその製造方法 |
| JPH10270555A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11330046A (ja) * | 1998-05-08 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2000294773A (ja) * | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897703A (en) * | 1988-01-29 | 1990-01-30 | Texas Instruments Incorporated | Recessed contact bipolar transistor and method |
| GB2216336A (en) * | 1988-03-30 | 1989-10-04 | Philips Nv | Forming insulating layers on substrates |
| US5017515A (en) * | 1989-10-02 | 1991-05-21 | Texas Instruments Incorporated | Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers |
| JP2524862B2 (ja) * | 1990-05-01 | 1996-08-14 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| KR930006128B1 (ko) * | 1991-01-31 | 1993-07-07 | 삼성전자 주식회사 | 반도체장치의 금속 배선 형성방법 |
| US5219793A (en) | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
| DE4232621C1 (de) * | 1992-09-29 | 1994-03-10 | Siemens Ag | Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur |
| JPH07142597A (ja) * | 1993-11-12 | 1995-06-02 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US5682055A (en) | 1995-06-07 | 1997-10-28 | Sgs-Thomson Microelectronics, Inc. | Method of forming planarized structures in an integrated circuit |
| US5885899A (en) * | 1995-11-14 | 1999-03-23 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component using a non-selective ammonium hydroxide slurry |
| JP4363679B2 (ja) * | 1997-06-27 | 2009-11-11 | 聯華電子股▲ふん▼有限公司 | 半導体装置の製造方法 |
| US6010954A (en) * | 1997-07-11 | 2000-01-04 | Chartered Semiconductor Manufacturing, Ltd. | Cmos gate architecture for integration of salicide process in sub 0.1 . .muM devices |
| KR100276387B1 (ko) * | 1998-01-08 | 2000-12-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| TW514992B (en) | 1999-12-17 | 2002-12-21 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
-
2000
- 2000-03-17 KR KR1020000013702A patent/KR100352909B1/ko active IP Right Grant
- 2000-10-31 US US09/702,597 patent/US6649490B1/en not_active Expired - Lifetime
- 2000-12-13 TW TW089126547A patent/TW478108B/zh not_active IP Right Cessation
-
2001
- 2001-01-15 CN CNB011016760A patent/CN1173396C/zh not_active Expired - Lifetime
- 2001-01-19 GB GB0101467A patent/GB2366076B/en not_active Expired - Lifetime
- 2001-01-22 JP JP2001013795A patent/JP4808319B2/ja not_active Expired - Fee Related
- 2001-02-15 DE DE10107125A patent/DE10107125B4/de not_active Expired - Lifetime
-
2003
- 2003-09-16 US US10/663,968 patent/US6870268B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213949A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 半導体装置の製造方法 |
| JPH1041508A (ja) * | 1996-07-17 | 1998-02-13 | Sony Corp | 半導体装置およびその製造方法 |
| JPH10270555A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11330046A (ja) * | 1998-05-08 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2000294773A (ja) * | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056130A (ja) * | 2002-07-19 | 2004-02-19 | Hynix Semiconductor Inc | 半導体素子のコンタクトプラグの形成方法 |
| US6846732B2 (en) | 2002-07-26 | 2005-01-25 | Renesas Technology Corp. | Semiconductor device fabrication method |
| JP2005123243A (ja) * | 2003-10-14 | 2005-05-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4627977B2 (ja) * | 2003-10-14 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8129770B2 (en) | 2003-10-14 | 2012-03-06 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| JP2010267987A (ja) * | 2010-07-12 | 2010-11-25 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2013538459A (ja) * | 2010-09-10 | 2013-10-10 | クリー インコーポレイテッド | 半導体コンタクトの形成方法及び関連する半導体デバイス |
| JP2012204689A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10107125A1 (de) | 2001-09-27 |
| GB2366076A (en) | 2002-02-27 |
| US6870268B2 (en) | 2005-03-22 |
| US20040058522A1 (en) | 2004-03-25 |
| JP4808319B2 (ja) | 2011-11-02 |
| KR100352909B1 (ko) | 2002-09-16 |
| DE10107125B4 (de) | 2004-02-26 |
| GB0101467D0 (en) | 2001-03-07 |
| US6649490B1 (en) | 2003-11-18 |
| CN1173396C (zh) | 2004-10-27 |
| CN1314707A (zh) | 2001-09-26 |
| KR20010091723A (ko) | 2001-10-23 |
| GB2366076B (en) | 2002-07-17 |
| TW478108B (en) | 2002-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4808319B2 (ja) | 半導体素子の自己整合コンタクト構造体の形成方法及びこれによって形成された自己整合コンタクト構造体 | |
| KR100414220B1 (ko) | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 | |
| KR100936585B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7153745B2 (en) | Recessed gate transistor structure and method of forming the same | |
| US20100197123A1 (en) | Method for fabricating semiconductor device | |
| US7476584B2 (en) | Method of fabricating a semiconductor device with a bit line contact plug | |
| US6403996B1 (en) | Semiconductor memory device using double layered capping pattern and semiconductor memory device formed thereby | |
| JPH10214894A (ja) | 半導体装置及びその製造方法 | |
| JP2006261708A (ja) | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 | |
| JP2007329501A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| WO2001043176A1 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
| JP2005079576A (ja) | 半導体装置及びこれの製造方法 | |
| KR100268443B1 (ko) | 반도체 장치의 자기 정렬 콘택 형성 방법 | |
| JP2004128188A (ja) | 半導体装置の製造方法 | |
| KR20040013529A (ko) | 스플릿 게이트형 플래쉬 메모리소자의 제조방법 | |
| US6903022B2 (en) | Method of forming contact hole | |
| JP2003158206A (ja) | フラットセルメモリ素子のシリサイド膜製造方法 | |
| KR100366620B1 (ko) | 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법 | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4033728B2 (ja) | コンタクトホール形成方法 | |
| KR20050002075A (ko) | 반도체소자 제조 방법 | |
| KR20000039307A (ko) | 반도체장치의 콘택 형성방법 | |
| KR20010109677A (ko) | 반도체소자의 모스 트랜지스터 제조방법 및 그에 의해제조된 모스 트랜지스터 | |
| KR20010011651A (ko) | 반도체장치의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4808319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |