JP2001084763A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001084763A5 JP2001084763A5 JP1999254438A JP25443899A JP2001084763A5 JP 2001084763 A5 JP2001084763 A5 JP 2001084763A5 JP 1999254438 A JP1999254438 A JP 1999254438A JP 25443899 A JP25443899 A JP 25443899A JP 2001084763 A5 JP2001084763 A5 JP 2001084763A5
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- signal
- output
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 description 17
- 230000000875 corresponding Effects 0.000 description 11
- 230000000630 rising Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000003111 delayed Effects 0.000 description 4
- 101700028562 CAK1 Proteins 0.000 description 3
- 230000001360 synchronised Effects 0.000 description 3
- 210000003135 Vibrissae Anatomy 0.000 description 1
- 230000003213 activating Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Images
Description
図34は、クロック入力バッファ1010の構成を示す回路図である。
図34を参照して、クロック入力バッファ1010は、入力ノードNi1およびNi2の入力電圧レベル差を比較して、両者の電圧レベル差を増幅してノードNbに出力するカレントミラーアンプを構成するP型MOSトランジスタQPa,QPbおよびN型MOSトランジスタQNa,QNbと、ノードNbの電圧レベルに応じた信号をノードNoに出力するインバータIVaを有する。ノードNoには、クロック信号BufCLKが出力される。
図34を参照して、クロック入力バッファ1010は、入力ノードNi1およびNi2の入力電圧レベル差を比較して、両者の電圧レベル差を増幅してノードNbに出力するカレントミラーアンプを構成するP型MOSトランジスタQPa,QPbおよびN型MOSトランジスタQNa,QNbと、ノードNbの電圧レベルに応じた信号をノードNoに出力するインバータIVaを有する。ノードNoには、クロック信号BufCLKが出力される。
再び、図33を参照して、内部クロックパルスint.CLKPは、出力バッファ60に送られ、データ信号の出力トリガとして使用される。出力バッファにおいて生じる遅延時間Toを考慮すると、ロック状態のクロック信号をもとに発生した内部クロックパルスint.CLKPによって、外部クロック信号ext.CLKからTcだけ位相の遅れたタイミング、すなわち外部クロック信号と同期したタイミングによって、データを出力することが可能である。
図37は、遅延ユニットの構成を示す回路図である。
図37においては、m番目(m:1〜n−1の自然数)の遅延ユニット200−mの構成が示される。
図37においては、m番目(m:1〜n−1の自然数)の遅延ユニット200−mの構成が示される。
図37を参照して、遅延ユニット200−mは、デコード回路121−mからの制御信号R<m>に応答して動作するクロックドインバータCIVaおよびCIVbを有する。クロックドインバータCIVaは、制御信号R<m>が活性化(Hレベル)された場合に動作し、クロック信号BufCLKを反転して出力する。一方、クロックドインバータCIVbは、制御信号R<m>が非活性化(Lレベル)されている場合に動作し、前段の遅延ユニットの出力を反転して出力する。遅延ユニット200−mは、さらに、インバータIVcを含む。インバータIVcの入力ノードは、クロックドインバータCIVaおよびCIVbの出力ノードと接続されている。インバータIVcの出力は、後段の遅延ユニット200中のクロックドインバータCIVbの入力ノードに与えられる。このような構成とすることにより、遅延ユニット200−mは、対応する制御信号R<m>が活性化されている場合には、クロック信号BufCLKを遅延して後段の遅延ユニットに伝達し、制御信号R<m>が非活性化されている場合においては、前段の遅延ユニット入出力信号をさらに遅延させて後段の遅延ユニットに伝達する役割を果たす。遅延ユニット200−0中のIVcが出力する信号は、レベルシフタ130に伝達される。また、遅延ユニット200−n中のCIVbの入力ノードは、接地電圧と結合される。
クロックドインバータにおける信号の立上がり時間および立下がり時間を、それぞれTr(CIV)およびTf(CIV)とし、インバータにおける信号の立上がり時間および立下がり時間を、それぞれTr(IV)およびTf(IV)とすると、遅延時間T1は、Tf(CIV)とTr(IV)との和で示され、遅延時間T2は、Tr(CIV)とTf(IV)との和で示される。
半導体記憶装置1は、さらに、クロック端子6から外部クロック信号ext.CLKを受けて内部クロックパルスint.CLKPを生成するDLL回路100を備える。内部クロックパルスint.CLKPは出力バッファ60に伝達される。出力バッファ60は、内部クロックパルスint.CLKPの活性化タイミングに応答して、外部クロック信号ext.CLKの立上がりエッジと立下がりエッジとの両方に同期してデータバスDBによって伝達される出力データをデータ入出力端子8に出力する。出力バッファ60におけるデータ出力遅延時間は、Toである。このような構成とすることにより、半導体記憶装置1は、DDR−SDRAMとして動作することが可能である。
図2を参照して、DLL回路100は、クロック入力バッファ110および115を備える。クロック入力バッファ110は、図34で説明したクロック入力バッファ1010と同様の構成を有するが、入力ノードNi1に外部クロック信号ext.CLKを受けて、入力ノードNi2に外部クロック信号の反転信号である/ext.CLKを受ける。クロック入力バッファ115も、図34で説明したクロック入力バッファ1010と同様の構成を有するが、入力ノードNi1には/ext.CLKが入力され、入力ノードNi2には外部クロック信号ext.CLKが入力される。クロック入力バッファ110および115は、ext.CLKと/ext.CLKとが交差するタイミングに応答して立上がりまたは立下がるクロック信号BufCLKRおよびBufCLKFをそれぞれ出力する。具体的には、クロック信号BufCLKRは、両者の電圧レベルがext.CLK>/ext.CLKとなるタイミングでHレベルに立上がり、/ext.CLK>ext.CLKとなるタイミングで立下がるクロック信号である。反対に、BufCLKFは、両者の電圧レベルが/ext.CLK>ext.CLKのタイミングで立上がり、ext.CLK>/ext.CLKのタイミングで立下がるクロック信号である。BuFCLKRは、外部クロック信号ext.CLKの立上がりエッジに応答して発生されるクロック信号である。BufCLKFは、クロック信号BufCLKRと反転した位相を有する信号であり、言換えれば、外部クロック信号ext.CLKの立下がりエッジに応答して活性化されるクロック信号である。クロック入力バッファで付加される遅延時間をTiと表記する。
位相差制御回路150は、クロック信号BufCLKRとフィードバッククロック信号FBCLKとの位相差を比較して、カウント指示信号DWN,UPおよびLCKを出力する位相比較回路152と、これらのカウント指示信号に応じてカウントデータADR<0:M−1>を出力するアップ/ダウンカウント回路154とを含む。
アップ/ダウンカウント回路154は、カウント指示信号UPの活性化に応答して、遅延回路での遅延量を設定するための遅延制御量をインクリメントし、カウント指示信号DWNの活性化に応答して、遅延制御量をデクリメントする。信号LCKが活性化されている場合には、ロック状態であるので遅延制御量は維持される。アップ/ダウンカウント回路154は、クロック信号BufCLKRとFBCLKが同期するように遅延制御量を増減するとともに、カウンデータADR<0:M−1>を設定する。カウントデータADR<0:M−1>は、遅延制御量を表わすためのMビット(M:自然数)の信号である。
DLL回路100は、int.CLKRとおよびレベルシフタ135の出力するint.CLKFとの両方に基づいて内部クロックパルスint.CLKPを出力するパルス生成回路160をさらに備える。内部クロックパルスint.CLKPは、出力バッファ60に伝達され、半導体記憶装置1からのデータ読出のトリガ信号となる。
図3は、遅延ユニット200の構成を示す回路図である。図3には、m番目の遅延ユニット200−mの回路構成が示される。図3を参照して、遅延ユニット200−mは、制御信号R<m>およびその反転信号/R<m>によって制御されるクロックドインバータCIV1およびCIV2とを含む。クロックドインバータCIV1は、制御信号R<m>の活性化に応じて動作し、クロック信号BufCLKRもしくはBufCLKFを受けて反転出力する。クロックドインバータCIV2は、前段に配置された遅延ユニット200−(m−1)からの出力を反転して出力する。遅延ユニット200−mは、さらに、インバータIV1を含む。インバータIV1の入力ノードは、クロックドインバータCIV1およびCIV2の出力ノードと接続され、IV1の出力ノードは、次の段の遅延ユニット200−(m+1)中のクロックドインバータ(CIV2)の入力ノードに接続される。このように、遅延ユニット200の構成は、図37で説明したのと同様であり、単一の遅延ユニットによって、立上がりエッジに付加される遅延時間T1および立下がりエッジに付加される遅延時間T2は、従来の技術で説明したのと同様に、T1=Tf(CIV)+Tr(IV)および、T2=Tr(CIV)+Tf(IV)でそれぞれ表わされる。
クロック信号BufCLKRは、位相差制御回路150に入力され、遅延ループを経由して得られるフィードバッククロック信号FBCLKとの間で同期がとられる。データ出力時にバッファ回路で消費されるデータ出力遅延時間Toの影響を排除するために、ロック状態において、内部クロック信号int.CLKRは、外部クロック信号ext.CLKからToだけ遅れた状態とされる。ロック状態におけるカウントデータADR<0:M−1>のデコード値すなわち、遅延制御量をαとすると、内部クロック信号int.CLKRのクロック信号BufCLKRに対する位相遅れはα・T1で表わされる。
図6は、実施の形態2に従う遅延回路220の構成を示すブロック図である。
図6を参照して、遅延回路220は、クロック信号BufCLKRを反転してノードN1に出力するインバータIV10と、ノードN1と接地配線との間に並列に接続されるサブ遅延ユニット205−0〜205−2と、ノードN1の信号レベルを反転してノードN2に出力するインバータIV15と、ノードN2と接続される遅延ユニット200−0〜200−Nとを含む。カウントデータADR<0:M−1>がMビットの信号である場合には、N=2(M-3)−1で与えられる。遅延ユニット200−0〜200−Nは、互いに直列に接続され、各々の構成は、図3で説明したとおりである。1個の遅延ユニットによって付加される遅延時間をtdcと表記する。
図6を参照して、遅延回路220は、クロック信号BufCLKRを反転してノードN1に出力するインバータIV10と、ノードN1と接地配線との間に並列に接続されるサブ遅延ユニット205−0〜205−2と、ノードN1の信号レベルを反転してノードN2に出力するインバータIV15と、ノードN2と接続される遅延ユニット200−0〜200−Nとを含む。カウントデータADR<0:M−1>がMビットの信号である場合には、N=2(M-3)−1で与えられる。遅延ユニット200−0〜200−Nは、互いに直列に接続され、各々の構成は、図3で説明したとおりである。1個の遅延ユニットによって付加される遅延時間をtdcと表記する。
サブ遅延ユニット205−0〜205−2の各々は、ノードN1と接地配線との間に直列に結合されるN型MOSトランジスタとキャパシタとを有する。サブ遅延ユニット205−0は、制御信号R<0>をゲートに受けるN型MOSトランジスタQN0と、容量値1Cのキャパシタとを有する。サブ遅延ユニット205−1は、制御信号R<1>をゲートに受けるN型MOSトランジスタQN1と容量値2Cを有するキャパシタとを有する。サブ遅延ユニット205−2は、制御信号R<2>をゲートに受けるN型MOSトランジスタQN2と容量値4Cのキャパシタとを有する。サブ遅延ユニット205−0〜205−2は、カウントデータADR<0:M−1>の下位3ビットであるADR<0:2>に応答して選択される。
容量値1Cのキャパシタを有するサブ遅延ユニット205−0によって付加される遅延時間tdfがtdCの1/8程度となるように設定することによって、遅延制御量の増加に対応して遅延回路220全体で付加される遅延時間を滑らかに変化させることが可能となる。また制御信号の下位ビットR<0>〜R<2>は、カウント信号の下位3ビットADR<0>〜ADR<2>の各ビットとそれぞれ同一の値とすればよく、制御信号の上位ビットR<3>〜<n>は、アドレス信号の上位ビットADR<3:M−1>のデコード結果に応じて定める構成とすればよい。
図9を参照して、遅延回路用に設けられた専用の電圧発生回路(以下、VDC;Voltage Down Converterとも表記する)350は、遅延回路の駆動電圧int.Vddを発生する。駆動電圧int.Vddは、電源配線355によって遅延回路中の各遅延ユニットに供給される。遅延回路120と遅延回路125とは別々の領域に配置され、図9においては遅延回路120が電圧発生回路350に近い側に配置される。遅延回路120は、遅延ユニット200R−0〜200R−nを含み、遅延回路125は遅延ユニット200F−0〜200F−nを含む。よって、遅延ユニットは、200R−0〜200R−n〜200F−0〜200F−nの順に、電圧発生回路350からの距離が短くなる。このような配置は、配線長をできるだけ短くすることを目的とするものである。
しかしながら、図9の構成では、電源配線355において配線抵抗に起因して生じる電圧降下によって、電源配線355上における電圧発生回路350からの距離に応じてそれぞれの遅延ユニットの駆動電圧のレベルが異なってしまう。一方、遅延回路120と125とは共通のカウント信号によって制御されるので、たとえば遅延制御量がα+1である場合には、遅延回路120においては200R−0〜200R−αをクロック信号BufCLKRが通過することによって遅延時間が付加される。同様に、遅延回路125においては、遅延ユニット200F−0〜200F−αをクロック信号BufCLKFが通過することによって遅延時間が付加される。
したがって、このような構成の下では、電源配線355に生じる電圧降下の影響によって、遅延回路120によって付加される遅延時間と遅延回路125によって付加される遅延時間との間に差異が生じてしまう。この差が大きくなると、図5で説明したtCHとtCLとの差が大きくなってしまい、DDR−SDRAMにおいて外部クロック信号の立上がりエッジと立下がりエッジとの両方に同期した内部クロックパルスを得ることが困難となってしまう。
図10を参照して、電圧発生回路350によって生成される遅延回路の駆動電圧intVddは、独立して設けられる電源配線356および357によって、遅延回路120および125にそれぞれ供給される。遅延回路120および125は、それぞれn+1個の遅延ユニットを有するが、それぞれの遅延回路におけるk番目の遅延ユニット(k:0〜nの整数)について、それぞれの電源配線上における電圧発生回路からの距離が同程度となるように位置される。このような構成とすることにより、遅延回路120と125とにおいて、遅延制御量α+1に対応して遅延経路を形成する遅延ユニット200R−0〜200R−αと200F−0〜200F−αとはそれぞれ同レベルの電圧レベルによって駆動されることとなるため、両遅延回路において付加される遅延時間の差を低減することが可能である。
また、遅延回路120および125において、カウントデータの下位ビットに対応する遅延ユニット200R−0および200F−0から順に電圧発生回路350からの距離が短い配置とすることによって、使用頻度の高い遅延ユニットに対して、電圧降下の小さいより安定した駆動電源電圧を供給することができるため、遅延回路によって付加される遅延時間のばらつきをさらに低減することが可能となる。
図11を参照して、実施の形態3の変形例においては、遅延回路120および125に具備される遅延ユニット200R−0〜200R−nおよび200F−0〜200F−nは共通に設けられた電源配線355の電源配線によって駆動電圧を供給される。実施の形態3の変形例においては、遅延回路120に対応する遅延ユニットと遅延回路125に対応する遅延ユニットとが交互に配置される点が特徴である。図11においては、電圧発生回路350に近い側から、遅延ユニット200R−0,200F−0,200R−1,200F−1,…,200R−n,200F−nの順に配置されている。図11の構成とすることによっても、遅延回路120と遅延回路125との間で対応付けられる遅延ユニットのそれぞれは、電源配線355上における電圧発生回路350からの距離が同程度であるため、その駆動電圧レベルはほぼ同一であり、両遅延回路によって付加される遅延時間の差異を低減することが可能である。
図11の構成においても、電圧発生回路350に近い側から使用頻度の高い遅延ユニットを配置する構成とすることにより、実施の形態3で説明したのと同様の効果を得ることができる。
このときに、サブ遅延ユニットに対応するカウント信号の下位Jビットに対応する(2J −1)・tdfと(図8では2J=8)と遅延ユニットによる単位遅延時間tdcとの間の差が大きい場合には、カウントデータの切換わりタイミングにおいて、遅延回路の出力信号レベルがHレベルからLレベルに一瞬落ち込んでしまうおそれがある。このとき、Lレベルへの落ち込みが瞬間的なものであっても、再び遅延回路の出力がHレベルに復帰する場合において、パルス生成回路160によって内部クロックパルスint.CLKPが活性化されてしまう。このようにして発生するパルスは一般に「ひげ」とも呼ばれるが、このようなひげ状の内部クロックパルスの発生によって、半導体記憶装置のデータ出力に誤動作が引き起こされるおそれがある。
論理ゲートLG20は、タイミング制御信号/TMFを出力する。切換タイミング制御回路480は、さらに、タイミング制御信号/TMFを反転してタイミング制御信号TMFを出力するインバータIV20と、インバータIV20の出力を反転するインバータIV22と、インバータIV22の出力を反転するインバータIV24とを含む。インバータIV22は、タイミング制御信号/TMCを出力し、インバータIV24はタイミング制御信号TMCを出力する。これらのタイミング制御信号TMF,/TMF,TMC,/TMCは、カウントデータ伝達回路490に供給される。
図14を参照して、遅延回路220の入力信号であるint.CLKRに対応して、分周信号BufCLKRdblが出力される。ノードN1の信号レベルは、クロック信号BufCLKRを受けるインバータIV10の出力であるため、クロック信号BufCLKRを反転・遅延させた信号となる。ノードN3の信号レベルは、ノードN1の信号をインバータ群482によってさらに遅延・反転させた信号となる。
タイミング制御信号TMFは、論理ゲートLG20の出力の反転信号であるため、分周信号BufCLKRdblとノードN1の信号とノードN3の信号とを3入力とするAND演算結果となる。したがって、インバータ群482の段数を調整することにより、遅延回路の入力信号BufCLKRがLレベルの期間においてのみタイミング制御信号TMFを活性化(Hレベル)とすることが可能である。タイミング制御信号TMCについても、同様のタイミングに活性化させることが可能である。ここで、タイミング制御信号TMFは、サブ遅延ユニットに対応するカウント信号の下位ビットを、遅延回路に伝達するタイミングを規定するための制御信号であり、タイミング制御信号TMCは、遅延ユニットに対応するカウント信号の上位ビットを、遅延回路に伝達するタイミングを規定するための信号である。
クロックドインバータCINV10は、入力ノードにカウントデータの第j+1ビットであるADR<j>を受ける。クロックドインバータCINV10は、j=0〜2の場合においては、タイミング制御信号TMFおよび/TMFによって制御され、j=3〜M−1の場合においては、タイミング制御信号TMC,/TMCによって制御される。
図18を参照して、ノードN5にはクロック信号int.BufCLKRを遅延回路120によって遅延させた信号が出力される。ノードN5における信号の振幅は遅延回路の駆動電源電圧int.Vddである。ノードN5の信号は、レベルシフト回路130によって他の回路の駆動電源電圧である振幅Vccの信号に変換され、インバータ群512によって反転・遅延される。よって、ノードN7に出力される信号はノードN5の信号を反転・遅延させかつ振幅レベルがVccに変換された信号となる。ノードN8には、ノードN5およびノードN7の信号のAND演算結果が出力される。したがってノードN8には、ノードN5に出力された遅延回路120の出力信号の立上がりエッジに対応して振幅Vccのワンショットパルスが生成される。
図19は、位相差制御回路650の構成を示すブロック図である。
図19を参照して、位相差制御回路650は、位相比較回路152とアップ/ダウンカウント回路154との間にカウント動作停止回路655をさらに含む点で、位相差制御回路150と異なる。カウント動作停止回路655は、位相比較回路152から出力されるカウントクロックcntclkとカウント停止信号CNTSTPとを受けて、カウント制御クロックcntclk2を出力する。アップ/ダウンカウント回路154は、カウント制御クロックcntclk2に同期して位相比較回路152から出力されるカウント指示信号DWN,UPおよびLCKに応じてカウントデータADR<0:M−1>を更新する。
図19を参照して、位相差制御回路650は、位相比較回路152とアップ/ダウンカウント回路154との間にカウント動作停止回路655をさらに含む点で、位相差制御回路150と異なる。カウント動作停止回路655は、位相比較回路152から出力されるカウントクロックcntclkとカウント停止信号CNTSTPとを受けて、カウント制御クロックcntclk2を出力する。アップ/ダウンカウント回路154は、カウント制御クロックcntclk2に同期して位相比較回路152から出力されるカウント指示信号DWN,UPおよびLCKに応じてカウントデータADR<0:M−1>を更新する。
図20を参照して、時刻t0の外部クロック信号ext.CLKの立上がりエッジにおいて、読出サイクルが開始される。カウント停止信号CNTSTPは、読出動作が開始される時刻t0からインターバル期間tint経過後の時刻t1より活性化(Lレベル)される。インターバル期間tintは、読出動作の対象となるメモリセルの選択を行なうためのアドレスデコードやワード線の選択等に費やされる時間である。
時刻t1から時刻t2の間、バースト長を考慮してデータ入出力端子から読出データの出力が完了するまでの間カウント停止信号CNTSTPの活性状態(Lレベル)が維持される。位相比較回路152は、外部クロック信号ext.CLKの立上がりエッジに応答して出力されるクロック信号BufCLKRについて位相比較を実行するため、外部クロック信号ext.CLKの各立上がりエッジにおいてアップ/ダウンカウント回路154のカウント動作を活性化するためのカウントクロックcntclkを発生する。しかしながら、カウント動作停止回路655の作用により、カウント停止信号CNTSTPが活性化されている期間においては、カウント制御クロックcntclk2の活性化は停止される。
図22を参照して、電圧発生回路350は、電源配線355の電圧レベルint.Vddとint.Vddの目標電圧Vrefとを比較する電圧比較回路352と、電圧比較回路352に制御されてint.Vdd<Vrefの場合にオンして電流を供給するためのトライブトランジスタ354とを含む。
電圧発生回路350とDLL回路700の間に、ローパスフィルタ710が形成される。ローパスフィルタ710は、電源配線355の配線抵抗値Rwとドライブトランジスタ354の有するオン抵抗Rdとの和からなる抵抗成分と、電源配線255と接地配線590との間に設けられるデカップル容量(容量値Cd)とを有する。
ローパスフィルタ710の作用により、電源配線355に生じた高周波成分の電圧変動は、DLL回路700に直接供給されない構成となる。したがって、DLL回路700に供給される内部電源電圧の揺れを低減し、DLL回路におけるノイズの発生等を有効に防止することが可能となる。
図23は、遅延レプリカ回路140の一般的な構成を示す回路図である。
図23を参照して、遅延レプリカ回路140は、直列に接続された複数個(偶数)のインバータを有する。これらのレプリカ回路で付加される遅延時間をToもしくはTiと合致するように、インバータの段数が調整される。しかしながら、このような構成においては、遅延時間の調整はインバータの個数の変更でしか実行することができない。半導体の製造工程においては、さまざまな段階でテストが実行されるが、一般にウェハ段階で実行されるウェハテストにおいてはテストの動作周波数が20MHz程度と比較的低速であることもあり、実際にDLLにおけるジッタを測定することは非常に困難である。一方、チップモールド後に実行されるファイナルテストにおいては、テスト環境も整っていることから、これらのジッタについても測定することが可能である。よって、実施の形態8においては、チップモールド後のファイナルテスト時においてレプリカ回路で付加される遅延時間の微調整が可能な回路構成について説明する。
図23を参照して、遅延レプリカ回路140は、直列に接続された複数個(偶数)のインバータを有する。これらのレプリカ回路で付加される遅延時間をToもしくはTiと合致するように、インバータの段数が調整される。しかしながら、このような構成においては、遅延時間の調整はインバータの個数の変更でしか実行することができない。半導体の製造工程においては、さまざまな段階でテストが実行されるが、一般にウェハ段階で実行されるウェハテストにおいてはテストの動作周波数が20MHz程度と比較的低速であることもあり、実際にDLLにおけるジッタを測定することは非常に困難である。一方、チップモールド後に実行されるファイナルテストにおいては、テスト環境も整っていることから、これらのジッタについても測定することが可能である。よって、実施の形態8においては、チップモールド後のファイナルテスト時においてレプリカ回路で付加される遅延時間の微調整が可能な回路構成について説明する。
DLL回路800中のブロック806は、クロック入力端子と遅延レプリカ回路840との間に設けられるクロック入力バッファや遅延回路等の回路群を総称して表わしたものである。遅延レプリカ回路840の出力は位相差制御回路150に出力され、位相差制御回路150は、位相比較結果に応じてカウントデータを生成し回路群806中の遅延回路に伝達する。これによってDLLループが形成されることとなる。
図27は、遅延時間可変インバータ850の構成を示す回路図である。
図27を参照して、遅延時間可変インバータ850は、通常のインバータを構成するP型MOSトランジスタQP85およびN型MOSトランジスタQN85に加えて、電源電圧VccとトランジスタQP85との間に互いに並列に結合されるP型MOSトランジスタQP80,QP81およびQP82と、接地電圧VssとトランジスタQN85との間に互いに並列に結合される3個のN型MOSトランジスタQN80,QN81およびQN82を有する。
図27を参照して、遅延時間可変インバータ850は、通常のインバータを構成するP型MOSトランジスタQP85およびN型MOSトランジスタQN85に加えて、電源電圧VccとトランジスタQP85との間に互いに並列に結合されるP型MOSトランジスタQP80,QP81およびQP82と、接地電圧VssとトランジスタQN85との間に互いに並列に結合される3個のN型MOSトランジスタQN80,QN81およびQN82を有する。
このようにチャネル幅を調整することによって、電源電圧もしくは接地電圧からインバータを構成するトランジスタQP85およびQN85に対する電流駆動能力を変化させることができ、インバータ850において付加される遅延時間を可変とすることが可能となる。
図29を参照して、インバータIV90は、通常のインバータを構成するP型MOSトランジスタQP90とN型MOSトランジスタQN90とに加えて、トランジスタQP90と出力ノードとの間に接続される抵抗体R90と、トランジスタQN90と出力ノードの間に接続される抵抗体R91とを含む。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25443899A JP2001084763A (ja) | 1999-09-08 | 1999-09-08 | クロック発生回路およびそれを具備した半導体記憶装置 |
DE2000143650 DE10043650A1 (de) | 1999-09-08 | 2000-09-05 | Takterzeugerschaltung und Halbleiterspeichervorrichtung |
TW89118229A TW540051B (en) | 1999-09-08 | 2000-09-06 | Clock generating circuit and semiconductor memory device including the same |
US09/655,823 US6339553B1 (en) | 1999-09-08 | 2000-09-06 | Clock generating circuit having additional delay line outside digital DLL loop and semiconductor memory device including the same |
KR10-2000-0053004A KR100393714B1 (ko) | 1999-09-08 | 2000-09-07 | 디지털 dll 루프 외에도 지연 라인을 포함하는 클럭발생 회로와 그것을 구비한 반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25443899A JP2001084763A (ja) | 1999-09-08 | 1999-09-08 | クロック発生回路およびそれを具備した半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001084763A JP2001084763A (ja) | 2001-03-30 |
JP2001084763A5 true JP2001084763A5 (ja) | 2006-09-28 |
Family
ID=17265010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25443899A Pending JP2001084763A (ja) | 1999-09-08 | 1999-09-08 | クロック発生回路およびそれを具備した半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6339553B1 (ja) |
JP (1) | JP2001084763A (ja) |
KR (1) | KR100393714B1 (ja) |
DE (1) | DE10043650A1 (ja) |
TW (1) | TW540051B (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
AU2001272259A1 (en) * | 2000-07-07 | 2002-01-21 | Mosaid Technologies Incorporated | Method and apparatus for synchronization of row and column access operations |
KR100513806B1 (ko) * | 2000-12-30 | 2005-09-13 | 주식회사 하이닉스반도체 | 반도체 장치 |
DE10126312B4 (de) * | 2001-05-30 | 2015-10-22 | Infineon Technologies Ag | Halbleiterspeicher mit einem Signalpfad |
JP2003059298A (ja) * | 2001-08-09 | 2003-02-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100446291B1 (ko) * | 2001-11-07 | 2004-09-01 | 삼성전자주식회사 | 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로 |
DE10154812B4 (de) | 2001-11-08 | 2010-04-15 | Qimonda Ag | Schaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung |
US6711092B1 (en) * | 2002-04-30 | 2004-03-23 | Virage Logic Corp. | Semiconductor memory with multiple timing loops |
KR100477809B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
KR100482736B1 (ko) * | 2002-09-12 | 2005-04-14 | 주식회사 하이닉스반도체 | 지연고정루프의 지연 모델 및 그의 튜닝 방법 |
KR100889323B1 (ko) * | 2002-11-27 | 2009-03-18 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로용 입력 버퍼 |
US6865135B2 (en) * | 2003-03-12 | 2005-03-08 | Micron Technology, Inc. | Multi-frequency synchronizing clock signal generator |
US7149265B2 (en) * | 2003-05-16 | 2006-12-12 | Visteon Global Technologies, Inc. | Timing recovery loop with non-integer length |
JP2004355081A (ja) | 2003-05-27 | 2004-12-16 | Internatl Business Mach Corp <Ibm> | 情報処理装置及びメモリモジュール |
FR2860663B1 (fr) * | 2003-10-01 | 2006-09-01 | Arteris | Dispositif de retard numerique, oscillateur numerique generateur de signal d'horloge, et interface memoire |
KR100578232B1 (ko) | 2003-10-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
US7111185B2 (en) * | 2003-12-23 | 2006-09-19 | Micron Technology, Inc. | Synchronization device with delay line control circuit to control amount of delay added to input signal and tuning elements to receive signal form delay circuit |
JP3953041B2 (ja) * | 2004-03-31 | 2007-08-01 | 日本電気株式会社 | 出力バッファ回路および半導体集積回路 |
TWI330785B (en) | 2004-08-31 | 2010-09-21 | Via Tech Inc | A method for detecting the capture range of the data strobe |
JP4502767B2 (ja) * | 2004-09-29 | 2010-07-14 | 株式会社リコー | レベルシフト回路 |
JP4528659B2 (ja) * | 2005-03-30 | 2010-08-18 | パナソニック株式会社 | クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム |
FR2887093B1 (fr) * | 2005-06-10 | 2007-08-31 | Arteris Sa | Systeme et procede de transmission de donnees dans un circuit electronique |
FR2890766B1 (fr) * | 2005-09-12 | 2007-11-30 | Arteris Sa | Systeme et procede de communication asynchrone sur circuit, entre des sous-circuits synchrones |
JP4560819B2 (ja) * | 2005-09-21 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体装置 |
JP4667196B2 (ja) | 2005-10-12 | 2011-04-06 | パナソニック株式会社 | 位相調整回路 |
KR100672033B1 (ko) * | 2005-10-14 | 2007-01-19 | 삼성전자주식회사 | 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법 |
US7982511B2 (en) | 2006-02-09 | 2011-07-19 | Hynix Semiconductor Inc. | DLL circuit and method of controlling the same |
KR100851992B1 (ko) * | 2006-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
TWI336166B (en) * | 2006-02-20 | 2011-01-11 | Realtek Semiconductor Corp | Digital amplifier and thereof method |
FR2899413B1 (fr) * | 2006-03-31 | 2008-08-08 | Arteris Sa | Systeme de commutation de message |
FR2900017B1 (fr) * | 2006-04-12 | 2008-10-31 | Arteris Sa | Systeme d'interconnexions de blocs fonctionnels externes sur puce muni d'un unique protocole parametrable de communication |
FR2901437B1 (fr) * | 2006-05-16 | 2008-08-08 | Arteris Sa | Procede de realisation d'un circuit de synchronisation de donnees echangees de maniere asynchrone entre deux blocs synchrones, et circuit de synchronisation elabore a partir d'un tel procede |
KR100706836B1 (ko) * | 2006-06-07 | 2007-04-13 | 주식회사 하이닉스반도체 | 펄스 발생 장치 및 방법 |
FR2902957B1 (fr) * | 2006-06-23 | 2008-09-12 | Arteris Sa | Systeme et procede de gestions de messages transmis dans un reseau d'interconnexions |
TWI339495B (en) | 2006-07-26 | 2011-03-21 | Realtek Semiconductor Corp | A high resolution delay adjustor |
FR2904445B1 (fr) * | 2006-07-26 | 2008-10-10 | Arteris Sa | Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce |
US7278859B1 (en) * | 2006-08-31 | 2007-10-09 | Intel Corporation | Extended package substrate |
KR100886645B1 (ko) * | 2006-12-28 | 2009-03-04 | 주식회사 하이닉스반도체 | 클럭 버퍼 회로 및 그를 포함하는 반도체 메모리 장치 |
TWI358902B (en) * | 2007-12-31 | 2012-02-21 | Ind Tech Res Inst | Signal delay circuit |
KR100949277B1 (ko) * | 2008-08-20 | 2010-03-25 | 주식회사 하이닉스반도체 | 데이터 입력 버퍼 인에이블 신호 발생 회로 및 방법 |
KR20110002144A (ko) * | 2009-07-01 | 2011-01-07 | 칭화대학교 | 하이브리드 fir 필터링 기법이 적용된 지연 동기 루프 및 이를 포함하는 반도체 메모리 장치 |
JP2011060385A (ja) | 2009-09-11 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその制御方法並びにデータ処理システム |
KR101194380B1 (ko) * | 2011-04-21 | 2012-10-25 | 에스케이하이닉스 주식회사 | 지연 조절 회로 및 이를 포함하는 반도체 메모리 장치 |
CN104113305B (zh) * | 2013-04-19 | 2017-03-01 | 瑞昱半导体股份有限公司 | 时钟产生装置及其方法 |
US9225322B2 (en) | 2013-12-17 | 2015-12-29 | Micron Technology, Inc. | Apparatuses and methods for providing clock signals |
US9705484B2 (en) * | 2015-06-25 | 2017-07-11 | Mediatek Inc. | Delay cell in a standard cell library |
KR20170049193A (ko) * | 2015-10-28 | 2017-05-10 | 삼성전자주식회사 | 지연 고정 루프회로 및 이를 포함하는 반도체 메모리 장치 |
KR102661447B1 (ko) | 2016-11-08 | 2024-04-26 | 에스케이하이닉스 주식회사 | 입력 버퍼 회로 |
US10008260B1 (en) * | 2017-04-18 | 2018-06-26 | Arm Limited | Clock generation circuitry for memory applications |
KR102567922B1 (ko) * | 2018-07-03 | 2023-08-18 | 에스케이하이닉스 주식회사 | 지연회로 및 이를 이용한 반도체시스템 |
KR102536639B1 (ko) * | 2018-08-14 | 2023-05-26 | 에스케이하이닉스 주식회사 | 메모리 장치의 버퍼 제어 회로 |
JP7239373B2 (ja) * | 2019-03-28 | 2023-03-14 | ラピスセミコンダクタ株式会社 | 高電圧クロック生成回路 |
US11049543B2 (en) * | 2019-09-03 | 2021-06-29 | Micron Technology, Inc. | Apparatuses and methods for deactivating a delay locked loop update in semiconductor devices |
KR20210070140A (ko) * | 2019-12-04 | 2021-06-14 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US10923177B1 (en) * | 2019-12-23 | 2021-02-16 | Nanya Technology Corporation | Delay-locked loop, memory device, and method for operating delay-locked loop |
US12021531B2 (en) * | 2022-08-25 | 2024-06-25 | Micron Technology, Inc. | Systems and techniques for timing mismatch reduction |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08321773A (ja) | 1995-05-26 | 1996-12-03 | Hitachi Ltd | 半導体集積回路 |
JPH0963267A (ja) | 1995-08-24 | 1997-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR0159074B1 (ko) * | 1995-12-23 | 1999-02-18 | 김광호 | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 |
JPH10171774A (ja) | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体集積回路 |
US6104225A (en) * | 1997-04-21 | 2000-08-15 | Fujitsu Limited | Semiconductor device using complementary clock and signal input state detection circuit used for the same |
JP4031859B2 (ja) * | 1998-02-03 | 2008-01-09 | 富士通株式会社 | 半導体装置 |
JP2000163961A (ja) * | 1998-11-26 | 2000-06-16 | Mitsubishi Electric Corp | 同期型半導体集積回路装置 |
JP2001060392A (ja) * | 1999-08-24 | 2001-03-06 | Mitsubishi Electric Corp | 半導体装置 |
-
1999
- 1999-09-08 JP JP25443899A patent/JP2001084763A/ja active Pending
-
2000
- 2000-09-05 DE DE2000143650 patent/DE10043650A1/de not_active Ceased
- 2000-09-06 US US09/655,823 patent/US6339553B1/en not_active Expired - Lifetime
- 2000-09-06 TW TW89118229A patent/TW540051B/zh not_active IP Right Cessation
- 2000-09-07 KR KR10-2000-0053004A patent/KR100393714B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001084763A5 (ja) | ||
US6339553B1 (en) | Clock generating circuit having additional delay line outside digital DLL loop and semiconductor memory device including the same | |
JP3888603B2 (ja) | クロック生成回路および制御方法並びに半導体記憶装置 | |
JP4190662B2 (ja) | 半導体装置及びタイミング制御回路 | |
JP3993717B2 (ja) | 半導体集積回路装置 | |
KR100305546B1 (ko) | 반도체장치,반도체시스템및디지탈지연회로 | |
US7977986B2 (en) | Semiconductor device having delay locked loop and method for driving the same | |
US6995591B2 (en) | Register controlled delay locked loop with low power consumption | |
US7688671B2 (en) | Semiconductor memory chip with on-die termination function | |
US20050093594A1 (en) | Delay locked loop phase blender circuit | |
KR100631166B1 (ko) | 지연고정 시간을 줄인 레지스터 제어 지연고정루프 | |
US20100177588A1 (en) | Calibration circuit and calibration method | |
JPH10171774A (ja) | 半導体集積回路 | |
JP2015012352A (ja) | 半導体装置 | |
US7688123B2 (en) | Delay apparatus, and delay locked loop circuit and semiconductor memory apparatus using the same | |
US20040000934A1 (en) | Clock divider and method for dividing clock signal in DLL circuit | |
US10795401B2 (en) | Semiconductor device | |
US6600352B2 (en) | Timing signal generating circuit | |
US9559710B2 (en) | Semiconductor device including oscillator | |
JPH10209857A (ja) | 位相比較回路および半導体集積回路 | |
US7870414B2 (en) | Clock tree circuit and semiconductor memory device using the same, and duty cycle correction method | |
JP4263818B2 (ja) | 半導体集積回路 | |
JP2004104747A (ja) | ディレイロックループの遅延モデル回路 | |
US6438067B2 (en) | Clock generating circuit ensuring a wide lock-allowing frequency range and allowing reduction in layout area as well as a semiconductor device provided with the same | |
JPH10285016A (ja) | 位相比較回路、dll回路および半導体集積回路 |