JP2000509200A - シリコン上に集積された強誘電体キャパシタ用の電極構造および作成方法 - Google Patents

Abstract

(57)【要約】 強誘電体層（５０）を間に挟む２つの金属酸化物電極（４６、５２）からなる強誘電体スタックが好ましくはＴｉＮ（４２）の介在バリア層を備えたシリコン基板（４０）上に製作される、強誘電体キャパシタ構造およびその作成方法である。一実施例では、強誘電体スタックの結晶配向性成長をもたらす十分高い温度でＴｉＮと下部金属酸化物電極との間で白金層（４４）が成長する。他の実施例では、白金層が完全に除去され、下部電極（４６）がＴｉＮ（４２）上で直接成長している。電極で使用する従来の導電性金属酸化物は酸化ランタンストロンチウムコバルト（ＬＳＣＯ）であるが、酸化ランタンニッケルは強誘電体セルで良好な電気特性および寿命特性を提供する。あるいは、この電極は、酸化ネオジム（ＮｄＯ）などの岩塩金属酸化物から形成することができる。

Description

【発明の詳細な説明】 シリコン上に集積された強誘電体キャパシタ用の 電極構造および作成方法 発明の分野 本発明は、一般にシリコン基板上で強誘電体およびその他のペロブスカイト材 料を結合する構造に関する。詳細には、本発明は、導電性金属酸化物電極を含む 強誘電体メモリ・セルとシリコン基板との間に挿入されるバリア層に関する。こ のようなバリアは、電極内の酸素による半導体シリコンの毒化の予防を含む、い くつかの機能を実行することができる。 発明の背景 パソコンおよびその他のコンピュータ化装置が多くの様々な応用分野で受け入 れられるにつれて、集積回路メモリ・セルがますます重要なものになってきた。 ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）は、現在、パソコン用と して最も一般的なタイプのランダムにアクセス可能なメモリであるが、定期的に リフレッシュする必要性があることと、電源障害またはシステム・クラッシュの 場合に情報が失われるという欠点がある。スタティックＲＡＭは、フリップフロ ップ回路を当てにしており、リフレッシュする必要はないが、依然として電源が 除去されるとその内容を失ってしまう。しかも、ＤＲＡＭよりかなり多くの電力 を必要とする。メモリ損失が受け入れられないような所与の重要な応用分野のた めに不揮発性メモリが開発された。これは、事前プログラミング済み読取り専用 メモリ（ＲＯＭ）から電気式書換え可能不揮発性メモリに及ぶが、ＤＲＡＭに比 べ、動作上またはコスト上の不利な条件を強要し、先進ＤＲＡＭ技術によって現 在約束されている６４メガバイトおよび２５６メガバイトのレベルまで集積する のが難しい。 必要なものは、不揮発性記憶装置を提供するだけでなく、長時間記憶の間、実 質的に電力を一切必要とせず、高密度集積が可能になるようにＤＲＡＭの容量性 記憶域と同様に単純な構造も提供するようなメモリ技術である。強誘電体メモリ は、長い間、このような要件を満足する可能性を提供してきた。非常に単純に言 えば、図１に示すように、基本的な強誘電体メモリ・セル１０は、その容量性ギ ャップで強誘電性材料１６を間に挟む２つの容量性電極１２、１４を含む。強誘 電体は、それに印加されるポーリング電圧に応じて、一般に上と下という２つの 安定分極状態を呈することができるという特性を有する。このような分極状態の １つに誘導されると、分極性材料は非常に長い期間、指定の分極状態のままにな る。この分極状態は電極１２、１４が帯びるキャパシタンスを決定する。このた め、メモリ・セルが２つの状態の１つにポーリングされると、その後、さらに電 力供給しなくてもその状態が保持されるので、セル１０のパルス状容量性応答、 すなわち、そのセルにおける電荷対電圧の割合を測定することによってそれを読 み取ることができる。さらに、通常、強誘電体は２つの状態のいずれか一方で非 常に高い誘電率を示すので、キャパシタの領域に比べ、信号レベルは比較的高く なる。 概念は単純であるが、強誘電体メモリ・セルは、シリコンＤＲＡＭと同様の集 積回路で実現するのは困難であった。最大の強誘電体挙動を示す材料は金属酸化 物であり、通常、ペロブスカイト結晶構造を有する。このため、シリコン回路へ の集積化が主な問題であることが判明した。シリコン技術が数十年間にわたる主 要産業での経験を提示するだけでなく、高密度強誘電体メモリ・アレイの読取り 、書込み、その他の制御を行うために一般にシリコン・サポート回路が必要にな るので、シリコンによる集積化が望ましい。したがって、商業的に成功した強誘 電体技術は、シリコン材料およびシリコン処理とともに集積しなければならない 。非常に望ましいアーキテクチャは、ＤＲＡＭと同様に、シリコン基板上に構築 された集積垂直構造内の２つの電極層間に挟まれた強誘電体の薄い平面層を含む 。 しかし、シリコン上に集積された強誘電体には問題がある。強誘電性材料は通 常、基本型強誘電体ＰＺＴ（チタン酸鉛ジルコニウム）などのペロブスカイトで あるが、ＳｒＢｉＴａＯや以下にリストする他の材料などの多くのペロブスカイ ト強誘電体が知られている。このようなペロブスカイトは、酸素が豊富であり、 通常、比較的高い温度で付着させる必要があり、その温度では酸素が下にある材 料、この場合のシリコンまで拡散する傾向がある。しかし、シリコンの半導体性 は、絶縁二酸化ケイ素が容易に形成されるので酸素を取り入れることによって悪 影響を受ける。 このように強誘電体とシリコンを集積すると、いくつかの設計が得られるが、 それぞれに独自の問題点がある。ポピュラーな設計は、強誘電体を間に挟んだ白 金電極を含んでいた。白金は、貴金属であり、強誘電体から下のシリコンまでの 酸素の拡散を阻止する。しかし、白金は金属であり、注意深く成長させないと多 結晶層として形成されてしまう。このため、その上に付着させた強誘電体も多数 の粒界を備えたランダム配列を有し、この粒界が再現性と信頼性の問題を引き起 こす。 米国特許第５４７９３１７号、１９９４年１１月１８日出願の米国特許出願第 ０８／３４１７２８号、１９９５年６月２９日出願の米国特許出願第０８／４９ ７４５７号においてRameshは、強誘電体スタックのメモリ・セルをゲートするト ランジスタを含む、下にある結晶シリコン基板に接続するポリシリコン・プラグ の上に強誘電体スタックを付着できるようにする、いくつかの構造を説明してい る。第１の実施態様は、その上にＰｔ／Ｔｉ／Ｐｔの３層からなる酸素拡散バリ アが付着されるＴｉＮのバリア層を含む。その上に強誘電体スタックが付着され 、他に可能な強誘電体間にＰＺＴまたはチタン酸鉛ランタンジルコニウム（ＰＬ ＺＴ）の強誘電体層を挟む酸化ランタンストロンチウムコバルト（ＬＳＣＯ）か らなる２つの金属酸化物電極を含む。５５０〜６５０℃で付着中に電極または強 誘電体から下にどのような酸素が拡散しても、それがチタンと結合し、白金・マ トリックス内に小型のＴｉＯ₂ボールを形成する。しかし、３レベルのＰｔ／Ｔ ｉ／Ｐｔは、過剰な製作ステップを含み、その結果、非導電性ＴｉＯ₂ボールが 制御不能なほど分布し、望ましいとは言えないほど複雑になる。 発明の要約 強誘電体層を間に挟む２つの金属酸化物電極を含む強誘電体スタックが耐熱金 属化合物、たとえば、窒化チタンなどの介在バリア層を備えたシリコンなどの基 板上で成長する、強誘電体セルおよびその作成方法である。下部電極がバリア層 上で直接成長することができるか、または介在白金層が十分高い温度で成長し、 強誘電体層の結晶配向性成長を促進することができる。金属酸化物電極は、任意 の数の周知の導電性ペロブスカイト、酸化ランタンニッケル、またはＮｄＯやＬ ａＯなどの岩塩金属酸化物から構成することができる。 図面の簡単な説明 図１は、一般的な強誘電体メモリ・セルの概略図である。 図２は、本発明の一実施例による強誘電体メモリ・セルの断面図である。 図３は、白金付着の温度のパラメータとしてシリコンベース基板からの強誘電 体メモリ・スタックの剥離の依存状態を示すグラフである。 図４は、本発明の強誘電体キャパシタのヒステリシス曲線のグラフである。 図５は、図４の強誘電体キャパシタの疲労のグラフである。 図６は、本発明により成長した複合材のＸ線回折パターンである。 図７は、図６のデータの一部を要約して示すグラフである。 図８は、本発明の他の強誘電体メモリ・セルの断面図である。 図９は、図８のメモリ・セルに対応する強誘電体キャパシタのヒステリシスの グラフである。 図１０および図１０Ａは、図９の強誘電体キャパシタの疲労のグラフである。 図１１および図１１Ａは、図９の強誘電体キャパシタの論理状態保持力のグラ フである。 図１２は、電極の一部として酸化ランタンニッケル（ＬＮＯ）を使用する本発 明の他の強誘電体メモリ・セルの断面図である。 図１３は、図１２のＬＮＯ強誘電体メモリ・セルに必要な多層構造のＸ線回折 パターンである。 図１４は、図１２のメモリ・セルの場合と同様に、電極材料としてＬＮＯを使 用するキャパシタ構造用のヒステリシス・ループを示すグラフである。 図１５は、ＬＮＯキャパシタ構造の疲労特性のグラフである。 図１６は、ＬＮＯキャパシタ構造の論理状態保持力のグラフである。 好ましい実施の形態の詳細な説明 強誘電体メモリ・セルの酸化物電極およびバリア層としてはかなり単純な構造 が使用可能であることが分かっている。特に、適切に調製した白金層は金属酸化 物電極を含む強誘電体セルのその上での成長を促進することが分かっている。実 際には、条件が適切であれば、白金を省くことができる。 シリコン・ダイナミックＲＡＭと同様の強誘電体ランダム・アクセス・メモリ （ＦＲＡＭ）２０の構造例を図２の断面図に示す。このＦＲＡＭ構造を何度も複 製すると１つの大きなＦＲＡＭ集積回路が形成され、同じチップ内に他のサポー ト回路も形成する必要があることが分かる。この全体的なＦＲＡＭ構造は、いく つか例外はあるものの既知のものであり、上記の米国特許および特許出願でRame shによって開示されている。Kinneyが、「Signal magnitudes in high density ferroelectric memories」（Integrated Ferroelectrics，vol.4，1994，pp.131 -144）中で良く検討している。ＦＲＡＭ２０は、他のシリコン回路を容易に組み 込むことができるように、（００１）方向性結晶シリコン基板２２上に形成され ている。金属酸化物半導体（ＭＯＳ）トランジスタは、基板２２のものとは反対 の導電性タイプのドーパントをソースおよびドレイン・ウェル２４、２６に拡散 または注入することによって形成される。介在ゲート領域は、下部ゲート酸化物 と、ゲートを制御するための上部金属ゲート線、たとえば、アルミニウムとを含 むゲート構造２８が上に乗っている。 たとえば、二酸化ケイ素からなる第１の中間レベル誘電体層３０は、基板２２ およびトランジスタ構造の上に付着されている。バイア３２は、ソース・ウェル ２４の上の第１の中間レベル誘電体層３０を貫通するようにフォトリソグラフィ でエッチングされ、そこにポリシリコンが充填されてトランジスタ・ソースへの ポリシリコン接点プラグを形成している。金属ソース線３４は、第１の中間レベ ル誘電体層３０の上にフォトリソグラフィで描かれ、ポリシリコン・プラグ３２ に電気的に接触している。 次に、第２の中間レベル誘電体層３６が第１の中間レベル誘電体層３０の上に 付着されている。もう１つのバイア３８は、ドレイン・ウェル２６の領域の上の 第１および第２の中間レベル誘電体層３０、３６の両方を貫通するようにエッチ ングされ、そこにポリシリコンが充填されてトランジスタ・ドレインへの接点を 形成している。この時点までの処理はシリコン技術では非常に標準的なものであ る。 次に、リフトオフ・マスクが付着され、ドレイン・バイア３８の上であるが所 望のサイズのキャパシタ用としてより大きい面積のアパーチャを有するように定 義されるが、商業生産では、通常、マスク付きドライ・プラズマ・エッチが行わ れる。マスクの上ならびにアパーチャ内には一連の層が付着されている。ポリシ リコン層４０はポリシリコン・プラグ３８への良好な電気接点を提供する。Ｔｉ Ｎ層４２と白金層４４は、ポリシリコン接点と酸化金属酸化物接点との間の導電 性バリア層を形成する。ポリシリコンは半導体であるが、その表面がＳｉＯ₂に 酸化されると、電気接触を防止する安定した絶縁層が形成される。ＴｉＮおよび 白金層４２、４４とその組合せの変形が本発明の中心である。白金層４４の上に は、導電性金属酸化物、好ましくは酸化ランタンストロンチウムコバルト（ＬＳ ＣＯ）などのペロブスカイトの層４６が付着されるが、他の金属酸化物、特に層 状ペロブスカイトも使用することができる。この材料は、Ｌａｏ_0.5Ｓｒ_0.5Ｃｏ Ｏ₃によって名目上示される組成を有するが、０．１５≦ｘ≦０．８５の場合、 およそＬａ_1-xＳｒ_xＣｏＯ₃という組成も可能である。ＬＳＣＯが受け入れられ る電気接点を形成し、ペロブスカイト強誘電性材料の高方向性成長をさらに促進 することは、現在、周知のことである。 次に、フォトマスクが持ち上げられ、図２に示す層４０、４２、４４、４６か らなる下部スタックが残る。次に、もう１つのフォトマスクが定義されて、Ｚ形 フィールド酸化物層４８の共形付着が可能になり、その層が事前に定義された下 部スタックの側面を覆い、下部スタックの上部表面のエッジの上に延びるリムを 有し、下部スタックの一番下から外側に向かって延びる脚部を有するが、後付着 した上部強誘電体スタック用の中央アパーチャが残る。フィールド酸化物層４８ は、後付着した強誘電体を下部電極の側面部分から電気的に絶縁する。 従来、フィールド酸化物層４８は、ＳｉＯ₂またはＴｉＯ₂から形成されていた が、どちらの材料も理想的なものではない。ペロブスカイト強誘電体は、このよ うな材料の上に付着したときに、ペロブスカイト相と黄緑石相の混合物内に形成 される傾向があり、次にこれが区別を付けてエッチングを行い、信頼できないエ ッチングが発生する。フィールド酸化物層４８用のより適切な材料はチタン酸ビ スマス（およそＢｉ₄Ｔｉ₃Ｏ₁₂という理論組成のもの）であり、これはペロブス カイトの一種であって、他のペロブスカイト層と同じ成長プロセスによって成長 することができる。米国特許第５２４８５６４号でRameshは、Ｂｉ₄Ｔｉ₃Ｏ₁₂が 無方向性基板上での結晶配向性ペロブスカイトの成長を促進するための強力なテ ンプレート層であるので、Ｂｉ₄Ｔｉ₃Ｏ₁₂フィールド酸化物層４８によって品質 の良い強誘電体がその上で成長することが保証されることを開示している。高導 電性ではなく、低い誘電率、たとえば、強誘電体ではないことを示す限り、チタ ン酸ビスマスの代わりに他のペロブスカイト材料を使用することもできる。最も 効果的なテンプレートにするためには、ペロブスカイトは層状構造を有していな ければならず、すなわち、ａ軸およびｂ軸の少なくとも２倍のｃ軸を有していな ければならない。 フィールド酸化物４８の形成後、もう１つのフォトマスクが付着され、下部ス タック４０、４２、４４、４６の回りのアパーチャを含むが、その一番下の外周 部がフィールド酸化物層４８の脚部の上に重なるように定義される。次に、結晶 配向性成長に都合の良い条件下で強誘電体層５０が付着される。好ましいことに 、強誘電体層５０はチタン酸鉛ニオブジルコニウム（ＰＮＺＴ）を含む。ＬＳＣ Ｏまたはその他の同様のペロブスカイト導電性電極の上にペロブスカイト強誘電 体層を付着すると、比較的低い温度で強誘電体を付着することができるが、依然 として好都合な結晶性を示す。強誘電体層５０の上には上部導電性金属酸化物層 ５２が付着され、好ましくは、ＬＳＣＯなどのペロブスカイトの下部導電性金属 酸化物層４４とともに左右対称に形成される。上部白金層５４は、上部導電性金 属酸化物層５２の上に付着される。この層５４は重要な技術を必要とするとは考 えられておらず、その白金組成は暫定的な解決策としてのみ選択されたものであ る。その組成はＴｉＷまたはその他のシリコン技術で一般的なメタライ ゼーションに変更されるものと予想される。上部白金層５４が付着された後、フ ォトマスクが持ち上げられ、図２に示す上部スタックの構造が残る。 第３の中間層誘電体層５６は、強誘電体スタックを覆うように付着され、エッ チングされる。この層５６は、中間層誘電体というよりパッシベーション層とし て意図されたものである。 次に、上部電極５４は、強誘電体スタックの上に重なる第３の中間レベル誘電 体層５６を通るバイア６０をエッチングし、バイア６０をＴｉ／Ｗで充填し、Ｔ ｉ／Ｗプラグ６０に電気的に接触するＡ１の金属キャパシタ線６２を描くことに より、電気的に接触する。 約５００〜５５０℃近傍の比較的高い温度で下部白金層４４を付着すると、よ り高い熱収支で強誘電体スタック（強誘電体とこれを間に挟む２つの金属酸化物 層）の付着が可能になり、その熱収支は温度（℃で測定）とその温度での時間と の積分として定義される。３つの層は、通常、単一温度の単一チャンバ内で付着 されるので、熱収支は、付着温度と合計付着時間との積になる。 実施例１ 付着した強誘電体スタックの品質を示す重要だが単純な尺度は、スタックが付 着された基板から剥離するかどうかである。一般に、熱収支のしきい値を超える と、すなわち、時間に対する温度の積分がしきい値を超えると、剥離が発生する 。図３は、Ｐｔ／ＴｉＮ／ポリＳｉ／Ｓｉの上に成長したＬＳＣＯ／ＰＮＺＴ／ ＬＳＣＯというパターンなし強誘電体スタックに関する多くのデータ・ポイント を示す。厚さ３００ｎｍのＰＮＺＴ層の組成はＰｂＮｂ_0.04Ｚｒ_0.28Ｔｉ_0.68Ｏ₃ であり、厚さ１００ｎｍのLＳＣＯ電極の組成はＬａ_0.5Ｓｒ_0.5ＣｏＯ₃であっ た。強誘電体スタックの各層は、５Ｈｚのパルス状のＫｒＦエキシマ・レーザを 使用してスパッタリング中のＰｔ、ＬＳＣＯ、またはＰＮＺＴターゲット上に３ Ｊｃｍ²のフルエンスを発生させる、パルス状レーザ付着によって成長させたも のである。基板は１００ｍトルのＯ₂の環境に保持された。基板ホルダの温度は 、基板温度として後述する値に制御された。サンプルの実際の温度は５００〜６ ００℃の付着の場合に約２０〜４０℃低かったが、その差は室温付着の場合には ほとんど無視して良いもので あったと思われる。 図３のデータは、白金層の厚さ（Ｐｔのパルス状レーザ付着の場合のショット 数として測定したもの）と強誘電体スタックの成長の熱収支との関数として示さ れている。しかし、基板は、Ｐｔ／ＴｉＮ／ポリＳｉ／Ｓｉ構造がすでに形成さ れた状態で受け取られ、白金は低温プロセスで予備成形されている。予備成形し たＴｉＮ層は、通常、５０〜７０ｎｍの厚さを有し、ポリシリコン層は１００〜 ５００ｎｍの厚さを有していた。このデータは、白金層の付着温度に応じてパラ メータ表示されている。○印は追加の下部白金層が５００〜５５０℃の温度で付 着されているサンプルを表し、□印は追加の下部白金層が名目上２０℃の室温で 付着されているサンプルを表す。剥離されたサンプルは「Ｐ」で示し、剥離しそ うなサンプルは「ＡＰ」で示す。このように示されていないサンプルは剥離テス トに合格したものである。追加のＰｔを一切備えていないサンプルはどちらも剥 離した。追加の白金を含まないサンプルを除き、室温で付着された白金を有する サンプルは、約８×１０⁵℃秒の熱収支で剥離するためのしきい値を有し、５０ ０℃以上で付着された白金を有するサンプルの場合、剥離しきい値は１×１０⁶ ℃秒のすぐ下であったことが分かる。 少なくとも機械的安定度のためには、Ｐｔの高温付着が好ましいことは明らか である。これは、電気的特徴付けにも基づくものである。図４は、ＬＳＣＯ／Ｐ ＮＺＴ／ＬＳＣＯという強誘電体スタックが２０°または５５０℃のいずれかで Ｐｔ／ＴｉＮ／ポリＳｉ／Ｓｉ上に付着された上記の組成のサンプルの場合の室 温ヒステリシス・ループを示すグラフである。製作された強誘電体キャパシタは 、図２の強誘電体メモリ・セルよりかなり単純である。むしろ、一番上のＰｔ層 のフォトリソグラフィ・リフトオフ・プロセスによってパターン形成されている 。この場合、Ｐｔ電極は、１％のＨＮＯ３溶液を使用する上部ＬＳＣＯ電極の湿 式化学エッチング用のマスクとして機能した。テストしたキャパシタは５０μｍ の直径を有し、それよりかなり大きいキャパシタを使用して電気テスト信号を基 板に結合した。 曲線７０は追加のＰｔが５５０℃で付着された強誘電体セル用のヒステリシス ・ループを示し、曲線７２は２０℃で付着された追加のＰｔ用のループを示 す。５５０℃のサンプルは、１３μＣ／ｃｍ²という切替え分極と切替えなし分 極との間に残留分極ΔＰを有していた。２０℃のサンプルの場合の対応する値は ７．２μＣ／ｃｍ²であり、Ｐｔの高温付着のサンプルより明らかに劣っていた 。 上記のプロセスで作られた強誘電体セルはほとんど疲労を示さない。５５０℃ でＰｔが付着された上記のセルの場合の疲労曲線を図５のグラフに示す。疲労は 切替え状態(switched)と切替えなし状態(unswitched)との間の残留分極として測 定する。このデータは、１ＭＨｚのサイクル・レートで±５Ｖの電圧振幅につい て生成したものである。曲線７４、７６は室温でセルを動作させた場合の残留分 極を示し、曲線７８、８０は１００℃で動作した場合である。動作温度が上昇し ても、１０¹¹サイクル後に疲労はほとんど見られない。 白金層の付着に最も好ましい範囲は５００〜５５０℃を含む。この範囲の下端 は５００℃であることが最も好ましい。というのは、これはペロブスカイト付着 の最低温度であり、同じ温度で付着が行われることが好ましいが、４５０℃また は４００℃もの低温でかなり有利な結果が得られるからである。この効果は定量 化されていないが、室温をかなり上回る温度であれば何らかの改善が得られると 思われる。上記の範囲の上端は確立されていないが、温度をさらに上昇させると 熱収支も増加し、これは、Ｐｔ付着温度の上昇が有益であると分かっている場合 でも剥離にとっては有害であることが分かっている。Ｐｔ付着温度が高いと白金 の列理構造に影響し、付着温度が高ければ高いほど高密度のＰｔ層が生成され、 これも粒子間境界が少なくより大きいＰｔ粒子として説明可能であると考えられ ている。さらに追加の考慮事項として、ＴｉＮは５００℃を上回る温度でますま す酸化する。５５０℃までの温度範囲は最小限受け入れ可能な酸化をもたらす可 能性があり、おそらく６００℃でも受け入れられるが、Ｐｔ付着中に露出したＴ ｉＮの温度を５００℃以下に保つことが望ましいはずである。 より高温での白金の成長に関するより基本的かつ物理的な理由付けは、各種の 層の様々な向きの相対普及率を示すＸ線回折データによって得られる。ＬＳＣＯ ／ＰＮＺＴ／ＬＳＣＯというパターンなし強誘電体スタックの回折パターンを図 ６に示す。これは、６００℃の基板ホルダ温度でＰｔ／ＴｉＮ／ポリＳｉ／Ｓｉ からなる基板上に付着したＬＳＣＯ／Ｐｂ_0.04Ｎｂ_0.28Ｚｒ_0.68ＴｉＯ₃／ＬＳ ＣＯというスタックである。ＰＮＺＴおよびＬＳＣＯの結晶学的指定はペロブス カイトの結晶構造と一致している。黄緑石相は３５°でピークを発生するだろう 。一般に、ＰＮＺＴおよびＬＳＣＯの［１１０］ピークは、非柱状結晶構造の結 果であるので、望ましいものではない。誘電体スタックの品質は、その［１１０ ］ピークに対するペロブスカイト材料の［００１］ピークの割合によって定量化 される。 図７は、［００１］のＰＮＺＴ用のＸ線ピーク対［１１０］でのピークの割合 を示す。表１に示すレーザ付着の温度に対応する英字で様々なポイントが表され ている。 サンプル ＬＳＣＯ ＰＮＺＴ Ｐｔ （℃） （℃） （℃） Ａ ５００ ５００ ５００ Ｂ ５００ ５５０ ５００ Ｃ ５５０ ５５０ ５００ Ｄ ５５０ ５５０ ５５０ Ｅ ５５０ ５５０ ２０ Ｆ ６００ ６００ ２０ この図は、強誘電体ＰＮＺＴの付着の温度が上昇すると結晶品質が向上するこ とを示している。しかし、温度の上昇によって熱収支も増大し、図３に示すよう に、熱収支が増大すると結合が劣化する。このため、図７は、例のパルス状レー ザ付着の場合に基板ホルダで測定したように５００〜６００℃の成長温度は、強 誘電体の好ましい付着温度範囲と、同時成長を想定した場合に強誘電体スタック 全体の好ましい付着温度範囲とを包含することを示している。 走査型電子顕微鏡写真（ＳＥＭ）は、明らかに柱状の構造がＰｔ基板の上に延 びるようにするためのＬＳＣＯとペロブスカイト強誘電体の後成長層を示してい る。ＳＥＭは、ＴｉＮが単一相に見えることを示している。Ｘ線回折データま たは電子回折パターンのいずれでもＴｉＮ層の酸化は一切見られなかった。ＰＮ ＺＴ層の抵抗力は２×１０⁹〜１０¹⁰Ωｃｍで測定されたものである。 実施例２ ＴｉＮ層を有するが低温Ｐｔ層は一切ないもう１組の基板が商業的に得られた 。これらのサンプルは、白金層を完全に省くことが可能であることを示していた 。結論としては、高温で付着したＰｔは受け入れられるが必要ではなく、低温白 金は障害メカニズムを導入する。 強誘電体キャパシタは、ＴｉＮ／ポリシリコン／結晶シリコンの垂直構造を有 するこのようなストック・ウェハ上で作成された。 ＬＳＣＯ／Ｐｂ_0.04Ｎｂ_0.18Ｚｒ_0.78ＴｉＯ₃／ＬＳＣＯという強誘電体スタッ クは、付着した構造および付着および定義方法の両方について前述したように、 パルス状レーザ・アブレーションによって５５０℃で付着された。動作強誘電体 セルの所期の構造を図８の断面図に示すが、同図ではＴｉＮバリア層４０と下部 ＬＳＣＯ電極４６との間にＰｔ層が一切挿入されていない。しかし、この構造は 、前述のように、トランジスタのない、より単純なキャパシタによって経験的に 検証された。 図９のグラフの曲線９０は、結果のヒステリシス曲線を示している。１００℃ で１時間、５Ｖを印加するという刷込み手順の前後にほぼ同じ曲線９０が得られ る。強誘電体スタックを５５０℃で成長させたこのキャパシタの疲労挙動につい ては、サンプルの室温疲労テストの場合を図１０のグラフに示し、１００℃での テストの場合を図１０Ａのグラフに示す。残留分極は、図３に関して記載したパ ラメータを使用して測定される。図１０に示す室温実験の場合、曲線９２、９４ は切替え分極の値を示し、曲線９６、９８は切替えなし分極の値を示す。これに 対応する１００℃のテストの結果は、図１０Ａの曲線９２Ａ、９４Ａ、９６Ａ、 ９８Ａによって示す。 長時間にわたる論理状態の保持については、室温で保持された場合は同じサン プルに関する図１１のグラフに示し、１００℃で保持された場合は図１１Ａのグ ラフに示す。書込み電圧は−５Ｖであり、読取り電圧は＋４Ｖであった。図１１ に示す室温実験の場合、曲線１００、１０２はそれぞれ切替え分極および切替え なし分極を保持時間の関数として示し、曲線１０４、１０６はそれぞれ切替え残 留分極および切替えなし残留分極を示す。同様の高温データは図１１Ａの曲線１ ００Ａ、１０２Ａ、１０４Ａ、１０６Ａによって示される。１０５秒（約１日） にわたって何らかの変化が発生するが、その挙動は動作中に対応することができ る。 白金なしの強誘電体キャパシタは一連の温度で付着されたものである。５００ °および５５０℃での付着は良好な結果をもたらしたが、６００℃での付着によ る予備結果は肯定的な結果をもたらさなかった。 白金層なしで強誘電体素子を製作することは、少なくとも２つの理由で有利で ある。これにより付着ステップ数が低減され、白金はいつでもエッチングしにく いものであり、集積回路上に多くの強誘電体素子を描くために実行する必要があ る。 本発明の白金なしの実施例は比較的単純であり、強誘電体メモリの技術におけ る数年分の発展に反するものである。このようなメモリのうち最も早期のものは 、強誘電体層に隣接した白金電極を使用していた。この構造が不十分なものであ ることが分かると、最初は結晶成長テンプレートとして特徴付けられたＴｉＮバ リア層や介在金属酸化物層などの多くの改良が提案された。しかし、通常、白金 層は保持されていた。 興味深い導電性金属酸化物は、これまでマイクロエレクトロニクス用として広 く考慮されていなかったが、導電性ペロブスカイト材料ＬａＮｉＯ₃がそうであ る。この材料は図１２の断面図に示す強誘電体セルを生成し、同図ではＬＳＣＯ 電極がＬａＮｉＯ₃（ＬＮＯ）電極１０８、１１０によって置き換えられ、Ｔｉ Ｎバリア層の上にいかなる白金も介在していない。組成の正確な化学量論は不要 であることが分かる。Tsuda他は、Electronic Conduction in Oxides(Springer- Verlag、1991)の同書１４、３９、４０ページとその参考文献において、ＬａＮ ｉＯ₃だけでなく、他の導電性ＬａＮｉＯ化合物についても説明している。 実施例３ 一連の単純定義キャパシタについて酸化ランタンニッケル（ＬＮＯ）をテスト した。この強誘電体スタックは、前述のＰＮＺＴ強誘電体層を挟むＬａＮｉＯ₃ 電極から構成されていた。このスタックは、前述したようにＴｉＮ／ポリシリコ ン／結晶シリコンの基板上に形成され、すなわち、ＬＮＯが前述の例のＬＳＣＯ の代わりを果たしている。その結果、強誘電体セルの下部部分は白金を含まなく なった。強誘電体スタックは、５５０℃の基板温度で行われた単一パルス状レー ザ・アブレーション・プロセスによって付着された。 未定義のＬＮＯウェハ用のＸ線回折走査については図１３に示す。これは、Ｌ ＮＯについては比較的強い結晶［００１］配列を示し、ＰＮＺＴについては非常 に強い［００１］配列を示し、ＰＮＺＴについては比較的弱い［１１０］配列を 示している。より重要なことに、ＰＮＺＴとＬＮＯはどちらも３５°で黄緑石ピ ークを示さず、すべての非シリコン・ピークはペロブスカイト相で識別される。 このウェハから定義された強誘電体キャパシタ用の室温ヒステリシス・ループ は図１４のグラフに示す曲線１２０で示すが、これは図４の白金付き強誘電体セ ルが示すヒステリシスよりいくらか良好であるようだ。図１５のグラフの曲線９ ２Ｂ、９４Ｂ、９４Ｃ、９８Ｃが示すＬＮＯセルの室温疲労は、図１０の対応す る曲線９２、９４、９６、９８が示す白金なしＬＳＣＯセルのものとはいくらか 異なるが、変化の大きさは同じであった。図１６のグラフに示す曲線１００Ａ、 １０２Ｂ、１０４Ｂ、１０６Ｂに示す室温での論理状態の保持は、白金なしＬＳ ＣＯセルについて図１１に示す対応曲線１００、１０２、１０４、１０６よりか なり小さい時間変化を示すが、ＬＮＯセルは一般に様々な分極の場合に低い値を 示す。 このようなデータに基づき、白金なしの酸化ランタンニッケルをベースとする 電極は、一般に白金・バリア層の有無にかかわらずＬＳＣＯをベースとする電極 と等しいかまたはそれより良好な挙動を示す。ペロブスカイト金属酸化物電極と して酸化ランタンニッケルを使用することは、分極可能強誘電体キャパシタに限 定されないが、たとえば、非分極可能強誘電体キャパシタ、超伝導素子、磁気 ヘッドにおいてペロブスカイト材料に電気接触する必要があるその他の状況にも 適用可能である。 Prasad他は、「Structure and ferroelectric properties of Bi₂VO_5.5thin f ilms by laser depositon」（Proceedings of the Eighth International Meeti ng on Ferroelectrics，Gaithersburg，Maryland，1993）において、Ｂｉ₂ＶＯ_{5 .5} の強誘電体層の下にあるＬａＮｉＯ₃電極の使い方についてすでに説明してい る。彼らはこの材料を疑似立方と特徴付けている。しかし、この参考文献のＬＮ Ｏ層は、酸化物でもペロブスカイトでもないがこの例では導電性化合物ＴｉＮで あり、すなわち、６５０℃以下の低温で処置したときに一般に多結晶であって金 属的に導電性である導電性材料上ではなく、導電性金属酸化物ペロブスカイトま たは絶縁性ＳｉＯ₂上にのみ付着されていた。Satyalakshmi他は、「Epitaxial m etallic LaNiO₃ thin films grown by pulsed laserdeposition」（Applied Phy sics Letters，vol.62，1993，pp.1233-1235）において、いくつかの結晶ペロブ スカイトならびに一般に多結晶の絶縁材料であるイットリア安定化ジルコニア（ ＹＳＺ）の上での結晶配向性ＬａＮｉＯ₃の成長について説明しており、彼らは いくつかの装置応用例も提案している。本発明は、ＴｉＮなどの非ペロブスカイ トで一般に非晶質で金属的に導電性の層上にＬＮＯ電極を製作することを特徴と する。 ここで述べた様々な実施例の電極用の他のクラスの導電性金属酸化物としては 、ＮｄＯ、ＮｂＯ、ＳｍＯ、ＬａＯ、ＶＯという化合物を含む。このような材料 は岩塩（ＮａＣｌ）結晶構造、すなわち、面心立方を示す。Tsuda他は、同書１ ３、３０〜３３ページとそこで引用した参考文献において、これらの材料とその 低い抵抗力について説明している。このような岩塩導電性材料は、図２および図 ８の実施例の上部および下部電極用のＬＳＣＯの代わりを果たす。 上記の実施例は、例証のみを目的とし、制限のためのものではない。多くの変 形例が予想され、他の例も請求の範囲で定義された本発明の範囲内に含まれる。 強誘電体層は、いくつかの異なる系列の強誘電体材料から形成することができ 、Ｐｂ_1-yＬａ_y（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ₃、Ｂａ_1-xＳｒ_xＴｉＯ₃、ＢｉＳｒ（Ｔ ａ，Ｎｂ）Ｏが現在最も一般的な選択肢である。 ペロブスカイト電極は、（Ｓｒ，Ｃａ）ＲｕＯ₃、ＬａＳｒＶＯ、ＹＢａＣｕ Ｏ、ＢｉＳｒＣａＣｕＯなど、他の材料から形成することもできる。これらの多 くは、すでに低Ｔ_c超伝導について徹底的に研究されている。 ＴｉＮバリア層は、耐火金属とアニオン、特に窒素からなる導電性化合物であ るいくつかの他の材料で置き換えることができる。これらのうち最も卓越したも のは窒化チタンタングステンと窒化タンタルシリコンである。 現在、商業的に最も重要な使い方が企図されるシリコン・チップ上の不揮発性 強誘電体キャパシタの集積という状況で本発明を説明してきたが、本発明はこの ように限定されるわけではない。このペロブスカイト材料は双安定強誘電体であ る必要はない。その他のペロブスカイト、特に一部の強誘電体は、非常に大きい 誘電率を実証するが、双安定性ではない。すなわち、このような強誘電体キャパ シタは、単位面積あたり非常に大きいキャパシタンスを有するが、揮発性メモリ 、大きいキャパシタンスのみ、または小さい揮発性メモリ・セルを提供するわけ ではない。また、ペロブスカイトは超伝導回路素子ならびに様々な磁気センサや 他の装置にも取り入れることができる。 また、シリコン基板は強誘電体素子との集積のために特定の利点をもたらすが 、本発明は、ガラス状ケイ酸塩、シリカ、その他のセラミックなどの受動タイプ であるか、またはＧａＡｓなどの他のタイプの半導体であるかにかかわらず、他 の基板との集積にも適用することができる。 したがって、本発明は、ペロブスカイト材料、特に強誘電体への容易な電気接 点を提供し、得られる電気素子の信頼性および寿命を保証する。さらに、本発明 は、電極を通っていずれかの方向への有害な要素の移動を防止するバリアとして 動作する。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年１０月２３日（１９９７．１０．２３） 【補正内容】 請求の範囲 １．基板と、 前記基板の上に付着された耐火金属とアニオンとの導電性化合物を含むバリア 層と、 約４００℃〜６００℃の範囲内の付着温度で前記バリア層のすぐ上に付着され た白金層と、 強誘電体層と前記強誘電体層を間に挟む２つの金属酸化物層とを含み、前記付 着温度範囲内の温度で前記白金層のすぐ上に付着された強誘電体スタックと、 を含むことを特徴とする強誘電体キャパシタ。 ２．前記白金層が、本質的に白金からなることを特徴とする請求項１に記載の強 誘電体キャパシタ。 ３．前記基板が、シリコンを含むことを特徴とする請求項２に記載の強誘電体キ ャパシタ。 ４．前記バリア層が、チタンと窒素とを含むことを特徴とする請求項３に記載の 強誘電体キャパシタ。 ５．強誘電体キャパシタを形成する方法において、 基板の上にバリア層を形成するステップと、 ４００℃〜６００℃の範囲内の付着温度で前記バリア層の上に白金層を付着す るステップと、 前記付着温度範囲内の温度で前記白金層の上に強誘電体スタックを付着するス テップであって、前記強誘電体スタックが強誘電体層と前記強誘電体層を間に挟 む２つの金属酸化物層とを含むステップと、 を含むことを特徴とする方法。 ６．前記基板が、シリコンを含むことを特徴とする請求項５に記載の方法。 ７．シリコン基板と、 前記基板上に形成され、チタンと窒素とを含むバリア層と、 約４００℃〜６００℃の付着温度で前記バリア層のすぐ上に付着され、強誘電 体層と前記強誘電体層を間に挟む２つの金属酸化物層とを含む強誘電体スタック と、 を含むことを特徴とする強誘電体キャパシタ。 ８．前記バリア層が、本質的にＴｉＮ、ＴｉＷＮ、ＴａＳｉＮからなるグループ から選択された材料からなることを特徴とする請求項７に記載の強誘電体キャパ シタ。 ９．前記バリア層が、本質的にＴｉＮからなることを特徴とする請求項７に記載 の強誘電体キャパシタ。 １０．基板と、 前記基板上に形成され、導電性金属酸化物層を含む下部電極であって、前記基 板の上にメサを形成する下部電極と、 前記メサの上部の外周部分の上に重なり、前記メサの側面の上に重なり、前記 メサを囲む前記基板の上部表面の一部分の上に重なるペロブスカイト材料を含む 絶縁層であって、前記絶縁層を貫通するアパーチャが前記メサの前記上部の中心 に形成される絶縁層と、 前記絶縁層の前記アパーチャ内で露出された前記電極の一部分の上と、前記メ サの前記上部上、前記メサの前記側面上、前記基板の前記上部表面の前記一部分 の上に重なる前記絶縁層の少なくとも一部上の前記絶縁層の一部分の上とに形成 された強誘電体層と、 前記強誘電体層の上に形成された上部電極と、 を含むことを特徴とする強誘電体キャパシタ。 １１．前記ペロブスカイト材料が、層状ペロブスカイトを含むことを特徴とする 請求項１０に記載の強誘電体キャパシタ。 １２．前記ペロブスカイト材料が、チタン酸ビスマスを含むことを特徴とする請 求項１１に記載の強誘電体キャパシタ。 １３．電気回路内に含まれるペロブスカイト材料を含む第１の層と、 その上で前記ペロブスカイトが成長する酸化ランタンニッケルを含み、前記回 路内にそのための電気接点を形成する第２の層と、 その上で前記ペロブスカイトが成長する酸化ランタンニッケルを含み、前記回 路内にそのための電気接点を形成する第３の層と、 耐火金属とアニオンとを含む金属的に導電性の材料を含む第３の層と、 を含むことを特徴とするペロブスカイト回路素子。 １４．前記回路素子が強誘電体キャパシタであり、前記第２の層用の他の電気接 点を形成する前記ペロブスカイト材料を含み、前記第１の層とあいまって前記第 ２の層を間に挟む第３の層をさらに含む ことを特徴とする請求項１３に記載のペロブスカイト回路素子。 １５．前記酸化ランタンニッケルが本質的にＬａＮｉＯ₃からなることを特徴と する請求項１３に記載のペロブスカイト回路素子。 １６．前記非晶質材料が、窒化チタンを含むことを特徴とする請求項１３に記載 のペロブスカイト回路素子。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 27/108 (72)発明者 ラメシュ，ラマムーアシー アメリカ合衆国 20904 メリーランド州 シルバー スプリング ストラットフォ ード ガーデン ドライブ 12526

Claims (1)

1. 【特許請求の範囲】 １．基板と、 前記シリコン基板の上に形成された耐火金属とアニオンとの導電性化合物を含 むバリア層と、 前記バリア層のすぐ上に形成された白金層と、 強誘電体層と前記強誘電体層を間に挟む２つの金属酸化物層とを含み、前記白 金層のすぐ上に形成された強誘電体スタックと、 を含むことを特徴とする強誘電体キャパシタ。 ２．前記白金層が本質的に白金からなることを特徴とする請求項１に記載の強誘 電体キャパシタ。 ３．前記基板がシリコンを含むことを特徴とする請求項２に記載の強誘電体キャ パシタ。 ４．基板の上にバリア層を形成するステップと、 室温より高い付着温度で前記バリア層の上に白金層を付着するステップと、 前記白金層の上に強誘電体スタックを付着するステップであって、前記強誘電 体スタックが強誘電体層と前記強誘電体層を間に挟む２つの金属酸化物層とを含 むステップとを含むことを特徴とする請求項に記載の強誘電体キャパシタ。 ６．前記基板がシリコンを含むことを特徴とする請求項５に記載の方法。 ７．前記付着温度が４００℃より高いことを特徴とする請求項５に記載の方法。 ８．前記付着温度が５００℃以上であることを特徴とする請求項７に記載の方法 。 ９．前記付着温度が６００℃より低いことを特徴とする請求項８に記載の方法。 １０．シリコン基板と、 前記基板上に形成され、チタンと窒素とを含むバリア層と、 前記バリア層のすぐ上に形成され、強誘電体層と前記強誘電体層を間に挟む２ つの金属酸化物層とを含む強誘電体スタックとを含む、強誘電体キャパシタ。 １１．前記バリア層が、本質的にＴｉＮ、ＴｉＷＮ、ＴａＳｉＮからなるグルー プから選択された材料からなることを特徴とする請求項１０に記載の強誘電体キ ャパシタ。 １２．前記バリア層が本質的にＴｉＮからなることを特徴とする請求項１１に記 載の強誘電体キャパシタ。 １３．岩塩結晶構造を有する金属酸化物からなる下部電極と、 前記下部電極上に形成された強誘電体層と、 岩塩結晶構造を有する金属酸化物からなる上部電極とを含む、強誘電体キャパ シタ。 １４．前記下部電極がシリコン基板の上に形成されることを特徴とする請求項１ ３に記載の強誘電体キャパシタ。 １５．前記金属酸化物が、ＮｄＯ、ＮｂＯ、ＳｍＯ、ＬａＯ、ＶＯからなるクラ スから選択されることを特徴とする請求項１３に記載の強誘電体キャパシタ。 １６．基板と、 前記基板上に形成され、導電性金属酸化物層を含む下部電極であって、前記基 板の上にメサを形成する下部電極と、 前記メサの上部の外周部分の上に重なり、前記メサの側面の上に重なり、前記 メサを囲む前記基板の上部表面の一部分の上に重なるペロブスカイト材料を含む 絶縁層であって、前記絶縁層を貫通するアパーチャが前記メサの前記上部の中心 に形成される絶縁層と、 前記絶縁層の前記アパーチャ内で露出された前記電極の一部分の上と、前記メ サの前記上部上、前記メサの前記側面上、前記基板の前記上部表面の前記一部分 の上に重なる前記絶縁層の少なくとも一部上の前記絶縁層の一部分の上とに形成 された強誘電体層と、 前記強誘電体層の上に形成された上部電極と、 を含むことを特徴とする強誘電体キャパシタ。 １７．前記ペロブスカイト材料が層状ペロブスカイトを含むことを特徴とする請 求項１６に記載の強誘電体キャパシタ。 １８．前記ペロブスカイト材料がチタン酸ビスマスを含むことを特徴とする請求 項１７に記載の強誘電体キャパシタ。 １９．電気回路内に含まれるペロブスカイト材料を含む第１の層と、 その上で前記ペロブスカイトが成長する酸化ランタンニッケルを含み、前記回 路内にそのための電気接点を形成する第２の層と、 耐火金属とアニオンとを含む金属的に導電性の材料を含む第３の層とを含むこ とを特徴とするペロブスカイト回路素子。 ２０．前記回路素子が強誘電体キャパシタであり、前記第２の層用の他の電気接 点を形成する前記ペロブスカイト材料を含み、前記第１の層とあいまって前記第 ２の層を間に挟む第３の層をさらに含むことを特徴とする請求項１９に記載のペ ロブスカイト回路素子。 ２１．前記酸化ランタンニッケルが本質的にＬａＮｉＯ₃からなることを特徴と する請求項１９に記載のペロブスカイト回路素子。 ２２．前記非晶質材料が窒化チタンを含むことを特徴とする請求項１９に記載の ペロブスカイト回路素子。