JP2005311194A - Ｍｆｓ型電界効果トランジスタおよびその製造方法、強誘電体メモリならびに半導体装置 - Google Patents

Ｍｆｓ型電界効果トランジスタおよびその製造方法、強誘電体メモリならびに半導体装置 Download PDF

Info

Publication number
JP2005311194A
JP2005311194A JP2004128692A JP2004128692A JP2005311194A JP 2005311194 A JP2005311194 A JP 2005311194A JP 2004128692 A JP2004128692 A JP 2004128692A JP 2004128692 A JP2004128692 A JP 2004128692A JP 2005311194 A JP2005311194 A JP 2005311194A
Authority
JP
Japan
Prior art keywords
pzt
ferroelectric layer
field effect
effect transistor
type field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004128692A
Other languages
English (en)
Other versions
JP4506951B2 (ja
Inventor
Takeshi Kijima
健 木島
泰彰 ▲濱▼田
Yasuaki Hamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004128692A priority Critical patent/JP4506951B2/ja
Priority to US11/108,933 priority patent/US7262450B2/en
Priority to KR20050033629A priority patent/KR100720629B1/ko
Priority to CNB2005100676570A priority patent/CN100456493C/zh
Publication of JP2005311194A publication Critical patent/JP2005311194A/ja
Application granted granted Critical
Publication of JP4506951B2 publication Critical patent/JP4506951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo

Abstract

【課題】 リーク電流や減極による保持ロスを起こしにくい強誘電体層を有するＭＦＳ型電界効果トランジスタおよびその製造方法を提供する。
【解決手段】 ＭＦＳ型電界効果型トランジスタ１００は、半導体層１０と、半導体層１０の上に形成されたＰＺＴ系強誘電体層１５と、ＰＺＴ系強誘電体層１５の上に形成されたゲート電極１６と、半導体層１０に形成された、ソースまたはドレインを構成する不純物層１４と、を含む。ＰＺＴ系強誘電体層１５は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換した。
【選択図】 図１

Description

本発明は、ＭＦＳ型電界効果トランジスタおよびその製造方法、強誘電体メモリならびに半導体装置に関する。
近年、ＰＺＴ、ＳＢＴ等の強誘電体層や、これを用いた強誘電体メモリ装置の研究開発が盛んに行われている。なかでも、ＭＦＳ型電界効果トランジスタ（１Ｔ型）を用いた強誘電体メモリは、高集積化が可能で非破壊読み出しが容易である。１Ｔ型強誘電体メモリの原理は数十年前から提唱されており、これまで様々な挑戦がなされてきたが、未だ実用化には程遠い。
ＭＦＳ型電界効果トランジスタでは、強誘電体層をゲート絶縁層に用いている。しかしながら、強誘電体層と半導体層との界面を清浄にすることがプロセス上難しく、ＳｉＯ２層が界面に形成される。このような構造では、リーク電流に伴う保持ロスが大きく、保持特性が十分でない。そのため、強誘電体層と絶縁層との間に金属中間電極層を配置したＭＦＭＩＳ構造も提案されているが、この構造では強誘電体キャパシタに対して常誘電体キャパシタが直列に入ることになり、減極と呼ばれる現象によるデータの保持ロスが発生する。このような問題に対してＨｆＯ２などの比較的誘電率が高い常誘電体材料を絶縁層に用いる方法が現在検討されている。
ところで、これまで強誘電体材料としては、主にＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）が用いられているが、同材料の場合、Ｚｒ／Ｔｉ比が５２／４８あるいは４０／６０といった、稜面体晶および正方晶の混在領域およびその近傍の組成が用いられ、かつＬａ、Ｓｒ、Ｃａといった元素をドーピングされて用いられている。この領域が用いられているのは、メモリ素子に最も必要な信頼性を確保するためである。もともとヒステリシス形状はＴｉをリッチに含む正方晶領域が良好であるのだが、イオン性結晶構造に起因するショットキー欠陥が発生し、このことが原因で、リーク電流特性あるいはインプリント特性（いわゆるヒステリシスの変形の度合い）不良が発生してしまい、信頼性を確保することが困難である。
また、ＰＺＴ正方晶は、メモリ用途に適した角型性を有するヒステリシス特性を示すが、信頼性に乏しく実用化されていない。その理由は、以下の通りである。
まず、結晶化後のＰＺＴ正方晶薄膜は、Ｔｉ含有率が高ければ高いほど、リーク電流密度が高くなる傾向がある。加えて、＋あるいは−方向のどちらか一方に一回だけデータを書き込んで、１００℃に加熱保持した後、データを読み出す、いわゆるスタティックインプリント試験を行うと、２４時間後には、殆ど書き込んだデータが残っていない。これらは、イオン性結晶であるＰＺＴおよびＰＺＴの構成元素であるＰｂとＴｉ自身の抱える本質的なものであり、このことが構成元素の大部分がＰｂおよびＴｉからなるＰＺＴ正方晶薄膜の抱える最大の課題となっている。この課題は、ＰＺＴペロブスカイトがイオン性結晶であることが大きく、ＰＺＴが抱える本質的なものである。
図３９は、ＰＺＴの各構成元素の結合にまつわる主なエネルギーの一覧である。ＰＺＴは結晶化後に酸素空孔を多く含むことが知られている。すなわち、図３９より、Ｐｂ−ＯはＰＺＴ構成元素中、結合エネルギーが最も小さく、焼成加熱時や、分極反転時に簡単に切れることが予想される。すなわち、Ｐｂが抜けると電荷中性の原理よりＯが抜けてしまう。
次に、インプリント試験等の加熱保持時には、ＰＺＴの各構成元素は振動し衝突を繰り返していることになるが、ＰＺＴ構成元素中でＴｉは最も軽く、高温保持時の振動衝突により抜け易い。したがって、Ｔｉが抜けると電荷中性の原理よりＯが抜ける。また、Ｐｂ：＋２、Ｔｉ：＋４の最大価数で結合に寄与しているため、Ｏが抜ける以外に電荷中性が成り立たない。すなわち、ＰＺＴはＰｂおよびＴｉといった陽イオン１つに対しＯという陰イオンが２つ抜けやすく、いわゆるショットキー欠陥を容易に形成する。
ここで、ＰＺＴ結晶中の酸素欠損によるリーク電流の発生のメカニズムについて説明する。図４０（Ａ）〜図４０（Ｃ）は、一般式ＡＢＯ２．５で表されるブラウンミラライト型結晶構造を有する酸化物結晶におけるリーク電流の発生を説明するための図である。図４０（Ａ）に示すように、ブラウンミラライト型結晶構造は、一般式ＡＢＯ３で表されるＰＺＴ結晶などが持つペロブスカイト型結晶構造に対して酸素欠損を有する結晶構造である。そして、図４０（Ｂ）に示すように、ブラウンミラライト型結晶構造では、陽イオンの隣は酸素イオンが来るため、陽イオン欠陥は、あまりリーク電流増大の原因にはなりにくい。しかしながら、図４０（Ｃ）に示すように、酸素イオンはＰＺＴ結晶全体に直列で繋がっており、酸素欠損が増えることにより結晶構造がブラウンミラライト型結晶構造となると、リーク電流もそれに従って増大してしまうのである。
また、上記したリーク電流の発生に加えて、ＰｂおよびＴｉの欠損や、それに伴うＯの欠損は、いわゆる格子欠陥であり、図４１に示すような空間電荷分極の原因となる。すると、ＰＺＴ結晶には強誘電体の分極による電界によって格子欠陥による反電界が生じてしまい、いわゆるバイアス電位が掛かった状態となり、この結果、ヒステリシスがシフトあるいは減極してしまう。さらに、この現象は、温度が高くなるほど速やかに生じてしまう。
以上はＰＺＴの抱える本質的な問題であり、純粋なＰＺＴでは上記の問題を解決困難であると考えられ、現在に至るまで正方晶のＰＺＴを用いたメモリ素子で十分な特性を有するものは実現していない。
本発明の目的は、リーク電流や減極による保持ロスを起こしにくい強誘電体層を有するＭＦＳ型電界効果トランジスタおよびその製造方法を提供することにある。
本発明の目的は、本発明のＭＦＳ型電界効果トランジスタを有する強誘電体メモリおよび半導体装置を提供することにある。
本発明に係るＭＦＳ型電界効果トランジスタは、
半導体層と、
前記半導体層の上に形成されたＰＺＴ系強誘電体層と、
前記ＰＺＴ系強誘電体層の上に形成されたゲート電極と、
前記半導体層に形成された、ソースまたはドレインを構成する不純物層と、を含み、
前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換している。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ゲート電極における前記ＰＺＴ系強誘電体層からの酸素の拡散距離は、ラザフォード後方散乱分析法（ＲＢＳ）および核反応分析法（ＮＲＡ）によるプロファイルから求めると、１５ｎｍ以下であることができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ゲート電極における前記ＰＺＴ系強誘電体層からの酸素の拡散距離は、オージェ電子分光法（ＡＥＳ）によるプロファイルから求めると、３０ｎｍ以下であることができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、該ＰＺＴ系強誘電体層における酸素原子の割合の分布がほぼ一定であることができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層における酸素原子の割合の分布は、該ＰＺＴ系強誘電体層の膜厚方向での酸素原子の割合のばらつきを、（最大値−最小値）／（最大値と最小値の平均値）で表し、ラザフォード後方散乱分析法（ＲＢＳ）および核反応分析法（ＮＲＡ）によるプロファイルから求めると、１％以下であることができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層における酸素原子の割合の分布は、該ＰＺＴ系強誘電体層の膜厚方向での酸素原子の割合のばらつきを、（最大値−最小値）／（最大値と最小値の平均値）で表し、オージェ電子分光法（ＡＥＳ）によるプロファイルから求めると、３％以下であることができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、該ＰＺＴ系強誘電体層に含まれる酸素の９５％以上がペロブスカイト構造の酸素位置に存在することができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、Ｚｒ組成よりもＴｉ組成が多いことができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、５モル％以上３０モル％以下をＮｂに置換してもよい。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は。Ｔｉ組成のうち、１０モル％以上３０モル％以下をＮｂに置換してもよい。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、正方晶系および稜面体晶系の少なくとも一方の結晶構造を有することができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、正方晶系であって、かつ、（１１１）配向であることができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、０．５モル％以上のＳｉ或いはＳｉ及びＧｅを含むことができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、０．５モル％以上、５モル％未満のＳｉ或いはＳｉ及びＧｅを含むことができる。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ＰＺＴ系強誘電体層は、前記Ｎｂのかわりに全部もしくは一部がＴａ、Ｗ、ＶおよびＭｏの少なくとも１種によって置換されていてもよい。
本発明のＭＦＳ型電界効果トランジスタにおいて、前記ゲート電極は、白金族元素あるいはその合金からなることができる。
本発明に係るＭＦＳ型電界効果トランジスタの製造方法は、
半導体層に、ソースまたはドレインを構成する不純物層を形成する工程と、
前記半導体層の上にＰＺＴ系強誘電体層を形成する工程と、
前記ＰＺＴ系強誘電体層の上にゲート電極を形成する工程と、を含み、
前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換した組成を有するように形成される。
本発明のＭＦＳ型電界効果トランジスタの製造方法において、前記ＰＺＴ系強誘電体層は、ゾルゲル溶液を用いて形成されることができる。
本発明のＭＦＳ型電界効果トランジスタの製造方法において、前記ゾルゲル溶液として、少なくともＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものを用いることができる。
本発明のＭＦＳ型電界効果トランジスタの製造方法において、前記ゾルゲル溶液として、さらにＰｂＳｉＯ３用ゾルゲル溶液を混合したものを用いることができる。
本発明のＭＦＳ型電界効果トランジスタの製造方法において、Ａサイトの構成元素であるＰｂの化学量論的組成を１とした場合に、Ｐｂが０．９〜１．２の範囲で含まれるゾルゲル溶液を用いて形成することができる。
本発明に係る強誘電体メモリは、本発明のＭＦＳ型電界効果トランジスタを用いている。
また、本発明に係る半導体装置は、本発明の強誘電体メモリを用いている。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
１．ＭＦＳ型電界効果トランジスタおよびその製造方法
図１は、本発明の実施形態に係るＭＦＳ型電界効果トランジスタ１００を模式的に示す断面図である。
図１に示すように、ＭＦＳ型電界効果トランジスタ１００は、シリコンなどの半導体層１０と、半導体層１０の上に形成されたＰＺＴ系強誘電体層１５と、ＰＺＴ系強誘電体層１５の上に形成されたゲート電極１６と、半導体層１０に形成された、ソースまたはドレインを構成する不純物層１４と、を含む。不純物層１４は、半導体層１０にＮ型またはＰ型の不純物がイオン注入などによって導入されることによって形成される。
ゲート電極１６は、Ｐｔ、Ｉｒ、Ｒｕ等の白金族元素の単体または白金族元素を主体とした複合材料よりなることができる。ゲート電極１６に強誘電体の元素が拡散するとゲート電極と強誘電体層との界面部に組成ずれが生じヒステリシスの角型性が低下するため、ゲート電極１６には強誘電体の元素が拡散しない緻密性が要求される。ゲート電極１６の緻密性を上げるためには、例えば、質量の重いガスでスパッタ成膜する方法、Ｙ、Ｌａ等の酸化物を白金族元素からなる電極中に分散させる等の方法がとられることもある。本実施形態では、後述するように強誘電体層１５からゲート電極１６への酸素の拡散はほとんど認められないので、かかる方法を採用しなくてもよい。
強誘電体層１５は、Ｐｂ、Ｚｒ、Ｔｉを構成元素として含む酸化物からなるＰＺＴ系強誘電体を用いて形成される。特に、本実施形態では、この強誘電体層１５をＴｉサイトにＮｂをドーピングしたＰｂ（Ｚｒ、Ｔｉ、Ｎｂ）Ｏ３（ＰＺＴＮ）を採用することを特徴とする。
具体的には、強誘電体層１５は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下、好ましくは５モル％以上３０モル％以下、より好ましくは１０モル％以上３０モル％以下をＮｂに置換することができる。
さらに、ゲート電極１６は、強誘電体層１５から拡散する酸素をほぼ含まないことを特徴とする。このことは、以下の分析法によって確認される。具体的には、電極における強誘電体層からの酸素の拡散距離は、ラザフォード後方散乱分析法（ＲＢＳ）および核反応分析法（ＮＲＡ）によるプロファイルから求めると、１５ｎｍ以下であることができる。また、電極における強誘電体層からの酸素の拡散距離は、オージェ電子分光法（ＡＥＳ）によるプロファイルから求めると、３０ｎｍ以下であることができる。これらの分析法を用いた拡散距離の求め方については、後に詳述する。
ＲＢＳおよびＮＲＡは、いずれも数ＭｅＶの高エネルギーイオンビームを試料原子に照射して、散乱あるいは反応により出てきた粒子を検出して、元素ごとの深さ方向の分布を分析する方法である。それぞれの方法ごとに検出が得意な元素と不得意な元素が存在するため、両者は併用される。
ＡＥＳは、数ｋｅＶの電子線を試料原子に照射して、放出された電子を分析して試料表面近くの元素ごとの割合を分析する方法である。ＡＥＳでは試料表面近くしか分析できないため、深さごとの元素の分布を分析する場合は、試料表面を削りながら分析を行う。
ＲＢＳおよびＮＲＡは、高エネルギーイオンビームを用いるために一般的な手法ではないが、検出される粒子に深さの情報が含まれるため、深さ方向の精度が高い分析方法である。一方、ＡＥＳは、検出される電子に深さの情報が含まれないために前者ほどには深さ方向の精度は高くないが、一般的に用いられる分析方法の一つであり、それらの中では深さ方向の精度が高い分析方法である。
以上のように、本実施形態のＭＦＳ型電界効果トランジスタは、ＰＺＴＮからなる強誘電体層を有し、後述するように、７２５℃という高温条件下でも、強誘電体層の酸素原子がゲート電極中に数十ｎｍ以下の深さで拡散するに止まり、ＰＺＴに比べて極めて小さい拡散距離であるといえる。このように、ゲート電極への酸素の拡散が極めて少なく、従来のＰＺＴに比べればほとんどないといえることから、ゲート電極と強誘電体層との界面部に組成ずれが生じてヒステリシスの角型性が低下することがない。
また、本実施形態のＭＦＳ型電界効果トランジスタにおいて、強誘電体層は、該強誘電体層における酸素原子の割合の分布がほぼ一定であることにも特徴を有する。
具体的には、強誘電体層における酸素原子の割合の分布は、該強誘電体層の膜厚方向での酸素原子の割合のばらつきを、（最大値−最小値）／（最大値と最小値の平均値）で表し、ＲＢＳおよびＮＲＡによるプロファイルから求めると、１％以下であることができる。また、同様のばらつきを、ＡＥＳによるプロファイルから求めると、３％以下であることができる。酸素原子の割合の具体的なばらつきの求め方については、後に詳述する。
以上のように、本実施形態において、強誘電体層における酸素原子の割合のばらつきが少ないことは、酸素原子のほとんどすべてが強誘電体において本来あるべき格子位置にあり、かつ酸素原子の欠陥に起因する結晶格子の壊れがほとんど見られないことを意味する。つまり、強誘電体層に含まれる酸素は、その９５％以上がペロブスカイト構造の酸素位置に存在するといえる。このことは、最も移動しやすい酸素のみならず、他の元素、例えばＰｂ，Ｚｒ，Ｔｉの拡散がしにくいことを意味し、ＰＺＴＮの膜自体がバリア性、例えば高い酸素バリア性を有する。
このことは、同時に水分（Ｈ２Ｏ）へのバリア性が高いことを示している。Ｈ２Ｏは酸素に水素が共有結合（強い結合）したものであり、酸素バリア性の高さは水分への耐性の高さを意味している。つまり、圧電素子を自然環境から守る保護膜（例えばＡｌ２Ｏ３膜）を省くことができ、ＰＺＴＮの高い圧電定数を有効に利用できる。
また、このことは、後述する実施例４からも明らかである。このように、ＰＺＴＮからなる強誘電体層は、酸素を拡散させず、高い酸素バリア性を有することから、半導体層（例えばシリコン層）１０と強誘電体層１５との界面に酸化シリコンなどの常誘電体膜を生成しにくく、半導体層１０上に直接的に強誘電体層１５を形成できる。なお、酸化シリコンなどの常誘電体膜が半導体層と強誘電体層との界面に形成されると、動作電圧が増大するだけでなく、トラップ準位の発生により膜中に電荷が注入され、ヒステリシス特性が悪くなる。
さらに、強誘電体層１５は、後述する実施例から明らかなように、絶縁性が高いことはもちろんであり、ヒステリシス特性、リーク特性、疲労特性、インプリント特性などに優れ、この点からも本実施形態によればＭＦＳ型電界効果型トランジスタを充分に実現できる。
本実施形態のＭＦＳ型電界効果トランジスタでは、強誘電体層は、Ｚｒ組成よりもＴｉ組成が多いことができる。具体的には、Ｔｉの比率が５０％以上であることができる。また、強誘電体層は、正方晶系および稜面体晶系の少なくとも一方の結晶構造を有することができる。ＰＺＴ系強誘電体層は、正方晶系であって、かつ、（１１１）配向であることが好ましくい。このように、強誘電体層として（１１１）配向したＰＺＴＮを用いることにより、９０゜ドメインの影響をなくすことができるので減極を抑制して、ヒステリシス特性の角型性をより良好にできる。
本発明において、ＰＺＴＮが上述した特徴を有するのは、以下の理由によると考えられる。すなわち、ＮｂはＴｉとサイズ（イオン半径が近く、原子半径は同一である。）がほぼ同じで、重さが２倍あり、格子振動による原子間の衝突によっても格子から原子が抜けにくい。また原子価は、＋５価で安定であり、たとえＰｂが抜けても、Ｎｂ５＋によりＰｂ抜けの価数を補うことができる。また結晶化時に、Ｐｂ抜けが発生したとしても、サイズの大きなＯが抜けるより、サイズの小さなＮｂが入る方が容易である。
また、Ｎｂは＋４価も存在するため、Ｔｉ４＋の代わりは十分に行うことが可能である。更に、実際にはＮｂは共有結合性が非常に強く、Ｐｂも抜け難くなっていると考えられる（Ｈ．Ｍｉｙａｚａｗａ，Ｅ．Ｎａｔｏｒｉ，Ｓ．Ｍｉｙａｓｈｉｔａ；Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３９（２０００）５６７９）。
これまでも、ＰＺＴへのＮｂドーピングは、主にＺｒリッチの稜面体晶領域で行われてきたが、その量は、０．２〜０．０２５ｍｏｌ％（Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ，８４（２００１）９０２；Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔ，８３（１９９９）１３４７）程度と、極僅かなものである。このようにＮｂを多量にドーピングすることができなかった要因は、Ｎｂを例えば１０モル％添加すると、結晶化温度が８００℃以上に上昇してしまうことによるものであったと考えられる。
そこで、強誘電体層１５を形成する際には、更にＰｂＳｉＯ３シリケートを例えば、１〜５モル％の割合で添加することが好ましい。これによりＰＺＴＮの結晶化エネルギーを軽減させることができる。すなわち、強誘電体層１５の材料としてＰＺＴＮを用いる場合、Ｎｂ添加とともに、ＰｂＳｉＯ３シリケートとを添加することでＰＺＴＮの結晶化温度の低減を図ることができる。
また、本実施形態において、強誘電体層１５には、ＰＺＴに対してＮｂに代えてＴａ、Ｗ、Ｖ、Ｍｏを添加物質として加えても同等の効果を有する。また、Ｍｎを添加物質として用いてもＮｂに準じた効果を有する。また、同様の考え方で、Ｐｂ抜けを防止するために、＋３価以上の元素でＰｂを置換することも考えられ、これらの候補として、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕなどのランタノイド系が挙げられる。加えて、結晶化を促進する添加剤として、シリケート（Ｓｉ）ではなくゲルマネート（Ｇｅ）を用いることもできる。図３２（Ａ）に、ＰＺＴに対してＮｂに代えて１０モル％のＴａを添加物質として用いた場合のヒステリシス特性を示す。また、図３２（Ｂ）に、ＰＺＴに対してＮｂに代えて１０モル％のＷを添加物質として用いた場合のヒステリシス特性を示す。Ｔａを用いた場合にもＮｂ添加と同等の効果が得られることが分かる。また、Ｗを用いた場合にも絶縁性の良好なヒステリシス特性が得られる点でＮｂ添加と同等の効果があることが分かる。
次に、本実施形態に係るＭＦＳ型電界効果トランジスタ１００の製造方法の一例について、図２（Ａ）〜（Ｅ）を参照しながら説明する。
まず、図２（Ａ）に示すように、シリコンなどの半導体層１０上に、不純物層を形成する領域に開口部を有するレジスト層（図示せず）を形成する。ついで、不純物をイオン注入などによって半導体層１０に導入し、ソースまたはドレインを構成する不純物層１４を形成する。
ついで、図２（Ｂ）に示すように、不純物層１４を含む素子形成領域上に、リソグラフィーおよびエッチング技術を用いて、例えばサリサイドからなるマスク層１３を形成する。
ついで、図２（Ｃ）に示すように、熱酸化によってマスク層１３以外の領域に選択的に素子分離領域１２を形成する。
ついで、図２（Ｄ）に示すように、マスク層１３をウエットエッチングなどによって除去する。マスク層１３が除去されることにより、半導体層１０の表面は清浄な状態となる。
ついで、図２（Ｅ）に示すように、清浄に保たれた半導体層１０上に、強誘電体層１５ａおよび電極層１６ａを順次形成する。
ＰＺＴＮからなる強誘電体層１５ａは、Ｐｂ、Ｚｒ、Ｔｉ、およびＮｂの少なくともいずれかを含む第１〜第３の原料溶液からなる混合溶液を用意し、これらの混合液に含まれる酸化物を熱処理等により結晶化させて得ることができる。
第１の原料溶液としては、ＰＺＴＮ強誘電体相の構成金属元素のうち、ＰｂおよびＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
第２の原料溶液としは、ＰＺＴＮ強誘電体相の構成金属元素のうち、ＰｂおよびＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
第３の原料溶液としては、ＰＺＴＮ強誘電体相の構成金属元素のうち、ＰｂおよびＮｂによるＰｂＮｂＯ３ペロブスカイト結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
上記第１、第２および第３の原料溶液を用いて、例えば、ＰｂＺｒ０．２Ｔｉ０．８Ｎｂ０．２Ｏ３（ＰＺＴＮ）からなる強誘電体層１５ａを形成する場合、（第１の原料溶液）：(第２の原料溶液)：(第３の原料溶液)＝２：６：２の比で混合することになるが、この混合溶液をそのまま結晶化させようとしても、ＰＺＴＮ強誘電体層１５ａを作製するには、高い結晶化温度を必要とする。すなわち、Ｎｂを混合すると、結晶化温度が急激に上昇してしまい、７００℃以下の素子化可能な温度範囲では結晶化が不可能なため、従来では５モル％以上のＮｂはＴｉの置換元素としては用いられておらず、これまでは添加剤の域を出ていなかった。加えて、ＴｉがＺｒよりも多く含まれるＰＺＴ正方晶では全く例がなかった。このことは、参考文献Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ，８４（２０００１）９０２やＰｈｙｓ．Ｒｅｖ．Ｌｅｔ，８３（１９９９）１３４７等より明らかである。
そこで、本実施形態では、上記課題を解決するために、第４の原料溶液としての、ＰｂＳｉＯ３結晶を形成するための縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液を例えば、１モル％以上５モル％未満で上記混合溶液中に更に添加することができる。
すなわち、上記第１、第２、第３および第４溶液の混合溶液を用いることで、ＰＺＴＮの結晶化温度を７００℃以下の素子化可能な温度範囲で結晶化させることが可能となる。
具体的には、図２に示したフローチャートに従い、強誘電体層１５ａを成膜する。混合溶液塗布工程（ステップＳＴ１１）、アルコール除去工程〜乾燥熱処理工程〜脱脂熱処理工程（ステップＳＴ１２，ステップＳＴ１３）の一連の工程を所望の回数行い、その後に結晶化アニール（ステップＳＴ１４）により焼成して強誘電体層１５ａを形成する。
強誘電体層１５ａおよび電極層１６ａの形成工程における条件の例を下記に示す。
初めに半導体層１０上に上記混合溶液の塗布をスピンコートなどの塗布法で行う（ステップＳＴ１１）。具体的には、半導体層１０上に混合溶液を滴下する。滴下された溶液を半導体層全面に行き渡らせる目的で５００ｒｐｍ程度でスピンを行った後、５０ｒｐｍ以下に回転数を低下させて１０秒ほど回転させる。乾燥熱処理工程は１５０℃〜１８０℃で行う（ステップＳＴ１３）。乾燥熱処理は大気雰囲気下でホットプレート等を用いて行う。同様に脱脂熱処理工程では３００℃〜３５０℃に保持されたホットプレート上で、大気雰囲気下で行う（ステップＳＴ１３）。結晶化のための焼成は、酸素雰囲気中でサーマルラピッドアニール（ＲＴＡ）等を用いて行う（ステップＳＴ１４）。
また焼結後の膜厚は１００〜２００ｎｍ程度とすることができる。次に、ゲート電極のための電極層１６ａをスパッタ法等により形成した後に（ステップＳＴ１５）、ゲート電極と強誘電体層との界面形成、および強誘電体層の結晶性改善を目的としてポストアニールを、焼成時と同様に、酸素雰囲気中でＲＴＡ等を用いて行う（ステップＳＴ１６）。以上の工程によって図２（Ｅ）に示す、強誘電体層１５ａおよび電極層１６ａの成膜が行われる。
ついで、図１に示すように、強誘電体層１５ａおよび電極層１６ａをリソグラフィーおよびエッチング技術を用いてパターニングすることにより、強誘電体層１５およびゲート電極１６を形成する。
その後、公知の半導体装置の製造技術を用いて、層間絶縁層および配線層を形成して、本実施形態に係るＭＦＳ型電界効果トランジスタ１００を形成できる。
以下に、本実施形態についての詳細な実施例を説明する。
（１）実施例１
本実施例では、本願発明に用いられるＰＺＴＮと従来のＰＺＴとを比較する。成膜フローは前述の図３を用いた。また、本実施例では、キャパシタを形成するために、ステップＳＴ１１の前に、基板上に白金の下部電極を形成する工程を付加した。
Ｐｂ：Ｚｒ：Ｔｉ：Ｎｂ＝１：０．２：０．６：０．２、１：０．２：０．７：０．１、および１：０．３：０．６５：０．５とした。すなわちＮｂ添加量を全体の５〜２０モル％とした。ここにＰｂＳｉＯ３を０〜１％添加した。
この時の膜の表面モフォロジーを図４（Ａ）〜図４（Ｃ）に示す。また、この膜の結晶性をＸ線回折法により測定すると、図５（Ａ）〜図５（Ｃ）に示すようであった。図５（Ａ）に示される０％（なし）の場合、結晶化温度を８００℃まであげても、常誘電体パイロクロアのみが得られた。また、図５（Ｂ）に示される０．５％の場合、ＰＺＴとパイロクロアの混在であった。また、図５（Ｃ）に示される１％の場合、ＰＺＴ（１１１）単一配向膜が得られた。また結晶性もこれまで得られたことがないほど良好なものであった。
次にＰｂＳｉＯ３の１％添加ＰＺＴＮ薄膜に対して、膜厚を１２０〜２００ｎｍとしたところ、図６（Ａ）〜図６（Ｃ）ならびに図７（Ａ）〜図７（Ｃ）に示すように、それぞれ膜厚に比例した結晶性を示した。なお、図６（Ａ）〜図６（Ｃ）は、膜厚１２０ｎｍ〜２００ｎｍにおける表面モフォロジーを示す電子顕微鏡写真であり、図７（Ａ）〜図７（Ｃ）は、膜厚１２０ｎｍ〜２００ｎｍにおけるＰＺＴＮ薄膜の結晶性を示すＸ線回折法による測定結果である。また、図８（Ａ）〜図８（Ｃ）および図９（Ａ）〜図９（Ｃ）に示すように、膜厚が１２０ｎｍ〜２００ｎｍの範囲の全てにおいて角型性の良好なヒステリシス特性が得られた。なお、図９（Ａ）〜図９（Ｃ）は、図８（Ａ）〜図８（Ｃ）のヒステリシスカーブの拡大図である。特に、図９（Ａ）〜図９（Ｃ）に示すように、本例のＰＺＴＮ薄膜では、２Ｖ以下という低い電圧でしっかりとヒステリシスが開き、かつ飽和していることが確認された。
また、リーク特性についても、図１０（Ａ）および図１０（Ｂ）に示すように、膜組成や膜厚によらず、２Ｖ印加時（飽和時）で５×１０−８〜７×１０−９Ａ／ｃｍ２と非常に良好であった。
次に、ＰｂＺｒ０．２Ｔｉ０．８Ｎｂ０．２薄膜の疲労特性、およびスタティックインプリントを測定したところ、図１１（Ａ）および図１１（Ｂ）に示すように、非常に良好であった。特に、図１１（Ａ）に示す疲労特性は、上下電極にＰｔを用いているにもかかわらず、非常に良好である。
さらに、図１２に示すように、基板６０１上に、下部電極６０２、本実施例のＰＺＴＮ強誘電体層６０３、上部電極６０４を形成した強誘電体キャパシタ６００の上にオゾンＴＥＯＳによるＳｉＯ２膜６０５の形成を試みた。従来からあるＰＺＴはオゾンＴＥＯＳによるＳｉＯ２膜形成を行うと、ＴＥＯＳから発生する水素が上部Ｐｔを通してＰＺＴを還元し、全くヒステリシスを示さなくなるほど、ＰＺＴ結晶が壊れてしまうことが知られている。
しかしながら本実施例によるＰＺＴＮ強誘電体層６０３は、図１３に示すように、ほとんど劣化せず、良好なヒステリシスを保持していた。すなわち、本実施例によるＰＺＴＮ強誘電体層６０３は耐還元性にも強いことが分かった。また、本願発明による正方晶ＰＺＴＮ強誘電体層６０３ではＮｂが４０モル％を超えない場合、Ｎｂの添加量に応じて、良好なヒステリシスが得られた。
次に、比較のために従来のＰＺＴ強誘電体層の評価を行った。従来ＰＺＴとしては、それぞれＰｂ：Ｚｒ：Ｔｉ＝１：０．２：０．８、１：０．３：０．７、および１：０．６：０．４とした。そのリーク特性は、図１４に示すように、Ｔｉ含有量が増加するほどリーク特性は劣化してしまい、Ｔｉ：８０％の場合、２Ｖ印加時に、１０−５Ａ／ｃｍ２となり、メモリ応用に適していないことが分かった。同様に疲労特性も図１５に示すように、Ｔｉ含有量が増加するほど疲労特性は劣化した。またインプリント後には、図１６に示すように、殆どデータが読み出せないことが分かった。
以上の実施例から分かるように、本実施例によるＰＺＴＮ強誘電体層は、従来、ＰＺＴの本質が原因と考えられるリーク電流増大並びにインプリント特性劣化という問題を解決したばかりか、これまで、上記理由から使われてこなかった、正方晶ＰＺＴをメモリの種類、構造によらずにメモリ用途に用いることが可能となる。加えて、同じ理由から正方晶ＰＺＴが使われなかった圧電素子用途にも本材料は適用可能である。
（２）実施例２
本実施例では、本発明で用いられるＰＺＴＮ強誘電体層において、Ｎｂ添加量を０、５、１０、２０、３０、４０モル％と変化させて強誘電特性を比較した。全ての試料においてＰｂＳｉＯ３シリケートを５モル％添加している。また、膜形成のための原料となる強誘電体層形成用ゾルゲル溶液には、コハク酸メチルを添加してｐＨを６とした。成膜フローは全て前述の図３を用いている。また、本実施例では、キャパシタを形成するために、ステップＳＴ１１の前に、基板上に白金の下部電極を形成する工程を付加した。
図１７〜図１９に、本実施例のＰＺＴＮ強誘電体層を測定したヒステリシス特性を示す。
図１７（Ａ）に示すように、Ｎｂ添加量が０の場合、リーキーなヒステリシスが得られたが、図１７（Ｂ）に示すように、Ｎｂ添加量が５モル％となると、絶縁性の高い良好なヒステリシス特性が得られた。
また、図１８（Ａ）に示すように、強誘電特性は、Ｎｂ添加量が１０モル％までは、殆ど変化が見られなかった。Ｎｂ添加量が０の場合も、リーキーではあるが、強誘電特性には変化が見られていない。また、図１８（Ｂ）に示すように、Ｎｂ添加量が２０モル％の場合は、非常に角型性の良いヒステリシス特性が得られた。
しかしながら、図１９（Ａ）および図１９（Ｂ）に示すように、Ｎｂ添加量が２０モル％を超えると、ヒステリシス特性が大きく変化し、劣化していくことが確認された。
そこで、Ｘ線回折パターンを比較したところ図２０のようであった。Ｎｂ添加量が５モル％（Ｚｒ／Ｔｉ／Ｎｂ＝２０／７５／５）の場合、（１１１）ピーク位置は、従来からあるＮｂが添加されていないＰＺＴ膜の時と変わらないが、Ｎｂ添加量が２０モル％（Ｚｒ／Ｔｉ／Ｎｂ＝２０／６０／２０）、４０モル％（Ｚｒ／Ｔｉ／Ｎｂ＝２０／４０／４０）と増加するに従って、（１１１）ピークは低角側にシフトした。すなわち、ＰＺＴの組成はＴｉリッチで正方晶領域であるにもかかわらず、実際の結晶は、稜面体晶となっていることが分かる。また結晶系が変化するに従って、強誘電体特性が変化していることが分かる。
加えて、Ｎｂを４５モル％添加したところ、ヒステリシスは開かず、強誘電特性を確認できなかった（図示省略）。
また、本願発明によるＰＺＴＮ膜は、非常に絶縁性が高いことは既に述べたが、ここでＰＺＴＮが絶縁体であるための条件を求めてみたところ、図２１のようであった。
すなわち、本願発明によるＰＺＴＮ膜は、非常に絶縁性が高く、このことはＰｂの欠損量の２倍に相当する組成比で、ＴｉサイトにＮｂが添加されていることとなる。また、ペロブスカイト結晶は図２２に示されるＷＯ３の結晶構造からも分かるように、Ａサイトイオンが１００％欠損していても成り立ち、かつＷＯ３は結晶系が変化し易いことが知られている。
従って、ＰＺＴＮの場合は、Ｎｂを添加することで、Ｐｂ欠損量を積極的に制御して、かつ結晶系を制御していることとなる。
このことは、本実施形態のＰＺＴＮ膜が、圧電素子への応用にも非常に有効であることを示している。一般的に、ＰＺＴを圧電素子に応用する場合、Ｚｒリッチ組成の稜面体晶領域を用いる。このとき、ＺｒリッチなＰＺＴはソフト系ＰＺＴと呼ばれる。このことは文字通り、結晶が軟らかいことを意味している。例えば、インクジェットプリンターのインク吐き出しノズルにも、ソフト系ＰＺＴが使われているが、あまりにもソフトであるため、あまり粘度の高いインクでは、インクの圧力に負けて押し出すことが出来ない。
一方で、Ｔｉリッチな正方晶ＰＺＴはハード系ＰＺＴと呼ばれ、固くて脆いことを意味している。しかしながら、本願発明のＰＺＴＮ膜ではハード系でありながら、人工的に結晶系を稜面体晶に変化させることが出来る。その上、結晶系をＮｂの添加量によって任意に変化させることが可能で、かつＴｉリッチなＰＺＴ系強誘電体層は比誘電率が小さいため、素子を低電圧で駆動することも可能となる。
このことにより、これまで用いられることのなかった、ハード系ＰＺＴを例えば、インクジェットプリンターのインク吐き出しノズルに用いることが可能となる。加えて、ＮｂはＰＺＴに軟らかさをもたらすため、適度に硬いが、脆くないＰＺＴを提供することが可能となる。
最後に、これまで述べたように、本実施例ではＮｂ添加するだけでなく、Ｎｂ添加と同時に、シリケートを添加することで、結晶化温度をも低減することが出来る。
（３）実施例３
本実施例では、例えば、強誘電体メモリのメモリセル部分を構成する強誘電体キャパシタや例えば、インクジェットプリンターのインク吐き出しノズル部分を構成する圧電アクチュエータの電極材料として用いられるＰｔやＩｒなどの白金系金属からなる金属膜上にＰＺＴＮ膜を形成した場合における格子整合性の点からＰＺＴＮ膜を用いることの有効性を検討した。白金系金属は、ＰＺＴ系強誘電体層を素子応用する場合に、強誘電体層の結晶配向性を決める下地膜となるとともに、電極材料としても有用な材料である。しかし、両者の格子整合性が十分でないため、素子応用に関しては、強誘電体層の疲労特性が問題となってくる。
そこで、本願発明者らは、ＰＺＴ系強誘電体層の構成元素中にＮｂを含ませることで、ＰＺＴ系強誘電体層と白金系金属薄膜との間の格子不整合の改善を図る技術を開発した。この場合のＰＺＴ系強誘電体層の成膜工程を図２３（Ａ）〜図２３（Ｃ）に示す。
まず、図２３（Ａ）に示すように、所与の基板１０を用意する。基板１０としては、ＳＯＩ基板上にＴｉＯｘ層が形成されたものを用いた。なお、基板１０としては、公知の材料からなるものの中から好適なものを選択して用いることができる。
次に、図２３（Ｂ）に示すように、基板１００上に例えば、スパッタ法を用いてＰｔからなる金属膜（第１電極）１０２を形成し、その後、図２３（Ｃ）に示すように、金属膜１０２上に強誘電体層１５としてＰＺＴＮ膜を形成する。ＰＺＴＮ膜を形成するための材料としては、例えば、ゾルゲル溶液を用いることができる。より具体的には、ＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものに、さらにＰｂＮｂＯ３用ゾルゲル溶液を添加したものを用いる。なお、ＰＺＴＮ膜は、構成元素にＮｂを含むため、結晶化温度が高い。このため、結晶化温度を低減させるためには、ＰｂＳｉＯ３用ゾルゲル溶液をさらに添加したものを用いることが好ましい。本実施例では、上記したゾルゲル混合溶液をＰｔ金属膜１０２上にスピンコート法で塗布し、所定の熱処理を行って結晶化する。成膜工程のフローは、図３に示したものと同様である。
本実施例では、Ｎｂの添加量を０ｍｏｌ％〜３０ｍｏｌ％の範囲として得られたＰＺＴＮ膜について、Ｘ線回折法を用いて結晶の格子定数を測定したところ図２４（Ａ）および図２４（Ｂ）のようであった。図２４（Ａ）および図２４（Ｂ）によれば、Ｎｂの添加量が多くなるほど、ａ軸（またはｂ軸）における格子定数とｃ軸における格子定数とが近づいていくことがわかる。また、図２４（Ａ）中におけるＶ（ａｂｃ）は、格子定数（ａ，ｂ，ｃ）を体積変換した指数である。また、図２４（Ａ）中のＶ／Ｖ０は、Ｎｂが添加されていないＰＺＴ結晶の格子定数を体積変換した指数Ｖ０に対するＰＺＴＮ結晶についてのＶ（ａｂｃ）との比である。このように、Ｖ（ａｂｃ）あるいはＶ／Ｖ０の欄からも、ＰＺＴＮ結晶は、Ｎｂの添加量が増加するに従って結晶格子が小さくなっていくことが確認できる。
そして、このようにＮｂを添加して形成されたＰＺＴＮ膜の格子定数から、Ｐｔ金属膜の格子定数（ａ，ｂ，ｃ＝３．９６）との格子不整合率を計算してＮｂの添加量（ｍｏｌ％）を横軸としてプロットしたものが図２５に示される。図２５によれば、ＰＺＴ系強誘電体層に対してＮｂが含まれることの効果は、上述した各実施例のごとく強誘電体特性が向上する効果のみならず、その格子定数をＰｔなどの白金系金属結晶の格子定数に近づける効果もあることが確認された。特に、Ｎｂの添加量が５ｍｏｌ％以上の領域では、その効果が顕著に表れることが確認された。
従って、本発明の手法を用いれば、電極材である金属膜と強誘電体層との間の格子不整合が軽減され、例えば、Ｎｂの添加量が３０ｍｏｌ％では、格子不整合率が２％程度まで改善されることが確認された。これは、ＰＺＴＮの結晶構造において、ＢサイトのＴｉ原子を置換したＮｂ原子がＯ原子との間でイオン結合性と共有結合性とを併せ持つ強い結合が生じ、その結合力が結晶格子を圧縮する方向に働いて、格子定数が小さくなる方向に変化していったものと考えられる。
また、Ｐｔなどの白金系金属は化学的に安定な物質であって、強誘電体メモリや圧電アクチュエータの電極材料としては好適であり、本実施例の手法によれば、このＰｔ金属膜上に直接ＰＺＴＮ膜を形成しても、格子不整合を従来よりも緩和させることができるとともに、界面特性を向上させることができる。従って、本実施例の手法は、ＰＺＴ系強誘電体層の疲労劣化を軽減することができ、強誘電体メモリや圧電アクチュエータなどへの素子応用にも適しているといえる。
（４）実施例４
図３３に示す構造のサンプルを作製し、各種方法により深さ方向の元素ごとの割合を分析した。以下に、サンプルの作製方法を説明する。
シリコン基板１０の表面を熱酸化して４００ｎｍ程度の膜厚の酸化シリコン層１０３を形成した。この酸化シリコン層１０３の上に、スパッタ法によりチタンを成膜して酸素中で焼成することにより、４０ｎｍ程度の膜厚の酸化チタン層１０４を形成した。この酸化チタン層１０４の上に、イオンスパッタ法および蒸着法を組み合わせた２段階成膜法により、１５０ｎｍ程度の膜厚の白金層（電極）１０５を形成した。
そして、白金層１０５の上に、Ｐｂ（Ｚｒ０．２Ｔｉ０．６Ｎｂ０．２）Ｏ３（ＰＺＴＮ）を成膜して酸素中７２５℃で焼結して結晶化させることにより、１５０ｎｍ程度の膜厚の強誘電体層１０６を形成し、実施例のサンプルを得た。また、同様にして白金層１０５まで形成し、さらに白金層１０５の上に、Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３（ＰＺＴ）を成膜して酸素中７２５℃で焼結して結晶化させることにより、１５０ｎｍ程度の膜厚の強誘電体層１０７を形成し、比較用のサンプルを得た。
これらのサンプルについて、それぞれ、ＲＢＳとＮＲＡによる分析、およびＡＥＳによる分析を行った。図３４（Ａ），（Ｂ）に、ＲＢＳとＮＲＡによる分析を示した。図３４（Ａ）は、ＰＺＴＮの分析結果を示し、図３４（Ｂ）は、ＰＺＴの分析結果を示す。また、図３５（Ａ），（Ｂ）に、ＡＥＳによる分析結果を示す。図３５（Ａ）は、ＰＺＴＮの分析結果を示し、図３５（Ｂ）は、ＰＺＴの分析結果を示す。なお、いずれの分析方法においても原子量が近いＺｒとＮｂを完全に区別することができないため、両者は一緒に検出されている。
図３４（Ａ），（Ｂ）および図３５（Ａ），（Ｂ）に示す結果から、実施例および比較例のサンプルについて、電極への酸素原子の拡散距離、および強誘電体層における酸素原子の割合のばらつきを求めた。以下に、それぞれの求め方について述べる。
（１）酸素原子の拡散距離
電極（白金層）への酸素原子の拡散距離は、図３６および図３７に示す方法によって求めた。
ＲＢＳとＮＲＡとを組み合わせた分析方法では、プロファイルは総原子数で規定されているので、ピークの面積を比較することによって拡散距離を求めることができる。具体的には、図３６に示すように、酸素原子のピークの裾と白金原子のピークの裾とが重なる領域の白金ピークの面積を「面積１」とし、白金ピークの総面積を「面積２」とすると、拡散距離は、以下の式（１）で求めることができる。
式（１）：拡散距離＝白金層の膜厚×面積１／（面積１＋面積２）
また、ＡＥＳではスパッタ時間で深さを規定しているので、スパッタレートを一定であると仮定して距離を比較することで拡散距離を求めている。具体的には、図３７に示すように、酸素原子のピークの裾と白金原子のピークの裾とが重なる領域の深さの幅を「深さ１（Ｄ１）」とし、白金ピークの深さの幅を「深さ２（Ｄ２）」とすると、拡散距離は、以下の式（２）で求めることができる。Ｄ１およびＤ２については、わかりやすい例として図３５（Ｂ）に具体的に示した。
式（２）：拡散距離＝白金層の膜厚×深さ１／深さ２
以上の式（１）、（２）を用いて、実施例のサンプルについて、ＲＢＳ＋ＮＲＡ分析による酸素原子の拡散距離を求めたところ、１５ｎｍであった。また、実施例のサンプルについて、ＡＥＳ分析による酸素原子の拡散距離を求めたところ、３０ｎｍであった。これに対し、比較例のサンプルでは、ＲＢＳ＋ＮＲＡ分析による酸素原子の拡散距離は約７０ｎｍであり、ＡＥＳ分析では９０ｎｍであった。
以上のように、いずれの分析方法でも、実施例のサンプルでの酸素の拡散距離は、比較例のサンプルでの酸素の拡散距離に比べて格段に短くなっていることが確認された。
本実施例は、高温（７２５℃）の条件下で熱処理されたサンプルを用いて行われ、上記酸素原子の拡散距離の数値は、厳しい条件下で得られたものである。したがって、他の条件で作成される実施例のサンプルについて、ＲＢＳ＋ＮＲＡ分析による酸素原子の拡散距離を求めると、１５ｎｍ以下であると予測される。また、同様に、他の実施例のサンプルについて、ＡＥＳ分析による酸素原子の拡散距離を求めると、３０ｎｍ以下であると予測される。
（２）酸素原子の割合のばらつき
強誘電体層における酸素原子の割合のばらつきは、以下の式（３）によって求めたものである。以下の式において、「最大値」および「最小値」は、酸素ピークでの拡散領域を除いた部分での最大値および最小値を示す。例えば、図３５（Ｂ）に示すように、酸素のピークのうち、鉛が顕著に拡散している領域および白金が拡散している領域を除いた領域Ａ１００において、ピークの最大値（Ｍａｘ）と最小値（Ｍｉｎ）を求める。
式（３）：ばらつき＝（最大値−最小値）／（最大値と最小値の平均値）
以上の式（３）を用いて、実施例のサンプルについて、ＲＢＳ＋ＮＲＡ分析による酸素原子の割合のばらつきを求めたところ、１％であった。また、実施例のサンプルについて、ＡＥＳ分析による酸素原子の割合のばらつきを求めたところ、３％であった。これに対し、比較例のサンプルでは、ＲＢＳ＋ＮＲＡ分析による酸素の割合のばらつきは実施例とあまり差は見られないが（その代わり、拡散領域に存在する酸素原子数が実施例に比べて格段に多い。）、ＡＥＳ分析では８％のばらつきがあることが確認された。
本実施例は、高温（７２５℃）の条件下で熱処理されたサンプルを用いて行われ、上記酸素原子の割合のばらつきの数値は、厳しい条件下で得られたものである。したがって、他の条件で作成される実施例のサンプルについて、ＲＢＳ＋ＮＲＡ分析による酸素原子の割合のばらつきを求めると、１％以下であると予測される。また、同様に、他の実施例のサンプルについて、ＡＥＳ分析による酸素原子の割合のばらつきを求めると、８％以下であると予測される。
以上のように、特にＡＥＳ分析では、実施例のサンプルでの酸素原子のばらつきは、比較例のサンプルでの酸素のばらつきに比べて格段に小さくなっていることが確認された。したがって、本発明における強誘電体層は、該強誘電体層中の深さ方向での酸素原子の割合の分布がほとんど一定であることが確認された。
以上のようなＰＺＴＮとＰＺＴとの相違は、以下の理由によるものと考えられる。
固体の界面においてある元素の拡散について考えるとき、その拡散係数をＤとすると、Ｄ＝ａ２／ｔ・ｅｘｐ（−Ｅ／ｋＴ）で表される。ここでａは粒子間の距離、１／ｔは粒子間の飛躍が起こる頻度、Ｅは活性化エネルギーである。
ここで、１／ｔは元素の欠損によって大きくなる。そのため、ＰＺＴおよびＰＺＴＮにおける拡散の度合いの違いについて以下のように説明することができる。
ＰＺＴ膜を熱処理することにより、ＰＺＴ膜内からＰｂおよびＯが抜けてＰｂおよびＯ欠損ができる。特にＯ欠損ができると、Ｏ原子は他の元素よりも動きやすいためにＯ原子の拡散が起こる。さらに、Ｏ欠損により電荷のバランスが崩れて膜内部のＰｂ，Ｚｒ，Ｔｉが不安定になる。そしてこれらの元素の拡散係数も大きくなる。
ＰＺＴＮにおいては、特にＯ欠損を防ぐため、Ｏ元素の拡散係数を抑えることができる。そのためにＰＺＴの場合と比べて熱処理による拡散を著しく抑えることができる。このように、ＰＺＴＮは、結晶中の欠陥が極めて少ないため、ＰＺＴＮ膜自体が酸素バリア膜として機能する。このようなＰＺＴＮの特性によって、例えば、スタック型ＦｅＲＡＭなどにおいて、タングステンプラグの酸化を防ぐ技術において、現状では複雑な電極構造を必要としているがＰＺＴＮを用いることでそれを省くことができる。
（参考例）
本例ではＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体層を作製した。
従来の方法では、２０％程度Ｐｂを過剰に含む溶液を用いるが、これは、揮発Ｐｂの抑制および結晶化温度低減のためである。しかしながら、出来た薄膜で過剰Ｐｂが、どのようになっているかは不明であり、本来ならば最小限のＰｂ過剰量で抑えるべきである。
そこで、過剰Ｐｂが０、５、１０、１５、２０％である１０重量％濃度のＰｂＺｒ０．４Ｔｉ０．６Ｏ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を用い、更に１０重量％濃度のＰｂＳｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を、それぞれ１モル％添加して、図２６に示すステップＳＴ２０〜ステップＳＴ２５の各工程を行い、２００ｎｍのＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体層を形成した。この時の表面モフォロジーは図２７（Ａ）〜図２７（Ｃ）に示すようであり、ＸＲＤパターンは図２８（Ａ）〜図２８（Ｃ）に示すようであった。
従来は２０％程度過剰なＰｂが必要であったが、５％過剰のＰｂで十分に結晶化が進行していることが示された。このことは、わずか１モル％のＰｂＳｉＯ３触媒が、ＰＺＴの結晶化温度を下げたために、過剰Ｐｂは殆どいらないことを示している。以降、ＰＺＴ、ＰｂＴｉＯ３、およびＰｂＺｒＴｉＯ３形成用溶液としては、全て５％Ｐｂ過剰溶液を用いている。
次に、１０重量％濃度のＰｂＺｒＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）および１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を４：６の割合で混合した溶液に１０重量％濃度のＰｂＳｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を、１モル％添加した混合溶液を用いて図２のフローにしたがって、２００ｎｍ−ＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体層を作製した。この時の、ヒステリシス特性は、図２９（Ａ）および図２９（Ｂ）に示すように、角型性の良好なものであった。しかしながら、同時にリーキーであることがわかった。
また、比較のために、従来の方法で、前述の図２６のフローを用いて、１０重量％濃度のＰｂＺｒ０．４Ｔｉ０．６Ｏ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）に１０重量％濃度のＰｂＳｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を、１モル％添加した混合溶液を用いて、２００ｎｍ−ＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体層を作製した。この時、ヒステリシス特性は、図３０に示すように、あまり良好なヒステリシスはえられなかった。
そこで、それぞれの強誘電体層を用いて脱ガス分析を行ったところ、図３１（Ａ）および図３１（Ｂ）のようであった。
図３１（Ａ）に示すように、ＰＺＴゾルゲル溶液で作製した従来の強誘電体層は、室温から１０００℃までの温度上昇に対して、常にＨやＣに纏わる脱ガスが確認された。
一方、図３１（Ｂ）に示すように、１０重量％濃度のＰｂＺｒＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）および１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を４：６の割合で混合した溶液を用いた本願発明による強誘電体層の場合は、分解するまで殆ど脱ガスが見られないことが判った。
このことは、１０重量％濃度のＰｂＺｒＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）および１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）を４：６の割合で混合した溶液を用いることで、初めに混合溶液中の１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液（溶媒：ｎ−ブタノール）によりＰｔ上でＰｂＴｉＯ３が結晶化し、これが結晶初期核となり、またＰｔとＰＺＴとの格子ミスマッチを解消し、ＰＺＴが容易に結晶化したものと思われた。かつ、混合溶液を用いることで、ＰｂＴｉＯ３とＰＺＴが良好な界面で連続して形成され、良好なヒステリシスの角型性へと繋がったものと考えられる。
２．強誘電体メモリ
図３８は、本発明の実施形態における、ＭＦＳ型電界効果トランジスタを含む強誘電体メモリ２００の回路構成を示した図である。
強誘電体メモリ２００において、各メモリセルＭ１１・・・Ｍ３３は、ＭＦＳ型電界効果トランジスタ１００（図１参照）から構成され、ゲート部分に強誘電体容量を備えたＭＯＳトランジスタ１個からなる。強誘電体メモリ２００は、ＭＦＳ型電界効果トランジスタを構成するＭＯＳトランジスタのソースにビット線ＢＬ１・・・ＢＬ３がそれぞれプラグを介して接続されている。また、ＭＯＳトランジスタのドレインにプレート線ＰＬ１・・・ＰＬ３が、それぞれプラグを介して接続されている。ゲート部分には強誘電体容量が形成され、強誘電体容量の上部はワード線ＷＬ１・・・ＷＬ３に接続されている。ＭＯＳトランジスタのソースおよびドレインの間にはチャンネルが形成されている。図３８に示す例はあくまで一例であり、例えばプレート線はグラウンドに固定されていても良いし、操作できるようにしても良い。また、ワード線は、プラグを介しても接続されても良いし、プラグを介さなくても良い。また、ゲート部分にソースあるいはドレインと逆のチャンネルを形成しても良いし、かかるチャネルを形成しなくても良い。
ＭＦＳ型電界効果トランジスタからなるメモリセルへの情報の書き込み方法を以下に説明する。例えば、図３８においてメモリセルＭ１１を選択メモリセルとする場合、ワード線ＷＬ１とビット線ＢＬ１に電圧Ｖｗあるいは０Ｖを加える。これによりソースとゲートの間に所望の電圧がかかり、強誘電体容量に対して所望の情報の書き込みが行われる。その際、非選択のメモリセルに対してデータディスターブによるデータの誤消去が起こらないように、ＷＬ１以外のワード線とＢＬ１以外のビット線に対して（２Ｖｗ）／３あるいはＶｗ／３の電圧を加える。上記書き込み情報と逆の情報を書き込む場合は、ワード線およびビット線にかかる電圧は上記の場合と逆になる。
次に、読み出し方法について説明する。この場合、選択したメモリセルに対応するプレート線（ＰＬ１）に電圧Ｖｒを加える。電圧Ｖｒは電圧Ｖｗと同じである必要はなく、好ましくは、強誘電体容量のデータに影響を与えない電圧である方が良い。メモリセルに書き込まれた情報は、選択メモリセルに対応するビット線（ＢＬ１）からの電流を検知することで読み出すことができる。図３８に示す強誘電体メモリ２００の場合、プレート線ＰＬ１を共有する他のメモリセルからも情報が出てくるが、それにより情報が破壊されることはない。
本実施形態で用いられるＭＦＳ型電界効果トランジスタからなるメモリセルの強誘電体層は、上述したＰＺＴＮから構成されるため、ヒステリシスの角形性が非常に良く、安定なディスターブ特性を有する。また、ＰＺＴＮからなる強誘電体層は、酸素を拡散させず、高い酸素バリア性を有することから、半導体層（例えばシリコン層）１０と強誘電体層１５との界面に酸化シリコンなどの常誘電体膜を生成しにくい。したがって、本実施形態によれば、半導体層上に直接的に強誘電体層を形成できるので、ＭＦＳ型電界効果型トランジスタを実現できる。さらに、ＰＺＴＮからなる強誘電体層は、ヒステリシス特性、リーク特性、疲労特性、インプリント特性などに優れるので、メモリ素子としての特性に優れたＭＦＳ型電界効果型トランジスタを実現できる。したがって、かかる強誘電体層を用いることで、ＭＦＳ型電界効果トランジスタを用いた強誘電体メモリ２００の実用化が可能になる。そして、本実施形態の強誘電体メモリ２００およびこれを搭載した半導体装置は、高集積化が可能であり、かつ非破壊読み出しができる。
以上に、本発明に好適な実施の形態について述べてきたが、本発明は、上述したものに限られず、発明の要旨の範囲内において種々の変形態様により実施することができる。
本実施形態におけるＭＦＳ型電界効果トランジスタを模式的に示す断面図。 （Ａ）〜（Ｅ）は、本実施形態におけるＭＦＳ型電界効果トランジスタの製造例を示す断面図。 本実施形態におけるＰＺＴＮ膜をスピンコート法で形成するためのフローチャートを示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の表面モフォロジーを示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の結晶性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚と表面モフォロジーとの関係を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚と結晶性との関係を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚とヒステリシス特性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚とヒステリシス特性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜のリーク電流特性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の疲労特性およびスタティックインプリント特性を示す図。 本実施形態に係る実施例１におけるオゾンＴＥＯＳによるＳｉＯ２保護膜形成のキャパシタ構造を示す図。 本実施形態に係る実施例１におけるオゾンＴＥＯＳによるＳｉＯ２保護膜形成後のキャパシタのヒステリシス特性を示す図。 本実施形態に係る実施例１における従来ＰＺＴ膜のリーク電流特性を示す図。 本実施形態に係る実施例１における従来ＰＺＴキャパシタの疲労特性を示す図。 本実施形態に係る実施例１における従来ＰＺＴキャパシタのスタティックインプリント特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のヒステリシス特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のヒステリシス特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のヒステリシス特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のＸ線回折パターンを示す図。 本実施形態に係る実施例２におけるＰＺＴＮ結晶中のＰｂ欠損量とＮｂの組成比の関係を示す図。 ペロブスカイト結晶であるＷＯ３の結晶構造を説明するための図。 本実施形態に係る実施例３におけるＰＺＴＮ膜の形成工程を模式的に示す図。 本実施形態に係る実施例３におけるＰＺＴＮ膜の格子定数の変化を説明するための図。 本実施形態に係る実施例３におけるＰＺＴＮ膜とＰｔ金属膜との格子不整合率の変化を説明するための図。 本実施形態の参考例における、従来のＰＺＴ膜をスピンコート法で形成するためのフローチャートを示す図。 本実施形態の参考例におけるＰＺＴ膜の表面モフォロジーを示す図。 本実施形態の参考例におけるＰＺＴ膜の結晶性を示す図。 本実施形態の参考例における正方晶ＰＺＴ膜のヒステリシスを示す図。 本実施形態の参考例における従来の正方晶ＰＺＴ膜のヒステリシスを示す図。 本実施形態の参考例における正方晶ＰＺＴ膜の脱ガス分析結果を示す図。 本実施形態に係るＰＺＴにＴａ又はＷを添加した強誘電体層のヒステリシス特性を示す図。 本実施形態の実施例４に用いられるサンプルを示す図。 （Ａ），（Ｂ）は、実施例４で得られたＲＢＳおよびＮＲＡ分析結果を示す図。 （Ａ），（Ｂ）は、実施例４で得られたＡＥＳ分析結果を示す図。 実施例４で、ＲＢＳおよびＮＲＡ分析結果によって、酸素原子の拡散距離の求め方を示す図。 実施例４で、ＡＥＳ分析結果によって、酸素原子の拡散距離の求め方を示す図。 本実施形態に係る強誘電体メモリの回路構成を示す図。 ＰＺＴ系強誘電体の構成元素の結合に関する諸特性を示す図。 ブラウンミラライト型結晶構造のショットキー欠陥を説明するための図。 強誘電体の空間電荷分極を説明するための図。
符号の説明
１０ 半導体層、１２ 素子分離領域、１４ 不純物層、１５ 強誘電体層、 １６ ゲート電極、１００ ＭＦＳ型電界効果型トランジスタ、１０１ 強誘電体層、１０２ 第１電極、１０３ 第２電極

Claims (23)

  1. 半導体層と、
    前記半導体層の上に形成されたＰＺＴ系強誘電体層と、
    前記ＰＺＴ系強誘電体層の上に形成されたゲート電極と、
    前記半導体層に形成された、ソースまたはドレインを構成する不純物層と、を含み、
    前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換した、ＭＦＳ（Metal Ferroelectric Semiconductor）型電界効果トランジスタ。
  2. 請求項１において、
    前記ゲート電極における前記ＰＺＴ系強誘電体層からの酸素の拡散距離は、ラザフォード後方散乱分析法（ＲＢＳ）および核反応分析法（ＮＲＡ）によるプロファイルから求めると、１５ｎｍ以下である、ＭＦＳ型電界効果トランジスタ。
  3. 請求項１において、
    前記ゲート電極における前記ＰＺＴ系強誘電体層からの酸素の拡散距離は、オージェ電子分光法（ＡＥＳ）によるプロファイルから求めると、３０ｎｍ以下である、ＭＦＳ型電界効果トランジスタ。
  4. 請求項１ないし３のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、該ＰＺＴ系強誘電体層における酸素原子の割合の分布がほぼ一定である、ＭＦＳ型電界効果トランジスタ。
  5. 請求項４において、
    前記ＰＺＴ系強誘電体層における酸素原子の割合の分布は、該ＰＺＴ系強誘電体層の膜厚方向での酸素原子の割合のばらつきを、（最大値−最小値）／（最大値と最小値の平均値）で表し、ラザフォード後方散乱分析法（ＲＢＳ）および核反応分析法（ＮＲＡ）によるプロファイルから求めると、１％以下である、ＭＦＳ型電界効果トランジスタ。
  6. 請求項４において、
    前記ＰＺＴ系強誘電体層における酸素原子の割合の分布は、該ＰＺＴ系強誘電体層の膜厚方向での酸素原子の割合のばらつきを、（最大値−最小値）／（最大値と最小値の平均値）で表し、オージェ電子分光法（ＡＥＳ）によるプロファイルから求めると、３％以下である、ＭＦＳ型電界効果トランジスタ。
  7. 請求項１ないし６のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、該ＰＺＴ系強誘電体層に含まれる酸素の９５％以上がペロブスカイト構造の酸素位置に存在する、ＭＦＳ型電界効果トランジスタ。
  8. 請求項１ないし７のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、Ｚｒ組成よりもＴｉ組成が多い、ＭＦＳ型電界効果トランジスタ。
  9. 請求項１ないし７のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、５モル％以上３０モル％以下をＮｂに置換した、ＭＦＳ型電界効果トランジスタ。
  10. 請求項１ないし７のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、１０モル％以上３０モル％以下をＮｂに置換した、ＭＦＳ型電界効果トランジスタ。
  11. 請求項１ないし１０のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、正方晶系および稜面体晶系の少なくとも一方の結晶構造を有する、ＭＦＳ型電界効果トランジスタ。
  12. 請求項１１において、
    前記ＰＺＴ系強誘電体層は、正方晶系であって、かつ、（１１１）配向である、ＭＦＳ型電界効果トランジスタ。
  13. 請求項１〜１２のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、０．５モル％以上のＳｉ、或いはＳｉ及びＧｅを含む、ＭＦＳ型電界効果トランジスタ。
  14. 請求項１〜１３のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、０．５モル％以上、５モル％未満のＳｉ、或いはＳｉ及びＧｅを含む、ＭＦＳ型電界効果トランジスタ。
  15. 請求項１ないし１４のいずれかにおいて、
    前記ＰＺＴ系強誘電体層は、前記Ｎｂのかわりに、全部もしくは一部がＴａ、Ｗ、ＶおよびＭｏの少なくとも１種によって置換された、ＭＦＳ型電界効果トランジスタ。
  16. 請求項１ないし１５のいずれかにおいて、
    前記ゲート電極は、白金族元素あるいはその合金からなる、ＭＦＳ型電界効果トランジスタ。
  17. 半導体層に、ソースまたはドレインを構成する不純物層を形成する工程と、
    前記半導体層の上にＰＺＴ系強誘電体層を形成する工程と、
    前記ＰＺＴ系強誘電体層の上にゲート電極を形成する工程と、を含み、
    前記ＰＺＴ系強誘電体層は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換した組成を有するように形成される、ＭＦＳ（Metal Ferroelectric Semiconductor）型電界効果トランジスタの製造方法。
  18. 請求項１７において、
    前記ＰＺＴ系強誘電体層は、ゾルゲル溶液を用いて形成される、ＭＦＳ型電界効果トランジスタの製造方法。
  19. 請求項１８において、
    前記ゾルゲル溶液として、少なくともＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものを用いる、ＭＦＳ型電界効果トランジスタの製造方法。
  20. 請求項１９において、
    前記ゾルゲル溶液として、さらにＰｂＳｉＯ３用ゾルゲル溶液を混合したものを用いる、ＭＦＳ型電界効果トランジスタの製造方法。
  21. 請求項１７ないし２０のいずれかにおいて、
    Ａサイトの構成元素であるＰｂの化学量論的組成を１とした場合に、Ｐｂが０．９〜１．２の範囲で含まれるゾルゲル溶液を用いて形成する、ＭＦＳ型電界効果トランジスタの製造方法。
  22. 請求項１ないし１６のいずれかに記載のＭＦＳ型電界効果トランジスタを用いた、強誘電体メモリ。
  23. 請求項２２に記載の強誘電体メモリを用いた、半導体装置。
JP2004128692A 2004-04-23 2004-04-23 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置 Expired - Fee Related JP4506951B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004128692A JP4506951B2 (ja) 2004-04-23 2004-04-23 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置
US11/108,933 US7262450B2 (en) 2004-04-23 2005-04-19 MFS type field effect transistor, its manufacturing method, ferroelectric memory and semiconductor device
KR20050033629A KR100720629B1 (ko) 2004-04-23 2005-04-22 Ｍｆｓ형 전계 효과 트랜지스터 및 그 제조 방법, 강유전체메모리 및 반도체 장치
CNB2005100676570A CN100456493C (zh) 2004-04-23 2005-04-25 Mfs型场效应晶体管及其制造方法、强电介质存储器及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004128692A JP4506951B2 (ja) 2004-04-23 2004-04-23 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置

Publications (2)

Publication Number Publication Date
JP2005311194A true JP2005311194A (ja) 2005-11-04
JP4506951B2 JP4506951B2 (ja) 2010-07-21

Family

ID=35135559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004128692A Expired - Fee Related JP4506951B2 (ja) 2004-04-23 2004-04-23 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置

Country Status (4)

Country Link
US (1) US7262450B2 (ja)
JP (1) JP4506951B2 (ja)
KR (1) KR100720629B1 (ja)
CN (1) CN100456493C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721208B1 (ko) 2006-07-03 2007-05-23 주식회사 하이닉스반도체 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
JP2009221037A (ja) * 2008-03-14 2009-10-01 Seiko Epson Corp 圧電体、圧電素子、および圧電アクチュエータ
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9263577B2 (en) * 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
KR20190008049A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
CN111223762A (zh) * 2020-01-15 2020-06-02 哈尔滨理工大学 一种具有自极化行为的PbZrO3/Al2O3异质结构复合薄膜及其制备方法
KR102320950B1 (ko) * 2020-02-13 2021-11-02 연세대학교 산학협력단 압력 검출 메모리 트랜지스터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191134A (ja) * 1994-11-10 1996-07-23 Sony Corp 半導体メモリセル及びその作製方法
JP2000509200A (ja) * 1995-12-26 2000-07-18 テルコーディア テクノロジーズ インコーポレイテッド シリコン上に集積された強誘電体キャパシタ用の電極構造および作成方法
JP2002151656A (ja) * 2000-11-14 2002-05-24 Toshiba Corp 半導体装置及びその製造方法
WO2003023858A1 (fr) * 2001-09-05 2003-03-20 Seiko Epson Corporation Memoire ferroelectrique et procede de production de cette memoire
JP2003526880A (ja) * 2000-03-04 2003-09-09 エナージーニアス，インコーポレイテッド 金属箔上にジルコン酸チタン酸鉛の誘電体薄膜が形成されてなる複合体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3069973D1 (en) * 1979-08-25 1985-02-28 Zaidan Hojin Handotai Kenkyu Insulated-gate field-effect transistor
KR100362169B1 (ko) 1999-10-18 2002-11-23 한국전자통신연구원 비파괴독출형 전계효과트랜지스터 및 그 제조방법
US20020164850A1 (en) * 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6541281B2 (en) * 2001-07-16 2003-04-01 Tachyon Semiconductors Corporation Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
KR20030036405A (ko) 2003-03-28 2003-05-09 한국기초과학지원연구원 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191134A (ja) * 1994-11-10 1996-07-23 Sony Corp 半導体メモリセル及びその作製方法
JP2000509200A (ja) * 1995-12-26 2000-07-18 テルコーディア テクノロジーズ インコーポレイテッド シリコン上に集積された強誘電体キャパシタ用の電極構造および作成方法
JP2003526880A (ja) * 2000-03-04 2003-09-09 エナージーニアス，インコーポレイテッド 金属箔上にジルコン酸チタン酸鉛の誘電体薄膜が形成されてなる複合体
JP2002151656A (ja) * 2000-11-14 2002-05-24 Toshiba Corp 半導体装置及びその製造方法
WO2003023858A1 (fr) * 2001-09-05 2003-03-20 Seiko Epson Corporation Memoire ferroelectrique et procede de production de cette memoire

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721208B1 (ko) 2006-07-03 2007-05-23 주식회사 하이닉스반도체 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법

Also Published As

Publication number Publication date
JP4506951B2 (ja) 2010-07-21
KR100720629B1 (ko) 2007-05-21
US7262450B2 (en) 2007-08-28
CN1691352A (zh) 2005-11-02
CN100456493C (zh) 2009-01-28
US20050236652A1 (en) 2005-10-27
KR20060047425A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100720629B1 (ko) Ｍｆｓ형 전계 효과 트랜지스터 및 그 제조 방법, 강유전체메모리 및 반도체 장치
Shimizu et al. The demonstration of significant ferroelectricity in epitaxial Y-doped HfO2 film
KR100719004B1 (ko) 강유전체막 적층체, 강유전체 메모리, 압전 소자, 액체분사 헤드 및 프린터
CN100463180C (zh) 铁电体膜、铁电存储器、以及压电元件
JP3791614B2 (ja) 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
KR102154646B1 (ko) 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터
DE102007062828A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
KR20090022170A (ko) 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
JP4051567B2 (ja) 強誘電体メモリ装置
JP4735834B2 (ja) 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法
US6717195B2 (en) Ferroelectric memory
JP2006176366A (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
JP2005159308A (ja) 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
JP2005294308A (ja) 強誘電体膜を含んだ電子素子とその製造方法
JP2009283950A (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP2007115733A (ja) 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法
Böscke Crystalline hafnia and zirconia based dielectrics for memory applications
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
US20020125515A1 (en) Field effect transistor using zirconiumtitanate thin film
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
JP2005057065A (ja) 単純マトリクス型強誘電体記憶装置並びにその設計方法及び検査方法
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법
Materano Optimization of performance and reliability of HZO-based capacitors for ferroelectric memory applications
Lee Strontium titanate thin films for ULSI memory and gate dielectric applications

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees