KR20030036405A - 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터 - Google Patents

강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터 Download PDF

Info

Publication number
KR20030036405A
KR20030036405A KR1020030019435A KR20030019435A KR20030036405A KR 20030036405 A KR20030036405 A KR 20030036405A KR 1020030019435 A KR1020030019435 A KR 1020030019435A KR 20030019435 A KR20030019435 A KR 20030019435A KR 20030036405 A KR20030036405 A KR 20030036405A
Authority
KR
South Korea
Prior art keywords
thin film
gan
blt
layer
ferroelectric
Prior art date
Application number
KR1020030019435A
Other languages
English (en)
Inventor
조채룡
김종필
박배호
정세영
Original Assignee
한국기초과학지원연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기초과학지원연구원 filed Critical 한국기초과학지원연구원
Priority to KR1020030019435A priority Critical patent/KR20030036405A/ko
Publication of KR20030036405A publication Critical patent/KR20030036405A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 강유전체와 지에이엔 반도체막의 이종접합구조 및 제조방법, 이를 이용한 전계효과 트랜지스터에 관한 것으로, 사파이어(Al2O3) 기판위에 GaN 박막을 증착시키는 박막증착단계와; 상기 사파이어 기판위에 형성된 GaN 박막을 분리시키고 분리된 GaN 박막을 실리콘, 갈륨비소(GaAs) 중 하나의 기판 상면에 본딩시키는 기판 접합단계와; 상기 GaN 박막 상면에 층상형 구조타입을 가지는 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물((BixLa1-xTi3O12, BLT)계 강유전체 박막을 펄스레이저 증착법, 졸-겔 법 중 하나의 방법으로 형성시키는 BLT 박막형성단계;를 포함하여 구성되는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법을 기술적 요지로 한다. 그리고, 실리콘, 갈륨비소(GaAs) 중 하나의 기판으로 형성된 베이스층(110)과; 사파이어(Al2O3) 기판위에 GaN 박막을 증착시킨 후, 상기 사파이어 기판위에 형성된 GaN 박막을 분리시켜 상기 베이스층(110) 상면에 본딩시킴에 의해 형성된 GaN 박막층(100); 그리고, 층상형 구조타입을 가지는 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물((BixLa1-xTi3O12, BLT)계 강유전체 박막을 펄스레이저 증착법, 졸겔 법 중 하나의 방법으로 하여 상기 GaN 박막층(100) 상면에 박막형태로 형성시킨 BLT 박막층(120);을 포함하여 구성되는 강유전체와 지에이엔 반도체막의 이종접합구조를 기술적 요지로 한다. 또한 상기의 방법으로 제작된 BLT 박막을 게이트 유전체로 적용시키는 전계효과 트랜지스터를 또한 기술적 요지로 한다. 이에따라, 전기-광학 소자 응용은 물론 2T-2C, 1T-1C, 궁극적으로는 MFS 형의 단일트랜지스터 강유전체 메모리 소자(single transistor ferroelectric memory device)로 응용가능하다는 이점이 있다.

Description

강유전체와 지에이엔 반도체막의 이종접합구조 및 제조방법, 이를 이용한 전계효과 트랜지스터{Layered structure ferroelectric transistor with GaN substrate and their manufacturing method}
본 발명은 비파괴 독출형(Non-destructive read-out type : 이하 "NDRO형" 이라 칭함) 전계효과 트랜지스터(field effect transistor, FET) 및 그 제조방법에 관한 것으로, 특히 층상구조 타입(Layered structure-type)의 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BixLa1-xTi3O12)(이하 “BLT”이라 칭함) 계의 강유전체 박막을 펄스 레이저 증착법(Pulsed Laser Deposition, "PLD")과 졸-겔 법(Sol-Gel method)에 의한 질화물 GaN 박막 위에 형성하는 방법과 그러한 방법으로 제조된 BLT 박막을 게이트 유전체로서 적용한 강유전체와 GaN 반도체막의 이종접합구조,이를 이용한 전계효과 트랜지스터에 관한 것이다.
최근 수년간 소재 개발 및 박막 증착기술의 발달에 힘입어, 불휘발성 메모리 소자로서, 강유전체 박막(ferroelectric thin film)을 게이트 유전막(gate dielectric layer)로 사용한 불휘발성 강유전체 메모리 트랜지스터(non-volatile ferroelectric memory transistor)에 대한 많은 연구가 진행되고 있다. 이러한 불휘발성 강유전체 메모리 소자는 강유전체 박막의 자발분극(spontaneous polarization)의 방향에 따른 전계효과 트랜지스터의 소오스/드레인간의 저항 변화를 이용하는 것으로서, 일반적인 불휘발성 메모리 소자에 비하여 비파괴 읽기(NDRO; Non-Destructive Read-Out)가 가능하고, 하나의 메모리 셀 당 소요 면적이 작은 장점이 있다.
그러나 이러한 잇점에도 불구하고, 전계효과 트랜지스터의 소오스/드레인 형성을 위해서는 기판 상에 불순물(impurity) 활성화(activation)가 필요한데, 현재 실리콘을 기판으로 사용한 공정에서는 약 850℃ 이상의 고온 열처리가 요구되어 고온에서 휘발하는 원소를 갖고 있는 강유전체 박막을 게이트 유전막으로 채택하기가 불가능하다. 그리고 강유전체 박막으로 알려진 대부분은 PbTiO3, Pb(ZrXTi1-X)O3(이하 “PZT”), SrBa2Ta2O9(이하 "SBT"), KNbO3등의 페롭스카이트(perovskite) 형태의 산화물로서, 이것들을 바로 게이트 유전막으로 이용하면 실리콘 기판 표면에서 자연 산화물이 형성되므로 우수한 특성의 강유전성을 얻기가 어렵다.
일반적으로 FRAM은 Static RAM보다 더 적은 크기와, flash 메모리보다 더 빠른 수행 때문에 연구의 대상이 되어 왔다. FRAM의 cell 구조는 자료가 MFM 커패시터에 기억되는 한 개의 트랜지스터와 한 개의 커패시터형이다. FRAM의 최대한의 잇점을 사용하기 위해서, 프레시(flash) 메모리로서 같은 작은 1T 셀 구조를 가진 한 개의 트랜지스터를 포함한 강유전체 Fe-MOSFET 형 메모리가 바람직한 것으로 알려져 있다. 강유전 효과로 유도된 전압은 1T-1C 셀보다 더 높은 감도를 줄 수 있는 1T MOSFET에서의 트랜지스터에 의해 증폭될 수 있으나, 불행하게도 1T Fe-MOSFET 메모리 동작중, 대부분의 강유전 물질과 Si 사이에 소자 특성을 나쁘게 할 수 있는, 강한 계면 반응에 의해 장애를 받는다. 실리콘기판 사이에 절연층(insulator layer)을 끼워 상호 간에 반응과 내부확산(inter-diffusion)을 막는 구조들이 등장하였고, 현재에는 이러한 MFIS(metal-ferroelectrics-insulator-silicon) 구조와, 강유전체 박막 상 또는/및 하에 접하도록 산화물금속 전극을 형성한 구조의 MFMIS(metal ferroelectrics-metal-insulator silicon) 구조가 응용 가능성이 높다고 알려져 있다. 관련연구로서 MOSFET와 강유전체/Si 사이의 계면반응 장벽에 대한 두 gate dielectric로서 Al2O3를 사용하여 1T Fe-MOSFET 메모리 개발에 관한 연구와 BLT가 Pt 전극 위에 비피로 거동을 가진 탁월한 특성을 가진 강유전 물질이기 때문에 Si 상에 BLT/Al2O3구조에 대한 게이트 다이일렉트리(gate dielectric) 연구가 진행되고 있다.
또한, 소자의 측면구조 뿐만 아니라 고온에서 안정한 텅스텐 브론즈-형의 강 SBN 유전체 박막에 대한 연구개발도 활발하게 진행되고 있다.
최근에는 MFM 구조의 PZT 강유전체와 금속 산화물 전극을 활용하여 1T-1C 구조의 FRAM 소자를 제조하고 있으나 32M FRAM 급 이상의 고집적소자화를 위해서는 수십 nm 두께의 초박막화가 요구되고 있으며, 이의 효과적인 구현을 위해서는 고온공정의 안정성과 초고속 광소자용 기판에 대해 선행과제로 연구할 필요성이 대두되고 있다.
따라서, 본 발명은 상기한 문제점들을 해결하기 위해 안출된 것으로, 비휘발성, 고속소자, 집적회로에서의 응용이 가능하고, 강유전성에 의해 제공되는 큰 분극과 강유전 게이트(gate)의 고유전상수를 이용하여 차세대 전기광학, 전자소자 제조에 응용가능한 GaN 기판 위에 층상구조의 강유전성 BLT 박막을 증착하여 MFSFET 구조를 형성시키는 강유전체와 지에이엔 반도체막의 이종접합구조를 제공하는 것을 목적으로 한다.
그리고, 본 발명은 BLT 박막의 물성적인 측면에서 고온 안정성과 피로특성을 향상시킬 수 있는 펄스 레이저 증착(PLD : Pulsed Laser Deposition) 법과 졸-겔법에 의한 BLT 박막을 고온 초고속 소자응용을 위한 GaN 단결정 기판 위에 적층성장시키는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 GaN 박막을 단결정 Al2O3(0001) 기판 위에 MOCVD로 형성하여 GaN 박막을 레이저 방법으로 분리하여 실리콘 기판과 접합(bonding)하여 강유전체박막을 증착하기 위한 기판으로 사용하고, 게이트 유전체에 BLT 박막을 적용하여 강유전성(ferroelectricity)이 향상된 비파괴 독출형(Non-destructive readout-type) 전계효과 트랜지스터를 제공하는 것을 또한 목적으로 한다.
도1 - 본 발명에 따른 강유전체와 반도체막의 이종접합구조를 나타낸 도.
도2 - (a)는 사파이어 기판위에 형성된 GaN 박막층의 X-선 회절분석도.
(b)는 BLT 강유전체 박막을 펄스레이저 증착법으로 형성하여 측정한 X-선 회절분석도.
도3 - GaN 박막의 결정성을 확인하기 위한 Phi-scan 결과도.
도4 - BLT 박막의 결정성을 확인하기 위한 Phi-scan 결과도.
도5 - (a)는 GaN 박막위에 형성된 BLT 박막의 표면형태와 두께를 확인하기 위한 SEM 사진을 나타낸 도.
(b)는 단면확대 SEM 사진을 나타낸 도.
도6 - Ar 이온 에칭전과 에칭후의 BLT 박막의 화학적인 결합에너지 상태를 XPS 를 이용하여 나타낸 도.
도7 - 본 발명에 따른 (a)MFS와 (b)MFIS 구조의 전계효과 트랜지스터를 나타내는 단면도.
도8 - 강유전적인 특성을 측정하기 위한 콘덴서 구조를 나타낸 단면도.
도9 - 도8의 콘덴서 구조를 이용한 BLT 박막의 정전용량-인가전압(C-V)에 대한 곡선을 나타낸 도.
도10 - 강유전체 박막의 강유전 이력특성을 나타낸 도.
< 도면의 주요부분에 대한 부호의 설명 >
100 : GaN 박막층 101 : 전자기체층
110 : 베이스층 120 : BLT 박막층
130 : 버퍼층 140 : 격리영역
141 : 활성영역 142,143 : 소오스/드레인 확산층
150 : 전극 151 : 보호막
상기한 목적을 달성하기 위한 본 발명은, 사파이어(Al2O3) 기판위에 GaN 박막을 증착시키는 박막증착단계와; 상기 사파이어 기판위에 형성된 GaN 박막을 분리시키고 분리된 GaN 박막을 실리콘, 갈륨비소(GaAs) 중 하나의 기판 상면에 본딩시키는 기판 접합단계와; 상기 GaN 박막 상면에 층상형 구조타입을 가지는 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)계 강유전체 박막을 펄스 레이저 증착법, 졸-겔 법 중 하나의 방법으로 형성시키는 BLT 박막형성단계;를 포함하여 구성되는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법을 기술적 요지로 한다.
여기서, 상기 박막증착단계는 GaN 박막에 불순물을 도핑시킴에 의해 n-타입 또는 p-타입 도핑(doping)준위를 증가시키고, GaN 박막 상면에 2차원 전자기체층이 형성되는 것이 바람직하다.
그리고, 상기 BLT 박막 형성단계는, 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)을 형성함에 있어서, X=0.5∼0.95의 첨가비가 되도록 비스무스, 란타늄 및 티타늄 산화물을 혼합하여 타겟을 형성시킨 후, 기판의 온도를 500∼800℃가 되게 하여 증착시키면서 결정화 시키는 것이 바람직하다.
또한, 상기 BLT 박막형성단계는, 비스무스 하이드록사이드(Bi-hydroxide), La 2-메톡시에톡사이드, 티타늄 아이소프로폭사이드(Ti-isopropoxide)를 소스로 사용하고 2-메톡시 에탄올(2-methoxyethanol, CH3OCH2CH2OH)에 녹여 선구물질을 제조하는 제1단계와; 상기 선구물질을 GaN 기판에 스핀코팅 시키는 제2단계와; 상기 스핀코팅된 선구물질을 건조시키는 제3단계; 그리고, 최종결정화를 위하여 어닐링을 실시하는 제4단계;를 포함하여 구성되는 것이 바람직하다.
한편, 상기 전자기체층 상면에 차례로 버퍼층, 전극층 중 하나이상이 더 적층형성되는 것이 바람직하다.
본 발명은 실리콘, 갈륨비소(GaAs) 중 하나의 기판으로 형성된 베이스층과; 사파이어(Al2O3) 기판위에 GaN 박막을 증착시킨 후, 상기 사파이어 기판위에 형성된 GaN 박막을 분리시켜 상기 베이스층 상면에 본딩시킴에 의해 형성된 GaN 박막층; 그리고, 층상형 구조타입을 가지는 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)계 강유전체 박막을 펄스레이저 증착법, 졸-겔 법 중 하나의 방법으로 하여 상기 GaN 박막층 상면에 박막형태로 형성시킨 BLT 박막층;을 포함하여 구성되는 강유전체와 지에이엔 반도체막의 이종접합구조를 기술적 요지로 한다.
여기서, 상기 GaN 박막층에는 불순물을 도핑시킴에 의해 n-타입 또는 p-타입 도핑(doping)준위를 증가시키고, GaN 박막층 상면에는 2차원 전자기체층을 형성시키는 것이 바람직하다.
그리고, 상기 BLT 박막층은, 비스무스(Bi)-란타늄(La)-티타늄(Ti)산화물(BLT)을 형성함에 있어서, X=0.5∼0.95의 첨가비가 되도록 비스무스, 란타늄 및 티타늄 산화물을 혼합하여 타겟을 형성시킨 후, 기판의 온도를 500∼800℃가 되게 하여 증착시키면서 결정화 시키거나, 비스무스 하이드록사이드(Bi-hydroxide), La 2-메톡시에톡사이드, 티타늄 아이소프로폭사이드(Ti-isopropoxide)를 소스로 사용하고 2-메톡시 에탄올(2-methoxyethanol, CH3OCH2CH2OH)에 녹여 선구물질을 제조하여 GaN 기판에 스핀코팅시켜 건조시킨 후, 어닐링을 실시하여 형성시키는 것이 바람직하다.
또한, 상기 전자기체층 상면에 차례로 버퍼층, 전극층 중 하나 이상이 더 적층형성되는 것이 바람직하다.
한편 본 발명은, 상기 BLT 박막이 게이트 유전체로 적용되는 전계효과 트랜지스터를 기술적 요지로 한다.
이에 따라, 전기-광학 소자 응용은 물론 2T-2C, 1T-1C, 궁극적으로는 MFS 형의 단일트랜지스터 강유전체 메모리 소자(single transistor ferroelectric memory device)로 응용가능하다는 이점이 있다.
본 발명의 배경에 대해 간단하게 설명하기로 한다.
통상, 강유전체의 주요 특성으로는, 첫째 고온 공정에서도 강유전 특성이 유지되어야 하고, 둘째 강유전 박막과 기판 계면(interface) 사이에 위치한 절연층의 유전율과 비슷하게 낮아야 하며, 셋째 소자의 온도변화에 따른 안정한 동작특성을 얻기 위해 상전이 온도(강유전상-상유전상)(phase transition temperature:ferroelectric phase-paraelectric phase)가 높아야 한다.
현재 응용되고 있는 층상구조(layered structure)의 스트론튬-비스무스-탄탈륨 산화물("SBT") 물질은 읽기(read), 쓰기(write) 횟수에 있어서는 우수하나, 박막의 치밀도(density)와 누설전류(leakage current) 특성은 우수하지 않은 것으로 알려져 있다. 또한, 단일 트랜지스터형 강유전체 소자응용에 있어 박막의 무-피로(fatigue-free) 특성은 Bi-계 층상구조 물질 이외에는 알려지지 않고 있다.
다른 방면으로의 연구는 PZT 계를 이용한 FRAM의 제조에 있으며, 층간물질과 전극물질의 효과적인 선택으로 무-피로 특성과 기타 강유전체의 소자화에 대한 문제점을 극복하고 있으나, 초박막화로 인한 박막특성 구현의 한계에 직면하고 있다.
또한, 자기정렬(self-align) 법으로 트랜지스터를 구성하는 경우 고온 열처리과정이 필요하며, 재료물질로 비스무스(Bi)와 납(Pb)을 함유하는 화합물은 고온 열처리시 Bi와 Pb의 석출(segregation)이 예상되어 불안정한 반면, SBN(SrxBa1-xNb2O6) 등의 텅스텐 브론즈 타입 강유전체 물질은 고온 열처리에 안정하며, 낮은 유전율(low dielectric constant)과 높은 자발분극(high spontaneous polarization)의 최적 특성을 가지고 있다.
하부와 상부전극으로 실리콘과 산화물 금속을 사용한 경우, 읽기, 쓰기 횟수 및 절연성이 증가하며, 고온 열처리에도 안정하다. 이러한 장점에도 불구하고 SBN 물질은 강유전성의 확보에 여전히 신뢰도가 떨어지는 어려움이 있고, 상대적으로 SBT, PZT 계에 비해 연구가 집중적으로 이루어지지 않아 물성연구가 계속적으로 진행되어야 할 것으로 예상된다.
한편, 본 발명에서 강유전체 물질로서 고려되고 있는 BLT 박막의 연구 동향은 전기-광학(electro-optic) 목적으로 많이 응용되고 있으며, 단결정(single crystal) 위에 물리적인 방법(physical method) (RF 스퍼터링 법(RF sputtering), 레이저 증발법(laser ablation) 등)으로 제조하고 있다. 화학적인 방법(chemical method)으로는 졸-겔 법이 주로 사용되어 왔다.
반도체 GaN은 고출력, 고온 응용을 위해 사용될 수 있는 전자소자 응용에 상당한 관심이 집중되고 있으며, MIS 또는 MOSFET 구조에서의 기존의 산화물 SiO2, Si3N4, Ga2O3(Gd2O3) 등이 사용되고 있다. 그러나 대부분의 다른 전자소자와 비교할 때 GaN MIS 구조에 큰 전압이 인가되어 실제적인 GaN MOSFET에 대한 연구가 활발히 연구되고 있지 않은 분야이다. 이는 비록 산화 절연물이 매우 얇다고 하더라도 10V 이하의 전압에서 분극 반전시키기는 매우 어렵다.
일반적으로 강유전 박막이 증착될 때 강유전체/실리콘 계면에서의 상호 내부확산에 기인하여 불안정성이 나타난다. 그러나 GaN은 1000℃에서도 질량손실 없이 제조시 재료적인 측면에서 상당히 안정한 물질이다. 따라서 GaN-MFS 구조는 고온 안정성을 가진 MFSFET와 강유전체/Si 계면을 발전시키기 위해 좋은 후보이다.
이러한 여러 가지 특성으로 볼 때, GaN을 사용한 MFSFET는 비휘발성, 고속소자, 집적회로에서의 그들의 응용이 가능하고, 강유전성에 의해 제공되는 큰 분극과 강유전 게이트(gate)의 고유전상수 때문에 차세대 전기광학, 전자소자 제조를 위해GaN 기판 위에 층상구조의 강유전성 BLT 박막을 증착하여 MFSFET 구조를 형성하여 본 발명을 하게 된 것이다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 설명하기로 한다.
본 발명에 따른 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법은 크게 박막증착단계와, 기판접합단계와, BLT 박막형성단계로 구성된다.
먼저 박막증착단계에 대해 설명한다.
도1에서, 사파이어(Al2O3(0001)) 기판 위에 GaN를 금속유기 화학증착법(Metal Organic Chemical Vapor Deposition, 이하 MOCVD법이라 함)로 증착시킨다. 그리고 규소 또는 마그네슘 등을 도핑시킴에 의해 n-type 또는 p-type의 도핑준위를 증가시킨다.
본 발명에서는 약 1000℃ 에서 2㎛의 두께로 증착하였으며, n-형으로 1×1018∼5×1018개의 케리어(carrier) 농도로 준비하였다. 상기와 같이 하면 GaN 박막층(100)이 형성되는 것이다.
그리고 상기 GaN 박막층(100) 상면에는 AlGaN 등을 이용한 비저항이 낮은 2차원 전자기체층(101)을 형성시킨다. 상기 전자기체층(101)의 형성은 GaN 박막층(100)의 특성을 향상시키기 위함이다.
박막증착단계가 완료되면 기판접합단계가 시행되는 바, 먼저 사파이어 기판위에 형성된 GaN 박막층(100)을 레이저를 이용하여 분리 시킨다. 그런 다음 분리된 GaN 박막층(100)을 실리콘 기판 또는 GaAs 기판 등의 베이스층(110) 상면에 HF또는 황산 등의 유기용매를 이용하여 접합(bonding)하여 GaN/Si 또는 GaN/GaAs구조를 형성시킨다. 즉, 베이스층(110) 상면에 전자기체층(101)이 형성된 GaN 박막층(100)이 접합되는 것이다.
여기서 상기 베이스층(110)은 실리콘 기판, GaAs 기판 대신에 MgO, SrTiO3, LaAlO3, LiTaO3, LiNbO3기판 등을 이용하여도 무방하며 본 발명의 범주에 속한다.
본 발명의 실시예에서는 실리콘 기판을 이용하였다.
기판접합단계가 완료되면, BLT 박막형성단계가 진행되어 상기 전자기체층(101)이 형성된 GaN 박막층(100) 상면에 BLT 박막층(120)이 형성된다.
상기 BLT 박막층(120) 형성은 크게 두가지 방법으로 진행된다.
그 첫째가 펄스레이저 증착법을 이용한다.
먼저, 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)을 형성함에 있어서, X=0.5∼0.95의 첨가비가 되도록 비스무스, 란타늄 및 티타늄 산화물을 혼합하여 타겟을 형성시킨다. 그리고 진공용기내에서 기판의 온도를 500∼800℃가 되게 하고 증착온도는 기판온도보다 상대적으로 낮은 온도로 하여 BLT 박막을 증착시키면서 결정화 시킨다. 이때, 레이저 에너지는 3∼8 J/cm2이고, 산소 200∼500 mtorr의 증착압력이고, 타겟(target)과 기판 사이의 거리는 4∼6㎝ 이고, 레이저 펄스는 10∼50 Hz로 하여 증착함에 의해 GaN 박막층(100) 상면에 BLT 박막층(120)이 형성되는 것이다.
도2의 (a)는 사파이어(Al2O3) 기판위에 형성된 GaN 박막층의 X-선 회절분석도이고, 도2의 (b)는 BLT 강유전체 박막을 펄스레이저 증착법으로 형성하여 측정한 X-선 회절분석도이다.
도시된 바와 같이, 도2의 (a)에서 별표로 표시된 바와 같은 Al2O3(0001)기판에 GaN(0002) 박막이 형성되었슴을 알 수 있다. 그리고, 도2의 (b)에서 GaN 박막의 결정배향을 기반으로 BLT 박막의 (014), (028) 피크 이외의 다른 상들은 나타나지 않은 것으로 나타났다.
도3은 GaN 박막의 결정성을 확인하기 위한 Phi-scan 결과도이고, 도4는 BLT 박막의 결정성을 확인하기 위한 Phi-scan 결과도이다.
도3에서, 육방형의 GaN 결정 구조에 대한 (104) 피크의 6-fold가 잘 나타났으며, 결정성이 우수한 것으로 확인 되었다. 도4에서, BLT(117) 방향에 대한 구조적인 쌍정과 2종류의 배향상태로 인해 12개의 피크가 나타난 것을 확인하였으며 안정되게 형성 되었음을 알 수 있다.
도5의 (a)은 GaN 박막 위에 형성된 BLT 박막의 표면형태와 두께를 확인하기 위해 SEM 사진을 나타낸 도이고, 도5의 (b)는 단면확대 SEM 사진을 나타낸 도이다.
도시된 바와 같이, 약 400㎚ 크기의 균일한 결정립으로 형성되어 있음을 알 수 있으며, GaN 박막은 약 2㎛이고, BLT 박막은 약 500㎚의 두께임이 확인 되었다.
이러한 두께의 박막에서 적층성장의 특성이 유지 됨은 최적 증착조건이 확보 되었고, 적절한 기판 선택으로 박막의 결정성을 확보하는데 어려움이 없음을 알 수 있다.
도6은 Ar 이온 에칭전과 에칭후의 BLT 박막의 화학적인 결합에너지 상태를 XPS(X-ray Photoelectron Spectroscopy)를 이용하여 나타낸 도이다.
도시된 바와 같이, 에칭전 준비된 시료 상태의 표면 특성을 조사한 결과 물리적으로 흡착된 탄소(C1s: 285 eV) 피크 이외에는 불순물에 의한 원소들이 나타나지 않았다.
그리고, 시료의 벌크(bulk) 특성을 확인하기 위해 수 ㎚를 에칭한 후 표면결합에너지를 측정하였는 바, 산소(O1s: 531 eV), 비스무스(Bi4f7/2: 157 eV, △=5.31 eV)는 산화물 형태로 존재함이 측정되었고, 란타늄(La3d5/2: 835.8 eV, △=16.78 eV), 티타늄(Ti2p3/2: 458.8 eV, △=5.54 eV)로 비스무스와 같이 산화물 형태로 존재함을 알 수 있었고, 이는 BLT의 화학적 결합형태가 금속이 아닌 산화물로 그 특성을 가장 잘 나타낼 수 있는 상태임을 확인 할 수 있었다.
BLT 박막층(120)을 형성시키는 두번째 방법은 졸-겔법을 이용하는 것으로 BLT 형성단계는 아래와 같이 진행된다.
먼저, 비스무스 하이드록사이드(Bi-hydroxide), La 2-메톡시에톡사이드, 티타늄 아이소프로폭사이드(Ti-isopropoxide)를 소스로 사용하고, 2-메톡시 에탄올(2-methoxyethanol, CH3OCH2CH2OH)에 녹여 선구용액을 만든다.
그리고 약 3000rpm의 스핀코팅(Spin-coating)으로 전자기체층(101)이 형성된 GaN 박막층(100) 상면에 BLT 박막을 증착시키고, 건조(drying)를 두 번에 걸쳐 수행한다.
첫번째 건조는 약 150℃의 비교적 저온에서 약 5분 동안 수행하고, 두 번째 건조는 약 450℃에서 약 5분 동안 행한다. 여기서 스핀코팅에서 두 번의 건조를 반복 실시하여 원하는 BLT 박막의 두께를 얻는 것이 바람직하다.
이어서, 최종 결정화를 위한 어닐링(Annealing)를 실시하는 바, 약 500∼700℃의 온도의 산소 및 공기 분위기에서 30분 내지 1시간 동안 실시하였으며, 최적조건을 만들어 적층성장된 BLT 박막층(120)을 형성시켰다.
그리고 물리적 실험에 의해 GaN 박막층(100) 및 BLT 박막층(120)이 형성되었슴을 확인 할 수 있었다.
다음은 상기한 방법으로 제조된 BLT 박막을 게이트 유전체에 적용한 MFS(Metal-Ferroelectric-GaN/Silicon) 구조, MFM(Metal-Ferroelectric-Metal) 구조, MFIS(Metal-Ferroelectric-Insulator-GaN/Silicon) 구조 및 MFMIS(Metal-Ferroelectric-Metal-Insulator-GaN/Silicon) 구조의 전계효과 트랜지스터에 대해 설명하기로 한다.
본 발명에 실시예에 따른 비파괴 독출형 전계효과 트랜지스터의 기본적인 구조는 상기에서 설명한 바와 같이, 제일 하단에 실리콘기판인 베이스층이 형성되고, 그 상부에 전자기체층이 형성된 GaN 박막층이 형성되며, 최상부에 BLT 박막층이 형성된 이종접합구조를 기본 구조로 하여 BLT 상면에 전극을 형성시킴에 의해 BLT 박막이 게이트 유전체로 적용되는 비파괴 독출형 전계효과 트랜지스터의 기본구조인 MFS 타입이 형성되는 것이다.
그리고, 실리콘이 접합된 GaN 박막층 상면에 전극을 펄스레이저 증착법 또는스퍼터링 법으로 형성시킨 후, 전극 상면에 BLT 박막층을 형성시키고 그 위에 전극을 형성시키면 MFM 타입의 전계효과 트랜지스터 구조가 형성되는 것이다.
또한, 실리콘이 접합된 GaN 박막층 상면에 강유전성을 증가시킬 목적으로 버퍼층을 형성시키고, 버퍼층 상면에 BLT 박막층을 형성시키고, 그 위에 전극을 형성시키면 MFIS 타입의 전계효과 트랜지스터 구조가 형성되는 것이다.
한편, 실리콘이 접합된 GaN 박막층 강유전성을 증가시킬 목적으로 버퍼층을 형성시키고, 버퍼층 상면에 전극을 펄스레이저 증착법 또는 스퍼터링 법으로 형성시킨 후, 전극 상면에 BLT 박막층을 형성시키고 그 위에 전극을 형성시키면 MFMIS 타입의 전계효과 트랜지스터 구조가 형성되는 것이다.
상기 여러가지 타입의 전계효과 트랜지스터 중 MFS 및 MFIS 타입에 중점을 두고 설명하기로 한다. MFS 및 MFIS 타입에 적용되는 설명은 다른 타입에도 적용가능하다.
MFS 타입의 전계효과 트랜지스터는 MTIS 타입의 전계효과 트랜지스터는, 도7의 (a)에 나타난 바와 같이, 실리콘 기판인 베이스층(110) 위에 전자기체층(101)이 형성된 GaN 박막층(100)이 접합된 상태를 기판으로 사용한다.
그리고 MFIS 전계효과 트랜지스터는 도7의 (a)에 나타난 바와 같이, 실리콘 기판인 베이스층(110) 위에 전자기체층(101)이 형성된 GaN 박막층(100)이 접합된 상태를 기판으로 사용하며, 강유전체인 BLT 박막층(120)을 증착하기 전 강유전성을 증가시킬 목적으로 La2O5, Bi2O3등의 버퍼(buffer)층(130)을 확보하여 MFIS 구조의게이트를 형성시킨다.
상기 게이트는 격리영역에 의해 트랜지스터의 활성영역이 정의된 GaN 박막층(100)상에 하부로 부터 절연 버퍼(buffer)층(130)이 선택적으로 형성되고, 펄스 레이저 증착(PLD)법에 의한 BLT 박막층(120), 전극(150)이 차례로 적층되며 그 표면은 보호막(151)으로 덮혀 있는 구조를 갖는다.
여기서, MFIS 타입인 경우에는 강유전성을 증가시키기 위해 GaN 박막과의 접합이 우수하고 고온공정에서 GaN과 강유전체 박막의 반응이 제한 될 수 있도록 하는 버퍼(buffer)층(130)을 사용하여 그 특성을 증가시키는 것이다.
전극(150)은 금(Au), 백금(Pt)과 같은 금속전극과 LaNiO3또는 IrO2와 같은 산화물 전극으로 구성된 전도성 박막으로 구성되는 것이 바람직하며, 산화물 전극은 강유전체 막의 피로특성을 향상 시키기 위한 것이다. 여기서 미설명 부호는 소오스/드레인 확산층(142)(143)을 나타낸다.
도7의 구조를 갖는 전계효과트랜지스터를 제조하기 위한 방법을 구체적으로 살펴본다.
GaN 박막층(100)에 채널 스탑 이온주입, 필드 산화, 전자기체 등의 세부 공정은 그 서술을 생략한다.
먼저 GaN 박막층(100)상에 5∼8㎚ 두께의 버퍼(buffer)층(130)을 선택적으로 증착한다. 이어서, 버퍼(buffer)층(130)상에 BLT 박막층(120)을 앞에서 설명한 펄스 레이저 증착(PLD)법으로 형성하고, 금속 또는 산화물 전극(150)을 PLD 또는스퍼터링법으로 증착한다. 다음으로 이 적층된 박막들을 반응성 이온 식각(RIE : reactive ion etch) 방법으로 식각(etching)한 후, 보호막(151)을 형성하기 위하여 화학 기상 증착(CVD) 법으로 실리콘 산화막(또는 실리콘 질화막)을 증착 한다. 그리고, 소스/드레인 확산층(142)(143)을 형성한다.
도8은 전기적, 강유전적인 특성을 측정하기 위한 콘덴서 구조를 나타낸 것으로 사파이어(Al2O3) 기판상에 전자기체층이 포함된 GaN 박막층(100)을 MOCVD 법으로 증착시키고, GaN 박막층(100)을 분리하여 실리콘 기판인 베이스층(110)상에 접합 한 후 버퍼(buffer)층(130)을 형성시키고, 그 위에 BLT 박막층(120)을 PLD 또는 졸-겔 법으로 증착하여 최종적으로 산화물 전극(150) 또는 금속 전극(150)을 증착한 것이다. 박막에는 또한 하부 전극(150)을 형성시켰다.
도9는 도8의 콘덴서 구조를 이용한 BLT 박막의 정전용량-인가전압(C-V)에 대한 곡선을 나타낸 도로서 강유전체 소자로서의 응용 가능성을 볼 수 있는 중요한 측정결과이다.
전압은 음으로부터 양으로 인가하여 측정하였으며, ±7.5V를 인가하였을 경우 0V에서 축적 영역이 나타났고 n-GaN에 대한 특성이 측정 되었다. 이것은 음의 인가전압에서 강한 인버전(inversion)이 나타나고 고갈층을 지나 양의 영역에서 축적특성이 나타났다. 각 측정 영역에서 안정한 전기적 특성이 나타났고, 소자로서의 응용 가능성을 보였다.
±10V를 인가하였을 경우 곡선의 거동은 ±7.5V의 경우와 유사하였으나 음의인가전압 방향으로 플래트밴드(flatband)가 이동함을 볼수 있다. 고전압의 인가에도 곡선의 C-V 특성은 안정하였으며, GaN과 BLT 박막 경계에서의 전압강하가 크지 않음을 알 수 있었다.
도10은 강유전체 박막의 강유전 이력특성(ferroelectric hysteresis characteristics)을 나타낸 도로서, 150㎸/㎝, 220㎸/㎝, 250㎸/㎝, 380㎸/㎝의 전기장을 인가하여 강유전체의 이력 특성을 측정하였다. 저 전기장에서는 상하 전극의 차이에 의한 전압 강하와 내부분극의 존재 및 자발 분극의 정렬화가 충분하지 않아 비 대칭적인 이력특성을 보였으나, 고 전기장 일수록 이력특성의 대칭성이 두드러짐을 볼수 있다. 220㎸/㎝의 인가전기장에서 약 14μC/㎝2의 잔류분극(remanent polarization)과 100㎸/㎝의 항전기장(coercive field)을 나타내었다. 잔류분극과 항전기장 값은 기존의 금속전극을 사용하였을 때보다 높게 나왔으며, 이는 강유전체와 GaN 반도체 계면에서의 전압 강하가 주 원인으로 생각된다. 이러한 특성은 버퍼(buffer)층의 적절한 선택 그리고 활성(active)영역에서의 도핑(doping)에 의한 전도도의 증가로 소자특성을 향상 시킬 수 있을 것으로 생각된다.
상기에서는 MFIS(Metal-Ferroelectric-Insulator-GaN/Silicon) 구조의 전계효과 트랜지스터에 대해 설명하였으나, 본 발명은 MFS(Metal-Ferroelectric-GaN/Silicon) 구조, MFM(Metal-Ferroelectric-Metal) 구조 및 MFMIS(Metal-Ferroelectric-Metal-Insulator-GaN/Silicon) 구조의 전계효과 트랜지스터에 대해동일하게 적용가능하며, 이 또한 본 발명의 범주에 속하는 것이다.
상기의 구성에 따른 본 발명은, 강유전성에 의해 제공되는 큰 분극과 강유전 게이트(gate)의 고유전상수를 이용하여 차세대 전기광학, 전자소자 제조에 응용가능한 GaN 기판 위에 층상구조의 강유전성 BLT 박막을 증착한 안정된 이종접합구조를 형성시키는 효과가 있다.
그리고, GaN 박막을 Al2O3(0001) 기판 위에 MOCVD로 형성하여 GaN 박막을 레이저 방법으로 분리하여 실리콘 기판과 접합(bonding)하여 강유전체 박막을 증착하기 위한 기판으로 사용하고, 게이트 유전체에 BLT 박막을 적용하여, 전기-광학 소자 응용은 물론 2T-2C, 1T-1C, 궁극적으로는 MFS 형의 단일트랜지스터 강유전체 메모리 소자(single transistor ferroelectric memory device)를 구현함에 있어, 고온 안정성 및 공정상의 잇점이 있다는 효과가 있다.

Claims (12)

  1. 사파이어(Al2O3) 기판위에 GaN 박막을 증착시키는 박막증착단계와;
    상기 사파이어 기판위에 형성된 GaN 박막을 분리시키고 분리된 GaN 박막을 실리콘, 갈륨비소(GaAs) 중 하나의 기판 상면에 본딩시키는 기판 접합단계와;
    상기 GaN 박막 상면에 층상형 구조타입을 가지는 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물((BixLa1-xTi3O12, BLT)계 강유전체 박막을 펄스레이저 증착법, 졸겔 법 중 하나의 방법으로 형성시키는 BLT 박막형성단계;를 포함하여 구성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법.
  2. 제1항에 있어서, 상기 박막증착단계는 GaN 박막에 불순물을 도핑시킴에 의해 n-타입 또는 p-타입 도핑(doping)준위를 증가시킴을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법.
  3. 제2항에 있어서, 상기 박막증착단계는 상기 GaN 박막 상면에 2차원 전자기체층을 형성시킴을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법.
  4. 제3항에 있어서, 상기 BLT 박막 형성단계는,
    비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)을 형성함에 있어서, X=0.5∼0.95의 첨가비가 되도록 비스무스, 란타늄 및 티타늄 산화물을 혼합하여 타겟을 형성시킨 후, 기판의 온도를 500∼800℃가 되게 하여 증착시키면서 결정화 시킴을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법.
  5. 제3항에 있어서, 상기 BLT 박막형성단계는,
    비스무스 하이드록사이드(Bi-hydroxide), La 2-메톡시에톡사이드, 티타늄 아이소프로폭사이드(Ti-isopropoxide)를 소스로 사용하고 2-메톡시 에탄올(2-methoxyethanol, CH3OCH2CH2OH)에 녹여 선구물질을 제조하는 제1단계와;
    상기 선구물질을 GaN 기판에 스핀코팅 시키는 제2단계와;
    상기 스핀코팅된 선구물질을 건조시키는 제3단계; 그리고,
    최종결정화를 위하여 어닐링을 실시하는 제4단계;를 포함하여 구성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법.
  6. 제3항에 있어서, 상기 전자기체층 상면에 차례로 버퍼층, 전극층 중 하나이상이 더 적층형성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조 제조방법.
  7. 실리콘, 갈륨비소(GaAs) 중 하나의 기판으로 형성된 베이스층과;
    사파이어(Al2O3) 기판위에 GaN 박막을 증착시킨 후, 상기 사파이어 기판위에 형성된 GaN 박막을 분리시켜 상기 베이스층 상면에 본딩시킴에 의해 형성된 GaN 박막층; 그리고,
    층상형 구조타입을 가지는 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)계 강유전체 박막을 펄스레이저 증착법, 졸-겔 법 중 하나의 방법으로 하여 상기 GaN 박막층 상면에 박막형태로 형성시킨 BLT 박막층;을 포함하여 구성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조.
  8. 제7항에 있어서, 상기 GaN 박막층에는 불순물을 도핑시킴에 의해 n-타입 또는 p-타입 도핑(doping)준위를 증가시키고, GaN 박막층 상면에는 2차원 전자기체층을 형성시킴을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조.
  9. 제8항에 있어서, 상기 BLT 박막층은, 비스무스(Bi)-란타늄(La)-티타늄(Ti) 산화물(BLT)을 형성함에 있어서, X=0.5∼0.95의 첨가비가 되도록 비스무스, 란타늄 및 티타늄 산화물을 혼합하여 타겟을 형성시킨 후, 기판의 온도를 500∼800℃가 되게 하여 증착시키면서 결정화되어 형성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조.
  10. 제8항에 있어서, 상기 BLT 박막층은, 비스무스 하이드록사이드(Bi-hydroxide), La 2-메톡시에톡사이드, 티타늄 아이소프로폭사이드(Ti-isopropoxide)를 소스로 사용하고 2-메톡시 에탄올(2-methoxyethanol, CH3OCH2CH2OH)에 녹여 선구물질을 제조하여 GaN 기판에 스핀코팅시켜 건조시킨 후, 어닐링을 실시하여 형성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조.
  11. 제7항에 있어서, 상기 전자기체층 상면에 차례로 버퍼층, 전극층 중 하나이상이 더 적층형성됨을 특징으로 하는 강유전체와 지에이엔 반도체막의 이종접합구조.
  12. 제1항 내지 제11항 중 어느 하나의 항에 있어서, 상기 BLT 박막이 게이트 유전체로 적용됨을 특징으로 하는 전계효과 트랜지스터.
KR1020030019435A 2003-03-28 2003-03-28 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터 KR20030036405A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030019435A KR20030036405A (ko) 2003-03-28 2003-03-28 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030019435A KR20030036405A (ko) 2003-03-28 2003-03-28 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터

Publications (1)

Publication Number Publication Date
KR20030036405A true KR20030036405A (ko) 2003-05-09

Family

ID=29579051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019435A KR20030036405A (ko) 2003-03-28 2003-03-28 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터

Country Status (1)

Country Link
KR (1) KR20030036405A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720629B1 (ko) * 2004-04-23 2007-05-21 세이코 엡슨 가부시키가이샤 Ｍｆｓ형 전계 효과 트랜지스터 및 그 제조 방법, 강유전체메모리 및 반도체 장치
US8232182B2 (en) * 2004-09-07 2012-07-31 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
CN105483828A (zh) * 2015-12-24 2016-04-13 成都新柯力化工科技有限公司 一种提高氮化镓晶体质量的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720629B1 (ko) * 2004-04-23 2007-05-21 세이코 엡슨 가부시키가이샤 Ｍｆｓ형 전계 효과 트랜지스터 및 그 제조 방법, 강유전체메모리 및 반도체 장치
US7262450B2 (en) 2004-04-23 2007-08-28 Seiko Epson Corporation MFS type field effect transistor, its manufacturing method, ferroelectric memory and semiconductor device
US8232182B2 (en) * 2004-09-07 2012-07-31 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
US9012992B2 (en) 2004-09-07 2015-04-21 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
CN105483828A (zh) * 2015-12-24 2016-04-13 成都新柯力化工科技有限公司 一种提高氮化镓晶体质量的制备方法

Similar Documents

Publication Publication Date Title
US6140672A (en) Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
CN104471702B (zh) 半导体铁电存储晶体管及其制造方法
KR100741222B1 (ko) 트랜지스터형 강유전체 메모리 및 그 제조 방법
KR101101566B1 (ko) 반도체 장치 및 그 제조 방법
CN107134487A (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
KR20010071697A (ko) 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법
US6469334B2 (en) Ferroelectric field effect transistor
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
JP2003532275A (ja) プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復
US20220367665A1 (en) Method for forming semiconductor structure
US7187575B2 (en) Memory device and its manufacturing method
US20080123243A1 (en) Ferroelectric capacitor
US6080593A (en) Method of manufacturing ferroelectric memory
JP3641142B2 (ja) 強誘電体メモリ
JPH08102528A (ja) 強誘電体記憶素子
KR20030036405A (ko) 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
JP2003060170A (ja) 酸化物半導体を用いた強誘電体メモリ素子
JP2001338834A (ja) 誘電体キャパシタの製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
JP2001028426A (ja) 半導体装置およびその製造方法
Demkov et al. Ferroelectric Oxides on Silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application