IT9022368A1 - Transistor bipolare di alta velocita' e procedimento per la sua fabbricazione - Google Patents
Transistor bipolare di alta velocita' e procedimento per la sua fabbricazione Download PDFInfo
- Publication number
- IT9022368A1 IT9022368A1 IT022368A IT2236890A IT9022368A1 IT 9022368 A1 IT9022368 A1 IT 9022368A1 IT 022368 A IT022368 A IT 022368A IT 2236890 A IT2236890 A IT 2236890A IT 9022368 A1 IT9022368 A1 IT 9022368A1
- Authority
- IT
- Italy
- Prior art keywords
- layer
- oxide layer
- polysilicon
- electrode
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 150000004767 nitrides Chemical class 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- -1 boron ions Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
DESCRIZIONE
La presente invenzione riguarda un transistor bipolare ed un procedimento per la formazione di esso, in cui un elettrodo di base sotto forma di uno strato di polisilicio è formato entro uno strato epitassiale, ed uno strato di ossido spesso è formato al di sotto dell'elettrodo di base di polisilicio, in modo tale che la regione di collettore e la regione di base abbiano ad essere separate l'una dall'altra, e che la regione di base estrinseca abbia ad essere diffusa lateralmente dall'elettrodo di base di polisilicio.
La figura 1 è una vista in sezione di un convenzionale transistor bipolare ad alta velocità e questo transistor è costituito in modo tale che: uno strato profondo 52 ed uno strato epitassiale 53 sono formati su un substrato di silicio 51; una regione di base estrinseca 55 ed una regione di collettore 56 sono separate l'una dall'altra frapponendo uno strato 57 di ossido di campo; ed una regione 58 d'arresto di canale è formata al di sotto dello strato 57 di ossido di campo. Il numero di riferimento 54 indica una regione di emettitore.
Inoltre, rispettivi elettrodi di polisilicio 59-61 sono formati sul substrato, ed uno strato isolante 65 è formato su di esso, mentre elettrodi metallici 62-64 sono elettricamente collegati agli elettrodi di polisilicio 59-61. Generalmente, la frequenza di taglio (f ) di un transistor bipolare NPN autoallineato è definita dalla formula seguente:
in cui · inoltre, He rapprecenta la resistenza di collettore, - una costante, la corrente di collettore, la capacità di giunzione tra l'emettitore e la base, la capacità di giunzione tra la base e il collettore, il tempo di transito d'emettitore,
il ritardo dello strato di impoverimento emettitore-base, il tempo
di transito di base e il ritardo di impoverimento base-collettore.
Nella formula precedente, in generale, i fattori critici che influenzano le caratteristiche delle prestazioni di alta frequenza di un transistor NPN autoallineato, sono la capacità di giunzione tra la regione di base e la regione di collettore e il ritardo di impoverimento bollettore-base.
Generalmente, per ridurre la resistenza interna rbb' della base in un transistor bipolare, la regione di base estrinseca deve essere drogata con elevata concentrazione. Se la regione di base estrinseca è drogata con alta concentrazione, allora la capacità di giunzione tra la regione di base e la regione di collettore è aumentata nei termini relativi influenzando così le prestazioni di alta frequenza del transistor.
Inoltre, per migliorare le caratteristiche di alta frequenza, |la resistenza serie del collettore deve essere ridotta riducendo lo spessore dello strato epitassiale. Lo spessore dello strato epitassiale viene eccessivamente ridotto, si verifica un fenomeno di perforazione, per il quale uno strato di impoverimento si estende dalla regione di base estrinseca di alta concentrazione allo strato profondo a causa della tensione di polarizzazione inversa. Ciò porta al risultato che la tensione di breakdown (BV ) del transistor si riduce.
La presente invenzione è prevista per superare gli inconvenienti precedentemente descritti delle tecniche convenzionali.
Perciò, lo scopo della presente invenzione è quello di fornire un transistor bipolare ad alta velocità ed un processo di fabbricazione per esso, in cui il fenomeno della perforazione sia eliminato, e la capacità di giunzione e il ritardo di impoverimento base-collettore siano ridotti, così da migliorare le caratteristiche di alta frequenza del transistor.
Per raggiungere lo scopo precedente, il fenomeno della perforazione dovuto alla regione di base estrinseca ad alta concentrazione è rimosso formando un elettrodo di base sotto forma di uno strato di polisilicio entro 10 strato epitassiale, e formando uno strato di ossido spesso al eli sotto dell'elettrodo di base di polisilicio. Perciò, diviene possibile ridurre lo spessore dello strato epitassiale in uno stato con la tensione di,breakdown del transistor mantenuta al medesimo livello e perciò la resistenza serie del collettore è ridotta, con il risultato che la capacità di giunzione e 11 tempo di transito tra la regione di base estrinseca e la regione di collettore sono ridotti.
Inoltre, per raggiungere lo scopo precedente, il transistor bipolare ad alta velocità secondo la presente invenzione è costituito in modo tale che: uno strato profondo e uno strato epitassiale sono formati su un substrato di silicio; una regione d'arresto di canale è formata al di sotto di uno strato di ossido di campo che serve per separare componenti diversi; ed elettrodi di polisilicio rispettivi sono collegati elettricamente ad elettrodi metallici attraverso dispositivi di contatto, formando così un transistor bipolare di alta velocità, ed il transistor secondo la presente invenzione è inoltre costituito in modo tale che: un elettrodo di base di polisilicio è formato entro uno strato epitassiale; uno strato di ossido spesso è formato al di sotto dell'elettrodo di base di polisilicio per far sì che la regione di base e la regione di collettore abbiano ad essere separate una dall'altra,· un altro strato di ossido è formato sull'elettrodo di base sotto forma di uno strato di polisilicio; un elettrodo di collettore ed un elettrodo di emettitore fatti di polisilicio sono contattati con una regione di collettore e una regione di emettitore nella direzione longitudinale; e l'elettrodo di base di polisilicio è posto a contatto con la regione di base estrinseca nella direzione laterale.
Inoltre, nel raggiungere lo scopo precedente, il processo di formazione per il transistor bipolare secondo la presente invenzione comprende: la fase di formare uno strato profondo di tipo N+ e uno strato profondo di tipo N su un substrato di silicio applicando un metodo di formazione di strati profondi ordinario; la fase di esporre la porzione per formare uno strato di ossido di campo applicando un metodo di fotoincisione dopo la formazione di uno strato di ossido e di uno strato di nitruro, e formare uno strato di ossido di campo e una regione d'arresto di canale eseguendo un processo di ossidazione termica dopo aver eseguito un impianto ionico; la fase di distribuire uno strato di ossido, formare un'apertura eseguendo una fotoincisione dopo la distribuzione di un materiale fotosensibile, impiantare ionicamente impurità nell'apertura impiegando il materiale fotosensibile in qualità di maschera, e formare una regione di collettore attuando un trattamento termico; la fase di formare uno strato di ossido spesso entro lo strato epitassiale; la fase di formare un elettrodo di base avente una faccia liscia e piana eseguendo una lucidatura dopo la distribuzione di uno strato di polisilicio; la fase di formare una regione dì base; -la fase di formare una regione di emettitore mediante impianto ionico di un'impurità di tipo N e facendo diffondere l'impurità ionicamente impiantata in base ad un metodo di diffusione termica; la fase di formare un elettrodo di emettitore ed un elettrodo di collettore incidendo lo strato di polisilicio in base ad un metodo di fotoincisione; la fase di depositare uno strato di ossido'sull'intera superficie del substrato applicando un metodo di deposizione,di vapori chimici ad attivazione di plasma ed eseguendo un processo di fotoincisione al fine di esporre le porzioni in cui devono essere formati un elèttrodo di collettore, un elettrodo di base ed un elettrodo di emettitore; e la fase di eseguire metallizzazione per formare un elettrodo di emettitore, un elettrodo di base ed un elettrodo di collettore.
Nel processo di formazione per il transistor bipolare di alta velocità secondo la presente invenzione la fase di formare lo strato di ossido spesso comprende: la sub-fase di formare uno strato di nitruro sullo strato di ossido applicando un metodo di deposizione a bassa pressione, formare uno strato di ossido su di esso applicando un metodo di deposizione di'vapori chimici attivato da plasma; la sub-fase di formare una configurazione a disegno mediante incisione sequenziale dello strato di ossido, strato di nitruro e strato di ossido; la sub-fase di eseguire un’incisione anisotropa sulla porzione dello strato epitassiale di tipo N ove deve essere formato un elettrodo di base; la sub-fase di depositare uno strato di nitruro,sull'intera superficie del substrato applicando un metodo di deposito di vapori chimici a bassa pressione; la sub-fase di formare uno strato di nitruro di parete laterale incidendo anisotropicamente lo strato di nitruro; e la sub-fase di formare uno strato di ossido spesso entro la regione di base applicando l'usuale ossidazione termica.
Nel processo di formazione per il transistor bipolare di alta velocità secondo la presente invenzione, la fase di formare la regione di base comprende: la sub-fase di impiantare ionicamente un'impurità nell'intera superficie del substrato dopo aver formato un elettrodo di base di polisilicio; la sub-fase di rimuovere lo strato di ossido applicando un processo di incisione a umido; la sub-fase di far crescere uno strato di ossido sullo elettrodo di polisilicio; la sub-fase di rimuovere lo strato di nitruro e lo strato di ossido delle piazzuole; la sub-fase di impiantare ionicamente un'impurità di tipo P dopo la crescita di un sottile strato di ossido nuovamente; la sub-fase di formare un distanziatore sulla parete laterale eseguendo un'incisione anisotropa dopo il deposito di uno strato di ossido; la sub-fase di depositare uno strato di polisilicio sull'intera superficie del substrato; e la sub-fase di formare una regione di base intrinseca e una regione di base estrinseca eseguendo diffusioni dopo impianto ionico di un'impurità di tipo P nello strato di polisilicio.
Il precedente scopo e altri vantaggi della presente invenzione risulteranno più evidenti dalla descrizione dettagliata della forma di realizzazione preferita della presente invenzione con riferimento ai disegni acclusi in cui:
la figura 1 è una vista in sezione del transistor bipolare ad <a velocità convenzionale;
la figura 2 è una vista in sezione del transistor bipolare ad alta velocita secondo la presente invenzione; e
la figura 3 è una vista in sezione illustrante il processo di formazione del transistor bipolare ad alta velocità secondo la presente invenzione.
La figura 2 è una vista in sezione del transistor bipolare di alta velocità secondo la presente invenzione. Come è rappresentato in tale disegno, uno strato profondo 2 e uno strato epitassiale 3 sono formati su un substrato di silicio 1, e un elettrodo di base di polisilicio è formato entro lo strato epitassiale 3 diversamente dal caso del dispositivo convenzionale. Inoltre, uno strato di ossido spesso 17 è formato al di sotto dell'elettrodo di base 19 per far si che la regione di base 24, 25 e una regione di collettore 13 abbiano ad essere separate l'una dall'altra, mentre una regione 9 d'arresto di canale è formata al di sotto di uno strato 8 di ossido di campo che serve per separare le parti diverse.
Al tempo stesso, uno strato di ossido 22 è formato su uno strato di polisilicio 19 servente come elettrodo di base e su di esso un elettrodo di collettore 28 e un elettrodo di emettitore 27 fatti di polisilicio sono formati in contatto con una regione di emettitore 26 e una regione di collettore 13. Su di esse, è formato uno strato di ossido 29 servente come uno strato isolante e su di esso i rispettivi elettrodo di base di polisilicio 19, elettrodo di emettitore di polisilicio 27 ed elettrodo di collettore di polisilicio 28 sono formati in modo da essere collegati elettricamente agli elettrodi metallici 30-32 attraverso dispositivi di contatto.
La figura 3 è una vista in sezione illustrante il processo di formazione per il transistor bipolare ad alta velocità secondo la presente invenzione, ed il processo di formazione sarà descritto in seguito con riferimento alla figura 3.
la figura 3A illustra la fase di formare uno strato profondo e uno strato epitassiale sul substrato di silicio 1 applicando il metodo usuale.
L'impiego di un substrato 1 di silicio di tipo P avente una resistività specifica di 10-30 a.m e una faccia cristallina di <100> , è formato uno strato 2 profondo di tipo N applicando il processo di formazione di strati profondi usuale e quindi è formato con lo spessore di 0,8-1,2 μm uno strato 3 epitassiale di tipo N avente una resistività specifica di 0,3-0,5Ω.m.
Quindi, è formato uno strato di ossido 4 con lo spessore di 400-800 A sullo strato epitassiale 3 applicando un metodo di ossidazione termico usuale e successivamente uno strato 5 di nitruro è depositato con lo spessore da 1000 a 1500 A mediante applicazione di un metodo di deposizione di vapori chimici a bassa pressione (LPCVD).
La figura 3B illustra la fase di aprire la regione diversa dalla regione attiva cioè la regione di campo applicando un processo di fotoincisione consueto. Dopo distribuzione di un materiale fotosensibile sullo strato di nitruro 5, lo strato 3 epitassiale di tipo N viene esposto fotoincidendo sequenzialmente lo strato di nitruro 5 e lo strato di ossido 4 che sono formati sulla regione di campo, e lo strato epitassiale esposto 3 viene inciso per circa da 0,4 a 0,6 μm, il materiale fotosensibile essendo successivamente rimosso.
La figura 3C illustra la fase di formare una regione d'arresto di canale. Dopo aver distribuito un materiale fotosensibile 6 sull'intera superficie del substrato, la porzione dello strato 3 epitassiale di tipo N in cui deve essere formata una regione d'arresto di canale viene esposta applicando un metodo di fotoincisione, e una regione 7 di impianto ionico viene formata impiantando ionicamente ioni di boro (B) con l'intensità da
2
ioni/cm con una energia da 15 a 30 KeV.
Sarà ora descritta la figura 3D. In altre parole, dopo aver rimosso il
materiale fotosensibile 6, uno strato di ossido di campo 8 è fatto crescere con lo spessore da 9000 A a 11000 A applicando un usuale metodo di ossidazione termica e quindi lo strato di nitruro 5 e lo strato 4 di ossido sono
successivamente rimossi. In tale condizione, gli ioni boro ionicamente im¬
piantati, che sono ionicamente impiantati durante il processo di ossidazio¬
ne termica per formare lo strato 8 di ossido, sono fatti diffondere per for¬
mare una regione 9 d'arresto di canale.
La figura 3E illustra la fase di formare una regione di collettore.
Dapprima, uno strato 10 di ossido è fatto crescere con lo spessore da cir-
ca 500 a 800 A sull'intera superficie del substrato, e su di esso viene di¬
stribuito un materiale fotosensibile 11. Quindi, la porzione in cui deve es¬
sere formata la regione di collettore è esposta mediante incisione del ma¬
teriale fotosensibile distribuito 11, e quindi ioni fosforo (P) sono impian-
tati ionicamente attraverso l'apertura 12 con l'intensità da
ioni/cm , e con una energia tra 80 e 100 KeV. Successivamente, viene condotto un processo di trattamento termico ordinario, completando così la formazione di una regione di collettore 13.
Le figure da 3F a 3J illustrano fasi per formare un elettrodo idi base di polisilicio mediante incisione dello strato epitassiale 3, e formare uno strato di ossido spesso al di sotto dell'elettrodo di base di polisilicio.
Facendo dapprima riferimento alla figura 3F, uno strato di nitruro:14 è for¬
mato sullo strato di ossido 10 mediante applicazione di un metodo di deposito di vapori chimici a bassa pressione dopo aver rimosso il materiale fotosensibile 11 e successivamente uno strato di ossido 15 viene formato con lo spessore da 5000 A a 7000 A applicando un metodo di deposito di vapori chimici convenzionale (CVD).
Quindi, un disegno viene formato applicando un processo di fotoincisione ordinario al fine di separare le regioni di emettitore base l'una dall'altra e, specificatamente, il disegno viene formato in modo tale che, dopo aver distribuito un materiale fotosensibile sullo strato 15 di ossido, lo strato 15 di ossido, lo strato 14 di nitruro e lo strato 10 di ossido sono successivamente incisi e relativamente al disegno da formare, il materiale fotosensibile essendo rimosso successivamente.
Con riferimento alla figura 3G, la porzione dello strato epitassiale 3 di tipo in cui deve essere formato un elettrodo di base di polisilicio è incisa anisotropicamente per fra circa 0,6 e 0,8 μm impiegando lo strato di ossido 15, lo strato di nitruro 14 e lo strato di ossido 10 come maschere. Come è rappresentato in figura 3H, uno strato di nitruro 16 è depositato per da circa 1000 A a 1500 A sull'intera superficie del substrato applicando un metodo di deposito di vapori chimici a bassa pressione e quindi lo strato 16 di nitruro è inciso anisotropicamente per far sì che uno strato 16' di nitruro abbia a rimanere solamente sulla parete laterale come è rappresentato in figura 31
La figura 3J illustra la fase di formare uno strato di ossido entro lo strato epitassiale e, come è rappresentato in questo disegno, uno strato 17 di ossido spesso è fatto crescere con lo spessore da 7000 A a 9000 A al di sotto della regione di base estrinseca applicando un metodo di Ossidazione termico impiegando lo strato di nitruro 16' della parete laterale come la maschera. Quindi, la crescita dello strato 17 di ossido è inibito a causa dello strato di nitruro 16' per cui lo strato 17 di ossido dovrà essere formato solamente sullo strato epitassiale 3. Le figure 3K e 3L illustrano la fase di formare un elettrodo di base di polisilicio. Dapprima, come è rappresentato in figura 3K, lo strato di nitruro .16' di parete laterale è rimosso impiegando acido fosforico, e quindi uno strato 18 di polisilicio viene depositato con lo spessore da 10000 A a 15000 A applicando un metodo di deposito di vapori chimici a bassa pressione. Quindi, come è rappresentato in figura 3L, lo strato 18 di polisilicio formato tramite un processo descritto precedentemente viene levigato o lucidato in modo tale che lo strato 18 di polisilicio che è formato sull'intera superficie del substrato viene lucidato applicando un ordinario processo di lucidatura formando così un elettrodo di base di polisilicio liscio 19.
Quindi, viene condotto un processo di impianto di ioni al finé di formare una regione di base in modo tale che ioni boro sono impiantati ionicamente nell'intera superficie del substrato con una intensità da 3 a 6 x 10 ioni/cm e con una energia da 30 a 40 KeV.
Facendo riferimento alla figura 3M, lo strato 15 di ossido sullo strato 14 di nitruro è rimosso applicando un procedimento di incisione a umido e quindi uno strato di ossido 20 è formato con lo spessore da 3000 A a 5000 A mediante applicazione di un ordinario metodo di ossidazione termica sull'elettrodo di base di polisilicio 19 avente una faccia piana. In questa condizione, lo strato di ossido 20 è formato solamente sulla superficie;superiore e sulla parete laterale dell'elettrodo di base di polisilicio piano 19.
Le figure 3N e 30 illustrano la fase di formare uno strato di ossido di parete laterale sulla parete laterale dell'elettrodo 19 di base di polisilicio piano. Dapprima, come è rappresentato in figura 3N, lo strato di nitruro 14 viene rimosso mediante una soluzione di acido fosforico e impiegando lo strato di ossido 20 come la maschera di incisione e quindi lo strato di ossido delle piazzuole che è formato al di sotto dello strato 14 di nitruro viene pure rimosso impiegando una ordinaria soluzione di acido fluoridrico. Quindi, come è rappresentato in figura 30, uno strato di ossido termico 21 è fatto crescere con lo spessore da 300 A a 500 A ad una temperatura di circa 900°C, e quindi ioni boro sono impiantati ionicamente nella intera superficie del substrato con una intensità da 1 a 10 x 10 ioni/cm e con una energia da 25 a 30 KeV. Con riferimento alla figura 3P, dopo aver eseguito l'impianto ionico, uno strato di ossido viene depositato sull'intera superficie del substrato applicando un metodo di deposito di vapori chimici convenzionale (CVD) e questo strato di ossido viene inciso anisotropicamente, formando così uno strato di ossido di parete laterale sulla parete laterale 22 dell'elettrodo di base di polisilicio piano 19.
Le figure 30 e 3R illustrano la fase di impianto ionico per formare una regione di base e una regione di emettitore. Dapprima, come è rappresentato in figura 3Q, uno strato 23 di polisilicio viene depositato sull'intera superficie del substrato con uno spessore da 2000 a 4000 A applicando un metodo di deposito di vapori chimici a bassa pressione ordinario (LPCVD), e quindi ioni boro sono ionicamente impiantati con intensità da 1 a 5 x 10 ioni/cm e con un'energia da 30 a 40 KeV. Dopo avere eseguito l'impianto ionico, una diffusione viene condotta ad una temperatura di 950°C, per cui una regione di base intrinseca 24 e una regione di base estrinseca 25 saranno formate sul substrato di silicio.
Con riferimento alla figura 3R, ioni arsenico (As) sono ionicamente impiantati nello strato 23 di polisilicio con un'intensità da 5 a 10 x 10 ioni/cm , e con un'energia da 80 a 120 KeV, e quindi viene condotta una diffusione applicando un metodo di diffusione termica ordinaria ad una temperatura di circa 1000°C. In questo modo, la regione di emettitore 26, la regione di base intrinseca 24 e la regione di base estrinseca 25 del transistor bipolare vengono formate.
Facendo riferimento alla figura 33, lo strato di polisilicio 23 è inciso applicando un processo di incisione e, in questo modo, sono formati un elettrodo 27 di emettitore di polisilicio ed un elettrodo di collettore di polisilicio 28. Quindi, uno strato di ossido 29 viene depositato sull'intera superficie del substrato con lo spessore da 3000 a 5000 A applicando un metodo di deposito di vapori chimici attivato a plasma (PACVD), e quindi viene condotto un processo di incisione in modo tale che le porzioni degli strati di ossidi su cui devono essere formati un elettrodo di collettore, un elettrodo di base e un elettrodo di emettitore dovranno essere esposte mediante l'incisione.Quindi viene condotto un processo di metalizzazione ordinario per formare un elettrodo di emettitore 30, un elettrodo di base 31 ed Un elettrodo di collettore 32. Da ultimo, viene condotto un processo di formazione di lega ad una temperatura da 400°C a 450°C per da 30 a 60 minuti completando così l'intero processo di formazione del transistor bipolare ad alta velocità secondo la presente invenzione.
Secondo la presente invenzione, come descritto precedentemente, è formato un elettrodo di base sotto forma di uno strato di polisilicio; una regione di base estrinseca è formata facendo diffondere l'impurità dall'elettrodo di base, e uno spesso strato di ossido è formato al di sotto dell'elettrodo di base in maniera da separare la regione di base e la regione di collettore. Ciò porta al risultato che la capacità di giunzione e il tempo di transito tra la regione di base estrinseca e la regione di collettore sono ridotti, migliorando così le caratteristiche relative alle microonde del transistor. Inoltre, può essere eliminato il fenomeno della perforazione provocato dalla regione di base ad alta concentrazione per cui sarà ottenuto un elevato livello della tensione di breakdown. Conseguentemente, con le medesime caratteristiche di tensione di breakdown del transistor, lo spessore dello strato epitassiale può essere ulteriormente ridotto e perciò le caratteristiche di alta velocità del transistor possono essere migliorate.
Claims (7)
- RIVENDICAZIONI 1. Transistor bipolare ad alta velocità comprendente: uno strato profondo 2 ed uno strato epitassiale 3 formato su un substrato di silicio; una regione 9 d'arresto di canale formata al di sotto di uno strato di ossido di campo 8 e per l'isolamento del dispositivo; ed elettrodi di polisilicio 27, 19, 28 collegati elettricamente ad elettrodi metallici 30-33, caratterizzato dal fatto che detto elettrodo di base di polisilicio 19 è formato entro detto strato epitassiale 3; uno strato di ossido spesso 17 è formato al di sotto di un elettrodo di base 19 in modo da far sì·che detta regione di base 25 e una regione di collettore abbiano ad essere separate una dall'altra; uno strato di ossido 21 è formato al di sotto di detto strato di polisilicio 19 servente come elettrodo di base; un elettrodo di collettore 28 e un elettrodo di emettitore 27 sono formati su esso in contatto con una regione di emettitore 26 e detta regione di collettore 13 nella direzione verticale; e detto elettrodo di base di polisilicio 19 è contattato con detta regione di base estrinseca 25 nella direzione laterale.
- 2. Procedimento di fabbricazione di un transistor'bipolare ad alta velocità comprendente: la fase di formare uno strato 2 profondo di tipo N+ su un substrato di silicio 1 applicando un processo di formazione di strati profondi convenzionale e far crescere uno strato 3 epitassiale di tipo N ; la fase di formare uno strato di ossido 4 ed uno strato di nitruro 5, eseguire una fotoincisione per esporre la porzione ove deve essere formato uno strato di ossido di campo, eseguire un impianto ionico ed eseguire una ossidazione termica per formare uno strato 8 di ossido di campo ed una regione 9 di arresto di canale; la fase di far crescere uno strato di ossido 10, distribuire una fotoriserva 11, formare un'apertura 12 mediante fotoincisione, impiantare ionicamente una impurità in detta apertura 12 impiegando detta fotoriserva in qualità della maschera, e far diffondere per formare una regione di collettore 13; la fase di far crescere uno spesso strato di ossido 17 entro detto strato epitassiale 3; la fase di condurre un processo di lucidatura o pulitura dopo il deposito di uno strato di polisilicio 18 per formare un elettrodo di base di polisilicio planarizzato 19; la fase di formare una regione di base; la fase di formare uno strato di emettitore 26 mediante il processo di diffusione convenzionale dopo l'impianto ionico di un'impurità di tipo N in uno strato di polisilicio 23; la fase di formare un elettrodo di emettitore di polisilicio 27 ed un elettrodo di collettore di polisilicio 28 mediante fotoincisione di detto strato di polisilicio 23; la fase di depositare uno strato di ossido 29 su tutta la superficie di detto substrato 1 mediante un metodo PECVD convenzionale (deposito di vapori chimici migliorato con plasma) e condurre un processo di fotoincisione per aprire l'area ove un elettrodo di collettore, un elettrodo di base e un elettrodo di emettitore devono essere formati; e la fase di condurre un processo di metallizzazione per formare un elettrodo di emettitore 30, un elettrodo di base 31 e un elettrodo di collettore 32.
- 3. Procedimento di fabbricazione di un transistor bipolare ad alta velocità secondo la rivendicazione 2 in cui la fase di formare detto strato di ossido spesso 17 comprende: la sub-fase di formare uno strato di nitruro 14 su detto strato di ossido 10 mediante un convenzionale metodo di deposito di vapori chimici a bassa pressione (LPCVD); la sub-fase di incidere successivamente uno strato di ossido 15, uno strato di nitruro 14 e uno strato di ossido 10 per formare un disegno o configurazione; la sub-fase di incidere anisotropicamente l'area di detto strato 3 epitassiale di tipo N , in cui deve essere formato un elettrodo di base di polisilicio; la sub-fase di depositare uno strato di nitruro 16 sull'intera superficie di detto substrato mediante un metodo di deposito di vapori chimici a bassa pressione; la sub-fase di incidere anisotropicamente detto strato idi nitruro 16 per formare uno strato di nitruro 16' di parete laterale; e la subfase di formare uno spesso strato di ossido 17 entro detto strato epitassiale mediante un metodo di ossidazione termica locale convenzionale.
- 4. Procedimento di fabbricazione di un transistor bipolare ad alta velocità secondo la rivendicazione 3, in cui detto strato di nitruro di parete laterale 16' è impiegato come una maschera in maniera tale da far si che detto strato di ossido 17 abbia ad essere formato solamente su detto strato epitassiale 3.
- 5. Procedimento di fabbricazione di un transistor bipolare ad alta velocità secondo la rivendicazione 2, in cui la fase di formare detta regione di base comprende: la sub-fase di impiantare ionicamente una impurità nell’intera superficie di detto substrato dopo formazione di detto elettrodo di base di polisilicio 19; la sub-fase di rimuovere detto strato di ossido 15 mediante un procedimento di incisione a umido; la sub-fàse di far crescere uno strato di ossido 20 su detto elettrodo di base di polisilicio 19; la sub-fase di rimuovere detto strato di nitruro 14 e detto strato di ossido 10 e quindi impiantare ionicamente .un'impurità di tipo P dopo la crescita di un sottile strato di ossido 21; la sub-fase di depositare uno strato di ossido e quindi condurre un'incisione anisotropa per formare un distanziatore 22 di parete laterale; la sub-fase di depositare uno strato 23 di polisilicio sull’intera superficie di detto substrato; e la sub-fase di impiantare ionicamente un'impurità in detto strato di polisilicio 23 e condurre quindi una diffusione per formare una regione di base intrinseca 24 e una regione di base estrinseca 25.
- 6. Procedimento di fabbricazione di un transistor bipolare ad alta velocità secondo la rivendicazione 5 in cui detto strato di nitruro 14 è impiegato come maschera in modo da far sì che detto strato di ossido 20 abbia ad essere formato solamente sulla sommità e sulle pareti laterali di detto elettrodo di base di polisilicio 19.
- 7. Procedimento di fabbricazione di un transistor bipolare ad alta velocità secondo la rivendicazione 5, in cui detto strato di ossido 20 è impiegato come una maschera di incisione durante l'incisione di detto strato di nitruro 14 e detto strato di ossido 10 delle piazzuole.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014093A KR920007211A (ko) | 1990-09-06 | 1990-09-06 | 고속 바이폴라 트랜지스터 및 그의 제조방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT9022368A0 IT9022368A0 (it) | 1990-12-13 |
| IT9022368A1 true IT9022368A1 (it) | 1992-03-07 |
| IT1244329B IT1244329B (it) | 1994-07-08 |
Family
ID=19303325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT02236890A IT1244329B (it) | 1990-09-06 | 1990-12-13 | Transistor bipolare di alta velocita' e procedimento per la sua fabbricazione |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH06342801A (it) |
| KR (1) | KR920007211A (it) |
| FR (1) | FR2666685A1 (it) |
| GB (1) | GB2247778A (it) |
| IT (1) | IT1244329B (it) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3366919B2 (ja) * | 1997-06-27 | 2003-01-14 | エヌイーシー化合物デバイス株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS62141768A (ja) * | 1985-12-16 | 1987-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS62189753A (ja) * | 1986-02-17 | 1987-08-19 | Hitachi Ltd | 半導体装置 |
| US4829015A (en) * | 1987-05-21 | 1989-05-09 | Siemens Aktiengesellschaft | Method for manufacturing a fully self-adjusted bipolar transistor |
| JP2623635B2 (ja) * | 1988-02-16 | 1997-06-25 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
-
1990
- 1990-09-06 KR KR1019900014093A patent/KR920007211A/ko not_active Application Discontinuation
- 1990-12-13 IT IT02236890A patent/IT1244329B/it active IP Right Grant
- 1990-12-14 GB GB9027182A patent/GB2247778A/en not_active Withdrawn
- 1990-12-24 FR FR9016242A patent/FR2666685A1/fr active Pending
-
1991
- 1991-05-21 JP JP3144102A patent/JPH06342801A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT1244329B (it) | 1994-07-08 |
| FR2666685A1 (fr) | 1992-03-13 |
| JPH06342801A (ja) | 1994-12-13 |
| GB2247778A (en) | 1992-03-11 |
| IT9022368A0 (it) | 1990-12-13 |
| KR920007211A (ko) | 1992-04-28 |
| GB9027182D0 (en) | 1991-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498227A (en) | Wafer fabrication by implanting through protective layer | |
| EP0039411A2 (en) | Process for fabricating an integrated PNP and NPN transistor structure | |
| US4641416A (en) | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter | |
| JPH0821613B2 (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| KR100222116B1 (ko) | 자기정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| IT9022368A1 (it) | Transistor bipolare di alta velocita' e procedimento per la sua fabbricazione | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH021937A (ja) | トレンチ内にベース及びエミッタ構造を有する半導体バイポーラ・トランジスタ及びその製法 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| KR950010878B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| KR100337073B1 (ko) | 반도체소자간의격리방법 | |
| JPS60186059A (ja) | 半導体装置及びその製造方法 | |
| KR100198672B1 (ko) | 바이폴라 트랜지스터의 이중 격리영역 형성방법 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05218064A (ja) | 半導体装置の製造方法 | |
| JPS62298170A (ja) | 半導体装置の製造方法 | |
| JPH01112771A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0498879A (ja) | 半導体装置およびその製造方法 | |
| KR20010058826A (ko) | 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |