FR2810148A1 - Substrat reseau de dispositif d'affichage a cristaux liquides et methode de fabrication correspondante - Google Patents

Substrat reseau de dispositif d'affichage a cristaux liquides et methode de fabrication correspondante Download PDF

Info

Publication number
FR2810148A1
FR2810148A1 FR0107232A FR0107232A FR2810148A1 FR 2810148 A1 FR2810148 A1 FR 2810148A1 FR 0107232 A FR0107232 A FR 0107232A FR 0107232 A FR0107232 A FR 0107232A FR 2810148 A1 FR2810148 A1 FR 2810148A1
Authority
FR
France
Prior art keywords
electrode
drain
grid
opening
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0107232A
Other languages
English (en)
Other versions
FR2810148B1 (fr
Inventor
Hong Man Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2810148A1 publication Critical patent/FR2810148A1/fr
Application granted granted Critical
Publication of FR2810148B1 publication Critical patent/FR2810148B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Un substrat réseau à utiliser sur un dispositif d'affichage à cristaux liquides comporte un transistor à couche mince comme élément de commutation, ayant une électrode de grille 115, une électrode source 119 et une électrode de drain 117, où l'électrode de grille est une partie d'une ligne de grille 113 près du croisement des lignes de grille 113 et de données 125, et a une ouverture en forme de " T " inversé ou une ouverture de forme rectangulaire. L'électrode de drain a une forme assimilable à un " T " inversé 114 et correspond à l'ouverture de l'électrode de grille. L'électrode source 119 entoure l'électrode de drain 117 sur les gradins de la couche de semi-conducteurs. Par conséquent, sur le transistor à couche mince ayant cette structure, l'électrode de grille est seulement recouverte par les bords de l'électrode de drain. Et ainsi, la capacité parasite grille-drain est réduite et minimisée. Egalement, des variations de la capacité parasite grille-drain sont empêchées. Par suite, une résolution élevée est obtenue et la qualité de l'image est améliorée au dispositif d'affichage à cristaux liquides.

Description

SUBSTRAT RESEAU DE DISPOSITIF D'AFFICHAGE A CRISTAUX
LIQUIDES ET METHODE DE FABRICATION CORRESPONDANTE
Cette demande revendique de bénéficier de la Demande de Brevet Coréen N 2000-31848, déposée le 9 juin 2000, dont l'intégralité est incorporée ici à titre
de référence à toutes fins utiles comme si cela était entièrement énoncé ici.
ARRIERE-PLAN DE L'INVENTION
Domaine de l'Invention La présente invention concerne un substrat réseau ("array substrate") à utiliser dans un dispositif d'affichage à cristaux liquides (LCD), et plus particulièrement un substrat réseau ayant un transistor à couche mince (TFT) avec
une capacitance parasite réduite.
Discussion de l'état de la Technique La FIG. 1 montre la configuration d'un dispositif TFT-LCD type. Le dispositif TFT-LCD 1 1 comporte des substrats supérieur et inférieur 5 et 22 avec une matière à cristaux liquides interposée 14. Les substrats supérieur et inférieur 5 et 22 sont généralement désignés par substrat filtre couleur et substrat réseau, respectivement. Sur le substrat supérieur 5, sur une surface opposée au substrat inférieur 22, une matrice noire 6 et une couche filtre couleur 7, comportant plusieurs filtres couleur rouge (R), vert (G) et bleu (B) sont formées sous forme d'une matrice réseau ("array matrix"), de telle sorte que chaque filtre couleur soit entouré de la matrice noire 6. Egalement, sur le substrat supérieur 5, une électrode commune 18
est formée couvrant la couche filtre couleur 7 et la matrice noire 6.
2 2810148
Sur le substrat inférieur 22, sur une surface opposée au substrat supérieur , un transistor à couche mince (TFT) "T", comme dispositif de commutation, est constitué sous forme d'une matrice réseau ("array matrix") correspondant à la couche filtre couleur 7, et plusieurs lignes de données ("data lines") et de grilles ou portes ("gate lines") qui se croisent 13 et 15 sont positionnées de telle sorte que chaque TFT "T" soit situé près de chaque point de croisement des lignes de grille et de données 13 et 15. Egalement, sur le substrat inférieur 22, une pluralité d'électrodes pixel 17 sont formées dans une zone définie par les lignes de grille et
données 13 et 15. La zone ainsi définie est appelée une région pixel "P".
L'électrode pixel 17 est formée habituellement d'une matière conductrice
transparente ayant une bonne transmissivité, par exemple de l'oxyde d'indium-
étain (ITO) ou de l'oxyde d'indium-zinc (IZO).
Les électrodes pixel et commune 17 et 18 génèrent des champs électriques qui contrôlent la lumière passant par les cellules de cristaux liquides prévues entre ceux-ci. En contrôlant les champs électriques, on affiche les caractères ou images souhaités. Le fonctionnement du dispositif TFTLCD ayant la structure ci-dessus repose sur le principe que le sens d'alignement des molécules de cristaux liquides dépend du champ électrique appliqué. A savoir, la couche de cristaux liquides ayant une caractéristique de polarisation spontanée est une matière diélectrique anisotrope. Les molécules de cristaux liquides ont des moments dipôles basés sur la polarisation spontanée lorsqu'on applique une tension. Ainsi, le sens d'alignement des molécules de cristaux liquides est contrôlé en appliquant un champ électrique aux molécules de cristaux liquides. Lorsque le sens d'alignement des molécules de cristaux liquides est convenablement réglé, les cristaux liquides sont alignés et la lumière est réfractée dans le sens d'alignement des molécules de cristaux liquides pour afficher les données de l'image. Les molécules de cristaux liquides fonctionnent comme un élément de modulation optique ayant des
caractéristiques optiques qui varient selon la polarité de la tension appliquée.
La FIG. 2 est une vue en plan illustrant un pixel d'un substrat réseau ("array substrate") pour le dispositif d'affichage à cristaux liquides selon une technique antérieure. Comme ceci est illustré, le substrat réseau comporte une ligne de grille 13 disposée dans un sens transversal; la ligne de données 15 étant disposée dans un sens longitudinal perpendiculaire à la ligne de grille 13; et un transistor à couche mince (TFT) "T" comme élément de commutation formé près du croisement des lignes de grille et de données 13 et 15. Le TFT "T" a une
électrode de grille 31, une électrode source 33 et une électrode de drain 35.
L'électrode de grille 31 est disposée ou étendue à partir de la ligne de grille 13, et
l'électrode source 33 est disposée ou étendue à partir de la ligne de données 15.
L'électrode de drain 35 est écartée de l'électrode source 33. Les électrodes source et drain 33 et 35 respectivement recouvrent les deux extrémités de l'électrode de grille 31. Le TFT "T" a également une couche de semi-conducteur 32 qui est
composée de silicium amorphe (a-Si:H) ou poly-silicium.
De plus, le substrat réseau comporte une électrode pixel 17 formée sur une
région pixel "P" qui est définie par les lignes de grille et données 13 et 15.
L'électrode pixel 17 est raccordée électriquement à l'électrode de drain 35 par un orifice de contact du drain 36, et est faite habituellement en matière conductrice transparente comme de l'oxyde d'indium-étain (ITO) et de l'oxyde d'indium-zinc (IZO). Une partie de l'électrode pixel 17 recouvre une partie de la ligne de grille 13 de telle sorte qu'une capacité de stockage "C" comprenne l'électrode pixel 17 et
la ligne de grille 13 et la couche diélectrique interposée (non représentée).
En se reportant toujours à la FIG. 2, la ligne de grille 13 fournit des signaux de balayage à l'électrode de grille 31 du TFT "T" de telle sorte que l'élément de commutation, c'est-à-dire le TFT, soit EN CIRCUIT ("ON"). Les signaux de balayage transmis à la ligne de grille 13 contrôlent alors l'amplitude des signaux de données transmis de la ligne de données 15 à l'électrode pixel 17 par le TFT "T". Les signaux de données de l'électrode pixel 17 provoquent la polarisation et le réagencement des molécules de cristaux liquides qui sont disposées sur l'électrode pixel 17. Lorsque les signaux de balayage ne sont pas envoyés à la ligne de grille 13, le TFT "T" est HORS CIRCUIT ("OFF"). A ce moment-là, les charges électriques stockées dans le pixel sont déchargées par le TFT "T" et par les cristaux liquides. Dans ce phénomène de décharge, si la résistance à l'état ouvert est supérieure ou si la zone pixel est plus petite pour améliorer la résolution, les charges électriques stockées dans le pixel sont
déchargées plus rapidement.
Afin de résoudre ces problèmes, la capacité de stockage "C" a un branchement parallèle à l'électrode pixel 17 et compense les décharges
électriques. Ainsi, le signal de données est conservé dans le pixel. A ce moment-
là, le signal de données est affecté cependant par la capacité parasite source-grille ou drain-grille. Cet effet conduit à un scintillement pixel, une rétention d'image et
un affichage non uniforme.
En général, la capacitance parasite se produit entre les électrodes source et grille 33 et 31 du TFT "T" ou entre les électrodes de drain et grille 35 et 31 du TFT "T". La capacité (capacitance) parasite entre les électrodes source et grille 33 et 31 est dénommée capacité parasite source-grille ou grille-source (Cgs ou Csg). La capacité parasite entre les électrodes drain et grille 35 et 31 est dénommée capacité parasite drain-grille ou grille-drain (Cdg ou Cgd). Lorsque la couche de semiconducteur 32 est entièrement saturée par les charges électriques, la capacité parasite grille-drain Cgd est accrue du fait que les charges électriques stockées dans l'électrode pixel 17 sont transmises à l'électrode de drain 35. Là encore, cette capacité parasite provoque un scintillement pixel, une rétention d'image, et une non-uniformité de l'échelle des gris. Ainsi, il faut absolument diminuer la capacité
parasite grille-drain Cgd.
En se reportant toujours à la FIG. 2, l'électrode de grille 31 dépasse de la ligne de grille 13 sur la région pixel "P" près du croisement des lignes de grille et de données 13 et 15. Les électrodes source et drain 33 et 35 recouvrent les deux extrémités de l'électrode de grille 31. Dans cette structure illustrée à la FIG. 2, la capacité parasite grille-drain Cgd est définie par une zone dans laquelle l'électrode de drain 35 recouvre l'électrode de grille 31. De plus, il se produit souvent un défaut d'alignement entre les électrodes de grille et drain 31 et 35 lorsqu'on forme les électrodes source et drain coplanaires 33 et 35 sur les deux extrémités de l'électrode de grille 31 en utilisant un processus de configuration. Ainsi, la capacité parasite grille-drain Cgd varie en raison de ce défaut d'alignement entre les électrodes de grille et drain 31 et 35. Par exemple, si la largeur et la longueur de l'électrode de drain 35 sont respectivement de 30 jim et 5,um, le rapport de la largeur et de la longueur est de 30 sur 5. Dans ce cas, le rapport de recouvrement de l'électrode de drain 35 est habituellement déterminé comme étant de 30 sur 4, et ainsi la zone de recouvrement entre les électrodes de drain et grille devient 120 jtm2 (soit 30 gm x 4 pm). Cependant, si l'électrode de drain 35 recouvre horizontalement 1 tm de plus, la zone de recouvrement entre les électrodes de grille et drain 31 et 35 est de 150 tm2 (soit 30 tm x 5 jim). De plus, si l'électrode de drain 35 recouvre horizontalement 1 tm en moins, la zone de recouvrement entre les électrodes de grille et drain 31 et 35 est de 90 gm2. Cela signifie qu'un défaut d'alignement de 1 jim provoque d'importantes variations de capacité
parasite grille-drain Cgd de 25 %.
Selon description ci-dessus, la capacité parasite fluctue selon la zone de
recouvrement, et la capacité parasite instable affecte le signal de données transmis à partir de la ligne de données à l'électrode pixel par le TFT. En conséquence, les caractéristiques d'affichage de l'affichage à cristaux liquides deviennent irrégulières. Par suite, la qualité de l'image est détériorée par ces caractéristiques
d'affichage irrégulières.
Les FIG. 3 et 4 sont des vues en plan partielles schématiques illustrant le point de croisement des lignes de grille et de données d'un substrat réseau pour le
dispositif d'affichage à cristaux liquides selon une autre technique antérieure.
Selon l'illustration, contrairement au substrat réseau ci-dessus, une électrode de grille 41 est formée sur la ligne de grille 47. A savoir, une partie de la ligne de grille 47, près du croisement des lignes de grille et de données 47 et 43 est utilisée comme électrode de grille 41. Afin de former le TFT, une électrode de drain 45 est formée sur la ligne de grille 47. Ainsi, la capacité parasite grille-drain Cgd est
déterminée par une zone de l'électrode de drain 45.
En se reportant à la FIG. 3, une partie de la ligne de données 43, o la ligne de grille 47 est recouverte, fonctionne comme électrode source. Cependant, bien que la FIG. 4 soit semblable à la FIG. 3, une électrode 46 de la FIG. 4 est disposée à partir de la ligne de grille 43 sur la ligne de grille 47. Comme le montre la FIG. 4, l'électrode source 46 a une forme en U afin d'augmenter la largeur de la zone de canal entre l'électrode de drain 45 et l'électrode source 46. Même si la structure de l'électrode de drain 45 provoque une capacité parasite, selon illustration aux FIG. 3 et 4, la variation de la capacité parasite qui est provoquée
par le défaut d'alignement est inférieure au TFT ci-dessus décrit à la FIG. 2.
Cependant, chaque fois que la configuration de l'électrode de drain devient de plus en plus petite afin de diminuer la capacité parasite, le contrôle du processus pour former l'électrode de drain est difficile et au moins une erreur d'environ 1 pm se produit avec certitude sur la zone de recouvrement. Et ainsi, il se produit une perte
de dimension critique lors du processus de configuration.
Afin de surmonter le problème ci-dessus, l'électrode de drain 45 est conçue pour avoir une dimension suffisamment grande. Ainsi, la longueur horizontale "d" est agrandie. Cependant, à ce moment-là, la capacité parasite grille-drain Cgd est
également agrandie.
Par conséquent, selon description précédente, en raison non seulement de
la capacité parasite grille-drain, mais également de la variation de cette capacité parasite, le scintillement pixel et d'autres détériorations d'image se produisent sur
le dispositif d'affichage à cristaux liquides.
RESUME DE L'INVENTION
Par conséquent, la présente invention concerne un substrat réseau ("array substrate") d'un dispositif d'affichage à cristaux liquides qui évite sensiblement un ou plusieurs des problèmes dus aux limitations et inconvénients de la technique antérieure. Pour surmonter les problèmes décrits ci-dessus, la présente invention prévoit un substrat réseau qui a une nouvelle structure pour diminuer la capacité
(capacitance) parasite grille-drain ("gate drain").
Un autre objet de l'invention est de fournir un substrat réseau qui diminue
une zone de recouvrement entre les électrodes de grille et de drain.
Les caractéristiques et avantages complémentaires de l'invention seront
stipulés dans la description qui suit, et apparaîtront en partie dans la description ou
peuvent être connus par la pratique de l'invention. Les objectifs et autres avantages de l'invention seront réalisés et atteints par la structure indiquée
particulièrement dans le descriptif écrit et les revendications ainsi que les dessins
en annexe.
Pour atteindre ces objectifs ainsi que d'autres objectifs et conformément à l'objet de la présente invention, telle qu'elle est incorporée et décrite largement, un substrat réseau à utiliser sur un dispositif d'affichage à cristaux liquides ayant une capacité parasite grille-drain inférieure comporte une ligne de grille ("gate line") disposée dans un sens horizontal sur un substrat; une ligne de données ("data line") disposée dans un sens vertical perpendiculairement à la ligne de grille sur le substrat; et un transistor à couche mince formé près du croisement des lignes de grille et de données, le transistor à couche mince comprenant une électrode de grille qui est une partie de la ligne de grille près du croisement, o l'électrode de grille a une partie ouverte dans sa partie centrale, une première couche isolante sur l'électrode de grille, une couche de semi-conducteur formée sur la première couche isolante et sur l'électrode de grille, une électrode de drain formée sur la première couche isolante et sur l'électrode de grille, l'électrode de drain correspondant à la partie ouverte de l'électrode de grille, et une électrode source disposée à partir de la ligne de données et formée dans le même plan que l'électrode de drain, l'électrode source entourant l'électrode de drain et la partie
ouverte de l'électrode de grille le long des gradins ("steps") de la couche de semi-
conducteurs. Le substrat réseau comporte de plus une seconde couche isolante formée sur le transistor à couche mince, la seconde couche isolante ayant un orifice de contact du drain qui expose une partie de l'électrode de drain; et une électrode pixel formée dans une zone pixel qui est définie par les lignes de grille et de données, l'électrode pixel contactant l'électrode de drain par l'orifice de contact du drain. Dans un mode de réalisation, la partie ouverte de l'électrode de grille a une forme de "T" inversé et des première et seconde parties ouvertes. La première partie ouverte est formée dans un sens horizontal parallèlement à la ligne de grille et la seconde partie ouverte est formée dans un sens vertical perpendiculairement à la première partie ouverte. L'électrode de drain a également une forme de "T" inversé et comporte une première et une seconde parties d'électrode. La première partie d'électrode est disposée dans un sens horizontal parallèle à la ligne de grille et correspond à la première partie ouverte de l'électrode de grille. Et la seconde partie d'électrode est disposée dans un sens vertical perpendiculairement à la
première partie d'électrode et correspond à la seconde partie ouverte.
La partie ouverte de l'électrode de grille peut également avoir une forme de
rectangle.
Les bords de la première partie d'électrode de l'électrode de drain recouvrent l'électrode de grille. C'est-à-dire que deux ou trois bords latéraux de la
première partie d'électrode recouvrent l'électrode de grille.
Il est bien entendu que le descriptif général précédent et le descriptif détaillé suivant sont exemplaires et explicatifs et sont destinés à fournir une
explication plus approfondie de l'invention telle qu'elle est revendiquée.
BREF DESCRIPTIF DES DESSINS
Les dessins d'accompagnement, qui sont inclus pour permettre une meilleure compréhension de l'invention et sont incorporés dans et font partie de cette spécification, illustrent des modes de réalisation de l'invention et avec le
descriptif servent à expliquer les principes de l'invention.
Sur les plans:
La FIG. 1 représente la configuration d'un dispositif TFT-LCD type.
La FIG. 2 est une vue en plan illustrant un pixel d'un substrat réseau pour le dispositif d'affichage à cristaux liquides selon une technique antérieure; Les FIG. 3 et 4 sont des vues en plan partielles schématiques illustrant le point de croisement des lignes de grille et de données d'un substrat réseau pour le dispositif d'affichage à cristaux liquides selon les techniques antérieures; La FIG. 5 est une vue partielle schématique illustrant le point de croisement des lignes de grille et de données d'un substrat réseau selon un premier mode de réalisation; Les FIG. 6A à 6C sont des vues en plan illustrant un processus de fabrication pour le substrat réseau de la FIG. 5; La FIG. 7 est une vue en plan partielle schématique illustrant le point de croisement des lignes de grille et de données d'un substrat réseau selon un second mode de réalisation; La FIG. 8 est une vue en plan partielle schématique illustrant le point de croisement des lignes de grille et de données d'un substrat réseau selon un troisième mode de réalisation; et la FIG. 9 est une vue en section transversale prise selon la ligne IX-IX de la FIG. 6C et illustre les éléments des couches du transistor à couche mince selon
un principe de la présente invention.
DESCRIPTIF DETAILLE DES MODES DE REALISATION PREFERES
Il est maintenant fait référence en détail aux modes de réalisation de la
présente invention, qui sont illustrés sur les dessins d'accompagnement.
La FIG. 5 est une vue en plan partielle schématique illustrant le point de croisement des lignes de grille et de données d'un substrat réseau selon un premier mode de réalisation. Comme le montre l'illustration, le substrat réseau comprend une ligne de grille 113, qui est disposée dans un sens horizontal, et une ligne de données 125, qui est disposée dans un sens vertical. La ligne de grille 113 a une partie utilisée pour une électrode de grille 115 près du croisement des lignes de is grille et de données 113 et 125. Dans la partie centrale de la ligne de grille 113 utilisée pour l'électrode de grille 115, une ouverture en forme de "T" inversé 114 est formée. L'électrode source 119 est disposée à partir de l'électrode de données , et a une ouverture quadrilatérale dans sa partie centrale. Ainsi, l'électrode
source 119 entoure l'ouverture en forme de "T" inversé dans la ligne de grille 1 13.
L'électrode de drain 117 a la même forme en "T" inversé et est positionnée en correspondance avec l'ouverture en forme de "T" inversé 114 de l'électrode de grille 115. De plus, l'électrode de drain 117 est divisée en une première partie d'électrode 1 1 7a et une seconde partie d'électrode 1 1 7b. Et ainsi, l'électrode source 119 entoure également la première partie d'électrode 11 7a de l'électrode de drain 117. Comme le montre la FIG. 5, à l'extrémité de la seconde partie de l'électrode 117b de l'électrode de drain 117, un orifice de contact du drain 221 est formé, et ainsi une électrode pixel 225 est reliée électriquement à l'électrode de drain 117
par cet orifice de contact du drain 221.
il En se reportant toujours à la FIG. 5, afin de diminuer une zone de recouvrement entre l'électrode de grille 115 et l'électrode de drain 117, la partie de l'électrode de drain 115 sous l'électrode de drain 117 est attaquée de façon à former l'ouverture en "T" inversé 114. En d'autres termes, la partie de l'électrode de grille 115 correspondant à la première partie d'électrode 117a de l'électrode de drain 117 est attaquée sur une zone plus petite que la première partie d'électrode 117a. Ainsi, les bords de la première partie d'électrode 117a de l'électrode de drain 117 recouvrent l'électrode de grille 115. De plus, une partie de l'électrode de grille sous la seconde partie d'électrode 117b est attaquée sur une zone plus large que la seconde partie d'électrode 117b de l'électrode de drain 117. Ainsi, l'électrode de grille 115 n'est pas recouverte par cette seconde partie d'électrode 117b. Par conséquent, selon descriptif ci-dessus, puisque les bords de la première partie d'électrode 117a de l'électrode de drain 117 seulement recouvrent l'électrode de grille 115, la capacité parasite grille-drain qui dépend de la zone de
recouvrement est réduite au minimum.
Les FIG. 6A à 6C sont des vues en plan illustrant un processus de fabrication pour le substrat réseau de la FIG. 5, et la FIG. 9 est une vue en section
transversale prise suivant la ligne IX-IX de la FIG. 6C.
En se reportant aux FIG. 6A et FIG. 9, une première couche métallique est formée sur un substrat 111 en déposant une matière métallique choisie à partir d'un groupe consistant en aluminium (AI), chrome (Cr), molybdène (Mo), tungstène (W) et similaires. Après cela, la première couche métallique est configurée de façon à former une ligne de grille 113 dans un sens horizontal, et une ligne imaginaire 112 o la ligne de données est formée dans une phase ultérieure, est définie. A ce moment-là, près du point de croisement de la ligne de grille 113 et de la ligne imaginaire 112, une partie de la ligne de grille 113 est attaquée de façon à former l'ouverture en forme de "T" inversé 114 et l'électrode de grille 115 est définie autour. L'ouverture en forme de "T" inversé 114 est divisée en une première partie d'ouverture 114a et une seconde partie d'ouverture 114b. La première partie d'ouverture 114a est disposée horizontalement parallèlement à la ligne de grille 113 sur l'électrode de grille 115, et la seconde partie d'ouverture 114b se prolonge verticalement du bord supérieur au centre de la ligne de grille 113 sur l'électrode de grille 115. Ainsi, l'électrode de grille 115 englobe l'ouverture en forme de "T" inversé 114 ayant la première et la seconde
parties d'ouverture 114a et 114b.
De plus, bien que non illustrée à la FIG. 6A, mais illustrée à la FIG. 9, une première couche isolante (116) est formée sur le substrat 111 et la ligne de grille 113 en déposant une matière inorganique, comme du nitrure de silicium (SiNx) ou de l'oxyde de silicium (SiO2) ou une matière organique, comme du
benzocyclobutène (BCB) ou de l'acryle.
Par la suite, une couche de silicium amorphe et une couche de silicium amorphe-impuretés incluses sont formées successivement. La couche de silicium amorphe et la couche de silicium amorphe impuretés incluses sont configurées en une couche en forme d'îles de façon à former une couche de semi-conducteurs 123. Suivant illustration à la FIG. 6A, la couche de semi-conducteurs 123 est située sur l'ouverture en forme de "T" inversé 114 de l'électrode de grille 115 et
est plus grande que la première partie d'ouverture 114a.
En se reportant aux FIG. 6B et 9, une seconde couche métallique est formée sur toute la surface du substrat 111 comprenant la ligne de grille 113, une première couche isolante (116) et la couche de semi-conducteurs 123. La seconde couche métallique est du même type de matière que la première couche métallique. Après cela, la seconde couche métallique est configurée pour former la ligne de données 125 dans la zone définie par la ligne imaginaire 112 de FIG. 6A. Ainsi, la ligne de données 125 est perpendiculaire à la ligne de grille 113 et, avec la ligne de grille 113 définit une zone pixel "P". Pendant ce processus de configuration, l'électrode source 119 disposée à partir de la ligne de données 125 est simultanément formée sur l'électrode de grille 115. La forme de l'électrode source 119 est un quadrilatère et a une ouverture quadrilatérale à l'intérieur de telle sorte que l'électrode source 119 entoure la première partie d'ouverture 114a de l'ouverture en forme de "T" inversé 114. Egalement, l'électrode de drain 117 est formée simultanément sur l'ouverture en forme de "T" inversé 114 dans le même plan que l'électrode source 119. En se reportant toujours aux FIG. 6B et 9, l'électrode de drain 117 est configurée en forme de "T" inversé et correspond à l'ouverture en forme de "T" inversé 114 de l'électrode de grille 115. Là encore, l'électrode de drain 117 est divisée en la première partie d'électrode 117a et la seconde partie d'électrode 117b. La première partie d'électrode 117a recouvre l'électrode de grille 115 de telle sorte que les bords de la première partie d'électrode 117a forment une zone de recouvrement en forme de "U" (représentée par les lignes obliques) avec l'électrode de grille 115. La seconde partie d'électrode 117b est disposée verticalement à partir de la première partie d'électrode 117a sur la zone pixel "P", et ne recouvre pas l'électrode de grille 115 du fait que la seconde partie d'électrode 117b est plus étroite que la seconde partie d'ouverture 114b de la FIG. 6A. De plus, l'électrode de drain 117 est éloignée de l'électrode source 119, et la première partie d'électrode 1 1 7a de l'électrode de drain 117 est entourée de l'électrode
source 119 le long des gradins de la couche de semi-conducteurs 123.
De plus, bien que non représentée à la FIG. 6B mais représentée à la FIG. 9, une seconde couche isolante (118) est formée sur les intermédiaires cidessus en déposant une matière inorganique, comme du nitrure de silicium (SiNx) ou de l'oxyde de silicium (Si02) ou une matière organique, comme du benzocyclobutène (BCB) ou de l'acryle. Ensuite, la seconde couche isolante (non représentée) est configurée de façon à former un orifice de contact du drain 221 à l'extrémité de la
seconde partie d'électrode 117b de l'électrode de drain 117.
En se reportant maintenant à la FIG. 6C, une matière conductrice transparente comme de l'oxyde indium-étain (ITO) ou de l'oxyde indiumzinc (IZO) est déposée sur la seconde couche isolante ci-dessus. Après cela, la matière
14 2810148
conductrice transparente est configurée pour former une électrode pixel 225 dans la région pixel "P" (voir FIG. 6B). Et ainsi, l'électrode pixel 225 est en contact
avec l'électrode de drain 117 par l'orifice de contact du drain 221.
Suivant description précédente, puisque seuls les bords de la première
partie d'électrode de l'électrode de drain recouvrent l'électrode de grille, la capacité parasite grille-drain Cgd est réduite et minimisée en raison de la plus petite zone de recouvrement. De plus, en se reportant àla vue agrandie de la première partie d'électrode de l'électrode de drain suivant illustration à la FIG. 6C, la compensation de tout défaut d'alignement va être expliquée. Lorsqu'on forme l'électrode de drain 117 sur l'ouverture en forme de "T" inversé 114 de l'électrode de grille 115, l'électrode de drain 117 peut présenter un défaut d'alignement dans un sens horizontal ou vertical. Si la partie gauche "A," de la zone de recouvrement est réduite par suite de défaut d'alignement horizontal, la partie droite "A2" est augmentée. De cette manière, si la partie inférieure "B1" de la zone de recouvrement est réduite en raison de défaut d'alignement vertical, la partie supérieure "B2" est augmentée. Ainsi, la zone de recouvrement entre l'électrode de drain 117 et l'électrode de grille 115 est maintenue uniformément régulière bien qu'il y ait défaut d'alignement. Par conséquent, la variation de la capacité parasite
grille-drain est réduite et minimisée.
La FIG. 7 est une vue en plan partielle schématique illustrant le point de croisement des lignes de grille et de données d'un substrat réseau selon un second mode de réalisation. Selon illustration, le second mode de réalisation est semblable au premier mode de réalisation représenté à la FIG. 5 et le processus de fabrication est le même que le premier mode de réalisation représenté aux FIG. 6A à 6C et à la FIG. 9. Cependant, la ligne de grille 113 a une ouverture de forme
rectangulaire 229 dans une partie de l'électrode de grille 115.
En se reportant à la FIG. 7, l'électrode source 119 est disposée à partir de la ligne de données et a une forme en "U". L'électrode de drain 117 est constituée en forme de "T" inversé et située sur l'ouverture de forme rectangulaire 229 de l'électrode de grille 115. L'électrode de drain 117 est également entourée de l'électrode source 119 le long des gradins de la couche de semi-conducteurs 123, comme dans le premier mode de réalisation. De plus, les bords de l'électrode de drain 117 recouvrent l'électrode de grille 115, et ainsi la zone de recouvrement a d'une façon générale la forme d'un "U" (représentée par les lignes obliques). Par suite, la capacité parasite grille-drain Cgd est réduite et minimisée comme dans le
premier mode de réalisation.
De plus, en se reportant à la vue agrandie de l'électrode de drain 117 de la FIG. 7, tout défaut d'alignement se produisant durant la phase de formation de o0 l'électrode de drain 117 est compensé. Lors de la formation de l'électrode de drain 117 sur l'ouverture en forme de rectangle 229 de l'électrode de grille 115, l'électrode de drain 117 peut présenter un défaut d'alignement dans un sens horizontal ou vertical. Si la partie gauche "A," de la zone de recouvrement est réduite par suite de défaut d'alignement horizontal, la partie droite "A2" est augmentée. De cette manière, si la partie inférieure "Bl" de la zone de recouvrement est réduite en raison de défaut d'alignement vertical, les parties gauche et droite "A, et A2" sont augmentées. Ainsi, la zone de recouvrement entre l'électrode de drain 117 et l'électrode de grille 115 est maintenue uniformément régulière bien qu'il y ait défaut d'alignement. Par conséquent, la variation de la
capacité parasite grille-drain est réduite et minimisée.
La FIG. 8 est une vue partielle schématique illustrant le point de croisement des lignes de grille et de données d'un substrat réseau selon un troisième mode de réalisation. Suivant illustration, le troisième mode de réalisation est semblable au second mode de réalisation et le processus de fabrication est le même que le second mode de réalisation. Cependant, la zone de recouvrement (représentée par les lignes obliques) est formée sur les deux côtés
extrêmes de l'électrode de drain 117.
Comme le montre la FIG. 8, la ligne de grille 113 est disposée dans un sens horizontal et la ligne de données 125 est disposée dans un sens vertical perpendiculairement à la ligne de grille 113. L'électrode source 119 est disposée à partir de la ligne de données 125 et a une forme en "U". Une ouverture en forme de rectangle est constituée dans une partie pour l'électrode de grille 115 sur la ligne de grille 113. Egalement, l'électrode de drain 1 17 est formée sur l'ouverture de forme rectangulaire de l'électrode de grille 115. Bien que l'électrode de drain 117 ait une forme de "T" inversé, seuls les
deux côtés extrêmes de l'électrode de drain 117 recouvrent l'électrode de grille.
Ainsi, la zone de recouvrement (représentée en lignes obliques) est réduite et minimisée, et la capacité parasite grille-drain Cgd est également réduite et
i0 minimisée.
De plus, en se reportant à la vue agrandie de l'électrode de drain 117 suivant illustration à la FIG. 8, un défaut d'alignement se produisant à la phase de formation de l'électrode de drain 117 est compensé. Lors de la formation de l'électrode de drain 117 sur l'ouverture en forme de rectangle de l'électrode de grille 115, l'électrode de drain 117 peut présenter un défaut d'alignement dans un sens horizontal. Si la partie gauche "A," de la zone de recouvrement est réduite
par suite de défaut d'alignement horizontal, la partie droite "A2" est augmentée.
Ainsi, la zone de recouvrement entre l'électrode de drain 117 et l'électrode de grille 115 est maintenue uniformément régulière bien qu'il y ait défaut d'alignement. Par conséquent, la variation de la capacité parasite grille-drain est
réduite et minimisée.
Selon description antérieure, conformément aux principes de la présente
invention, une partie de la ligne de grille est utilisée comme électrode de grille. Et une partie de l'électrode de grille est configurée de façon à former une ouverture d'une certaine forme. Par conséquent, il y a une zone de recouvrement réduite entre l'électrode de grille et l'électrode de drain. Par suite, la capacité parasite grille-drain est réduite et minimisée. De plus, bien qu'il y ait un défaut d'alignement entre les électrodes de drain et grille, ce défaut d'alignement est compensé selon la présente invention. Ainsi, la variation de la capacité parasite
grille-drain est empêchée.
Par conséquent, on empêche le scintillement et la rétention d'image de telle sorte qu'une résolution élevée est obtenue au dispositif d'affichage à cristaux liquides. Et la qualité de l'image est améliorée au dispositif d'affichage à cristaux liquides. Il apparaîtra aux hommes de métier que diverses modifications et variations peuvent être apportées à la présente invention sans s'écarter de l'esprit et du domaine de l'invention. Ainsi, il est entendu que la présente invention couvre 1o les modifications et variations de cette invention à condition qu'elles rentrent dans
le cadre des revendications en annexe et leurs équivalences.

Claims (30)

Revendications:
1. Substrat réseau ("array substrate") à utiliser sur un dispositif d'affichage à cristaux liquides, comprenant: une ligne de grille ("gate line") 13, 113 disposée dans un sens horizontal sur un substrat; une ligne de données ("data line") 15, 125 disposée dans un sens vertical perpendiculairement à la ligne de grille sur le substrat; et un transistor à couche mince "T" formé près d'un croisement des lignes de grille et de données 13 et 15, le transistor à couche mince comprenant: - une électrode de grille 31, 115 qui est une partie de la ligne de grille près dudit croisement, l'électrode de grille ayant une partie ouverte dans sa partie centrale; - une première couche isolante sur l'électrode de grille; - une couche de semi-conducteur 32 formée sur la première couche isolante et sur l'électrode de grille; - une électrode de drain 35, 117 formée sur la couche de semi-conducteur et sur l'électrode de grille, l'électrode de drain correspondant à l'ouverture de l'électrode de grille; et une électrode source 33, 119 disposée à partir de la ligne de données et formée dans un même plan que l'électrode de drain, l'électrode source entourant l'électrode de drain et l'ouverture de l'électrode de grille le long
des gradins ("steps") de la couche de semi-conducteur.
2. Substrat réseau selon la revendication 1, comprenant de plus une seconde couche isolante formée sur le transistor à couche mince, la seconde couche isolante ayant un orifice de contact de drain 221 qui expose une partie de
l'électrode de drain.
3. Substrat réseau selon la revendication 2, comprenant de plus une électrode pixel 225 formée dans une région pixel qui est définie par les lignes de grille et de données, l'électrode pixel étant en contact avec l'électrode de drain 117 par
l'orifice de contact de drain 221.
4. Substrat réseau selon la revendication 1, caractérisé en ce que l'ouverture
de l'électrode de grille 115 a une forme de "T" inversé.
5. Substrat réseau selon la revendication 4, caractérisé en ce que l'ouverture de l'électrode de grille 115 comporte une première et une seconde parties d'ouverture.
6. Substrat réseau selon la revendication 5, caractérisé en ce que la première partie d'ouverture 117a est formée dans un sens horizontal parallèle à la ligne de
grille.
7. Substrat réseau selon la revendication 5, caractérisé en ce que la seconde partie d'ouverture 117b est formée dans un sens vertical perpendiculairement à la
première partie d'ouverture.
8. Substrat réseau selon la revendication 1, caractérisé en ce que l'électrode
de drain 117 a une forme de "T" inversé.
9. Substrat réseau selon la revendication 8, caractérisé en ce que l'électrode de drain 117 comporte une première (117a) et une seconde parties d'électrode (117b).
10. Substrat réseau selon la revendication 9, caractérisé en ce que la première partie d'électrode 117a est disposée dans un sens horizontal parallèle à la ligne de
grille et correspond à la première partie d'ouverture de l'électrode de grille.
11. Substrat réseau selon la revendication 9, caractérisé en ce que la seconde partie d'électrode 117b est disposée dans un sens vertical perpendiculairement à la
première partie d'électrode et correspond à la seconde partie d'ouverture.
12. Substrat réseau selon la revendication 1, caractérisé en ce que l'ouverture
de l'électrode de grille a la forme d'un rectangle.
13. Substrat réseau selon la revendication 12, caractérisé en ce que l'électrode de
drain 117 la forme d'un "T" inversé et des première et seconde parties d'électrode.
14. Substrat réseau selon la revendication 13, caractérisé en ce que les bords
de la première partie d'électrode 117a recouvrent l'électrode de grille 115.
15. Substrat réseau selon la revendication 14, caractérisé en ce que trois bords
latéraux de la première partie d'électrode recouvrent l'électrode de grille 115.
16. Substrat réseau selon la revendication 14, caractérisé en ce que deux bords
latéraux de la première partie d'électrode recouvrent l'électrode de grille 115.
17. Dispositif d'affichage à cristaux liquides (LCD), comprenant: un substrat 111; une ligne de grille 113 sur le substrat et s'étendant selon un premier sens, la ligne de grille comportant une ouverture; une première couche isolante 116 sur la ligne de grille; une couche de semi- conducteur 123 sur la première couche isolante sur au moins une partie de l'ouverture; une ligne de données 125 sur la couche isolante et s'étendant selon un second sens sensiblement perpendiculaire au premier sens; une électrode de drain 117 sur la couche de semi-conducteur sur au moins une partie de l'ouverture; et une électrode source 119 sur la couche de semi-conducteurs, disposée à partir de la ligne de données 125 et étant séparée et écartée de l'électrode de drain.
18. Dispositif LCD selon la revendication 17, comprenant de plus une seconde couche isolante 118 sur la couche de semi-conducteurs et les électrodes source 119 et drain 117, la seconde couche isolante ayant un orifice de contact du drain
221 qui expose une partie de l'électrode de drain.
19. Dispositif LCD selon la revendication 18, comprenant de plus une électrode pixel 225 disposée dans une région pixel qui est définie par une intersection des lignes de grille 1 13 et de données 125, l'électrode pixel étant en
contact avec l'électrode de drain 117 par l'orifice de contact du drain 221.
20. Dispositif LCD selon la revendication 17, caractérisé en ce que l'ouverture
dans la ligne de grille 113 a sensiblement la forme d'un "T".
21. Dispositif LCD selon la revendication 17, caractérisé en ce que l'électrode
source 119 entoure sensiblement l'électrode de drain 117.
22. Dispositif LCD selon la revendication 17, caractérisé en ce que l'électrode
de drain 117 a sensiblement la forme d'un "T".
23. Dispositif LCD selon la revendication 17, caractérisé en ce que l'électrode de drain 117 comprend: une première partie qui recouvre l'ouverture; et une seconde partie qui recouvre la ligne de grille sur au moins deux côtés
opposés de l'ouverture.
24. Méthode pour former un dispositif d'affichage à cristaux liquides, comprenant: la formation d'une ligne de grille 113 sur un substrat 111, la ligne de grille étant disposée dans un premier sens et comportant une ouverture; la formation d'une première couche isolante 116 sur la ligne de grille; la formation d'une couche de semi-conducteur 123 sur la première couche isolante sur au moins une partie de l'ouverture; la formation d'une ligne de données 125 sur la couche isolante disposée dans un second sens sensiblement perpendiculaire au premier sens, une électrode de drain 117 sur la couche de semi-conducteurs sur au moins une partie de l'ouverture et une électrode source 119 sur la couche de semi- conducteur disposée
à partir de la ligne de données et séparée et écartée de l'électrode de drain.
25. Méthode selon la revendication 24, comprenant de plus la formation d'une seconde couche isolante 118 sur la couche de semi-conducteurs et les électrodes source 119 et de drain 117, la seconde couche isolante ayant un orifice de contact
du drain qui expose une partie de l'électrode de drain.
26. Méthode selon la revendication 25, comprenant de plus la formation d'une électrode pixel 225 dans une région pixel qui est définie par une intersection des lignes de grille 113 et de données 125, l'électrode pixel étant en contact avec
l'électrode de drain 117 par l'orifice de contact du drain 221.
27. Méthode selon la revendication 24, caractérisée en ce que l'ouverture dans
la ligne de grille 113 est constituée sensiblement en forme de "T".
28. Méthode selon la revendication 24, caractérisée en ce que l'électrode
source 119 est formée de façon à entourer sensiblement l'électrode de drain 117.
29. Méthode selon la revendication 24, caractérisée en ce que l'électrode de drain 117 a sensiblement la forme d'un "T".
30. Méthode selon la revendication 24, caractérisée en ce que la formation de l'électrode de drain 117 comprend la formation d'une première partie 117a qui recouvre l'ouverture et une seconde partie 117b qui recouvre la ligne de grille 13
sur au moins deux côtés opposés de l'ouverture.
FR0107232A 2000-06-09 2001-06-01 Substrat reseau de dispositif d'affichage a cristaux liquides et methode de fabrication correspondante Expired - Lifetime FR2810148B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0031848A KR100370800B1 (ko) 2000-06-09 2000-06-09 액정표시장치용 어레이기판 제작방법

Publications (2)

Publication Number Publication Date
FR2810148A1 true FR2810148A1 (fr) 2001-12-14
FR2810148B1 FR2810148B1 (fr) 2005-08-19

Family

ID=19671569

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0107232A Expired - Lifetime FR2810148B1 (fr) 2000-06-09 2001-06-01 Substrat reseau de dispositif d'affichage a cristaux liquides et methode de fabrication correspondante

Country Status (6)

Country Link
US (2) US6664569B2 (fr)
JP (1) JP4392737B2 (fr)
KR (1) KR100370800B1 (fr)
DE (1) DE10127945B4 (fr)
FR (1) FR2810148B1 (fr)
GB (1) GB2368963B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2506306A4 (fr) * 2009-11-25 2017-10-11 Sharp Kabushiki Kaisha Registre à décalage et appareil d'affichage

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
KR100442489B1 (ko) * 2001-06-11 2004-07-30 엘지.필립스 엘시디 주식회사 액정표시소자
US7061556B2 (en) * 2001-12-07 2006-06-13 Sharp Kabushiki Kaisha Display device using bidirectional two-terminal element and manufacturing method of display device
KR100823053B1 (ko) * 2001-12-28 2008-04-18 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100796493B1 (ko) * 2001-12-29 2008-01-21 엘지.필립스 엘시디 주식회사 액정표시장치
KR100491821B1 (ko) * 2002-05-23 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法
KR100870522B1 (ko) * 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
US7359022B2 (en) * 2002-11-22 2008-04-15 Lg.Philips Lcd Co., Ltd. Wire structure of display device
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100940571B1 (ko) * 2003-04-24 2010-02-03 삼성전자주식회사 박막 트랜지스터 표시판
KR100698048B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR20050060963A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
TWI226962B (en) 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
JP4627148B2 (ja) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ 表示装置
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
KR100889362B1 (ko) * 2004-10-19 2009-03-18 삼성전자주식회사 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
JP2006337819A (ja) * 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
KR101138429B1 (ko) * 2005-07-22 2012-04-26 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI271870B (en) * 2005-10-24 2007-01-21 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and repairing method thereof
TWI283073B (en) * 2005-12-14 2007-06-21 Au Optronics Corp LCD device and fabricating method thereof
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
US20070229722A1 (en) * 2006-04-03 2007-10-04 Wen-Hsiung Liu Pixel structure and liquid crystal display panel thereof
US7688392B2 (en) * 2006-04-06 2010-03-30 Chunghwa Picture Tubes, Ltd. Pixel structure including a gate having an opening and an extension line between the data line and the source
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
KR101419235B1 (ko) * 2007-12-26 2014-07-15 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
TWI329219B (en) * 2008-10-07 2010-08-21 Au Optronics Corp Thin film transistor array substrate
TWI402596B (zh) * 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構
KR101699398B1 (ko) 2009-10-28 2017-01-25 삼성디스플레이 주식회사 액정 표시 장치
TWI416231B (zh) * 2010-02-09 2013-11-21 Century Display Shenzhen Co 畫素陣列基板
CN102254917B (zh) * 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
US8842232B2 (en) * 2012-03-19 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor with parasitic capacitance compensation structure and liquid crystal display using same
CN102544110B (zh) * 2012-03-19 2014-08-13 深圳市华星光电技术有限公司 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器
US9461066B2 (en) 2012-08-10 2016-10-04 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display device
CN103489921B (zh) * 2013-09-29 2016-02-17 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
JP2014048339A (ja) 2012-08-29 2014-03-17 Japan Display Inc 液晶表示装置
KR101971925B1 (ko) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치
KR102130545B1 (ko) * 2013-11-27 2020-07-07 삼성디스플레이 주식회사 액정 표시 장치
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
US10324345B2 (en) 2014-03-14 2019-06-18 Innolux Corporation Display device and display substrate
KR102235713B1 (ko) * 2014-08-22 2021-04-05 엘지디스플레이 주식회사 표시장치
CN104393004A (zh) * 2014-11-14 2015-03-04 深圳市华星光电技术有限公司 一种液晶显示器及其阵列基板
WO2016121682A1 (fr) * 2015-01-30 2016-08-04 シャープ株式会社 Élément de commande d'affichage et dispositif d'affichage
CN105097832B (zh) * 2015-06-25 2018-09-11 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN105702683B (zh) * 2016-02-01 2019-12-13 重庆京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN106252418B (zh) * 2016-09-22 2018-05-15 南京华东电子信息科技股份有限公司 一种薄膜晶体管
CN108878515B (zh) * 2017-05-12 2022-02-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN107845644B (zh) * 2017-09-27 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2020054017A1 (fr) * 2018-09-13 2020-03-19 堺ディスプレイプロダクト株式会社 Dispositif d'affichage à cristaux liquides
KR102654173B1 (ko) * 2019-07-31 2024-04-03 삼성디스플레이 주식회사 표시 장치
CN110931504A (zh) * 2019-09-17 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654828A2 (fr) * 1993-11-19 1995-05-24 OIS Optical Imaging Systems, Inc. TFT avec capacité parasite réduite
US5694185A (en) * 1995-11-25 1997-12-02 Lg Electronics Inc. Matrix array of active matrix LCD and manufacturing method thereof
JPH11352517A (ja) * 1998-06-10 1999-12-24 Nec Corp 液晶表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPS6331161A (ja) * 1986-07-24 1988-02-09 Tokyo Electric Co Ltd 光電変換装置
US4762398A (en) * 1987-01-26 1988-08-09 Hosiden Electronics Co., Ltd. Pixel transistor free of parasitic capacitance fluctuations from misalignment
JPS6459216A (en) * 1987-08-31 1989-03-06 Toshiba Corp Thin film transistor array for liquid crystal display and its manufacture
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JP2811766B2 (ja) * 1989-07-15 1998-10-15 富士通株式会社 アクティブマトリクス型表示装置
JPH03233431A (ja) * 1990-02-09 1991-10-17 Hitachi Ltd 液晶ディスプレイパネル
SE9002493L (sv) 1990-07-24 1991-09-02 Staffan Gunnarsson Anordning vid fordon foer positionsangivning vid automatisk tankning
JPH04158580A (ja) * 1990-10-22 1992-06-01 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
JPH0695154A (ja) * 1992-09-17 1994-04-08 Seiko Epson Corp アクティブマトリックス液晶表示装置
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
GB2307768B (en) * 1995-11-25 1998-06-10 Lg Electronics Inc Matrix array of active matrix lcd and manufacturing method thereof
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
KR100225097B1 (ko) 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
GB9626487D0 (en) * 1996-12-17 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
JPH10228031A (ja) * 1997-02-14 1998-08-25 Advanced Display:Kk 薄膜トランジスタアレイ基板
JP3235540B2 (ja) * 1997-10-08 2001-12-04 日本電気株式会社 液晶表示装置用薄膜トランジスタアレイおよびその製造方法
JP2000171825A (ja) * 1998-12-07 2000-06-23 Advanced Display Inc 液晶表示装置およびその製造方法
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100542310B1 (ko) 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654828A2 (fr) * 1993-11-19 1995-05-24 OIS Optical Imaging Systems, Inc. TFT avec capacité parasite réduite
US5694185A (en) * 1995-11-25 1997-12-02 Lg Electronics Inc. Matrix array of active matrix LCD and manufacturing method thereof
JPH11352517A (ja) * 1998-06-10 1999-12-24 Nec Corp 液晶表示装置
US6310668B1 (en) * 1998-06-10 2001-10-30 Nec Corporation LCD wherein opening in source electrode overlaps gate electrode to compensate variations in parasitic capacitance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 03 30 March 2000 (2000-03-30) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2506306A4 (fr) * 2009-11-25 2017-10-11 Sharp Kabushiki Kaisha Registre à décalage et appareil d'affichage

Also Published As

Publication number Publication date
JP2002057347A (ja) 2002-02-22
US7075595B2 (en) 2006-07-11
US20010050368A1 (en) 2001-12-13
US20040080681A1 (en) 2004-04-29
GB0113375D0 (en) 2001-07-25
GB2368963B (en) 2003-04-09
DE10127945B4 (de) 2007-04-12
US6664569B2 (en) 2003-12-16
DE10127945A1 (de) 2002-01-03
KR20010111328A (ko) 2001-12-17
KR100370800B1 (ko) 2003-02-05
FR2810148B1 (fr) 2005-08-19
GB2368963A (en) 2002-05-15
JP4392737B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
FR2810148A1 (fr) Substrat reseau de dispositif d'affichage a cristaux liquides et methode de fabrication correspondante
US7522227B2 (en) Liquid crystal display device and method for fabricating the same
US6788357B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100497569B1 (ko) 횡전계방식 액정표시장치용 어레이기판
FR2895530A1 (fr) Dispositif d'affichage a cristaux liquides et son procede de fabrication
US7436464B2 (en) Active-matrix substrate and display device including the substrate wherein a bottom-gate TFT has data lines formed below the gate lines
FR2838562A1 (fr) Procede de fabrication d'un substrat de matrice d'un dispositif d'affichage a cristaux liquides
FR2815430A1 (fr) Affichage a cristaux liquides pour cablage de resistance equivalente
US20010028071A1 (en) Array substrate for use in LCD device and method of fabricating same
KR20020042898A (ko) 액정표시장치용 어레이기판과 그 제조방법
FR2895528A1 (fr) Panneau d'affichage a cristaux liquides et son procede de fabrication
US7804092B2 (en) Active-matrix-drive display unit including TFT
US20040125262A1 (en) Array substrate and liquid crystal display device including the same
FR2754377A1 (fr) Ecran de visualisation a matrice active
FR2754610A1 (fr) Afficheur a cristal liquide et son procede de fabrication
FR2877442A1 (fr) Panneau d'affichage a cristaux liquides du type a application de champ electrique horizontal et procede de fabrication de celui-ci
US7084934B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US6842202B2 (en) Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same
JP2005115387A (ja) 薄膜トランジスタ表示板
EP0564337A1 (fr) Ecran d'affichage à masque optique et procédé de réalisation de cet écran
US7528924B2 (en) Liquid crystal display and fabrication method thereof
EP1567911B1 (fr) Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice
US20020021379A1 (en) Liquid crystal display device and method of fabricating the same
KR101154243B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20080110124A (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 20