DE69934019T2 - Herstellungsverfahren für ein halbleiterbauelement und gate-stapel - Google Patents

Herstellungsverfahren für ein halbleiterbauelement und gate-stapel Download PDF

Info

Publication number
DE69934019T2
DE69934019T2 DE69934019T DE69934019T DE69934019T2 DE 69934019 T2 DE69934019 T2 DE 69934019T2 DE 69934019 T DE69934019 T DE 69934019T DE 69934019 T DE69934019 T DE 69934019T DE 69934019 T2 DE69934019 T2 DE 69934019T2
Authority
DE
Germany
Prior art keywords
layer
metal silicide
silicon nitride
photoresist
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934019T
Other languages
English (en)
Other versions
DE69934019D1 (de
Inventor
Zhiping Yin
Ravi Boise IYER
R. Thomas Idaho City GLASS
Richard Boise HOLSCHER
Ardavan Boise NIROOMAND
K. Linda Boise SOMERVILLE
S. Gurtej Boise SANDHU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE69934019D1 publication Critical patent/DE69934019D1/de
Publication of DE69934019T2 publication Critical patent/DE69934019T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

  • TECHNISCHES GEBIET
  • Die Erfindung bezieht sich auf Halbleiterherstellungsverfahren von Gate-Stapeln.
  • TECHNISCHER HINTERGRUND
  • Halbleiterherstellungsverfahren benutzen häufig strukturierende Schichten von Materialien, um eine Transistorgate-Struktur herzustellen. Die 1 stellt ein Halbleiter-Waferfragment 10 als einleitenden Schritt eines Gatestruktur-Strukturierungsverfahrens aus dem Stand der Technik dar. Das Halbleiter-Waferfragment 10 umfasst ein Substrat 12 mit einem Stapel 14 aus Materialien, die darüber hergestellt sind. Das Substrat 12 kann z.B. ein Silizium-Monokristall umfassen, das leicht mit einer P-Typ-Hintergrund-Dotiersubstanz dotiert ist. Um die Interpretierung der folgenden Patentansprüche zu erleichtern, wird der Ausdruck „Halbleitersubstrat" in der Weise definiert, dass es jede Halbleitermaterial-Konstruktion umfasst, wobei dabei Halbleiter-Massengut, wie Halbleiterwafer (entweder alleine oder in Einheiten, die andere Materialien enthalten) und Halbleitermaterialschichten (entweder alleine oder in Einheiten, die andere Materialien enthalten) mit eingeschlossen sind, aber der obige Ausdruck nicht darauf begrenzt ist. Der Ausdruck „ Substrat „ bezieht sich auf jede beliebige Trägerstruktur, wobei dabei die oben beschrieben, Halbleitersubstrate mit eingeschlossen sind, aber der obige Ausdruck nicht darauf begrenzt ist.
  • Der Stapel 14 umfasst eine Gate-Oxidschicht 16, eine Polysiliziumschicht 18, eine Metallsilizidschicht 20, eine Oxidschicht 22, eine Nitridschicht 24, eine Schicht 26 aus Antireflexionsmaterial, und eine Photolackschicht 28. Die Gate-Oxidschicht 16 kann z.B. Siliziumdioxid umfassen und bildet eine isolierende Schicht zwischen der Polysiliziumschicht 18 und dem Substrat 12. Die Polysiliziumschicht kann z.B. dotiertes Polysilizium umfassen und wird letztlich in einen ersten leitenden Teil eines Transistorgates strukturiert.
  • Die Siliziumschicht 20 umfasst ein Metallsilizid, wie z.B. Tungstensilizid oder Titansilizid, und wird letztlich einen zweiten leitenden Teil eines Transistorgates umfassen. Vor der Benutzung der Silizidschicht 20 als leitenden Teil eines Transistorgates wird das Silizid typischerweise getempert, um die Kristallinität und Leitfähigkeit des Silizidmaterials der Schicht 20 zu verbessern. En solches Tempern umfasst z.B. eine Temperatur zwischen ungefähr 800 °C und ungefähr 900 °C während ungefähr 30 Minuten mit einer Stickstoff(N2)-Purge.
  • Wenn die Silizidschicht 20 gasförmigem Sauerstoff während des Temperns ausgesetzt wird, kann die Silizidschicht oxidieren, was die Leitfähigkeit der Schicht nachteilig beeinflussen kann. Die Oxidschicht 22 wird vorteilhafter Weise vor dem Tempern auf der Silizidschicht 20 bereitgestellt. Die Oxidschicht 22 kann z.B. Siliziumoxid umfassen. Eine andere Funktion der Oxidschicht 22 auf der Silizidschicht ist es, als eine isolierende Schicht zu fungieren zur Vermeidung eines elektrischen Kontakts der Silizidschicht 20 mit anderen leitenden Schichten, die zuletzt in der Nähe der Silizidschicht 20 gebildet worden sind.
  • Die Nitridschicht 24 kann z.B. Siliziumnitrid umfassen, und wird bereitgestellt, um ferner die leitenden Schichten 18 und 20 von anderen leitenden Schichten zu isolieren, die letztendlich in der Nähe der Schichten 18 und 20 gebildet sein können. Die Nitridschicht 24 ist eine dicke Schicht, (eine typische Dicke kann in der Größenordnung von einigen Zehner-Nanometern und einigen wenigen hundert Nanometern liegen, einigen hundert oder einigen wenigen tausend Angström liegen) und kann Druck auf die darunter liegenden Schichten ausüben. Es ist entsprechend eine andere Funktion der Oxidschicht 22, den von der Nitridschicht 24 auf die darunter liegenden Schichten 18 und 20 ausgeübten Druck zu verringern.
  • Die Antireflexions-Materialschicht 26 kann z.B. eine organische Schicht umfassen, die auf der Nitridschicht 24 aufgetragen ist. Alternativ kann die Schicht 26 eine anorganische abgeschiedene Antireflexions-Auftragsschicht wie z.B. SixNyOz: H, mit x von 0,39 bis 0,65, y von 0,02 bis 0,56 und z von 0,05 bis 0,33 sein. In der Praxis kann die Schicht im wesentlichen anorganisch sein, wobei der Ausdruck „ im wesentlichen anorganisch „ bedeutet, dass die Schicht eine kleine Menge Kohlenstoff enthalten kann (weniger als 1 Gew.%) Wenn z.B. auf alternative Weise organische Vorläufer benutzt werden, so kann die Schicht 1 Gew.% Kohlenstoff enthalten oder mehr.
  • Die Fotolackschicht 28 kann entweder einen positiven oder einen negativen Fotolack umfassen. Die Fotolackschicht 28 wird strukturiert, indem die Schicht Licht durch eine maskierte Lichtquelle ausgesetzt wird. Die Maske enthält durchsichtige und undurchsichtige Elemente, die eine in der Fotolackschicht 28 zu erzeugende Struktur definieren. Die dem Licht ausgesetzten Bereiche der Fotolackschicht 28 sind entweder löslich oder unlösliche in einem Lösungsmittel gestaltet. Wenn die exponierten Bereiche löslich sind, wird ein positives Bild der Maske auf der Fotolackschicht 28 erzeugt und der Fotolack wird als positiver Fotolack bezeichnet. Auf der anderen Seite wird er als negativer Fotolack bezeichnet, wenn nicht bestrahlte Bereiche durch das Lösungsmittel gelöst werden und ein negatives Bild erzeugt wird.
  • Es kann möglicherweise die Schwierigkeit auftreten, dass, wenn die Fotolackschicht 28 einer Strahlung ausgesetzt wird, Wellen der Strahlung sich durch den Fotolack 28 in eine Schicht unterhalb des Fotolacks ausbreiten und dann zurück durch den Fotolack reflektiert ausbreiten, um mit anderen Wellen der Strahlung, die sich durch den Fotolack ausbreiten in Wechselwirkung zu treten. Die reflektierten Wellen können konstruktiv und/oder zerstörerisch mit anderen Wellen in Wechselwirkung treten um periodische Änderungen der Lichtintensität im Fotolack zu erzeugen. Solche Änderungen der Lichtintensität können dazu führen, dass der Fotolack unregelmäßige Energiedosen durch ihre Dicke empfängt. Die unregelmäßigen Dosen können die Genauigkeit und Präzision mindern, mit der eine durch eine Maske erzeugte Struktur auf den Fotolack übertragen wird. Es wird ein Antireflexionsmaterial 26 bereitgestellt, um zu verhindern, dass Wellen in die Fotolackschicht zurückreflektiert werden. Die Antireflexionsschicht 26 umfasst Materialien, die die Strahlung absorbieren und/oder dämpfen und die deshalb die Reflexion der Strahlung reduzieren oder eliminieren.
  • Die 2 zeigt das Halbleiter-Waferfragment 10 nachdem die Fotolackschicht 28 durch die Belichtung und die Einwirkung durch das Lösungsmittel strukturiert worden ist, um Teile der Schicht entfernen zu können.
  • Unter Bezugnahme auf die 3 wird eine Struktur von der Schicht 28 auf die darunter liegenden Schichten 16, 18, 20, 22, 24 und 26 übertragen, um einen strukturierten Stapel 30 zu bilden. Ein solcher Transfer einer Struktur von der maskierenden Schicht 28 kann durch eine geeignete Ätzung, wie z.B. Plasmaätzung unter Benutzung von einem oder mehreren der Elemente Cl, HBr, CF4, CH2F2, HE und NF3 erzeugt werden.
  • Nach der Strukturierung der Schichten 16, 18, 20, 22, 24 und 26 können die Schichten 28 und 26 entfernt werden, um einen strukturierten, die Schichten 16, 18, 20, 22 und 24 umfassenden Gate-Stapel zu erhalten.
  • Ein bleibendes Ziel in der Halbleiter-Wafer-Herstellungstechnologie ist es die Verarbeitungskomplexizität zu reduzieren. Ein solche Reduktion kann z.B. die Reduzierung der Verarbeitungsschritte oder eine Reduzierung der bei der Bildung einer besonderen Halbleiterstruktur benutzten Schichten umfassen. Es ist dementsprechend erwünscht, alternative Verfahren zur Herstellung von strukturierten Gate-Stapeln zu entwickeln, bei denen weniger Schritte und ! oder Schichten als bei der Ausführungsform aus dem unter Bezugnahme auf die 1 bis 3 beschrieben Stand der Technik benutzt werden.
  • OFFENBARUNG DER ERFINDUNG
  • Die Erfindung bezieht sich auf ein Halbleiter-Verarbeitungsverfahren wie es in Patentanspruch 1 definiert wird. In einem Aspekt wird eine Metallsilizidschicht auf einem Substrat gebildet. Eine Antireflexions-Materialschicht ist eine chemische Gasphase, die in physischem Kontakt mit der Metallsilizidschicht abgeschieden wird. Eine Fotolackschicht wird auf der Antireflexions-Materialschicht aufgetragen und fotolithographisch strukturiert.
  • In einem anderen Aspekt des einen Gate-Stapel bildenden Verfahrens, wie es im Patentanspruch 1 definiert ist, wird eine Polysilizidschicht auf einem Substrat hergestellt. Eine Metallsilizidschicht wird auf der Polysiliziumschicht gebildet. Eine Antireflexions-Materialschicht wird auf der Metallsilizidschicht abgeschieden. Eine Siliziumnitridschicht wird auf der Antireflexions-Materialschicht und eine Fotolackschicht auf der Siliziumnitridschicht gebildet. Die Fotolackschicht wird fotolithographisch strukturiert, um eine maskierende Schicht aus der Fotolackschicht zu bilden. Eine Struktur wird von der maskierenden Schicht auf die Siliziumnitridschicht, die Antireflexions-Materialschicht, die Metallsilizidschicht und die Polysiliziumschicht übertragen, um die Siliziumnitridschicht, die Antireflexions-Materialschicht, die Metallsilizidschicht und die Polysiliziumschicht in einem Gate-Stapel zu strukturieren.
  • In noch einem anderen Aspekt umfasst ein Gate-Stapel, wie er in dem Patentanspruch 10 definiert ist, eine Polysiliziumschicht auf einem Halbleitersubstrat. Der Gate-Stapel umfasst eine Metallsilizidschicht auf einer Polysiliziumschicht, und eine Schicht umfassend Silizium, Sauerstoff und Stickstoff auf dem Metallsilizid. Außerdem umfasst der Gate-Stapel eine Siliziumnitridschicht auf einer Schicht umfassend SixNyOx: H.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Bevorzugte Ausführungsformen der Erfindung werden im Folgenden unter Bezugnahme auf die folgenden im Anhang befindlichen Zeichnungen beschrieben.
  • 1 ist eine fragmentarische, schematische Querschnittsansicht eines Halbleiter-Waferfragments in einem Vorverarbeitungsschritt eines Verfahrens aus dem Stand der Technik.
  • 2 ist eine Ansicht des Waferfragments der 1 in einem Verarbeitungsschritt aus dem Stand der Technik, der dem der 1 folgt.
  • 3 ist eine Ansicht des Waferfragments der 1 in einem Verarbeitungsschritt aus dem Stand der Technik, der dem der 2 folgt.
  • 4 ist eine fragmentarische, schematische Querschnittsansicht eines Halbleiter-Waferfragments in einem Vorverarbeitungsschritt eines erfindungsgemäßen Verfahrens.
  • 5 ist eine Ansicht des Waferfragments in einem Verarbeitungsschritt, der dem der 4 folgt.
  • 6 ist eine Ansicht des Waferfragments in einem Verarbeitungsschritt, der dem der 5 folgt.
  • BESTE AUSFÜHRUNGSARTEN DER ERFINDUNG UND OFFENBARUNG DER ERFINDUNG
  • Eine Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die 4 bis 6 beschrieben. Bei der Beschreibung der Ausführungsform der 4 bis 6 wird eine ähnliche Nummerierung wie bei der oben aus dem Stand der Technik beschriebenen Verarbeitung der 1 bis 3 benutzt, mit Unterschieden, die durch ein Suffix „a" oder eine andere Nummerierung angegeben werden.
  • Unter Bezugnahme auf die 4 wird ein Halbleiter-Waferfragment 10a in einem Vorverarbeitungsschritt dargestellt. Das Waferfragment 10a umfasst, wie das Waferfragment 10 der 1 bis 3, ein Substrat 12, eine Gate-Oxidschicht 16, eine Polysiliziumschicht 18 und eine Silizidschicht 20. Im Gegensatz zur oben unter Bezugnahme auf die 1 bis 3 beschriebenen Verarbeitung aus dem Stand der Technik ist eine SixNyOz: H umfassende Schicht 50 auf dem Silizid 20 gebildet und in der gezeigten bevorzugten Ausführungsform ist die besagte Schicht in physischem Kontakt mit der Silizidschicht 20 ausgebildet. Die Schicht 50 ersetzt so die Oxidschicht 22 der Ausführungsform aus dem Stand der Technik der 1 bis 3.
  • Die Schicht 50 wird bevorzugt durch chemisches Abscheiden nach einem CVD-Verfahren hergestellt. Die Schicht 50 kann z.B. durch ein CVD-Verfahren unter Benutzung von SiH4 und N2O als Vorläufer in einer Reaktionskammer bei einer Temperatur von ungefähr 400 °C hergestellt werden. Ein solches Abscheiden kann entweder mit oder ohne ein in der Reaktionskammer vorliegendes Plasma vorgenommen werden. Beispielhafte Bedingungen für das Abscheiden der Schicht 50 umfassen das Einfließen von SiH4 in eine plasmagestützte CVD-Kammer mit einer Menge von ungefähr 40 Standardkubikmetern pro Minute (SCCM) bis ungefähr 300 SCCM (bevorzugt ungefähr 80 SCCM), N2O mit einer Menge von ungefähr 80 SCCM bis ungefähr 600 SCCM (bevorzugt ungefähr 80 SCCM), He mit einer Menge von ungefähr 1300 SCCM bis ungefähr 2500 SCCM (bevorzugt ungefähr 2200 SCCM), mit einem Druck in der Kammer von ungefähr 532 Pa (4 Torr) bis ungefähr 865 Pa (6,5 Torr) und eine Leistung für die Kammer von ungefähr 50 Watt bis ungefähr 200 Watt (bevorzugt 100 Watt).
  • Die oben beschriebenen beispielhaften Bedingungen können außerdem das Einfließen von Stickstoffgas (N2) in die Reaktionskammer mit einer Menge von mehr als 0 SCCM bis ungefähr 300 SCCM, und bevorzugt mit einer Menge von ungefähr 200 SCCM, und/oder das Einfliessen von NH3 in die Reaktionskammer mit einer Menge von mehr als 0 SCCM bis ungefähr 100 DSCCM umfassen.
  • Bei einer beispielhaften Zusammensetzung der SixNyOz: H-Schicht 50 ist x = 0,5, y = 0,37 und z = 0,13. Die relativen Werte x, y und z und der Wasserstoffgehalt können abgestimmt werden, um die Absorbierungskennzeichen des abgeschiedenen Materials zu verändern. Die Schicht 50 hat bevorzugt eine Dicke von ungefähr 25 nm (250 Angström) bis ungefähr 65 nm (650 Angström).
  • Die Schicht 50 wird bevorzugt auf der Silzidschicht 20 vor deren Tempern bereitgestellt. Die Schicht 50 stellt so die oben beschriebene Funktion der Oxidschicht 22 (beschrieben unter Bezugnahme auf die 1 bis 3), die Silizidschicht 20 vor der Einwirkung von gasförmigem Sauerstoff während des Tempern der Silizidschicht zu schützen.
  • Eine Siliziumnitridschicht 24 wird auf der Schicht 50 gebildet, und kann in physischem Kontakt mit der Schicht 50 sein. Wie es oben in dem Abschnitt über den Hintergrund dieser Offenbarung beschrieben worden ist, kann die Siliziumnitridschicht 24 Druck auf die darunter liegenden Schichten ausüben. Die Schicht 50 kann die Funktion der Siliziumdioxidschicht 22 des Standes der Technik (beschrieben unter Bezugnahme auf die 1 bis 3) erfüllen, die nachteiligen Auswirkungen eines solchen Drucks auf die unterliegenden leitenden Schichten 20 und 18 zu verringern. Die Siliziumnitridschicht 24 kann entweder vor oder nach dem Tempern der Silizidschicht auf der Schicht 50 gebildet werden.
  • Eine Fotolackschicht 28 ist auf der Siliziumnitridschicht 24 gebildet. Im Gegensatz zur unter Bezugnahme auf die 1 bis 3 beschriebenen Ausführungsform aus dem Stand der Technik ist zwischen der Siliziumnitridschicht 24 und der Fotolackschicht 28 keine Antireflexions-Materialschicht gebildet. Stattdessen wird die Schicht 50 bevorzugt dazu benutzt, die Funktion einer Antireflexions-Materialschicht zu übernehmen. Die Nitridschicht 24 ist spezifischer Weise transparent für die Strahlung, die zur Strukturierung der Fotolackschicht 28 benutzt wird. Entsprechend durchdringt die Strahlung die im Allgemeinen die Fotolackschicht 28 durchdringt auch die Siliziumnitridschicht 24 und tritt danach in die Schicht 50 ein. Bevorzugt ist die Stöchiometrie von Silizium, Sauerstoff und Stickstoff der Schicht 50 in geeigneter Weise abgestimmt um die Strahlung, die die Schicht 50 erreicht daran zu hindern, in die Fotolackschicht 28 zurückreflektiert zu werden. Eine solche Abstimmung der Stöchiometrie kann durch den Fachmann aus dem Stand der Technik bekannte Verfahren vorgenommen werden. Ein anderer Weg, die Abstimmung der Schichten 24 und 50 zu beschreiben, ist es, dass die Schichten 24 und 50 in der Dicke indem die Dicke von einer der oder beiden Schichten 24 und 50 abgestimmt wird) und in der Stöchiometrie (indem die Stöchiometrie der Schicht 50 abgestimmt wird) abgestimmt werden können so dass die Reflexion zurück in die darüber liegende Fotolackschicht minimiert wird.
  • Unter Bezugnahme auf die 5, ist die Fotolackschicht 28 strukturiert, um eine strukturierte Maske auf einem die Schichten 16, 18, 20, 50 und 24 umfassenden Stapel 60 zu bilden. Unter Bezugnahme auf die 6, wird eine Struktur von der Fotolackschicht 28 zum Stapel 60 übertragen (5) um einen strukturierten, die Schichten 16, 18, 20, 50 und 24 umfassenden Gate-Stapel 70 zu bilden. Ein solcher Transfer einer Struktur von der Schicht 28 kann dadurch ausgeführt werden, indem z.B. eine Plasmaätzung unter Benutzung von einem oder mehreren der Elemente bzw. Verbindungen Cl, HBr, CF4, CH2F2, He und NF3 durchgeführt wird. Die Fotolackschicht 28 kann dann von dem Gate-Stapel 70 entfernt werden. Anschließend werden die Quellen- und Drainbereiche angrenzend an den Gate-Stapel implantiert, und es können über den Seitenwänden des Gate-Stapels Seitenwand-Abstandshalter bereitgestellt werden, um die Konstruktion eines Trasistorgates aus dem Gate-Stapel zu vollenden.
  • Das Verfahren der vorliegenden Erfindung kann die Komplexität im Verhältnis zum oben unter Bezugnahme auf die 1 bis 3 beschriebenen Gate-Stapel-Erzeugungsverfahren aus dem Stand der Technik reduzieren. Das Verfahren der vorliegenden Erfindung kann spezifisch eine einzige Schicht (50) benutzen, um die verschiedenen Funktionen um die Silizidschicht während des Temperns zu schützen, wodurch der Druck von einer darauf liegenden Siliziumnitridschicht reduziert wird, und Reduzierung der Lichtreflexionen einer daraufliegenden Schicht während der fotolithographischen Verarbeitung. Das Verfahren der vorliegenden Verfahren kann entsprechend eine ganze Schicht (Antireflexionsschicht 26 der 1 bis 3) in Bezug auf das in Bezug auf die 1 bis 3 beschriebene eliminieren. Eine solche Elimination einer Schicht eliminiert auch mit der Bildung und Entfernung der Schicht verbundene Herstellungsschritte. Die die vorliegende Erfindung betreffenden Verfahren können wirksamere Halbleiterherstellungsverfahren sein als die Verfahren aus dem Stand der Technik.

Claims (13)

  1. Ein Verarbeitungsverfahren für ein Halbleiterbauelement um ein Gate-Stapel zu bilden, umfassend: Bildung einer Metallsilizidschicht auf einem Substrat; Aufbringen einer SixNyOz: H umfassenden Schicht, mit x von 0,39 bis 0,65, y von 0,02 bis 0,56 und z von 0,05 bis 0,33, auf der Metallsilizidschicht; und während sich die SixNyOz: H umfassende Schicht auf der Metallschicht befindet, Tempern der Metallsilizidschicht, Bildung einer Siliziumnitridschicht auf der SixNyOz: H umfassenden Schicht, und Nach der Bildung der Siliziumnitridschicht Strukturieren des Gate-Stapels, der die SixNyOz: H umfassende Schicht und die Siliziumnitridschicht umfasst.
  2. Das Verfahren nach Patentanspruch 1, worin die Bildung der Siliziumnitridschicht vor dem Tempern ausgeführt wird.
  3. Das Verfahren nach Patentanspruch 1, worin das Aufbringen Ablagerung von chemischem Abscheiden umfasst.
  4. Das Verfahren nach irgendeinem der Patentansprüche 1 bis 3, umfassend ausserdem: die Bildung einer Fotolackschicht auf der SixNyOz: H umfassenden Schicht und fotolithographisches Strukturieren der Fotolackschicht.
  5. Das Verfahren nach Patentanspruch 4, worin die Fotolackschicht auf der Siliziumnitridschicht gebildet ist.
  6. Das Verfahren nach Patentanspruch 4 oder 5, worin das fotolithographische Strukturieren der Fotolackschicht eine strukturierte Maskierungsschicht in der Fotolackschicht bildet; und ausserdem umfassend: die Übertragung der Struktur von der strukturierten Maskierungsschicht auf die Siliziumnitridschcht, die SixNyOz: H umfassende Schicht, die Metallsilizidschicht und eine Polysiliziumschicht, um die Siliziumnitridschicht, die SixNyOz: H umfassende Schicht, die Metallsilizidschicht und die Polysiliziumschicht in dem Gate-Stapel zu strukturieren.
  7. Das Verfahren nach Patentanspruch 6, worin die SixNyOz: H umfassende Schicht die Metallsilizidschicht physisch kontaktiert.
  8. Das Verfahren nach Patentanspruch 6, worin die Siliziumnitridschicht die SixNyOz: H umfassende Schicht physisch kontaktiert.
  9. Das Verfahren nach Patentanspruch 6, worin die Siliziumnitridschicht die SixNyOz: H umfassende Schicht physisch kontaktiert und die SixNyOz: H umfassende Schicht die Metallsilizidschicht physisch kontaktiert.
  10. Ein strukturiertes, gemäss dem Verfahren nach Anspruch 1 gebildetes Gate-Stapel, umfassend eine Polysiliziumschicht auf einem Halbleitersubstrat; eine Metallsilizidschicht auf der Polysiliziumschicht; eine SixNyOz: H umfassende Schicht auf der Metallsilizidschicht, mit x von 0,39 bis 0,65, y von 0,02 bis 0,56 und z von 0,05 bis 0,33, und eine Siliziumnitridschicht auf der SixNyOz: H umfassenden Schicht.
  11. Der Gate-Stapel nach Patentanspruch 10, worin die SixNyOz: H umfassende Schicht die Metallsilizidschicht physisch kontaktiert.
  12. Der Gate-Stapel nach Patentanspruch 10 oder 11, worin die Siliziumnitridschicht die SixNyOz: H umfassende Schicht physisch kontaktiert.
  13. Der Gate-Stapel nach irgendeinem der Patentansprüche 10 bis 12, worin die Metallsilizidschicht eine Tungsten- und Titaniumsilizidschicht ist.
DE69934019T 1998-09-03 1999-08-31 Herstellungsverfahren für ein halbleiterbauelement und gate-stapel Expired - Lifetime DE69934019T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/146,842 US6281100B1 (en) 1998-09-03 1998-09-03 Semiconductor processing methods
US146842 1998-09-03
PCT/US1999/020029 WO2000014780A1 (en) 1998-09-03 1999-08-31 Semiconductor processing method, semiconductor circuitry, and gate stacks

Publications (2)

Publication Number Publication Date
DE69934019D1 DE69934019D1 (de) 2006-12-28
DE69934019T2 true DE69934019T2 (de) 2007-06-28

Family

ID=22519209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934019T Expired - Lifetime DE69934019T2 (de) 1998-09-03 1999-08-31 Herstellungsverfahren für ein halbleiterbauelement und gate-stapel

Country Status (8)

Country Link
US (4) US6281100B1 (de)
EP (1) EP1114444B1 (de)
JP (1) JP2003506854A (de)
KR (1) KR100434560B1 (de)
AT (1) ATE345580T1 (de)
AU (1) AU5590699A (de)
DE (1) DE69934019T2 (de)
WO (1) WO2000014780A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
JP3498022B2 (ja) * 1999-10-15 2004-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
KR100408743B1 (ko) * 2001-09-21 2003-12-11 삼성전자주식회사 양자점 형성 방법 및 이를 이용한 게이트 전극 형성 방법
US6573175B1 (en) 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US6777829B2 (en) 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
US6720235B2 (en) * 2002-09-10 2004-04-13 Silicon Integrated System Corp. Method of forming shallow trench isolation in a semiconductor substrate
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US7115532B2 (en) * 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7132201B2 (en) * 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
JP2009071232A (ja) * 2007-09-18 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
CN108172621A (zh) * 2018-01-19 2018-06-15 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2553314A (en) 1944-07-01 1951-05-15 Gen Electric Method of rendering materials water repellent
US4158717A (en) 1977-02-14 1979-06-19 Varian Associates, Inc. Silicon nitride film and method of deposition
US4523214A (en) 1981-07-03 1985-06-11 Fuji Photo Film Co., Ltd. Solid state image pickup device utilizing microcrystalline and amorphous silicon
US4562091A (en) 1982-12-23 1985-12-31 International Business Machines Corporation Use of plasma polymerized orgaosilicon films in fabrication of lift-off masks
US4444617A (en) 1983-01-06 1984-04-24 Rockwell International Corporation Reactive ion etching of molybdenum silicide and N+ polysilicon
US4474975A (en) 1983-05-09 1984-10-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Process for producing tris (N-methylamino) methylsilane
US4600671A (en) 1983-09-12 1986-07-15 Canon Kabushiki Kaisha Photoconductive member having light receiving layer of A-(Si-Ge) and N
US4702936A (en) 1984-09-20 1987-10-27 Applied Materials Japan, Inc. Gas-phase growth process
US4552783A (en) * 1984-11-05 1985-11-12 General Electric Company Enhancing the selectivity of tungsten deposition on conductor and semiconductor surfaces
US4592129A (en) 1985-04-01 1986-06-03 Motorola, Inc. Method of making an integral, multiple layer antireflection coating by hydrogen ion implantation
JP2635021B2 (ja) 1985-09-26 1997-07-30 宣夫 御子柴 堆積膜形成法及びこれに用いる装置
US4648904A (en) 1986-02-14 1987-03-10 Scm Corporation Aqueous systems containing silanes for rendering masonry surfaces water repellant
US6087267A (en) 1986-03-04 2000-07-11 Motorola, Inc. Process for forming an integrated circuit
JPS63184340A (ja) * 1986-09-08 1988-07-29 Nec Corp 半導体装置
US4695859A (en) 1986-10-20 1987-09-22 Energy Conversion Devices, Inc. Thin film light emitting diode, photonic circuit employing said diode imager employing said circuits
US4764247A (en) 1987-03-18 1988-08-16 Syn Labs, Inc. Silicon containing resists
JPS63316476A (ja) 1987-06-18 1988-12-23 Seiko Instr & Electronics Ltd 半導体装置およびその製造方法
US4905073A (en) * 1987-06-22 1990-02-27 At&T Bell Laboratories Integrated circuit with improved tub tie
US4755478A (en) 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
US4870470A (en) 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US4863755A (en) 1987-10-16 1989-09-05 The Regents Of The University Of California Plasma enhanced chemical vapor deposition of thin films of silicon nitride from cyclic organosilicon nitrogen precursors
US4833096A (en) 1988-01-19 1989-05-23 Atmel Corporation EEPROM fabrication process
US4805683A (en) 1988-03-04 1989-02-21 International Business Machines Corporation Method for producing a plurality of layers of metallurgy
US4940509A (en) 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes
JPH02285638A (ja) 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
US5270267A (en) 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
US4910160A (en) 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5061509A (en) 1989-08-25 1991-10-29 Kabushiki Kaisha Toshiba Method of manufacturing polyimide thin film and method of manufacturing liquid crystal orientation film of polyimide
US4971655A (en) * 1989-12-26 1990-11-20 Micron Technology, Inc. Protection of a refractory metal silicide during high-temperature processing using a dual-layer cap of silicon dioxide and silicon nitride
US5244537A (en) 1989-12-27 1993-09-14 Honeywell, Inc. Fabrication of an electronic microvalve apparatus
US4992306A (en) 1990-02-01 1991-02-12 Air Products Abd Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
US5140390A (en) 1990-02-16 1992-08-18 Hughes Aircraft Company High speed silicon-on-insulator device
JP2814009B2 (ja) 1990-06-05 1998-10-22 三菱電機株式会社 半導体装置の製造方法
US5219613A (en) 1990-06-13 1993-06-15 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for producing storage-stable surfaces of polished silicon wafers
JP2637265B2 (ja) 1990-06-28 1997-08-06 株式会社東芝 窒化珪素膜の形成方法
US5034348A (en) 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5356515A (en) 1990-10-19 1994-10-18 Tokyo Electron Limited Dry etching method
EP0519079B1 (de) 1991-01-08 1999-03-03 Fujitsu Limited Verfahren zur bildung eines siliciumoxid-filmes
US5302366A (en) 1991-03-28 1994-04-12 Phillips Petroleum Company Production of silicon product containing both carbon and nitrogen
CA2056456C (en) 1991-08-14 2001-05-08 Luc Ouellet High performance passivation for semiconductor devices
US5652187A (en) 1991-10-30 1997-07-29 Samsung Electronics Co., Ltd. Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment
KR940009599B1 (ko) 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
US5470772A (en) 1991-11-06 1995-11-28 Intel Corporation Silicidation method for contactless EPROM related devices
US5472829A (en) 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern by using an anti-reflective layer
US5677111A (en) 1991-12-20 1997-10-14 Sony Corporation Process for production of micropattern utilizing antireflection film
US5472827A (en) 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern using an anti-reflective layer
US5670297A (en) 1991-12-30 1997-09-23 Sony Corporation Process for the formation of a metal pattern
JPH0667019A (ja) 1992-01-17 1994-03-11 Asahi Glass Co Ltd 反射防止層およびその製造方法
US5543654A (en) 1992-01-28 1996-08-06 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
US5653619A (en) 1992-03-02 1997-08-05 Micron Technology, Inc. Method to form self-aligned gate structures and focus rings
JPH05275345A (ja) 1992-03-30 1993-10-22 Nippon Sheet Glass Co Ltd プラズマｃｖｄ方法およびその装置
EP0572704B1 (de) 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Verfahren zur Herstellung einer Halbleiteranordnung mittels eines Verfahren zur Reformierung einer Isolationsschicht die bei niederiger Temperatur durch CVD hergestellt ist
JP3262334B2 (ja) 1992-07-04 2002-03-04 トリコン ホルディングズ リミテッド 半導体ウエハーを処理する方法
TW349185B (en) 1992-08-20 1999-01-01 Sony Corp A semiconductor device
US5286661A (en) 1992-08-26 1994-02-15 Motorola, Inc. Method of forming a bipolar transistor having an emitter overhang
DE4231312C2 (de) 1992-09-18 1996-10-02 Siemens Ag Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
US5429987A (en) 1993-01-25 1995-07-04 Sharp Microelectronics Technology, Inc. Method for profile control of selective metallization
US5312768A (en) 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5397684A (en) 1993-04-27 1995-03-14 International Business Machines Corporation Antireflective polyimide dielectric for photolithography
US5378659A (en) 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
KR970004447B1 (ko) 1993-09-08 1997-03-27 삼성전자 주식회사 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
KR970007116B1 (ko) 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
JP2641385B2 (ja) 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
FR2711275B1 (fr) * 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
JP3029235B2 (ja) 1993-12-29 2000-04-04 現代電子産業株式会社 半導体素子の電荷貯蔵電極形成方法
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
KR950034588A (ko) 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
JP3254885B2 (ja) 1994-03-22 2002-02-12 双葉電子工業株式会社 抵抗体の製造方法
KR100366910B1 (ko) 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
US5441914A (en) 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5858880A (en) 1994-05-14 1999-01-12 Trikon Equipment Limited Method of treating a semi-conductor wafer
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
CN1052116C (zh) 1994-06-15 2000-05-03 精工爱普生株式会社 薄膜半导体器件的制造方法
US5536857A (en) 1994-07-05 1996-07-16 Ford Motor Company Single source volatile precursor for SiO2.TiO2 powders and films
JPH0845926A (ja) * 1994-07-26 1996-02-16 Sony Corp 半導体装置およびその製造方法
KR960005761A (ko) 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
US5413963A (en) 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
JP3963961B2 (ja) 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5554567A (en) 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
US5439838A (en) 1994-09-14 1995-08-08 United Microelectronics Corporation Method of thinning for EEPROM tunneling oxide device
JP3334370B2 (ja) * 1994-10-13 2002-10-15 ヤマハ株式会社 半導体デバイス
US5498555A (en) 1994-11-07 1996-03-12 United Microelectronics Corporation Method of making LDD with polysilicon and dielectric spacers
US5780891A (en) 1994-12-05 1998-07-14 Micron Technology, Inc. Nonvolatile floating gate memory with improved interploy dielectric
DE19500674A1 (de) 1995-01-12 1996-07-18 Degussa Oberflächenmodifizierte pyrogen hergestellte Mischoxide, Verfahren zu ihrer Herstellung und Verwendung
NO303649B1 (no) 1995-02-03 1998-08-10 Bj Services As Broplugg
JPH08239241A (ja) 1995-02-28 1996-09-17 Toray Dow Corning Silicone Co Ltd ガラス用撥水処理剤および撥水性ガラス
US5962581A (en) 1995-04-28 1999-10-05 Kabushiki Kaisha Toshiba Silicone polymer composition, method of forming a pattern and method of forming an insulating film
FR2734402B1 (fr) 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
US5710067A (en) 1995-06-07 1998-01-20 Advanced Micro Devices, Inc. Silicon oxime film
US6040619A (en) * 1995-06-07 2000-03-21 Advanced Micro Devices Semiconductor device including antireflective etch stop layer
JPH0955351A (ja) 1995-08-15 1997-02-25 Sony Corp 半導体装置の製造方法
JP3061255B2 (ja) 1995-08-18 2000-07-10 キヤノン販売株式会社 成膜方法
JPH0982687A (ja) 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5948482A (en) 1995-09-19 1999-09-07 University Of New Mexico Ambient pressure process for preparing aerogel thin films reliquified sols useful in preparing aerogel thin films
US5750442A (en) 1995-09-25 1998-05-12 Micron Technology, Inc. Germanium as an antireflective coating and method of use
TW362118B (en) 1995-10-30 1999-06-21 Dow Corning Method for depositing amorphous SiNC coatings
US5744399A (en) 1995-11-13 1998-04-28 Lsi Logic Corporation Process for forming low dielectric constant layers using fullerenes
US5968324A (en) 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
EP0793271A3 (de) * 1996-02-22 1998-12-02 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement mit Metallsilizidfilm und Verfahren zu seiner Herstellung
US5838052A (en) 1996-03-07 1998-11-17 Micron Technology, Inc. Reducing reflectivity on a semiconductor wafer by annealing titanium and aluminum
US6008121A (en) 1996-03-19 1999-12-28 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
KR100255512B1 (ko) 1996-06-29 2000-05-01 김영환 플래쉬 메모리 소자 제조방법
US5661093A (en) 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
US5691212A (en) 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method
US5711987A (en) 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
US5994730A (en) * 1996-11-21 1999-11-30 Alliance Semiconductor Corporation DRAM cell having storage capacitor contact self-aligned to bit lines and word lines
US5840610A (en) 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
US5783493A (en) 1997-01-27 1998-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for reducing precipitate defects using a plasma treatment post BPSG etchback
US5807660A (en) 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment
US5792689A (en) 1997-04-11 1998-08-11 Vanguard International Semiconducter Corporation Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory
US5933721A (en) 1997-04-21 1999-08-03 Advanced Micro Devices, Inc. Method for fabricating differential threshold voltage transistor pair
TW375779B (en) 1997-06-03 1999-12-01 United Microelectronics Corp Method for treating via side wall
US5883011A (en) 1997-06-18 1999-03-16 Vlsi Technology, Inc. Method of removing an inorganic antireflective coating from a semiconductor substrate
JPH1116904A (ja) 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3390329B2 (ja) 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
KR100248144B1 (ko) 1997-06-30 2000-03-15 김영환 반도체 소자의 콘택 제조방법
US5973356A (en) 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6013553A (en) 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US5959325A (en) 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
US6060766A (en) * 1997-08-25 2000-05-09 Advanced Micro Devices, Inc. Protection of hydrogen sensitive regions in semiconductor devices from the positive charge associated with plasma deposited barriers or layers
US5924000A (en) 1997-09-19 1999-07-13 Vanguard International Semiconductor Corporation Method for forming residue free patterned polysilicon layer containing integrated circuit structures
US5995595A (en) 1997-10-14 1999-11-30 Ameritech Corporation Method of sharing and transferring information between ISDN telephones
FR2769781B1 (fr) 1997-10-14 2000-01-07 Sagem Telephone mobile a diffusion de messages sonores
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
US6187694B1 (en) 1997-11-10 2001-02-13 Intel Corporation Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
US5968611A (en) 1997-11-26 1999-10-19 The Research Foundation Of State University Of New York Silicon nitrogen-based films and method of making the same
JPH11195704A (ja) * 1998-01-05 1999-07-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6436746B1 (en) * 1998-01-12 2002-08-20 Texas Instruments Incorporated Transistor having an improved gate structure and method of construction
US6133613A (en) * 1998-02-03 2000-10-17 Vanguard International Semiconductor Corporation Anti-reflection oxynitride film for tungsten-silicide substrates
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6004850A (en) 1998-02-23 1999-12-21 Motorola Inc. Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation
EP0942330A1 (de) 1998-03-11 1999-09-15 Applied Materials, Inc. Verfahren zur Abscheidung und zum Entwickeln eines mittels Plasmapolymerisation erzeugten Organosilikon-Resistfilmes
US6136636A (en) 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6001741A (en) 1998-04-15 1999-12-14 Lucent Technologies Inc. Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices
US6140151A (en) 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6140677A (en) 1998-06-26 2000-10-31 Advanced Micro Devices, Inc. Semiconductor topography for a high speed MOSFET having an ultra narrow gate
US6159804A (en) 1998-09-02 2000-12-12 Advanced Micro Devices, Inc. Disposable sidewall oxidation fabrication method for making a transistor having an ultra short channel length
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US5981368A (en) 1998-11-05 1999-11-09 Advanced Micro Devices Enhanced shallow junction design by polysilicon line width reduction using oxidation with integrated spacer formation
US6156674A (en) 1998-11-25 2000-12-05 Micron Technology, Inc. Semiconductor processing methods of forming insulative materials
US6133096A (en) 1998-12-10 2000-10-17 Su; Hung-Der Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices
US6235568B1 (en) 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
US6187657B1 (en) 1999-03-24 2001-02-13 Advanced Micro Devices, Inc. Dual material gate MOSFET technique
US6028015A (en) 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6130168A (en) 1999-07-08 2000-10-10 Taiwan Semiconductor Manufacturing Company Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
US6198144B1 (en) 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack
US6235591B1 (en) 1999-10-25 2001-05-22 Chartered Semiconductor Manufacturing Company Method to form gate oxides of different thicknesses on a silicon substrate

Also Published As

Publication number Publication date
EP1114444A1 (de) 2001-07-11
US20010028095A1 (en) 2001-10-11
US6461950B2 (en) 2002-10-08
JP2003506854A (ja) 2003-02-18
ATE345580T1 (de) 2006-12-15
DE69934019D1 (de) 2006-12-28
US7576400B1 (en) 2009-08-18
US6281100B1 (en) 2001-08-28
KR20010073111A (ko) 2001-07-31
EP1114444B1 (de) 2006-11-15
US20090294878A1 (en) 2009-12-03
KR100434560B1 (ko) 2004-06-07
AU5590699A (en) 2000-03-27
WO2000014780A1 (en) 2000-03-16

Similar Documents

Publication Publication Date Title
DE69934019T2 (de) Herstellungsverfahren für ein halbleiterbauelement und gate-stapel
DE112018005569B4 (de) Verfahren zum bilden eines dünnschichtstapels aus strukturierungsmaterial mit metallhaltiger deckschicht für erhöhte empfindlichkeit in der extrem-ultraviolett- (euv-) lithografie
JPH0620062B2 (ja) 半導体デバイスの製造方法
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102006046381A1 (de) Verfahren zur Verringerung der Lackvergiftung während der Strukturierung verspannter stickstoffenthaltender Schichten in einem Halbleiterbauelement
DE102021101467A1 (de) Halbleiterstrukturierung und resultierende strukturen
US6395644B1 (en) Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
DE10341576A1 (de) Vertikale Hartmaske
DE3030660C2 (de) Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat
DE60007208T2 (de) Reflexionsvermindernde Schicht zur Kontrolle von kritischen Dimensionen
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE60215513T2 (de) Zweischichthartmaske zum ätzverfahren eines edram-gates
DE102021120865A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE69534602T2 (de) Struktur und verfahren zur belichtung von photoresist
DE3234066A1 (de) Verfahren zur bildung eines musters aus einem duennen film mit metallischem glanz auf einem substrat
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht
DE102021116076A1 (de) Halbleitervorrichtung und verfahren
DE102021101486A1 (de) Photoresistschicht-oberflächenbehandlung, abdeckschichtund herstellungsverfahren einer photoresiststruktur
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat
US5034090A (en) Process for manufacturing semiconductor device involving dry etching an organic resist layer
DE102017127269A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102022104248A1 (de) Fotolack und Verfahren
DE1916036A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
KR100223830B1 (ko) 커패시터의 하부전극 형성방법
DE102018127447B4 (de) Anti-Reflexionsbeschichtung durch Ionenimplantation für lithographische Strukturierung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition