DE1916036A1 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1916036A1
DE1916036A1 DE19691916036 DE1916036A DE1916036A1 DE 1916036 A1 DE1916036 A1 DE 1916036A1 DE 19691916036 DE19691916036 DE 19691916036 DE 1916036 A DE1916036 A DE 1916036A DE 1916036 A1 DE1916036 A1 DE 1916036A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
exposed
parts
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691916036
Other languages
English (en)
Inventor
Levin Bernard Benjamin
Deens Henry Charles
Jones Robert Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1916036A1 publication Critical patent/DE1916036A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Description

RCA- 60,04-5 ■
U.S.Serial No.. 716,828
Piled March 28, 1968
Radio.: Corporation of America,- New. York, N. Y., "USA
Verfahren zum Herstellen einer Halbleiteranordnung.
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, die ein System elektrischer Verbindungsleiter in Form einer Metallschicht von bestimmter Gestalt aufweist. Insbesondere betrifft die Erfindung ein Verfahren zum Ätzen der Metallschicht zur Ausbildung des gewünschten Musters.
Zum Herstellen von Halbleiteranordnungen allgemein und von integrierten Schaltkreisen im besonderen ist es. bekannt, für die verschiedenen Betriebszonen des oder der vorhandenen Halbleiterelemente die elektrischen Anschlußkontakte und die Verbindungsleitungen zwischen ihnen dadurch vorzusehen, daß man eine Metallschicht aufbringt, die gemäß einem bestimmten Muster geätzt wird.
Bei der heute üblichen Technik.der Halbleiterherstellung wird die Metallschicht, gewöhnlich Aluminium, durch Aufdampfen niedergeschlagen. Anschließend wird die Metallschicht einem Photoätzverfahren unterzogen. Dazu wird zunächst das Metall mit einem Photoabdecklack überzogen, dann werden ausgewählte Bereiche der Photoabdeckschicht polymerisiert, damit sie in einer gegebenen Entwicklerlö.sung ,unlöslich werden, dann wird die Phötaabdeckschicht mit der Entwicklerlösung behandelt, so daß die unpol-ymerisierten Bereiche entfernt werden, und schließlich werden die dabei freigelegten Teile der darunterliegenden Metallschicht einer Atzlä'sung ausgesetzt, gegen welche das verbliebene Photo abdeckmaterial!! verhältnismäßig widerstandsfähig ist..
Dieses, bekannte Metallätzverfahren erweist sich jedoch in solchen Fällen als ungeeignet, wo extrem feine Linienbilder mit Linienbreiten von wenigen Mikron geätzt werden müssen. Bei derart
909840/1215
schmalen Linien entsteht durch das Untersßhneiden der Metall— . schicht während des Ätzens ein schwieriges Problem, das noch durch die relativ geringe Haftung zwischen der Photoabdecksehicht- und der darunterliegenden Metallschicht verschlimmert wird. Bei den zur Zeit üblichen Verfahren wird eine Wärmebehandlung durch·*· geführt, um die Adhäsion der Photoabdeckschicht zu verbessern, " und zwar wird die Metallschicht erhitzt, bevor der Photoabdeck— lack aufgetragen wird. Die durch diese Wärmebehandlung erzielbare Verbesserung ist aber nur gering, und es wird nicht verhindert, daß noch immer ein Untersehneiden der Metallschicht während des Ätzens in beträchtlichem Ausmaß auftritt.
Ein anderes Problem beim Ätzen von feingemusterten Bildern ist die verhältnismäßig geringe Beständigkeit der Photoabdeck— schicht gegen die zum Ätzen der darunterliegenden Metallschicht verwendeten Lösung. Infolgedessen ist eine Chargen— oder gruppenweise Ätzbehandlung nicht möglich, denn für die Behandlung von Halbleiterplättchen mit Metallschichten unterschiedlicher Dicke sind unterschiedliche Ätzzeiten erforderlich (bei der Massenherstellung ist es praktisch nicht möglich, völlig gleichmäßige Metallschichtdicken zu gewährleisten). V/enn die gesamte Plättchencharge für eine zum Ätzen der dicksten Metallschicht ausreichende Zeitdauer in die Atzlösung eingetaucht wird, werden die übrigen'Schichten überätzt und durch ein starkes Unterschneiden beeinträchtigt.
Wegen der abgestuften Dicken der Photoabdeckschicht an ihren Rändern besteht bei den bekannten Metallätzverfahren ferner das. Problem, daß nur eine begrenzte Abbildungsschärfe möglich ist. Außerdem können die für das Ätzen von feingemusterten· Linienbildern notwendigen sehr dünnen Metallschichten während .· der Behandlung zwischen den einzelnen Verfahrensschritten außerordentlich leicht durch Kratzen beschädigt werden.
Gemäß der Erfindung wird eine dünne metallische Schicht auf mindestens einen TeiL der Oberfläche einer Halbleiteranordnung aufgebracht. Auf die metallische Schicht wird eine haftfähige Isolierschicht niedergeschlagen. Gemäß einem gewünschten Muster wird ein ausgewählter Teil der Isolierschicht entfernt, wobei die. zu entfernenden Bereiche der Metallschicht freigelegt werden. Die zu entfernenden Bereiche der Metallschicht werden
909840/1215
nun mit einem Ätzmittel behandelt, gegen welches die Isolierschicht chemisch "beständig ist.
Anhand der Zeichnimg soll die Erfindung nun näher erläutert werden. Die Zeichnung zeigt in den Figuren 1 bis 7 als Ausführungsbeispiel, eine gemäß der Erfindung hergestellte PIanardiode während verschiedener Zwischenstufen der Herstellung.
Die Herstellung einer Planar-Epitaxial-Silieiumdiode beginnt damit, daß man eine p-Zone 1 auf eine n-leitende SiIicium-Epitaxialschicht 2 diffundiert, die auf einem n+-Siliciumsubstrat 5 gezüchtet worden ist, wie in Fig.1 dargestellt ist.
Der Diffusionsschritt wird nach einem Verfahren der herkömmlichen Halbleitertechnik durchgeführt, und zwar läßt man _ zunächst auf der Epitaxialschicht 2 eine Siliciumdioxidschicht 4- thermisch entstehen, die dann einem Photoätzverfghren unterzogen wird, um einen ausgewählten Bereich 5 der Halbleiteroberfläche aufzudecken. Dann wird ein eine Akzeptörverunreinigung enthaltendes Material, beispielsweise Borsilikatglas, auf die entblößte Oberfläche der Epitaxialschicht 2 aufgebracht, und schließlich wird der Halbleiterkörper erhitzt, damit das Akzeptorverunreinigungsmaterxal (Bor) in die Epitaxialschicht 2 diffundiert und die gewünschte p-leitende Zone bildet. Der Diffusionsschritt wird gewöhnlich in einer oxydierenden Atmosphäre durchgeführt., so daß sich während der Diffusion auf der entblößten Oberfläche der p-leitenden Zone 1 eine dünne thermische Oxydhaut 6 bildet.
Ühnlich wird in der η-leitenden Schicht 2 mittels eines geeigneten Dotierstoffes eine n+-leitende Kontaktzone 16 gebildet.· Anschließend werden die Siliciumdioxidschichten 4 und 6 einer Photoätzbehandlung unterzogen, damit die überflächenbereiche der p—Zone 1 und der n—leitenden Schicht 2 (d.h. deren eingelagerter η -Zone 16) freigelegt werden, wie in Fig..2 dargestellt ist'.
Zu dem nächsten Hauptverfahrensschritt, der in Fig.3 dargestellt ist, gehört das Aufdampfen einer Aluminiumschicht 7 auf die gesamte obere Oberfläche des Halbleiterplättchens. Die Dicke des Aluminiumfilms 7 kann etwa 1 bis 2 Mikron betragen. Anstatt des Aluminiums kann man für die Metallisierungsschicht 7 auch andere Werkstoffe wie z.B. Gold oder Wolfram verwenden.
9 09840/12 1 5
Unverzüglich nach dem Aufbringen der Aluminiumschicht 7 wird auf deren freiliegende Oberfläche pyrolytisch eine zusätzliche Siliciumdioxidschicht 8 niedergeschlagen. Diese pyrolytische Siliciumdioxidschicht 8 haftet außerordentlich gut an der darunterliegenden Aluminiumschicht 7· Die Härteder Siliciumdi— oxidschicht 8 schützt die relativ weiche, dünne Aluminiumschicht 7 davor, während der anschließenden Behandlungsschritte-zerkratzt oder auf sonstige Weise mechanisch beschädigt zu werden.
Die Siliciumdioxidschicht 8 wird aus der Dampfphase durch Einwirken einer Mischung aus Silan (SiH^), Sauerstoff (O2); und Stickstoff (Np) als Trägergas bei einer Temperatur niedergeschlagen, die zwischen 2800G und 4000C und vorzugsweise zwischen 55O0O und 37O0G liegt. Die Schicht 8 wird in einer Dicke' von etwa 0t3 bis 0,4 Mikron aufgebracht. Der sich ergebende Aufbau ist in Iig.4 dargestellt.
Der nächste Verfahrensschritt besteht darin, auf die freiliegende Oberfläche der Schutzschicht 8 eine Schicht 9 aus photopolymerisierbarem Material, beispielsweise einen der handelsüblichen Photοabdecklacke, aufzutragen. Wach einer Belichtung mit ultravioletter oder einer anderen geeigneten aktinischen (lichtchemisch wirksamen) Strahlung sind ausgewählte Teile der Schicht 9 polymerisiert. Bei der in der Zeichnung dargestellten Anordnung soll nur derjenige Bereich der Metallschicht 7 entfernt v/erden, der über einem bestimmten Teil 10 der Siliciumdioxidschicht 4 liegt. Deshalb erfolgt die aktinische Strahlung in einem durch die Belichtung der Schicht 9 durch eine geeignete Photomaske hindurch festgelegtenMuster derart, daß die gesamte über der Metallschicht 7 liegende photopolymerisierbare Schicht 9 mit Ausnahme des über dem Teil 10 liegenden Bereiches polymerisiert wird und unlöslich in einer geeigneten, beispielsweise handelsüblichen Entwicklerlösung gemacht wird.
In diese Entwicklerlösung taußht man dann die bestrahlte Schicht 9 ein, um den über dem Teil 10 der Siliciumdioxidschicht 4 liegenden Teil zu entfernen. Während dieses Entwicklungsschrittes schützt die Siliciumdioxidschicht 8 die Metallschicht 7 gegen jede Zersetzung während des Entwickeins.
Nach der Entwicklung verwendet man die polymerisiert© Pßotoabdeckschicht 9 als Ätzmaske, um in der Siliciumdioxidschieht
9098 4 0/12 15
8 ein Loch 11 zu bilden. Hierzu dient eine gepufferte Flußsäure-It»lösung, die 2,61 kg (5,75 pounds) an Ammoniumfluorid von (gewichtsmäßig) 4-0$, 0,45 kg an Flußsäure von (gewichtsmäßig) '4-9,3% und 1,4- Liter an Eisessig von 100$ enthält..
Nachdem die gepufferte Ätzlösung das Loch 11 gebildet hat, wird das Halbleiterplättchen. aus der Ätzlösung herausgenommen. Es ist nicht zweckmäßig, mit dieser Ätzlösung auch den durch das Loch 11 freigelegten Teil der Metallschicht 7 zu beseitigen, weil dabei unerwünschte Oxide gebildet werden und ein starkes Untersehneiden möglich ist. Bei dieser Stufe des Herstellungsverfahrens besitzt die Halbleiteranordnung die in lFig.,5 dargestellte Struktur.
Nachdem es in entionisiertem Waimer abgespült worden ist,-wird das Halbleiterplättchen in eine Ätzlöisung getaucht, die eine Mischung aus Salpetersäure und Phosphorsäure enthält.. Diese Ätslösung, die auf einer Temperatur von etwa 40 C bis. 4-3 G gehalten wird, beseitigt den durch das Loch 11 freigelegten Teil· der Metallschicht 7* läßt aber die Siliciumdioxidschicht 8, die gegen die Salpeter- und Phosphorsäurelösung chemisch beständig ist, weitgehend unberührt. Auf Wunsch kann die Photoabdeckschicht 9 durch Eintauchen in eine Abziehlösung entfernt werden, bevor mit dem Ätzen der Metallschicht begonnen wird. Die Siliciumdioxidschicht 8, die chemisch beständig gegen das. zum Entfernen der Schicht 9 verwendete Ätzmittel ist, schützt während dieses Entfernungsvorgangs auch die darunterliegenden Teile der Metallschicht 7.
Die erwähnte Salpeter- und Phosphorsäurelösung ätzt, wie man festgestellthat, eine Aluminiumschicht von 1,6 Mikron Dicke in ungefähr 5 Minuten durch.. Die Siliciumdioxidschicht 8, die als eine Ätzmaske dient, haftet außerordentlich gut an der Metallschicht 7i so daß ein Unterschneiden weitgehend vermieden wird. Durch die Verwendung dieser Schicht 8 als Ätzmaske ist es möglich, eine Anzahl von Halbleiterplättchen mit unterschiedlich dicken Metallschichten 7 chargenmäßig in einem einzigen Arbeitsvorgang zu ätzen.
Die Teile der Äluminiumschicht 7» die mit der freiliegenden Oberfläche der p-Zone 1 und der n+-leitenden Zone 16 Kontakt machen, werden mit der Halbleiteröbeffläche "legiert",
9 Ό 9 8 4 0 / 1 2 1 S BAD ORIGINAL
damit für diese gute ohmsche Anschlußkontakte gebildet werden. Hierzu wird die Halbleiterscheibe etwa 16 Minuten lang bei einer Temperatur von ungefähr 53°0C bia 55O°C erhitzt.
Nach dem Entfernen der Photoabdeckschicht 9 und dem Legieren der Aluminiumschicht 7 wird eine neue SiIiciumdioxidschicht 12 (vgl.·>]?ig,jS) pyrolytisch auf die. "gesamte obere Oberfläche des Halbleiterplättchens niedergeschlagen.- Dies« Silici— umdioxidschicht kann in der schon zuvor beschriebenen Weise mittels einer Dampfphasenreaktion von Silan und Sauerstoff in einer Dicke von etwa 0,7 Mikron aufgebracht werden.
Anschließend wird eine neue Photoabdeckschicht 13 auf die freiliegende Oberfläche der Siliciumdioxidschicht 12 aufge- | bracht. Diese neue Schicht 13 wird dann belichtet bzw. bestrahlt und entwickelt, damit sie als eine Ätzmaske zur Bildung von Öffnungen in den Sxliciumdioxxdschichten 8 und 12 verwendet werden kann, so daß in diesen Öffnungen geeignete Elektroden vorgesehen werden können. Nachdem die Schicht 13 aufgebracht worden ist, entspricht die Halbleiteranordnung der Darstellung in FigoiS»
Nachdem unter Verwendung der Photoabdeckschicht 13 als - Ätzmaske die Öffnungen in den Bereichen 14 und 15 der Silicium— dioxidschichten 8 und 12 entstanden sind, wird das restliche Photoabdeckmaterial in der weiter oben beschriebenen Weise ent^sfernt.
Anschließend können durch ein Ultraschallverfahren Anschlußleitungen (nicht dargestellt) mit den unter den beiden ) Öffnungen 14 und 15 jeweils freigelegten Aluminiumleitern verbunden werden.
Die sich ergebende Silicium-Planar-Epitaxial-Diode weist die in J1Xg.7 dargestellte Struktur auf. Die Siliciumdioxidschicht 8 dient als Schutz der darunterliegenden Aluminiumschicht 7 gegen chemische und mechanische Beschädigungen während sämtlicher Verfahrenssehritte nach dem Aufdampfen der Aluminiumschieht.

Claims (8)

  1. Patentansprüche
    Verfahren zum Herstellen einer Halbleiteranordnung, bei welchem ein Halbleiterkörper verwendet wird, der ein Halbleitermaterial aufweist, das ein Halbleiterelement mit mindestens einer an eine Hauptoberfläche des Halbleiterkörpers angrenzenden Betriebszone enthält, und bei welchem eine dünne Metallschicht, die mit der Betriebszone in Kontakt steht, auf mindestens einen Teil dieser Oberfläche aufgebracht und gemäß einem bestimmten Muster geätzt wird, dadurch gekennzeichnet, daß zum Ätzen unmittelbar nach dem Aufbringen der Metallschicht (7) auf diese eine haftfällige Isolierschicht (8) aus der Dampfphase niedergeschlagen wird, die physiasjh hart, kratzfest und chemisch beständig gegen ein vorgesehenes,- zum Ätzen der Metallschicht geeignetes Ätzmittel ist, daß gemäß dem bestimmten Muster ein ausgewählter Teil dieser Isolierschicht entfernt wird und somit entsprechende Bereiche der Metallschicht freigelegt werden, und daß diese freigelegten Bereiche mit dem vorgesehenen Äbzmittel behandelt werden.
  2. 2.) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Entfernen eines Teiles der Isolierschicht (8) auf diese eine photopolymerisierbare Schicht (9) aufgebracht wird, die in einer gegebenen Entwieklerlösung löslich ist, dann die polymerisierbare Schicht mit aktinischer Strahlung bestrahlt wird, die gemäß dem bestimmten Muster Teile dieser Schicht (9) in der Entwieklerlösung unlöslich macht, dann diese Schicht mit der Entwieklerlösung behandelt wird, wodurch besondere darunterliegende Bereiche der Isolierschicht (8), die gegen die Entwieklerlösung chemisch beständig ist, freigelegt werden, und schließlich diese besonderen Bereiche einer ersten, zum Atzen der Isolierschicht fähigen ^tzlösung, gegen welche jedoch die bestrahlten Teile der pölymerisierbaren Schicht chemisch beständig und, ausgesetzt 'werden»
  3. 3·) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht (8) Siliciumdioxid enthält.
  4. 4-.) Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Metallschicht (7) Aluminium enthält.
    903840/1215
    BAD ORIGINAL
  5. 5·) Verfahren nach Anspruch 31 dadurch gekennzeichnet, daß das Halbleitermaterial Silicium enthält.
  6. 6.) Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Siliciumdioxidschicht (8) durch eine Dampfphasenreaktion von SiH^ und Op bei einer Temperatur im Bereich von 2800G bis 40O0G niedergeschlagen wird.
  7. 7·) Verfahren zur Ausbildung eines scharf abgegrenzten metallischen Musters auf", einem isolierenden Substrat, auf das eine Schicht aus dem Metall aufgebracht wird, dadurch gekenn— zeichnet, daß auf das Metall (7) eine haftfähige Schicht aus photοempfindlichem Material, das relativ hart und gegen ein gegebenes, zum Ätzen der Metallschicht fähiges Ätzmittel chemisch beständig ist, niedergeschlagen wird, daß diese haftfähige Schicht mit einer Schicht aus photopolymerisierbarem Material bedeckt wird, das im unpolymerisierten Zustand in einem Entwicklungsmittel löslich ist, χΐΐ welchem die haftfähige Schicht unlöslich ist, daß die polymerisierbare Schicht abgedeckt und dann bestrahlt wird, daß Teile von ihr mittels des Entwicklungsmittels entfernt werden und dadurch Teile der haftfähigen Schicht gemäß dem Muster freigelegt werden, daß diese freigelegten Teile geätzt und dadurch entsprechende Teile der Metallschicht freigelegt werden, und daß die freigelegten Teile der Metallschicht mit dem gegebenen Ätzmittel weggeätzt werden.
  8. 8.) Verfahren zur Ausbildung einer Metallschicht mit einem bestimmten Muster auf der Oberfläche einer Halbleiteranordnung, wobei auf diese Oberfläche zunächst eine kontinuierliche Metallschicht aufgebracht wird, insbesondere nach Anspruch 1 oder 7» dadurch gekennzeichnet, daß die Metallschicht (7) mit pyrolytisch niedergeschlagenen kontinuierlichen Schicht (8) aus Siliciumdioxid beschichtet wird, daß Teile dieser Siliciumdioxidschicht durch ein photolitographisches Verfahren entfernt werden, so daß die verbleibende Schicht das gewünschte Muster aufweist, und daß unter Verwendung der gemusterten Siliciumdioxidschicht als Abdeckmaske die kontinuierliche Metallschicht geätzt und somit in die Metallschicht mit dem gewünschten Muster umgeformt wird.
    909840/1215
DE19691916036 1968-03-28 1969-03-28 Verfahren zum Herstellen einer Halbleiteranordnung Pending DE1916036A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71682868A 1968-03-28 1968-03-28

Publications (1)

Publication Number Publication Date
DE1916036A1 true DE1916036A1 (de) 1969-10-02

Family

ID=24879613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691916036 Pending DE1916036A1 (de) 1968-03-28 1969-03-28 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (5)

Country Link
DE (1) DE1916036A1 (de)
ES (1) ES365276A1 (de)
FR (1) FR1600285A (de)
GB (1) GB1211657A (de)
NL (1) NL6904744A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2545153A1 (de) * 1974-10-10 1976-04-22 Teletype Corp Verfahren zum freilegen eines leitenden ueberzugs auf einem substrat, insbesondere bei der herstellung integrierter schaltungen
WO2010130437A3 (de) * 2009-05-14 2011-07-14 Schott Solar Ag Verfahren zur herstellung eines photovoltaischen moduls

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700569A (en) * 1971-09-10 1972-10-24 Bell Telephone Labor Inc Method of metallizing devices
CN113502407B (zh) * 2021-07-13 2022-04-26 湖南金天铝业高科技股份有限公司 碳化硅颗粒的预处理方法及铝基复合材料的制备方法
CN115360496B (zh) * 2022-08-30 2023-09-29 合肥工业大学 基于金属辅助化学刻蚀的太赫兹高度差腔体器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2545153A1 (de) * 1974-10-10 1976-04-22 Teletype Corp Verfahren zum freilegen eines leitenden ueberzugs auf einem substrat, insbesondere bei der herstellung integrierter schaltungen
WO2010130437A3 (de) * 2009-05-14 2011-07-14 Schott Solar Ag Verfahren zur herstellung eines photovoltaischen moduls

Also Published As

Publication number Publication date
NL6904744A (de) 1969-09-30
ES365276A1 (es) 1971-02-16
GB1211657A (en) 1970-11-11
FR1600285A (de) 1970-07-20

Similar Documents

Publication Publication Date Title
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3203898C2 (de)
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3604368C2 (de)
US3326729A (en) Epitaxial method for the production of microcircuit components
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE69724980T2 (de) Leitende schicht mit antireflexionsoberfläche
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1916036A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE19723330A1 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
DE1589852B2 (de) Feldeffekttransistor
DE2703473C2 (de)
DE2115823A1 (de) Verfahren zum Herstellen von Mikrostrukturen
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2641334A1 (de) Verfahren zur herstellung integrierter mis-schaltungen
DE2634095C2 (de) Verfahren zur Abflachung und Einebnung von Stufen auf der Oberfläche einer integrierte Schaltungen aufweisenden Halbleiterscheibe
DE2227342A1 (de) Verfahren zum herstellen eines musters hoher aufloesung