DE69031141T2 - Integrierte Hybridschaltungsanordnung - Google Patents

Integrierte Hybridschaltungsanordnung

Info

Publication number
DE69031141T2
DE69031141T2 DE69031141T DE69031141T DE69031141T2 DE 69031141 T2 DE69031141 T2 DE 69031141T2 DE 69031141 T DE69031141 T DE 69031141T DE 69031141 T DE69031141 T DE 69031141T DE 69031141 T2 DE69031141 T2 DE 69031141T2
Authority
DE
Germany
Prior art keywords
integrated circuit
eprom
microcomputer
volatile memory
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69031141T
Other languages
English (en)
Other versions
DE69031141D1 (de
Inventor
Masao Kaneko
Akira Kazami
Yasuhiro Koike
Koji Nagahama
Osamu Nakamoto
Katsumi Ohkawa
Yasuo Saitou
Hisashi Shimizu
Masakazu Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1100786A external-priority patent/JPH0680765B2/ja
Priority claimed from JP1100785A external-priority patent/JPH0680764B2/ja
Priority claimed from JP1119109A external-priority patent/JPH02298060A/ja
Priority claimed from JP1119110A external-priority patent/JPH0680767B2/ja
Priority claimed from JP1119113A external-priority patent/JPH0680770B2/ja
Priority claimed from JP1120901A external-priority patent/JPH0680771B2/ja
Priority claimed from JP1120906A external-priority patent/JPH0680776B2/ja
Priority claimed from JP1122357A external-priority patent/JPH0680779B2/ja
Priority claimed from JP1122356A external-priority patent/JPH0680778B2/ja
Priority claimed from JP12390389A external-priority patent/JPH0680781B2/ja
Priority claimed from JP12390489A external-priority patent/JPH0680782B2/ja
Priority claimed from JP1124913A external-priority patent/JPH0680784B2/ja
Priority claimed from JP12491289A external-priority patent/JPH0680783B2/ja
Priority claimed from JP12731089A external-priority patent/JPH0680785B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Application granted granted Critical
Publication of DE69031141D1 publication Critical patent/DE69031141D1/de
Publication of DE69031141T2 publication Critical patent/DE69031141T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die Erfindung betrifft eine integrierte Hybridschaltungsanordnung mit einem eingebauten Mikrocomputer, und speziell betrifft sie eine integrierte Hybridschaltungsanordnung, die mit einem nichtflüchtigen Speicher versehen ist, der dem Mikrocomputer Daten zuführt und die als elektronisches Teil angesehen werden kann, die unabhängig arbeitet.
  • Beschreibung der hintergrundbildenden Technik
  • EPROM-Elemente mit einem Fenster zur Einstrahlung von Ultraviolettlicht an ihrer Oberfläche, wodurch es möglich ist, in einen Chip eingeschriebene, eingespeicherte Daten durch Ultravioletteinstrahlung zu löschen und den Speicher umzuschreiben, werden vorzugsweise in verschiedenen Typen elektronischer Bauteile verwendet. Solche EPROM-Elemente werden im Allgemeinen so an einer gedruckten Leiterplatte angebracht, dass sie für ein anschließendes Umschreiben gelöst werden können. Die meisten dieser EPROMs werden zusammen mit einer integrierten Steuer- oder Treiberschaltung auf einer gedruckten Leiterplatte montiert. Für elektronische Bauteile, die klein und leicht sein müssen, wird eine als "Chip-auf-Leiterplatte (chip-on-board)" bekannte Technik verwendet, bei der ein Chip mit einer integrierten Halbleiterschaltung (10) direkt auf einer gedruckten Leiterplatte angebracht wird, wobei nach dem Realisieren der erforderlichen verdrahtung der IC-Chip und der Verdrahtungsabschnitt durch ein Kunstharz abgedeckt werden. Jedoch kann bei einem elektronischen Bauteil, bei dem ein EPROM-Element erforderlich ist, die Chip-auf-Leiterplatte-Technik, bei der ein EPROM-Chip unmittelbar auf einer gedruckten Leiterplatte montiert wird und mit Kunstharz abgedeckt wird, nicht verwendet werden, da es möglich sein muss, die eingespeicherten Daten dadurch zu löschen, dass Ultraviolettlicht auf das EPROM- Element gelenkt wird. Aus diesem Grund existiert bei einem elektronischen Bauteil, für das ein EPROM-Element erforderlich ist, keine andere Wahl als ein EPROM-Element zu verwenden, das in einem Gehäuse vom SADIP-Typ eingebaut ist. Demgemäß ist die Entwicklung einer kleinen, leichten Einheit behindert.
  • Fig. 1 ist eine perspektivische Zeichnung eines EPROM-Substrats, die die Montagestruktur eines herkömmlichen EPROM-Elements erläutert. Ein Teil eines EPRDM-Elements 44 ist im Schnitt dargestellt.
  • Mehrere Durchgangslochanschlüsse 73 und mehrere Steckverbinderanschlüsse 85 aus einem leitenden Material, wie auch ein leitendes Verdrahtungsmuster 71, das diese Anschlüsse verbindet, sind auf der Hauptfläche eines isolierenden Substrats 72 aus Glas-Epoxidharz oder einem anderen ähnlichen Material ausgebildet. Eine externe Zuleitung 78 des in ein SADIP-Gehäuse eingebauten EPROM-Elements 74 ist durch den Durchgangslochanschluss 73 hindurch eingesetzt und elektrisch durch Löten angeschlossen, und es ist mechanisch am isolierenden Substrat 72 befestigt.
  • Das EPROM-Element 74 ist mit einer keramischen Chiphalterung 75 und einer keramischen Abdeckung 76 versehen. Die externe Zuleitung 78 ist unter Verwendung eines Glasmaterials mit niedrigem Schmelzpunkt mit der Chiphalterung 75 verbunden. Ein Elementmontageabschnitt 80 aus einer gesinterten Goldpaste, die aus einer großen Menge an mit Glas vermischtem Goldpulver besteht, ist ebenfalls direkt mit der Chiphalterung 75 verbunden, oder er ist indirekt über das Glasmaterial mit niedrigem Schmelzpunkt, das sich bis zum Elementmontageabschnitt 80 erstreckt, mit der Chiphalterung (75) verbunden. Auf dem Blementmontageabschnitt 80 ist ein EPRDM-Chip 81 mit einer Ultraviolettemissionsfläche an der Oberseite montiert. Eine Elektrode des Chips 81 ist über einen feinen Metalldraht 82 mit der externen Zuleitung 78 verbunden. Die Abdeckung 76 ist ein Abdeckelement, das mit einem der Ultraviolettemissionsfläche des EPRDM-Chips 81 gegenüberstehenden Fenster 83 versehen ist. Die Abdeckung 76 ist unter Verwendung eines Glases mit niedrigem Schmelzpunkt mit der Chiphalterung 75 verbunden, und sie dichtet den auf der Chiphalterung 75 positionierten EPROM-Chip 81 ab. Das mit der obigen Struktur versehene EPROM-Substrat wird unabhängig von der gedruckten Leiterplatte mit der Hauptschaltung ausgebildet. Das EPROM-Element 74 ist mit einem Mikrocomputer oder dergleichen verbunden, der auf der gedruckten Leiterplatte mit der Hauptschaltung montiert ist. Diese Verbindung erfolgt über die externe Zuleitung 78, den Durchgangslochanschluss 73, das leitende Verdrahtungsmuster 71, einen Steckverbinder-Anschlussabschnitt 85 und einen Buchsenverbinder (in der Zeichnung weggelassen).
  • Die Außenform des Gehäuses ist, wenn ein herk-Zmmliches Montageverfahren für ein EPROM-Element verwendet wird, im Vergleich mit dem EPROM-Chip 51 extrem groß. Zusätzlich dazu, dass In der Draufsicht eine große Fläche belegt wird, beträgt auch die Höhe der Elemente ein Mehrfaches der Höhe eines Chips, was beim Herstellen einer dünnen gedruckten Leiterplatte ein ernstliches Handicap ist. Nachdem die externe Zuleitung 48 in den Durchgangslochanschluss 43 eingeführt ist, muss das EPROM-Element durch ein Lötmittel oder dergleichen befestigt werden. Außerdem liegt ein besonders störender Nachteil in der Tatsache, dass das EPROM-Element vor dem Montieren des isolierenden Substrats erst in das Gehäuse eingebaut werden muss. Da das EPROM-Element mit einem Ultraviolettemissionsfenster versehen ist, ist das Gohäuse als Gehäuse vom SADIP-Typ aus Keramik aufgebaut, und da dieses Gehäuse mit einem Glas mit niedrigem Schmelzpunkt abgedichtet wird, muss beim Abdichtungsprozess eine hohe Temperatur (400 ºC bis 500 ºC) verwendet werden. Wenn die Elektrode (Aluminium) des EPROM-Chips und der feine Metalldraht, der die Elektroden (Aluminium) des EPROM-Chips mit der externen Zuleitung verbindet, nicht aus demselben Typ von Material bestehen, entsteht während des Hochtemperatur-Abdichtungsprozesses im abgedichteten Abschnitt eine Legierung und der Widerstand des Drahts nimmt zu. Dies kann dazu führen, dass der Draht bricht. Um diese Art von Schwierigkeit zu vermeiden wird im Allgemeinen ein feiner Aluminiumdraht verwendet, jedoch wird bei diesem EPROM-Chip die Masseelektrode desselben mit dem aus Goldpaste bestehenden Montageabschnitt des Chips verdrahtet, da das Substrat des EPROM-Chips Massepotenzial führen muss. Auch hier besteht die Tendenz, dass zwischen dem Gold in der Goldpaste und/oder dem Metall in der Metallfolie oder dergleichen sowie dem Aluminium eine binäre oder mehrfache Legierungsreaktion auftritt. Daher wird ein oben mit Aluminium bedecktes, kleines Siliziumplättchen, das als Glanddie bezeichnet wird, am aus der Goldpaste bestehenden Chipmontageabschnitt angebracht, und die Masseelektrode des EPROM wird mit der Oberseite des Glanddies verbunden. Die herkömmliche Montagestruktur weist viele Nachteile auf, die mit dem obigen, komplizierten Prozess einhergehen. So genügt die herkömmliche Montagestruktur keinem der Erfordernisse hinsichtlich kleiner Größe, geringen Gewichts und niedrigen Kosten.
  • Die in Fig. 2 dargestellte EPROM-Montagestruktur wurde vorgeschlagen, um diese Art von Problem zu beseitigen. Diese Montagestruktur wird nun unter Bezugnahme auf die Zeichnung erläutert.
  • Ein isolierendes Substrat 86 aus Glas-Epoxidharz oder ein anderes ähnliches Material verfügt über eine Hauptfläche 87, auf der ein Verdrahtungsmuster 88 ausgebildet ist. Auf dem isolierenden Substrat 86 ist ein Chipmontagebereich 89 vorhanden, der einen EPROM-Chip 90 trägt. Das Verdrahtungsmuster 88 ist ausgehend von einem Punkt nahe dem Bereich 89 auf der Hauptfläche 87 geführt, und es ist mit einem Steckverbinderanschluss verbunden (in der Zeichnung weggelassen). Der EPROM-Chip 90 ist auf dem Bereich 89 montiert. Eine Flächenelektrode des Chips 90 ist über einen feinen Metalidraht 92 mit dem Verdrahtungsmuster 88 verbunden. Auch das Substrat des EPROM-Chips 90 ist über einen Strang des feinen Metalldrahts 92 mit dem angebrachten Verdrahtungsmuster 88 verbunden. Ein Ultraviolettstrahlung durchlassendes Fenstermaterial 94 des EPRDM-Chips 90 ist auf der Ultraviolettemissionsfläche 91 des EPROM-Chips 90 vermittels eines Ultraviolettstrahlung durchlassenden Harzes 93 befestigt [z.B. TX-978 (Handelsbezeichnung), hergestellt von Toray]. Das Fenstermaterial 94 besteht aus einem üblichen, bekannten, für Ultraviolettstrahlung durchlässigen Material wie Quarz, transparentem Aluminiumoxid oder dergleichen. Die Oberfläche 95 des Fenstermaterials 94 ist eine Fläche, die Licht zur Ultraviolettemissionsfläche 91 des EPROM- Chips 90 einlässt. Andere Teile des Fenstermaterials 94 außer der Oberfläche 95, der feine Metalldraht 92 und der Teil, der den feinen Metalldraht 92 mit dem Verdrahtungsmuster 88 verbindet, sind mit einem Kunstharz 96 bedeckt [z.B. MP-10 (Handelsbezeichnung), hergestellt von Nitto Denko Corp.). Wenn die Basis des Chipmontagebereichs 89 des Substrats 86 auf einer konkaven Fläche mit ungefähr der Hälfte der Höhe des Substrats 86 liegt, ist es möglich, die kombinierte Dicke aus dem isolierten Substrat 86, dem EPROM-Chip 90 und dem Fenstermaterial 94 weiter zu verringern, während die Herstellung eines Überflutungsgates durch das Kunstharz 96 wirkungsvoll das Eindringen von Wasserdampf verhindert. Die in Fig. 1 und Fig. 2 dargestellten EPROM-Montagestrukturen sind in der japanischen Patentoffenlegung Nr. 83393/1985 (H05K 1/18) offenbart.
  • Da der EPROM-Chip bei der in Fig. 2 dargestellten EPROM-Montagestruktur durch Druckbonden mit der gedruckten Leiterpiatte verbunden ist, ist die gedruckte Leiterplatte größenmäßig nur um das Ausmaß der Verkleinerung des EPROM verkleinert. Da jedoch der nahe dem EPROM-Chip zu befestigende Mikrocomputer und seine peripheren Schaltungselemente (in Fig. 2 nicht dargestellt) als diskrete elektronische Teile hergestellt werden, wird kaum eine Größenverringerung erzielt, wenn die gedruckte Leiterplatte, auf der der EPROM montiert ist, als System angesehen wird. Außerdem muss beim EPROM mit dem in Fig. 2 veranschaulichten Aufbau das Umschreiben von Programmdaten im EPROM-Chip nach dem Löschen der Programmdaten dadurch, dass die gedruckte Leiterplatte Ultraviolettlicht ausgesetzt wird, dadurch ausgeführt werden, dass ein Einschreibanschluss wie eine Sonde oder dergleichen mit dem sich ausgehend vom EPROM erstreckenden leitenden Muster in Kontakt gebracht wird. Dies hat das Problem zur Folge, dass, da keine herkömmlichen ROM- Schreibeinrichtungen verwendet werden können, mühselige Abläufe zum Umschreiben eines EPROM erforderlich sind.
  • Bei der in Fig. 1 dargestellten EPROM-Montagestruktur kann, da der EPROM wegnehmbar an der gedruckten Hauptleiterplatte angebracht ist, eine herkömmliche ROM-Schreibeinrichtung für den Schreibvorgang verwendet werden.
  • Jedoch sind die Schaltungen um den EPROM herum, d.h. der Mikrocomputer und seine peripheren Schaltungselemente, wie LSIs, ICs und dergleichen, als diskrete elektronische Teile aufgebaut, auf dieselbe Weise wie in Fig. 2. Dies bewirkt, dass die gedruckte Leiterpiatte wie auch das Gesamtsystem große Abmessung aufweisen, was es unmöglich macht, für eine kleine und leichte integrierte Schaltung zu sorgen, wie sie der Benutzer benötigt. Dies ist ein Hauptproblem. Außerdem ist eine unabhängige gedruckte Leiterplatte für das EPROM-Element erforderlich, und das Verdrahtungsmuster 71 zum Verbinden des EPROM-Elements 74 mit einem Mikrocomputer wird sehr lang, was das Problem mit sich führt, dass keine Größenverringerung erzielt werden kann.
  • Mit den in den Fig. 1 und 2 dargestellten EPROM-Montagestrukturen wird das Gesamtsystem sehr groß, wie oben skizziert. Außerdem ist die Zuverlässigkeit verringert, da das leitende Muster, das den EPROM und die peripheren Schaltungselemente verbindet, freiliegen.
  • Ferner entstehen bei den in Fig. 1 und Fig. 2 dargestellten EPROM-Montage strukturen Unregelmäßigkeiten an der Oberfläche des Substrats, da der EPROM und seine peripheren Mikrocomputer- und Schaltungselemente, wie LSIs, ICs und dergleichen, freiliegen, was die Betreibbarkeit verringert und die Wartung erschwert.
  • D. B. Whitney beschreibt in Electronic Packaging & Production, Vol 28, Nr. 6, Juni 1988, Seiten 80 bis 81 eine integrierte Hybridschaltungsanordnung mit einem Substrat für eine integrierte Schaltung, das mit einem Mikrocomputer und dessen peripheren Schaltungselementen versehen ist, die über einen speziellen Leiterpfad miteinander verbunden sind, wobei ein nichtflüchtiger Speicher benachbart zum Mikrocomputer angeordnet ist und leitende Pfade auf dem Substrat für eine integrierte Schaltung ausgebildet sind, mit einer wechselseitigen Verbindung durch eine gewünschte Anschlusseinrichtung; und mit einer Umkleidung, die mit dem Substrat für eine integrierte Schaltung versehen ist, an dessen Oberseite es befestigt ist, wodurch ein abgedichteter Raum gebildet ist, wobei der Mikrocomputer und seine peripheren Schaltungselemente im abgedichteten Raum liegen, und der nichtflüchtige Speicher in einem freiliegenden Raum positioniert ist.
  • Das Dokument GB-A-1 601 520 beschreibt eine allgemeine elektrische Schaltungsanordnung mit einem Paar Substrate, von denen jedes eine Anzahl von Schaltungselementen trägt und elektrisch leitende Bahnen aufweist.
  • Das Dokument JP-A-59 228 748 ist ebenfalls relevant, was integrierte Hybridschaltungsanordnungen betrifft.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist es eine erste Aufgabe der Erfindung, eine integrierte Hybridschaltungsanordnung zu schaffen, die mit einem eingebauten Mikrocomputer und einem eingebauten nichtflüchtigen Speicher, der Daten an den Mikrocomputer liefert, versehen ist und die als unabhängiges elektronisches Bauteil arbeitet.
  • Eine zweite Aufgabe der Erfindung ist es, einen eingebauten nichtflüchtigen Speicher zu schaffen, der leicht umgeschrieben werden kann, um einer großen Vielfalt von Benutzerspezifikationen oder vom Benutzer spezifizierten Modifikationen zu genügen.
  • Eine dritte Aufgabe der Erfindung ist es, eine kleine, leichte, integrierte Hybridschaltungsanordnung mit einem eingebauten nichtflüchtigen Speicher und mit verbessertem Montagewirkungsgrad zu schaffen.
  • Eine dritte Aufgabe der Erfindung ist es, eine integrierte Hybridschaltungsanordnung mit kompakter und einfacher Form zu schaffen, die einer großen Vielfalt von Benutzerspezifikationen auf einfache Weise genügen kann und die als einzelnes elektronisches Bauteil behandelt werden kann.
  • Eine vierte Aufgabe der Erfindung ist es, eine integrierte Hybridschaltungsanordnung mit hohem Integrationsgrad zu schaffen, bei der eine gedruckte Leiterplatte für periphere Schaltungen verkleinert oder weggelassen werden kann.
  • Eine fünfte Aufgabe der Erfindung ist es, eine integrierte Hybridschaltungsanordnung mit einem eingebauten nichtflüchtigen Speicher zu schaffen, bei der die Daten im nichtflüchtigen Speicher leicht gelöscht werden können und eingebaute Schaltungselemente vollkommen abgedichtet sind.
  • Eine sechste Aufgabe der Erfindung ist es, eine kompakte und einfache integrierte Schaltungsanordnung zu schaffen, die als einzelnes elektronisches Bauteil behandelt werden kann, wobei ein käuflich verfügbarer nichtflüchtiger Speicher mit wahlfreiem Aufbau und wahifreier Form verwendet werden kann.
  • Eine siebte Aufgabe der Erfindung ist es, eine integrierte Hybridschaltungsanordnung mit einem nichtflüchtigen Speicher zu schaffen, wobei dieser nichtflüchtige Speicher wahlfrei positioniert werden kann und das Layout des Substrats für eine integrierte Schaltung und die integrierte Hybridschaltungsanordnung einfach konzipiert werden können.
  • Ferner ist die Erfindung auf den Aufbau eines Substrats für eine integrierte Schaltung und einen Umkleidungsaufbau einer integrierten Hybridschaltung mit ausgezeichneten Wärmeableitungsfähigkeiten und hohem Ausmaß an Montagedichte gerichtet.
  • Diese Aufgaben werden gemäß der Erfindung durch die integrierte Hybridschaltungsanordnung gemäß Anspruch 1 gelöst.
  • Bei der erfindungsgemäßen integrierten Hybridschaltungsanordnung mit dem obigen Aufbau kann der nichtflüchtige Speicher, der die größte Anzahl von Busleitungen benötigt, benachbart zum Mikrocomputer angeordnet werden, und zwar selbst dann, wenn der Mikrocomputer wahlfreier an irgendeinem Ort des Substrats für eine integrierte Schaltung positioniert wird. Demgemäß ist, da die Buslänge zwischen dem Computer und dem nichtflüchtigen Speicher kurz ist, der Montagewirkungsgrad des Substrats für eine integrierte Schaltung besonders verbessert, und das Layout des Substrats für die integrierte Schaltung kann einfach konzipiert werden.
  • Außerdem ist, da die Schaltungselemente in Plättchen-oder Chipform hergestellt sind, die von diesen Elementen belegte Fläche klein, was den Montagewirkungsgrad des Substrats für eine integrierte Schaltung verbessert. Auch dann, wenn als Substrat für eine integrierte Schaltung ein Metallsubstrat verwendet wird und für den leitenden Pfad eine Kupferfolie verwendet wird, ist das Wärmeableitvermögen hervorragend und die Montagedichte des Substrats für eine integrierte Schaltung wird nicht durch Wärme beschränkt.
  • Ferner ist, da der Mikrocomputer und die peripheren Schaltungselemente in einem durch das Substrat für eine integrierte Schaltung und das Gehäuse gebildeten, abgedichteten Raum positioniert sind und da der in einem offenen Raum angeordnete nichtflüchtige Speicher durch Harze oder Abdichtungsmaterial abgeschirmt ist, ist die Zuverlässigkeit der Schaltungselemente verbessert und es kann ein Umschreiben von Daten im nichtflüchtigen Speicher auf einfache Weise ausgeführt werden.
  • Andere Aufgaben, Merkmale und Vorteile der Erfindung werden nachfolgend aus der folgenden Beschreibung leichter erkennbar.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 und Fig. 2 sind perspektivische Ansichten zum Erläutern herkömmlicher Montagestrukturen für einen nichtflüchtigen Speicher.
  • Fig. 3 ist eine perspektivische Ansicht eines ersten Ausführungsbeispiels der Erfindung.
  • Fig. 4 ist eine Schnittzeichnung gesehen entlang dem Schnitt I-I in Fig. 3.
  • Fig. 5 bis Fig. 7 sind perspektivische Ansichten von Substraten für eine integrierte Schaltung, wie sie für verschiedene Ausführungsbeispiele und Modifizierungen der Erfindung verwendet werden.
  • Fig. 8 bis Fig. 11 sind perspektivische Ansichten der Umkleidung, wie sie für verschiedene Ausführungsbeispiele und Modifizierungen der Erfindung verwendet wird.
  • Fig. 12 und Fig. 13 sind eine perspektivische Ansicht bzw. eine Schnittzeichnung eines nichtflüchtigen Speichers vom DIP-Typ.
  • Fig. 14 und Fig. 15 sind eine perspektivische Ansicht bzw. eine Schnittzeichnung eines nichtflüchtigen Speichers vom SIP-Typ.
  • Fig. 16 ist eine perspektivische Ansicht eines ersten Ausführungsbeispiels der Erfindung, das zur Montage eines nichtflüchtigen Speichers vom SIP-Typ geeignet ist.
  • Fig. 17 ist eine vergrößerte Zeichnung, die den Bereich um den EPROM auf dem Substrat für eine integrierte Schaltung zeigt.
  • Fig. 18 ist eine perspektivische Ansicht einer Modifizierung des ersten Ausführungsbeispiels, bei der ein nichtflüchtiger Speicher vom DIP-Typ verwendet ist.
  • Fig. 19 ist eine Schnittzeichnung gesehen entlang dem Schnitt I-I in Fig. 18.
  • Fig. 20 ist eine perspektivische Ansicht einer Modifizierung des ersten Ausführungsbeispiels der Erfindung, die zum Montieren eines nichtflüchtigen Speichers vom SIp-Typ geeignet ist.
  • Fig. 21 bis Fig. 24 sind erläuternde Zeichnungen einer erfindungsgemäßen integrierten Hybridschaltungsanordnung, die zur Verwendung in einem MODEM geeignet ist, wobei Fig. 21 ein Blockdiagramm der bei einem MODEM anwendbaren integrierten Hybridschaltungsanordnung ist, Fig. 22 ein Blockdiagramm der verwendeten Schnittstelle ist; Fig. 23 ein Blockdiagramm des verwendeten Mikrocomputers ist; und Fig. 24 eine Draufsicht auf die im Blockdiagramm von Fig. 21 dargestellte integrierte Hybridschaltungsanordnung ist.
  • Fig. 25 ist eine perspektivische Ansicht, die ein zweites Ausführungsbeispiel der Erfindung zeigt.
  • Fig. 26 ist eine Schnittansicht gesehen entlang dem Schnitt I-I in Fig. 25.
  • Fig. 27 ist eine perspektivische Ansicht, die eine Modifizierung des zweiten Ausführungsbeispiels der Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG UND BEVORZUGTER AUSFÜHRUNGSBEISPIELE
  • Nun werden unter Bezugnahme auf die Zeichnungen die verschiedenen Ausfüh rungsbeispiele der Erfindung und ihre Modifizierungen beschrieben.
  • Gemäß Fig. 3, die eine perspektivische Ansicht eines ersten Ausführungsbeispiels der Erfindung ist, umfasst eine integrierte Hybridschaltungsanordnung 10 das Folgende: ein Paar Substrate 24, 25 für eine integrierte Schaltung; mehrere externe Zuleitungsanschlüsse 51, 52; eine Umkleidung 41, die einstückig mit den zwei Substraten 24, 25 für eine integrierte Schaltung ausgebildet ist und diese voneinander trennt; und einen nichtflüchtigen Speicher 38, der innerhalb eines Durchgangslochs 15 im einen Substrat 24 für eine integrierte Schaltung positioniert ist.
  • Wie es in Fig. 4 veranschaulicht ist, die eine Schnittzeichnung gesehen entlang dem Schnitt I-I in Fig. 3 ist, sind ein chipförmiger Mikrocomputer 26 und dessen periphere Schaltungselemente 32 sowie ein Sockel 33, die alle über spezielle leitende Pfade 19 miteinander verbunden sind, an den Substraten 24, 25 für eine integrierte Schaltung befestigt. Der Sockel 33 für den nichtflüchtigen Speicher 38, der Daten an den Mikrocomputer 36 liefert, ist benachbart zum Mikrocomputer 26 am Substrat 25 für eine integrierte Schaltung befestigt. Das Durchgangsloch 15, das das Einsetzloch für den nichtflüchtigen Speicher 38 wird, ist im anderen Substrat 24 für eine integrierte Schaltung ausgebildet.
  • Nun werden unter Bezugnahme auf Fig. 5 bis Fig. 7 die verschiedenen Strukturen und Formen der Substrate 24, 25 für eine integrierte Schaltung, wie bei der Erfindung verwendet, erläutert.
  • Gemäß Fig. 5 wird ein Paar Aluminiumsubstrate derselben Größe mit einer Dicke von 0,5 mm bis 1,0 mm als Träger 11 bzw. 12 der Substrate 24 bzw. 25 für eine integrierte Schaltung verwendet. Das Durchgangsloch 25 wird vorab unter Verwendung einer Druckstanze oder dergleichen ungefähr in der Mitte des einen Trägers ausgebildet. Außerdem wird unter Verwendung eines allgemein bekannten anodischen Oxidationsprozesses ein Aluminiumoxidfilm 13 (Alumitschicht) auf den Aluminiumträgern 11, 12 ausgebildet. Für die Träger 11, 12 könnte auch ein hartes Material wie eine Keramik, Glas-Epoxid oder Metall oder dergleichen verwendet werden. Wegen seiner Wärmeableiteigen schaften, seiner mechanischen Festigkeit und seiner Bearbeitbarkeit wird davon ausgegangen, dass ein Aluminiumträger am Geeignetsten ist. Ferner können bei den verschiedenen Ausführungsbeispielen oder Modifizierungen der Erfindung, wie in Fig. 6 und Fig. 7 dargestellt, die Substrate 24, 25 für eine integrierte Schaltung eine Aussparung 16 aufweisen, die in einem Randabschnitt eines der Aluminiumträger 11, 12 ausgebildet ist, oder es kann ein Teil der Aluminiumträger 11, 12 vorstehen, obwohl die Grundkonstruktionen aller bei der Erfindung verwendeten Substrate für eine integrierte Schaltung dieselben sind.
  • Mittels irgendeiner Einrichtung wie einer Walze oder einer Heißpresse oder dergleichen werden eine flexible, isolierende Harzschicht 14 aus Polyimid oder dergleichen mit einer Dicke von 10 um bis 70 pm sowie eine Kupferfohe 18 mit einer Dicke von 10 um bis 70 um gleichzeitig auf derjenigen Hauptfläche der Aluminiumträger 11, 12 befestigt, auf der der oxidierte Aluminiumfilm 13 hergestellt wurde.
  • Als nächstes wird die Dberfläche der Kupferfohe 18 dieser mehrschichtigen Substrate 24, 25 einen Siebdruckprozess unter Verwendung eines Resistfilms als Maske unterworfen, so dass ein spezieller leitender Pfad in freigelegter Weise verbleibt, gefolgt von einem Prozess, durch den eine Beschichtung (aus den Zeichnungen weggelassen) aus einem Edelmetall (Gold, Silber, Platin) aufgetragen wird. Nach dem Entfernen des Resists wird das Substrat für eine integrierte Schaltung, auf dem der spezielle leitende Pfad 19 ausgebildet ist, durch Ätzen der Kupferfohe 18 unter Verwendung der Edelmetall- Überzugsschicht als Maske erhalten. Die Mustergrenze des durch einen Siebdruckprozess erhaltenen leitenden Pfads 3 hat 0,5 mm, jedoch ist es möglich, unter Verwendung der allgemein bekannten Photolithographie einen extrem feinen leitenden Pfad 3 gemäß der 5-um-Norm herzustellen.
  • Dann werden ein chipförmiger Mikrocomputer 26 und eine Anzahl peripherer Schaltungselemente 32 wie Chip-ICs, Chip-Transistoren, Chip-Widerstände und Chip-Kondensatoren und dergleichen am Schaltungssubstrat, auf dem der spezifizierte leitende Pfad 19 ausgebildet wurde, mittels eines plastischen Materials wie Lötmittel oder Silberpaste oder dergleichen befestigt. Die Elektroden dieser Schaltungselemente 32 und des Mikrocomputers werden durch Drahtbonden nahe am Ende des leitenden Pfads 19 angebracht, und die Elektrode des Sockels 33 wird mit dem spezifizierten leitenden Pfad 19 verlötet, um die in Fig. 4 dargestellten Substrate 24, 25 für eine integrierte Schaltung herzustellen. Diese Substrate 24, 25 für eine integrierte Schaltung werden auch durch Siebdrucken eines Kohlenstoffwiderstandskörpers hergestellten Kohlenstoffwiderstand oder einem durch Nickelplattieren hergestellten Nickeiwiderstand (aus den Zeichnungen weggelassen) zwischen den leitenden Pfaden 19 versehen.
  • Die auf diese Weise hergestellten Substrate 24, 25 für eine integrierte Schaltung sind um einen vorgegebenen Abstand voneinander getrennt, sie sind mechanisch mittels der flexiblen, isolierenden Harzschicht 14 verbunden, und sie sind elektrisch durch die auf der isolierenden Harzschicht 14 ausgebildeten leitenden Pfade 19 miteinander verbunden. Jeder leitende Pfad 19 kann außer durch die obigen Maßnahmen unter Verwendung eines metallischen Zuleitungsanschlusses angeschlossen werden, und in diesem Fall werden die Zuleitungsanschlüsse unter Verwendung eines plastischen Materials, z.B. eines Lötmitteis, an jedem Endabschnitt der Substrate 24, 25 für eine integrierte Schaltung, in integraler Ausbildung mit der Umkleidung 41 (wird später erläutert), befestigt. Jeder Zuleitungsanschluss wird auch mit dem anderen Endabschnitt verbunden.
  • Als nächstes wird der Aufbau der bei der erfindungsgemäßen integrierten Hybridschaltungsanordnung 10 verwendeten Umkleidung 41 erläutert. Die Umkleidung 41 ist im Wesentlichen in Form eines Rahmens aufgebaut, wie in Fig. 8 dargestellt, und sie wird dadurch erhalten, dass aus einer Platte 41, die eine Seite der integrierten Hybridschaltungsanordnung 10 bildet, einem bogenförmigen Abschnitt 43 auf der gegenüberliegenden Seite und einem Hilfsrahmen 45, der unter Verwendung eines isolierenden, thermoplastischen Harzes mit einem Verbindungsstab 44 verbunden ist, ein integrierter Körper geschaffen wird. Wenn die Substrate 24, 25 für eine integrierte Schaltung einander gegenüberstehend an der Umkleidung 41 positioniert werden, wie es deutlicher in Fig. 4 dargestellt ist, wirkt der bogenförmige Abschnitt 43 so, dass die isolierende Harzschicht 14, die die Substrate 24, 25 für eine integrierte Schaltung verbindet, nicht spitzwinklig umgebogen wird, wodurch ein Brechen der leitenden Pfade 19 verhindert ist. Der Hilfsrahmen 45 dichtet den Raum ab, der durch das im Substrat 24 für eine integrierte Schaltung gebildeten Durchgangsloch geöffnet ist, und er bildet einen abgedichteten Raum 49, in dem der Mikrocomputer 26 und dessen periphere Schaltungselemente 32 angeordnet sind.
  • Die Umkleidung 41 kann einen Teil 46 mit umgebogenem Rahmenabschnitt aufweisen, sie kann mit Stufenform 47 hergestellt sein, oder sie kann als einfacher Rahmen hergestellt sein, um den verschiedenen Ausführungsbeispielen und Modifizierungen der Erfindung zu entsprechen, wie es in Fig. 9 bis Fig. 11 dargestellt ist.
  • Die Substrate 24, 25 für eine integrierte Schaltung werden unter Verwendung eines Klebebands oder dergleichen mit der Ober- und Unterseite der Umkleidung 41 verbunden, um die Schaltungselemente so zu positionieren, dass sie einander zugewandt sind. Dabei wird der freiliegende Verbindungsabschnitt der isolierenden Harzschicht (14) durch den Abdeckkörper 53 abgedichtet, der auch in Fig. 8 dargestellt ist. Der Abdeckkörper 53 besteht aus demselben Material wie die Umkleidung 41 und er ist durch das oben genannte Klebeband mit den Seitenflächen der Substrate 24, 25 für eine integrierte Schaltung verbunden.
  • Ein EPROM (löschbarer programmierbarer Festwertspeicher: nachfolgend bezeichnet EPROM-Element einen eingegossenen nichtflüchtigen Speicher, EPROM- Chip bezeichnet einen chipförmigen, nichtflüchtigen Speicher, wobei EPROM als allgemeiner Begriff verwendet wird), in dem Daten durch Ultraviolettlicht gelöscht werden können, wird als nichtflüchtiger Speicher 38 verwendet. Häufig wird als EPROM-Element 38 ein EPROM vom DIP-Typ (Dual-In-Line), wie in Fig. 12 und Fig. 13 dargestellt, verwendet, wobei auch ein EPROM vom SIP-Typ (Single-In-Line), wie in Fig. 14 und Fig. 15 dargestellt, ebenfalls verwendet wird. Bei jedem dieser Typen von EPROM-Element 38 wird ein Ultraviolettlicht durchlassendes Element 40, durch das UV-Licht hindurchgestrahlt werden kann, um Daten zu löschen, an der Oberseite eines EPROM- Chips 39 angebracht.
  • Da normalerweise ein DIP-EPROM-Element verwendet wird, ist in Fig. 3 und Fig. 4 dargestellt, dass die integrierte Hybridschaltunganordnung 10 ein DIP-EPROM-Element verwendet. Jedoch ist bei der Erfindung die Konstruktion und die Form des verwendeten EPROM-Elements wahlfrei. Es kann auch das in Fig. 14 und Fig. 15 verwendete SIP-EPROM-Element verwendet werden. Eine perspektivische Ansicht eines Ausführungsbeispiels unter Verwendung eines solchen SIP-EPROM-Elements ist in Fig. 16 dargestellt, in der dieselben Bezugszahlen wie in Fig. 3 für entsprechende Teile verwendet sind, so dass eine weitere Erläuterung weggelassen wird.
  • EPROM-Elemente werden grob in solche vom Typ mit Harzvergussgehäuse und solche vom Typ mit Keramikgehäuse, abhängig vom verwendeten Gehäusematerial, eingeteilt. Jedoch kann bei der Erfindung jeder Typ von EPROM-Element verwendet werden. Diese Typen von EPROM-Bauteil sind in den japanischen Patentoffenlegungen Nr. 74358/1978 und Nr. 290160/1987 offenbart.
  • Außerdem kann bei der Erfindung ein EPROM-Element vom LCC-oder vom PLCC-Typ verwendet werden. EPROM-Elemente vom LCC-und vom PLCC-Typ sind an der Unterseite, nahe jeder der vier Seiten, mit Verbinderelementen versehen, und sie werden mittels eines Sockels am Substrat montiert, auf dieselbe Weise wie ein DIP-EPROM-Element. Wenn ein EPROM-Element vom LCC-oder vom PLCC-Typ verwendet wird, kann die integrierte Hybridschaltungsanordnung 10 noch kleiner gemacht werden. Wie es später detaillierter unter Bezugnahme auf ein modifiziertes Ausführungsbeispiel erörtert wird, kann bei der Erfindung auch ein EPROM-Chip verwendet werden.
  • Nun wird unter Bezugnahme auf Fig. 17 die Positionsbeziehung zwischen dem EPROM-Element 38 und dem Mikrocomputer 26 erläutert. Fig. 17 ist eine Explosionszeichnung eines Teils des Substrats 25 für eine integrierte Schaltung. Die Zeichnung zeigt das Substrat 25 für eine integrierte Schaltung, auf der mehrere leitende Pfade 19 ausgebildet sind; den chipförmigen Mikrocomputer 26 und die peripheren Schaltungselemente 32, die mittels Druckbonden mit dem Substrat 25 für eine integrierte Schaltung verbunden sind; und den Sockel 33, in den das EPROM-Element 38 eingesetzt wird. Die leitenden Pfade 19 enden benachbart zum Mikrocomputer 26, zum Sockel 33 und zu den peripheren Schaltungselementen 32, und diese Anschlussabschnitte sind durch Drahtbonden mit den Elektroden des Mikrocomputers 26 und den peripheren Schaltungselementen 32 verbunden. Außerdem ist der andere Anschlussabschnitt jedes der leitenden Pfade 19, die mit der Elektrode des Mikrocomputers 26 verbunden sind, mit einer der Elektroden des Sockels 33 verlötet
  • Der Mikrocomputer 26 und das EPROM-Element 38 müssen durch viele leitende Pfade 19 miteinander verbunden werden, die als Adressenbus, Datenbus und Steuerbus dienen. Wenn der Mikrocomputer 26 und das EPROM-Element 38 weit entfernt voneinander sind, ist der durch die leitenden Pfade 19 belegte Prozentsatz des Substrats 25 für eine integrierte Schaltung so groß, dass er nicht vernachlässigt werden kann. Da jedoch hinsichtlich der Position des EPROM-Elements 38 bei der erfindungsgemäßen integrierten Hybridschaltungsanordnung 10 keine Einschränkungen bestehen, kann das EPROM-Element 38 benachbart zum, oder so dicht wie möglich am Mikrocomputer 26 positioniert werden. Im Ergebnis ist die von den leitenden Pfaden 19 belegte Fläche verringert, was es ermöglicht, die Montagefläche des Substrats 25 für eine integrierte Schaltung wirkungsvoll zu nutzen.
  • Es wird erneut auf Fig. 4 Bezug genommen, gemäß der, nachdem die Position des EPROM-Elements 38 auf dem Substrat 25 für eine integrierte Schaltung bestimmt wurde, wie oben skizziert, die Position des Durchgangslochs 15 am Substrat 24 für eine integrierte Schaltung bestimmt wird.
  • Die Form des Durchgangslochs 15 ist im Wesentlichen dieselbe wie die Außenform des EPROM-Elements 38, jedoch ist die Größe des Durchgangslochs geringfügig größer als die des EPROM-Elements 38, um für leichtes Einsetzen des EPROM-Elements 38 zu sorgen. Dabei können die Oberseite des EPROM-Elements 38 und die Unterseite des Substrats 24 für eine integrierte Schaltung durch geeignetes Design der Dicke der Umkleidung 41 und der Höhe des Sockels 33 zur Übereinstimmung gebracht werden. Die Handhabungseigenschaften und die Zuverlässigkeit der auf diese Weise konzipierten erfindungsgemäßen integrierten Hybridschaltungsanordnung 10 sind hervorragend. Der Mikrocomputer 26 und die peripheren Schaltungselemente 32, wie sie mit dem EPROM- Element 38 verbunden sind, so wie Widerstandselemente werden im abgedichteten Raum 49 positioniert, der zwischen den zwei Substraten 24, 25 für eine integrierte Schaltung und der Umkleidung 41 ausgebildet ist.
  • Dann wird ein lichtabschirmendes Abdichtungsmaterial 36 auf das Durchgangsloch 15 im Substrat 24 für eine integrierte Schaltung, in das das EPROM- Element 38 eingesetzt wurde, aufgetragen. Dieses Abdichtungsmaterial 36 blendet jegliches Ultraviolettlicht vollständig aus und sorgt für eine völlig hermetische Abdichtung am EPROM-Element 38, um die integrierte Hybridschaltungsanordnung 10 fertigzustellen. Wenn jedoch ein SIP-EPROM-Element verwendet wird, muss nicht notwendigerweise ein lichtabschirmendes Abdichtungsmaterial 56 verwendet werden, da der Ultraviolettlicht durchlassende Abschnitt in das Substrat 24 für eine integrierte Schaltung eingebettet ist.
  • Beim so aufgebauten vorliegenden Ausführungsbeispiel werden Daten dadurch im EPROM-Element 38 gelöscht, dass das lichtabschirmende Abdichtungsmaterial 56 abgezogen wird und UV-Licht auf das EPROM-Element 38 gerichtet wird, oder dass das EPROM-Element 38 dem Sockel 33 entnommen wird und UV- Licht unterworfen wird. Ein Umschreiben von Daten im EPROM-Element 38 erfolgt durch Entnehmen des Elements 38 aus dem Sockel 33 und durch Verwenden einer gewöhnlichen ROM-Schreibeinrichtung.
  • Selbstverständlich wird die Position, an der der Mikrocomputer angebracht ist, geändert, wenn Spezifikationen der integrierten Hybridschaltungsanord nung modifiziert werden. Demgemäß wird auch die Position des EPROM-Elements, das benachbart zum Mikrocomputer angeordnet ist, auf dem Substrat für eine integrierte Schaltung durch die Spezifikationen der integrierten Hybridschaltungsanordnung modifiziert. Die erfindungsgemäße integrierte Hybridschaltungsanordnung kann auch dieser Art von Spezifikationsänderung genügen. Eine Modifizierung, bei der das EPROM-Element 38 im Wesentlichen am Ende des Substrats 25 für eine integrierte Schaltung positioniert wird, wird nun erläutert.
  • Fig. 18 ist eine perspektivische Ansicht, die die Innenkonstruktion dieser Modifizierung veranschaulicht, wobei ein Teil des Substrats 24 für eine integrierte Schaltung im Schnitt dargestellt ist, wobei die integrierte Hybridschaltungsanordnung 10 folgendes aufweist: das Substrat 24 für eine integrierte Schaltung, wobei eine Aussparung 16 in einem Endabschnitt ausgebildet ist; das Substrat 25 für eine integrierte Schaltung, auf dem meh rere leitende Pfade 19 ausgebildet sind, die mit dem Sockel 33 verbunden sind; die externen Zuleitungsanschlüsse 51, 52; die Umkleidung 41, die integral mit den zwei Substraten 24, 25 für eine integrierte Schaltung ausgebildet ist und diese trennt; den Abdeckkörper 53 und das DIP-EPROM- Element 38, das in die Aussparung 16 im Substrat 24 für eine integrierte Schaltung eingesetzt ist. Demgemäß werden bei dieser Modifizierung die in Fig. 6 dargestellten Substrate 24, 25 für eine integrierte Schaltung sowie die in Fig. 9 dargestellte Umkleidung 41 verwendet.
  • Wie es in Fig. 19 dargestellt ist, die eine Schnittansicht entlang dem Schnitt I-I von Fig. 18 ist, sind die Substrate 24, 25 für eine integrierte Schaltung unter Verwendung eines Klebebands oder dergleichen mit der Unterund der Oberseite der Umkleidung 41 verbunden, und der durch die Aussparung 16 im Substrat 24 für eine integrierte Schaltung geöffnete Raum ist durch den umgebogenen Abschnitt 46 der Umkleidung 41 abgedichtet, um den abgedichteten Raum 49 zu bilden. Mit Ausnahme des EPROM-Elements 38 sind der Mikrocomputer 26, die peripheren Schaltungselemente 32 und dergleichen im abgedichteten Raum 49 positioniert, und das EPROM-Element 38 und der Sockel 33 sind an der durch die Aussparung 16 freigelegten Position eingesetzt. Nachdem die Umkleidung 41 und die zwei Substrate 24, 25 für eine integrierte Schaltung einstückig kombiniert sind, werden die freiliegende Verbindung und die isolierende Harzschicht 14 auf dieselbe Weise wie beim vorigen Ausführungsbeispiel durch den Abdeckkörper 53 abgedichtet.
  • Auch bei dieser Modifizierung kann ein SIP-EPROM-Element verwendet werden. Fig. 20 ist eine perspektivische Ansicht, die diese Modifizierung unter Verwendung eines SIP-EPROM-Elements zeigt. In dieser Zeichnung tragen Teile, die solchen beim in Fig. 18 dargestellen Ausführungsbeispiel entsprechen, dieselben Bezugszahlen, so dass eine weitere Erläuterung weggelassen wird.
  • Gemäß Fig. 21, die ein Blockdiagramm zeigt, bei dem das MODEM auf den Substraten 24, 25 für eine integrierte Schaltung montiert ist, umfasst das MODEM das Folgende: eine DTE-Schnittstelle 38, die von einem Computersystem übertragene und in einen eingebauten Speicher eingespeicherte Daten ausgibt, den Mikrocomputer 26, der abhängig von den von der DTE-Schnittstelle 28 ausgegebenen Daten ein spezielles Ausgangssignal ausgibt; den EPROM 38, auf den durch die Mikrocomputer 26 zugegriffen wird; eine erste und eine zweite Modulator-Demodulator-Schaltung 62, 63, die das Ausgangssignal vom Mikrocomputer 26 moduliert und demoduliert und es an eine NCU (Netzsteuereinheit) (aus den Zeichnungen weggelassen) ausgibt; und einen DTMF-Generator 64, der ein gewünschtes DTMF-Signal (Tonsignal) erzeugt, das dem Ausgangssignal aus dem Mikrocomputer 26 entspricht.
  • Als DTE-Schnittstelle 28 wird eine integrierte Schaltung wie z.B. die Schaltung STC9610 (Handelsbezeichnung, hergestellt von Seiko-Epson) verwendet. Nun wird auf Fig. 22 Bezug genommen, die ein Blockdiagramm dieses Typs von DTE-Schnittstelle 58 ist und gemäß der die DTE-Schnittstelle 58 folgendes aufweist: einen Sendespeicherabschnitt 59, der das Ausgangssignal vom Computersystem 70 in seinem eingebauten Speicher zeitweilig speichert und es an den Mikrocomputer 26 ausgibt; einen Empfangsspeicherabschnitt 60, der das Ausgangssignal aus dem Mikrocomputer 26 in seinem eingebauten Speicher einspeichert und es an das Computersystem 70 ausgibt; und einen Steuerabschnitt 61, der die verschiedenen Eingangs/Ausgangs-Signale über den Sendespeicherabschnitt 59 und den Empfangsspeicherabschnitt 60 umschaltet und der die spezielle Funktion aufweist, wie sie dazu erforderlich ist, das Computersystem 70 und den Mikrocomputer 26 zu verbinden.
  • Für den Mikrocomputer 26 wird eine integrierte Schaltung wie z.B. die Schaltung STC9620 (Handelsbezeichnung, hergestellt von Seiko-Epson) verwen det. Nun wird auf Fig. 23 Bezug genommen, die ein Blockdiagramm des Mikrocomputers 26 ist und gemäß der der Mikrocomputer 26 folgendes aufweist: einen Befehlserkennungsabschnitt 27 zum Erkennen von von der DTE-Schnittstelle SB ausgegebenen Signalen; einen Befehlsdecodierabschnitt 28, der die vom Befehlserkennungsabschnitt 27 erkannten Ausgangssignale decodiert; einen Befehlsausführungsabschnitt 30, der die Daten in einem Speicherabschnitt 28 abhängig vom im Befehlsdecodierabschnitt 28 decodierten Signal vergleicht und die Daten den Modulator-Demodulator-Schaltungen 62, 63 zuführt; einen Antwortcode-Erzeugungsabschnitt 31, der die Daten im Befehlsdecodierabschnitt 28 mit den Daten im Speicherabschnitt 29 vergleicht und ein Signal an die DTE-Schnittstelle 58 ausgibt, wenn dem Befehisausführungsabschnitt 30 fehlerhafte Daten zugeführt werden.
  • Es wird erneut auf Fig. 21 Bezug genommen, gemäß der die Modulator-Demodulator-Schaltungen 62, 63 ein vom Mikrocomputer 26 übertragendes digitales Signal in ein analoges Signal umsetzen und es an den NCU-Abschnitt (in den Zeichnungen weggelassen) übertragen, und die umgekehrt ein vom NCU-Abschnitt übertragenes analoges Signal in ein digitales Signal umsetzen und es an den Mikrocomputer 26 übertragen. Die Modulator-Demodulator-Schaltungen 62, 63 sind Schaltungen mit niedriger Geschwindigkeit bzw. mittlerer Geschwindigkeit. Die erste Modulator-Demodulator-Schaltung 32 ist eine Schaltung mit niedriger Geschwindigkeit von 300 bps, und die zweite Modulator-Demodulator-Schaltung 63 ist eine Schaltung mit mittlerer Geschwindigkeit von 1.200 bps. Der Mikrocomputer 26 wählt entweder die erste oder die zweite Modulator-Demodulator-Schaltung 62, 63 aus.
  • Der DTMF-Generator 64 gibt ein spezielles DTMF-Signal an einen Übertragungs-VERST. 65 aus und gibt das Signal an Telefonschaltkreise aus, die die vom Befehlsausführungsabschnitt 30 des Mikrocomputers 26 ausgegebenen Daten an jeweilige Eingangsanschlüsse COL, ROW übertragen.
  • Programmdaten zum Einstellen verschiedener Betriebsarten des MODEM sind in einem Speicher im EPROM 38 abgespeichert. Diese Daten werden abhängig von einer durch den Mikrocomputer 26 spezifizierten Adresse an den Mikrocomputer 26 geliefert.
  • Nun wird unter Bezugnahme auf Fig. 21 und Fig. 22 die Wirkung des MODEM kurz erläutert. Bei Beginn einer Datenkommunikation wird ein Steuerschalter 37 entsprechend einem Rufsignal vom Mikrocomputer 26 aktiviert. An den EPROM 38 werden spezielle Adressendaten geliefert, und die Programmdaten im EPROM 38 werden abhängig von diesen Adressendaten an den Mikrocomputer 26 geliefert. Es erfolgt eine Überprüfung zum Klarstellen, dass die verschiedenen Modi, wie die Kommunikationsstandards (Standards Bell/CCITT), die Kommunikationsgeschwindigkeiten (300/1.200 bps), die Formatentsprechung und die Schaltmodi für den DIP-Schalter für die verschiedenen MODEMS, die die Kommunikationsvorgänge ausführen, in Übereinstimmung sind.
  • Wenn diese Modi in Übereinstimmung sind, wird die Telefonnummer des MODEM des antwortseitigen Computersystems 70 eingetippt und diese Telefonnummer wird in die DTE-Schnittstelle 58 eingegeben, die als Schnittstelle zum Computersystem 70 verwendet wird. Diese Telefonnummer wird zum Decodieren auch an den Mikrocomputer 26 übertragen. Das vom Mikrocomputer 26 decodierte Ergebnis wird an den DTMF-Generator 64 übertragen. Das DTMF-Signal vom DTMF-Generator 64 wird über einen Sendeverstärker 65 und einen Leitungstransformator 68 an die gewöhnlichen Telefonkreise übertragen.
  • Das übertragene DTMF-Signal sendet ein Signal RUFEN an das antwortseitige MODEM aus. Das antwortseitige MODEM empfängt das Signal RUFEN und nimmt es automatisch an. Demgemäß überträgt das antwortseitige MODEM einen Antwortton an das rufseitige MODEM, d.h. die erfindungsgemäße integrierte Hybridschaltungsanordnung 10, was für Verbindungsabläufe erfolgt.
  • Das rufseitige MODEM ermittelt, ob dies der spezifizierte Antwortton des rufseitigen MODEMs ist. Wenn der korrekte Antwortton empfangen wurde, tritt dieses MODEM in den Kommunikationszustand ein.
  • Wenn in den Kommunikationszustand eingetreten wurde, werden parallele Daten entsprechend einem speziellen Eingangssignal, das mittels einer Tastatur (in den Zeichnungen weggelassen) des rufseitigen Mikrocomputers 26 eingetippt wurde, in die DTE-Schnittstelle 58 eingegeben. Diese Daten werden auch an den Mikrocomputer 26 übertragen. Dann werden die parallelen Daten in serielle Daten umgesetzt und an die Modulator-Demodulator-Schaltung 62 mit niedriger Geschwindigkeit übertragen. Hier wird das digitale Signal in ein analoges Signal umgesetzt, und es erfährt Frequenzmodulation (FSK) auf Grundlage der Kommunikationsstandards, und es wird über den Sendeverstärker 65 und den Leitungstransformator 68 an das antwortseitige MODEM übertragen.
  • Das frequenzmodulierte, analoge Signal, wie es dem eingetippten Eingangssignal vom antwortseitigen Computersystem 70 entspricht, wird an das rufseitige MODEM übertragen und über den Leitungstransformator 68 und einen Empfangsverstärker 66 in die Modulator-Demodulator-Schaltung 62 mit niedriger Geschwindigkeit eingegeben. Hier wird das analoge Signal in ein digitales Signal umgesetzt und in die DTE-Schnittstelle 58 eingegeben. In der DTE- Schnittstelle 58 wird ein serielles digitales Signal in ein paralleles digitales Signal umgesetzt, das in den rufseitigen Mikrocomputer 26 eingegeben wird. Dies führt zur Errichtung von Vollduplexkommunikation zwischen dem rufseitigen Mikrocomputer 26 und dem antwortseitigen Computersystem 70.
  • Fig. 4 ist eine Draufsicht auf das Substrat 25 für eine integrierte Schaltung. Das in Fig. 21 dargestellte MODEM kann unter Verwendung dieses Sub strats für eine integrierte Schaltung realisiert werden. Die Bezugszahlen, wie sie für die auf dem Substrat 25 für eine integrierte Schaltung montierten Schaltungselemente verwendet sind, sind dieselben, wie sie in Fig. 21 verwendet sind. Um Verwirrung zu vermeiden, sind die leitenden Pfade, die die Schaltungselemente verbinden, aus der Zeichnung weggelassen, jedoch ist ein Teil der leitenden Pfade als Busleitung 20 dargestellt.
  • Wie es in Fig. 24 dargestellt ist, ist eine Anzahl von Befestigungskontaktkissen 21 zum Befestigen der externen Zuleitungsanschlüsse (auf den Zeichnungen weggelassen) an den beiden Randendabschnitten ausgebildet, die am Substrat 25 für eine integrierte Schaltung einander gegenüberstehen. Die leitenden Pfade 19 sind so ausgebildet, dass sie die Befestigungskontaktkissen 21 anschließen. Der Mikrocomputer 26, die DTE-Schnittstelle 58, die erste und die zweite Modulator-Demodulator-Schaltung 62, 63, der DTMF-Generator 64, der Steuerschalter 67, der das EPROM-Element 38 steuert, und die Chipteile 32, wie Kondensatoren und dergleichen, sind ohne Verwendung eines Sockels am Substrat 25 für eine integrierte Schaltung befestigt, und der Sockel 33 für das EPROM-Element, der benachbart zum Mikrocomputer 26 liegt und diesem Mikrocomputer 26 Daten zuführt, ist ebenfalls am Substrat 25 für eine integrierte Schaltung befestigt. Diese Elemente werden mittels der Busleitung 20, die aus einem speziellen leitenden Pfad 19 besteht, miteinander verbunden, und sie wirken als das oben genannte MODEM. Der durch die gestrichelte Linie umschlossene Bereich ist der Bereich, der mittels des Klebebands an der Umkleidung 41 befestigt ist.
  • Die für das oben beschriebene MODEM verwendete integrierte Hybridschaltungsanordnung kann leicht so modifiziert werden, dass sie den Erfordernissen eines ins Auge gefassten Benutzers genügt, wie OEM, hausinterne Verkäufe und dergleichen. Genauer gesagt, genügt, wenn das Design einer integrierten Hybridschaltungsanordnung auf den Spezifikationen eines speziellen Kunden beruht, dasselbe häufig nicht den Spezifikationen anderer Kunden, und es muss das Design der integrierten Hybridschaltungsanordnung selbst revidiert werden. Bei einem Ausführungsbeispiel, bei dem ein EPROM-Element mittels eines Sockels auf einem Substrat für eine integrierte Schaltung angebracht ist, werden jedoch die Anbringung und Wegnahme des EPROM-Elements leicht ausgeführt. Daher ist es möglich, im Hinblick auf den Benutzer, einer großen Vielfalt von Spezifikationen dadurch zu genügen, dass einfach der EPROM ausgewählt und montiert wird. Auch ist es möglich, einer großen Vielfalt von Benutzerspezifikationen auf dieselbe Weise durch ein Ausführungsbeispiel zu genügen, das einen EPROM-Chip verwendet, da für zweckdienliche Lösch- und Umschreibvorgänge von Daten auf dem EPROM-Chip gesorgt ist.
  • Beim vorliegenden Ausführungsbeispiel ist, wie es in der obigen detaillierten Erläuterung dargelegt ist, erstens das Durchgangsloch oder die Aussparung an einer speziellen Position eines der Substrate für eine integrierte Schaltung vorhanden, und der EPROM ist durch diesen Teil hindurch mit dem leitenden Pfad auf dem anderen Substrat für eine integrierte Schaltung verbunden. Dies schafft den Vorteil, dass die Montageposition des EPROM wahlfrei ausgewählt werden kann. Daher ist es möglich, den EPROM und den Mikrocomputer mit hohem Wirkungsgrad zu verbinden, wobei die elektrischen Verbindungen zum eingebauten Mikrocomputer berücksichtigt sind. Gemäß weiteren Details kann der Mikrocomputer, der die engste Beziehung zum EPROM hat, benachbart zum EPROM montiert werden. Durch diese Maßnahme ist es möglich, ein Layout mit einem Datenbus minimaler Länge oder einfachstem Design zu schaffen, und der Verlust an Montagedichte, wie er durch die Führung des Datenbusses hervorgerufen wird, kann minimiert werden.
  • Zweitens besteht der Vorteil, da das EPROM-Element im Durchgangsloch oder der Aussparung eines der Substrate für eine integrierte Schaltung positioniert ist, dass ein kleines, integriertes Hybrid-IC-Bauteil selbst dann gehandhabt werden kann, wenn ein vergossenes EPROM-Element verwendet wird, wie es käuflicherweise am Markt verfügbar ist. Wenn ein EPROM-Chip verwendet wird, kann sogar eine noch kleinere integrierte Hybridschaltungsanordnung geschaffen werden. Ferner ist, da zwei Substrate für eine integrierte Schaltung verwendet sind, die Montagedichte verbessert und es kann eine gedruckte Leiterplatte weggelassen werden, wie sie bei einer herkömmlichen Anordnung erforderlich ist. Daher kann eine integrierte Hybridschaltungsanordnung mit eingebautem, wegnehmbarem und kompaktem EPROM-Element geschaffen werden.
  • Drittens ist durch die Verwendung eines Metallsubstrats als Substrat für eine integrierte Schaltung der Wärmeableiteffekt stark im Vergleich zu dem bei einer gedruckten Leiterplatte verbessert, was zu einer weiteren Verbesserung der Montagedichte beiträgt. Da für die leitenden Pfade eine Metallfolie verwendet werden kann, kann der Widerstandswert der leitenden Pfade 3 beträchtlich im Vergleich mit dem eines leitenden Pfads verringert werden, bei dem eine leitende Paste verwendet ist. Dies sorgt für mehr montierte Schaltungen als bei einer gedruckten Leiterplatte.
  • Viertens können für den EPROM verschiedene Typen käuflich verfügbarer EPROM-Elemente verwendet werden, was den Vorteil ergibt, dass es möglich ist, den EPROM mit extremer Einfachheit an der integrierten Hybridschaltungsanordnung zu montieren. Ferner kann dadurch, dass die Form des Durchgangslochs oder der Aussparung, wie in einem der Substrate für eine integrierte Schaltung ausgebildet, mit der Außenform des EPROM-Elements hergestellt wird, dieses EPROM-Element in die integrierte Hybridschaltungsanordnung eingebettet werden, was eine einfache Form ergibt und zu einer integrierten Hybridschaltungsanordnung mit eingebautem EPROM mit hervorragenden Handhabungseigenschaften und hervorragender Zuverlässigkeit führt.
  • Fünftens ist, da der Mikrocomputer und die peripheren Schaltungselemente, wie mit dem EPROM verbunden, in Plättchen-oder Chipform in den von der Umkleidung und den zwei Substraten für eine integrierte Schaltung gebildeten abgedichteten Raum eingebaut sind, die belegte Fläche im Vergleich mit der vom Harzvergusstyp, wie bei einer herkömmlichen gedruckten Leiterpiatte, klein. Dies führt zum Vorteil einer beträchtlichen Verbesserung der Montagedichte.
  • Sechstens kann dadurch, dass die Randenden der Umkleidung und des Substrats für eine integrierte Schaltung einander im Wesentlichen entsprechen, beinahe die gesamte Fläche des Substrats für eine integrierte Schaltung für den abgedichteten Raum verwendet werden, so dass eine extrem kompakte integrierte Hybridschaltungsanordnung zusammen mit verbesserter Montagedichte erhalten werden kann.
  • Siebtens ist, wenn ein Sockel verwendet wird, das EPROM-Element wegnehmbar, was den Vorteil einer freien Austauschbarkeit wie auch Lösch- und Umschreibmöglichkeiten für das EPROM-Element ergibt.
  • Achtens kann, da die Oberseiten eines der Substrate für eine integrierte Schaltung und des EPROM-Elements einander entsprechen, der Vorteil einer integrierten Hybridschaltungsanordnung mit nivellierter Oberfläche erhalten werden. Außerdem ermöglicht es das Anbringen des Abdichtungsmaterials, das Substrat für eine integrierte Schaltung vor Licht abzuschirmen. Dies führt auch zum Vorteil, dass es möglich ist, Risse zwischen dem EPROM und der Umkleidung abzudichten.
  • Neuntens kann, da der externe Zuleitungsanschluss auf einer Seite oder an beiden einander gegenüberliegenden Seiten der zwei Substrate für eine integrierte Schaltung herausgeführt werden kann, eine integrierte Hybridschaltungsanordnung mit extrem großer Anzahl von Stiften erhalten werden.
  • Nun wird unter Bezugnahme auf Fig. 25 bis Fig. 27 ein zweites Ausführungsbeispiel der Erfindung erläutert.
  • Fig. 25 ist eine perspektivische Ansicht einer integrierten Hybridschaltungsanordnung, die folgendes umfasst: ein Paar Substrate 24, 25 für eine integrierte Schaltung, wie in Fig. 7 dargestellt; mehrere externe Zuleitungsanschlüsse 51, 52, von denen jeder mit einem Kontaktkissen (in der Zeichnung weggelassen) auf den Substraten 24, 25 für eine integrierte Schaltung verlötet ist; den Sockel 33, der am einen Substrat 25 für eine integrierte Schaltung befestigt ist; das DIP-EPROM-Element 38, das in den Sockel 33 eingesetzt ist; die Umkleidung 41, die einstückig mit den Substraten 24, 25 für eine integrierte Schaltung ausgebildet ist, die mit einem vorbestimmten Abstand voneinander entfernt sind; und den Abdeckkörper 53.
  • Wie es in Fig. 26 veranschaulicht ist, die eine Schnittzeichnung gesehen entlang dem Schnitt I-I in Fig. 25 ist, sind die Substrate 24, 25 für eine integrierte Schaltung mit einer Umkleidung 41 mit der in Fig. 11 dargestellten Form verbunden. Der chipförmige Mikrocomputer 26 und die peripheren Schaltungselemente 32 sind, mit Ausnahme des EPROM-Elements 38, an den Substraten 24, 25 für eine integrierte Schaltung an Positionen innerhalb des abgedichteten Raums 49, wie er durch die Substrate 24, 25 für eine integrierte Schaltung und die Umkleidung 41 gebildet ist, befestigt. Das EPROM-Element 38 und sein Sockel 33 sind auf einem vorspringenden Abschnitt 17 des Substrats 25 für eine integrierte Schaltung positioniert.
  • Dieses Ausführungsbeispiel der Erfindung hat, zusätzlich dazu, dass es denselben Effekt wie die vorigen Ausführungsbeispiele liefert, den Vorteil, dass, da das EPROM-Element 35 auf dem Vorsprung 17 des Substrats 25 für eine integrierte Schaltung positioniert ist, die Montage von Elementen im abgedichteten Raum 49 maximiert werden kann, wie er durch die Substrate 24, 25 für eine integrierte Schaltung und die Umkleidung 41 gebildet ist.
  • Es ist auch möglich, das vorliegende Ausführungsbeispiel so zu modifizieren, dass ein SIP-EPROM-Element und ein EPROM-Chip verwendet wird. Fig. 27 ist eine perspektivische Ansicht, die diesen Typ von Modifikation zeigt. Da diese Modifikation dieselben Bezugszahlen wie bereits erläuterte Elemente trägt, wird eine weitere Erläuterung weggelassen.

Claims (6)

1. Integrierte Hybridschaltungsanordnung mit:
- einem Paar Substrate (24, 25) für eine integrierte Schaltung, die an ihrem Rand mit externen Zuleitungen (51, 52) und mit auf diesen Substraten (24, 25) ausgebildeten leitenden Pfaden (19) versehen sind, wobei eines der Substrate (24) mit einem Loch (15) versehen ist;
- einem Mikrocomputer (26) und dessen peripheren Schaltungselementen (32), die auf den Substraten (24, 25) montiert sind und über die leitenden Pfade (19) miteinander verbunden sind;
- einem nichtflüchtigen Speicher (38) benachbart zum Mikrocomputer (26), der auf dem anderen der Substrate (25) montiert ist und mittels der leitenden Pfade (19) angeschlossen ist;
- einer Umkleidung (41), die mit dem Paar Substrate (24, 25) für eine integrierte Schaltung versehen ist, die an seiner Ober- und Unterseite befestigt sind, wodurch zwischen diesen Flächen ein abgedichteter Raum (49) gebildet ist, wobei der Mikrocomputer (26) und seine peripheren Schaltungselemente (32) im abgedichteten Raum (49) positioniert sind, während der nichtflüchtige Speicher (38) in einem Raum positioniert ist, der mittels des Lochs (15) freiliegt;
- wobei das Gehäuse (41) mit Ausnahme des Bereichs, in dem das Loch (15) ausgebildet ist, mit einer abgedichteten Struktur versehen, und wobei ein Sockel (33), in den der nichtflüchtige Speicher (38) eingesetzt ist, am Bereich des anderen Substrats (25) für eine integrierte Schaltung befestigt ist.
2. Integrierte Hybridschaltungsanordnung nach Anspruch 1, bei der das Loch (15) für den nichtflüchtigen Speicher (38) im Wesentlichen mit derselben Form wie der Außenform des nichtflüchtigen Speichers (38) ausgebildet ist und die Oberseite des nichtflüchtigen Speichers (38) und die Oberseite des Substrats (24) für eine integrierte Schaltung, in der das Loch (15) ausgebildet ist, einander im Wesentlichen entsprechen.
3. Integrierte Hybridschaltungsanordnung nach Anspruch 1, bei der die Oberseite des nichtflüchtigen Speichers (38) mit einem lichtabschirmenden Abdichtungsmaterial (56) bedeckt ist, das sich um den Rand des Lochs (15) herum erstreckt.
4. Integrierte Hybridschaltungsanordnung nach Anspruch 1, bei der der nichtflüchtige Speicher (38) ein Dual-In-Line-Typ, ein LCC-Typ oder ein PLCC-Typ eines nichtflüchtigen Speichers ist.
5. Integrierte Hybridschaltungsanordnung nach Anspruch 1, bei der der nichtflüchtige Speicher (38) ein Single-In-Line-Typ eines nichtflüchtigen Speichers ist.
6. Integrierte Hybridschaltungsanordnung nach Anspruch 1, bei der ein Randabschnitt eines der Substrate mit einer Aussparung (16) oder einem Vorsprung (17) anstelle des Lochs versehen ist.
DE69031141T 1989-04-20 1990-04-19 Integrierte Hybridschaltungsanordnung Expired - Fee Related DE69031141T2 (de)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP1100785A JPH0680764B2 (ja) 1989-04-20 1989-04-20 混成集積回路装置
JP1100786A JPH0680765B2 (ja) 1989-04-20 1989-04-20 混成集積回路装置
JP1119113A JPH0680770B2 (ja) 1989-05-12 1989-05-12 混成集積回路装置
JP1119110A JPH0680767B2 (ja) 1989-05-12 1989-05-12 混成集積回路装置
JP1119109A JPH02298060A (ja) 1989-05-12 1989-05-12 混成集積回路装置
JP1120906A JPH0680776B2 (ja) 1989-05-15 1989-05-15 混成集積回路装置
JP1120901A JPH0680771B2 (ja) 1989-05-15 1989-05-15 混成集積回路装置
JP1122356A JPH0680778B2 (ja) 1989-05-16 1989-05-16 混成集積回路装置
JP1122357A JPH0680779B2 (ja) 1989-05-16 1989-05-16 混成集積回路装置
JP12390389A JPH0680781B2 (ja) 1989-05-17 1989-05-17 混成集積回路装置
JP12390489A JPH0680782B2 (ja) 1989-05-17 1989-05-17 混成集積回路装置
JP1124913A JPH0680784B2 (ja) 1989-05-18 1989-05-18 混成集積回路装置
JP12491289A JPH0680783B2 (ja) 1989-05-18 1989-05-18 混成集積回路装置
JP12731089A JPH0680785B2 (ja) 1989-05-19 1989-05-19 混成集積回路装置

Publications (2)

Publication Number Publication Date
DE69031141D1 DE69031141D1 (de) 1997-09-04
DE69031141T2 true DE69031141T2 (de) 1997-12-11

Family

ID=27584873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69031141T Expired - Fee Related DE69031141T2 (de) 1989-04-20 1990-04-19 Integrierte Hybridschaltungsanordnung

Country Status (3)

Country Link
US (1) US5285107A (de)
EP (1) EP0393657B1 (de)
DE (1) DE69031141T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
US5278442A (en) * 1991-07-15 1994-01-11 Prinz Fritz B Electronic packages and smart structures formed by thermal spray deposition
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
EP0654866A3 (de) * 1993-11-23 1997-08-20 Motorola Inc Träger zur Verbindung eines Halbleiterwürfels und Herstellungsverfahren.
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
FR2758935B1 (fr) * 1997-01-28 2001-02-16 Matra Marconi Space France Boitier micro-electronique multi-niveaux
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
DE10030994A1 (de) * 2000-06-30 2002-01-17 Infineon Technologies Ag Halbleiter-Chip
US6614121B1 (en) * 2000-08-21 2003-09-02 Advanced Micro Devices, Inc. Vertical cache configuration
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
US8022519B2 (en) * 2005-05-19 2011-09-20 Sandisk Technologies Inc. System-in-a-package based flash memory card
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US20080224199A1 (en) * 2007-03-14 2008-09-18 Li Hui Lu Non-volatile memory module package capability of replacing
JP4425961B2 (ja) * 2008-01-15 2010-03-03 パナソニック株式会社 回路基板モジュール及び電子機器
US8362368B2 (en) * 2009-04-27 2013-01-29 Ultrasource, Inc. Method and apparatus for an improved filled via
US20110031607A1 (en) * 2009-08-06 2011-02-10 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US20110180891A1 (en) * 2009-08-06 2011-07-28 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US20110031594A1 (en) * 2009-08-06 2011-02-10 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US20110209908A1 (en) * 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
TW201143013A (en) * 2010-05-26 2011-12-01 Princeton Technology Corp Anti-UV electronic device and fabrication method thereof
TWI517341B (zh) * 2013-05-10 2016-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6552450B2 (ja) * 2016-04-19 2019-07-31 三菱電機株式会社 半導体装置
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
GB1601520A (en) * 1978-05-31 1981-10-28 Gen Electric Co Ltd Electric circuit arrangements
JPS58131756A (ja) * 1982-01-29 1983-08-05 Fujitsu Ltd Dip型ハイブリツドic
JPS59141258A (ja) * 1983-02-02 1984-08-13 Sanyo Electric Co Ltd 混成集積回路
JPS59228748A (ja) * 1983-06-09 1984-12-22 Toshiba Corp 混成集積回路装置
JPS61180463A (ja) * 1985-02-05 1986-08-13 Matsushita Electric Ind Co Ltd 部品の実装方法
JPS62115750A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
FR2630859B1 (fr) * 1988-04-27 1990-07-13 Thomson Composants Militaires Boitier ceramique multicouches a plusieurs puces de circuit-integre
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package

Also Published As

Publication number Publication date
US5285107A (en) 1994-02-08
DE69031141D1 (de) 1997-09-04
EP0393657A2 (de) 1990-10-24
EP0393657A3 (de) 1991-02-13
EP0393657B1 (de) 1997-07-30

Similar Documents

Publication Publication Date Title
DE69031141T2 (de) Integrierte Hybridschaltungsanordnung
DE69031142T2 (de) Integrierte Hybridschaltungsanordnung
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE2554965C2 (de)
DE69636335T2 (de) Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau
DE69334083T2 (de) Flüssigkristall-Plattenmodul und Bandträgerpackung
DE1615957C3 (de)
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69028311T2 (de) Mehrlagenleiterrahmen für integrierte schaltungspackungen
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE4417586A1 (de) Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
DE2701448A1 (de) Elektronische uhr und verfahren zur herstellung einer elektronischen uhr
DE3432360A1 (de) Verfahren zum aendern einer elektrischen flachbaugruppe
EP0543411A2 (de) Leiterplatte und Verfahren zum Herstellen derselben
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE10161936A1 (de) Elektroniksteuereinheit
DE69734426T2 (de) Filmkapazität und Halbleiterpackung oder Anordnung damit
DE3730619A1 (de) Thermodruckkopf
DE9311223U1 (de) Mikrosensor mit Steckeranschluß
DE102008012256A1 (de) Elektronik-Komponenten-Montageplatte
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
EP0463589A2 (de) Leistungshalbleitermodul mit integrierter Ansteuerungs- und Fehlerschutzplatine
DE69030406T2 (de) Integrierte Hybridschaltungsanordnung
DE3885624T2 (de) UV-Lichtdurchlässiges Gehäuse für integrierte Schaltungen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee