JPH0680767B2

JPH0680767B2 - 混成集積回路装置

Info

Publication number: JPH0680767B2
Application number: JP1119110A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-12
Filing date: 1989-05-12
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02298061A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM（紫外線消去形プログラマブル・リード・
オンリ・メモリー）を実装してなるEPROM内蔵型の混成
集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所望の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第13図に従って説
明すると、第13図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）を有し、前記ヘッダー（45）はセラミ
ック基材（47）に外部導出リード（48）か低融点ガラス
材で接着されている。又このヘッダー（45）はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部（50）が前記低融点ガラス材上或はセラミック
基材（47）上に接着されており、この素子搭載部（50）
にEPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
チップ（51）を密封している。この様にEPROMチップ（5
1）を密封したEPROM素子（44）は、前記絶縁性基板（4
2）のスルーホール（43）に外部導出リード（48）を挿
通させ半田によって固定される。このスルーホール（4
3）は導電性配線パターン（41）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（55）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第14図に示したEPROM実装構
造がある。

以下に第14図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第13図および第14図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第14図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
4図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第14図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン上にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。

また、第13図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第13図に示した実装構造においても第14図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第13図および第14図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第13図および第14図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

更に第13図及び第14図で示したEPROM実装構造では一枚
のプリント基板上にEPROMとディスクリート部品からな
るマイクロコンピュータ及びその周辺の回路素子の全て
の素子が搭載されているため上述した様にシステム自体
の小型化という点で大きな問題となる。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上に少なくともシングルインライ
ン型樹脂封止型のEPROMとマイクロコンピュータを搭載
し、他方の基板上あるいは一方の基板上にその他の全て
の回路素子を搭載し、他方の基板の所定位置に設けられ
た孔でEPROMだけが露出すると共にマイクロコンピュー
タおよび他の全ての回路素子を二枚の基板とケース材で
形成された封止空間に封止する構造を特徴とする。

従ってEPROMを搭載した混成集積回路を小型化でしかも
二枚の基板上に回路素子を実装でき高密度実装のEPROM
内蔵の混成集積回路装置を提供することができる。ま
た、EPROM上面が一方の基板に設けられた孔より露出し
ているためEPROMの挿脱が自由自在に行えることができ
る。

（ホ）作用この様に本発明に依れば、二枚の基板の一方の基板の所
定位置に孔を設け、その孔で露出した他方の基板上の導
電路にシングルインライン型樹脂モールドされたEPROM
を接続しているのでEPROMの載置位置を任意に設定でき
るので、内蔵するマイクロコンピュータとの電気的接続
を考慮して、効率良くEPROMとマイクロコンピュータと
を接続することができ、信号線即ち導電路の引回し線を
不要にすることができる。

更にEPROMの隣接する位置に最も関連の深いマイクロコ
ンピュータを配置でき、EPROMとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。

更に本発明ではEPROM以外の全ての回路素子はチップで
二枚の基板のいずれか一方の基板上に搭載され且つ、二
枚の基板とケース材で形成された封止空間内に収納され
るため小型化でしかも高密度実装ができ取扱性の優れた
混成集積回路装置を提供することができる。

（ヘ）実施例以下に第１図乃至第12図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、二枚の集
積回路基板（２）（３）の一方の基板（２）の所定位置
に設けられた孔（４）と、二枚の集積回路基板（２）
（３）上に形成された所望形状の導電路（５）と、一方
の導電路（５）と接続されたシングルインライン型不揮
発性メモリー（６）と、そのメモリー（６）からデータ
を供給され且つ不揮発性メモリー（６）が搭載された一
方の基板（２）上の導電路（５）と接続されたマイクロ
コンピュータ（７）と、二枚の基板（２）（３）上の導
電路（５）と接続された周辺の回路素子（８）と、二枚
の基板（２）（３）を離間して一体化するケース材
（９）とをから構成される。二枚の集積回路基板（２）
（３）はセラミックス、ガラスエポキシあるいは金属等
の硬質基板が用いられ、本実施例では放熱性および機械
的強度に優れた金属基板を用いるものとする。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その二枚の基板（２）（３）の表面には第
４図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイト層）が形成され、その一主面側
に10〜70μ厚のポリイミド等のフレキシブル性を有した
絶縁樹脂層（10）が貼着される。更に絶縁樹脂層（10）
上には10〜70μ厚の銅箔（11）が絶縁樹脂層（10）と同
時にローラーあるいはホットプレス等の手段により貼着
されている。ところで、二枚の基板（２）（３）はフレ
キシブル性を有する絶縁樹脂層（10）によって所定の間
隔離間されて連結された状態となっている。

二枚の基板（２）（３）の一主面上に設けられた銅箔
（11）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、
銀、白金）メッキ層が銅箔（11）表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（11）のエッチングを行い所望の導電路（５）
が形成される。ここでスクリーン印刷による導電路
（５）の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約２
μまでの極細導電路（５）の形成が可能となる。

一方の基板（３）上の導電路（５）には不揮発性メモリ
ー（６）とそのメモリー（６）からデータを供給される
マイクロコンピュータ（７）が搭載され、一方の基板
（３）及び他方の基板（２）上の導電路（５）にその周
辺の回路素子（８）が搭載されている。また両基板
（２）（３）の一側辺あるいは対向する側辺周端部に導
電路（５）が延在され外部リード端子（12）（13）を固
着するための複数のパッドが形成されている。このパッ
ドには外部リード端子（12）（13）が半田によって固着
され、水平に導出されてその中央部分で略直角に折曲ら
れている。また両基板（２）（３）上に形成されている
導電路（５）はフレキシブル樹脂層（10）上に形成され
ているので二枚の基板（２）（３）を股がる様にパター
ニングされ両基板（２）（３）の接続が所定の位置でし
かも任意に行えることができる。

不揮発性メモリー（６）としてEPROM（Eras-able Progr
amable Read Only Memory）が用いられる（以下不揮発
性メモリー（６）をEPROMという）。このEPROM（６）は
周知の如く、EPROM（６）のペレットに形成されている
フローティングゲートに蓄積されている電子（プログラ
ム・データ）を光を照射して励起させて末記憶状態のペ
レットに戻し再書込みして利用できる素子である。

一般的なEPROM（６）の構造は第５図および第６図に示
す様にSIP（シングル・イン・ライン）型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
（14）のメモリーを消去するために光を照射する必要が
あるため、ペレット（14）の上面にあたる部分はエネル
ギーの高い光（紫外線）を透過する透過部材（15）が配
置されている。この様なEPROM装置は特開昭53−74358号
公報および特開昭62−290160号公報に開示されている。

一方、本発明では二枚の基板（２）（３）の一方の基板
（２）の所定位置に孔（４）が設けられている。この両
基板（２）（３）は後述するケース材（９）によって所
定間隔離間固着される。このとき、一方の基板（２）に
設けた孔（４）で露出する他方の基板（３）上にはSIP
型EPROM（６）を搭載するソケット（16）を接続される
複数の導電路（５）が延在されている。この孔（４）は
SIP型EPROM（６）の外形と実質的に同形状であり、EPRO
M（６）の挿脱を容易にするためにEPROM（６）より若干
大きめに形成されている。

EPROM（６）のプログラム・データを選択して供給され
るマイクロコンピュータ（７）およびその周辺の回路素
子（８）のIC、トランジスタ、チップ抵抗およびチップ
コンデンサー等はチップ部品で所望の導電路（５）上に
半田付けあるいはAgペースト等のろう材によって付着さ
れ、マイクロコンピュータ（７）および回路素子（８）
は近傍の導電路（５）にボンディング接続されている。
更に導電路（５）間にはスクリーン印刷によるカーボン
抵抗体あるいはニッケルメッキによるニッケルメッキ抵
抗体が抵抗素子として形成されている。

更に詳述するとEPROM（６）が搭載されるソケット（1
6）とマイクロコンピュータ（７）は孔（４）が設けら
れていない一方の基板（３）上の導電路（５）と接続さ
れ、その他の全ての回路素子（８）は一方及び他方の基
板（２）（３）の所定位置の導電路（５）上に付着され
ている。

ケース材（９）は絶縁部材の熱可塑性樹脂から形成さ
れ、第３図に示す如く、二枚の基板（２）（３）を所定
間隔離間して封止空間を形成するために枠状に形成され
ている。ケース材（９）には一方の基板（２）に設けた
孔（４）の周囲と孔（４）によって露出された他の基板
（３）表面の周囲と当接される一定の厚みを有した補助
枠（18）が設けられている。この補助枠（18）はケース
材（９）と連結バー（19）によって一体形成されてい
る。また、ケース材（９）の一側辺は両基板（２）
（３）を配置したときにフィルム樹脂層（10）が容易に
折曲される様に円弧状に形成されている。

ケース材（９）と二枚の基板（２）（３）との固着は接
着シートによって行われ、フィルム樹脂層（10）によっ
て連結された両基板（２）（３）でケース材（９）を挾
む様に且つ搭載された回路素子を対向させる様にして固
着される。このとき、両基板（２）（３）を連結するフ
ィルム樹脂層（10）は上述したケース材（９）に設けら
れた円弧状部と当接されて折曲げされるため折曲げ部分
の導電路（５）が折曲時に切断する恐れはない。ケース
材（９）と両基板（２）（３）とを一体化したのち、連
結部の樹脂層（10）が露出されるため、本実施例では蓋
体（20）で露出した連結部分を完全に封止するものとす
る。尚、蓋体（20）はケース材（９）と同一材料で形成
され、その接着は上述した接着シート等の所定の手段に
よって行われている。

一方の基板（２）の孔（４）で露出した他方の基板
（３）上にはソケット（16）の電極と固着接続される複
数の導電路（５）の一端が形成され、その導電路（５）
の先端部にEPROM（６）を挿入するソケット（16）が固
着される。ソケット（16）が固着された導電路（５）の
他端はマイクロコンピュータ（７）の近傍に効率よく引
回しされチップ状のマイクロコンピュータ（７）とボン
ディングワイヤで電気に接続される。

ここでEPROM（６）とマイクロコンピュータ（７）との
位置関係について述べる。第７図はEPROM（６）とマイ
クロコンピュータ（７）とを一方の基板（３）上に配置
したときの要部拡大図であり、EPROM（６）とチップ状
のマイクロコンピュータ（７）とは第７図に示す如く、
多数本の導電路（５）を介して接続されるため、その導
電路（５）の引回しを短くするためにEPROM（６）とマ
イクロコンピュータ（７）は夫々、隣接する位置かある
いはできるだけ近傍に位置する様に配置される。従って
EPROM（６）とマイクロコンピュータ（７）との導電路
（５）の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM（６）とその近
傍あるいは隣接した位置に配置されたチップ状のマイク
ロコンピュータ（７）は第７図の如く、マイクロコンピ
ュータ（７）の近傍に延在された導電路（５）の先端部
とワイヤ線によってボンディング接続されEPROM（６）
と電気的に接続される。

ところで、EPROM（６）はソケット（16）に挿入されて
一方の基板（３）上に搭載されることになり、EPROM
（６）の上面のみが外部に露出することになる。このと
き、EPROM（６）の上面と他方の基板（２）の上面とは
略一致した状態であることが好ましい。この結果、EPRO
M（６）だけが露出し、他のマイクロコンピュータ
（７）およびその周辺の回路素子（８）は二枚の基板
（２）（３）とケース材（９）とで形成され封止空間
（21）内に配置されることになる。またEPROM（６）の
側面に設けた透過部材（15）は孔（４）の補助枠（18）
とほぼ当接するので、孔（４）にEPROM（６）を挿入す
るだけで遮光できる。

上述の如く、EPROM（６）と接続されるマイクロコンピ
ュータ（７）およびその周辺の回路素子（８）は二枚の
基板（２）（３）とケース材（９）で形成された封止空
間部（21）に配置する様に設定されている。即ち、チッ
プ状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素
子の全ての素子が封止空間部（14）内に設けられてい
る。

本実施例でEPROM（６）のデータ消去を行う場合はソケ
ット（16）からEPROM（６）を離脱して紫外線を照射す
るケースがある。また、再書込みの場合はEPROM（６）
をソケットから離脱して一般的なROMライターを使用し
て電気的に書込みを行い、書込み後、ソケット（16）に
挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

第８図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（31）と、DTEインターフェース（31）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（７）と、マイクロコンピュータ
（７）からアドレスされるデータを内蔵したEPROM
（６）と、マイクロコンピュータ（７）からの出力信号
を変復調しNCU（NETWORK CONTROL UNIT）に出力する第
１および第２の変復調回路（32）（33）と、マイクロコ
ンピュータ（７）からの出力信号に応じて所望のDTMF信
号（トーン信号）を発生するDTMF発生器（34）とをから
構成されている。

DTEインターフェース（31）は例えばSTC9610（セイコー
エプソン）等のICより成り、第９図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ（７）へ出力する送信メモ
リー部（35）と、マイクロコンピュータ（７）からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン（38）へ出力する受信メモリー部（36）と、送信
メモリー部（35）および受信メモリー部（36）を介して
入出力される夫々の信号を切替える制御部（37）とから
なり、パソコン（38）とマイクロコンピュータ（７）と
を接続するための所定の機能を有するものである。

マイクロコンピュータ（７）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第10図の如く、DTEイン
ターフェース（31）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（31）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（38）はマイクロコンピュータ（７）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（７）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（32）は30
0bpsの低速変復調回路であり、第２の変復調回路（33）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（32）（33）はマイクロコンピュータ
（７）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（34）はマイクロコンピュータ（７）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（39）に出力して電話回線へ信号を供給する。

EPROM（６）内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ（７）のアドレスに基づいてマイクロコン
ピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（38）からの読出し信号に基づいて制御スイッチ
（40）が動作し、所定のアドレスデータがEPROM（７）
に供給され、そのアドレスに基づいたEPROM（６）のプ
ログラム・データがマイクロコンピュータ（７）に供給
され、通信を行う夫々のモデムの通信規格（BELL/CCITT
規格）、通信速度（300/1200bps）、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（31）に入力され、電話番号を解読する為にマイクロ
コンピュータ（７）に転送される。その解読した結果を
DTMF発生器（34）に送信し、DTMF発生器（34）からDTMF
信号が発信されその信号は送信AMP（39）、ライントラ
ンス（41）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（41）、受信アンプ
（42）を通り低速変復調回路（32）でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（31）に入力し、その
データをマイクロコンピュータ（７）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（32）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（39）、ライントランス（41）
を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（41）、受信AMP（42）を介して低
速変復調回路（32）に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース（31）
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へパソコンと応答側のパソコンは全二重通
信ができる様になりパソコン通信が実現する。

第11図は第８図で示したモデム回路を本実施例で用いた
一方の基板（３）上に実装した場合の平面図であり、実
装される回路素子の図符号は同一符号とする。EPROM
（６）とマイクロコンピュータ（７）との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。

第11図に示す如く、一方の基板（３）の対向する周端部
には外部リード端子（13）が固着される複数の固着用パ
ッド（5a）が設けられている。固着パッド（5a）から延
在される導電路（５）上所定位置には複数の回路素子
（８）およびSIP型EPROM（６）を搭載するソケット（1
6）が固着される。斯る基板（３）上にはEPROM（６）以
外のマイクロコンピュータ（７）を含む複数の回路素子
（８）が固着されており、（31）はDTEインターフェー
ス、（32）（33）第１および第２の変復調回路、（34）
はDTMF発生回路、（40）はEPROM（６）を制御する制御
スイッチ、（７）はマイクロコンピュータ、（８）はコ
ンデンサー等のチップ部品である。なお基板（２）には
ポリイミド等のフィルム樹脂層（10）を介して基板
（３）より複数の導電路（５）が延在されており、基板
（２）上にはオプション用回路あるいはモデムに必要な
一部の回路が配置される。

第11図に示す如く、マイクロコンピュータ（７）の近傍
あるいは隣接する位置にEPROM（６）が搭載されるソケ
ット（16）が固着される。マイクロコンピュータ（７）
の近傍あるいは隣接する位置にソケット（16）を固着す
ることで、マイクロコンピュータ（７）とEPROM（６）
とのバスライン、即ち導電路（５）の引回し線の距離を
最短でしかも最小の距離で引回すことができ、他の実装
パターンを有効に使用できると共に高密度実装が行え
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材（９）が固着される領域を示す。

第12図は第11図で示した基板（３）上にケース材（９）
を介して他方の基板（２）を固着したときのモデム用の
混成集積回路装置の完成品の平面図であり、他方の基板
（２）の上面からはEPROM（６）の上面のみが露出され
た状態となる。即ち、EPROM（６）以外の他の素子は全
てケース材（９）と二枚の基板（２）（３）とで形成さ
れた封止空間（21）内に封止され且つEPROM（６）の上
面のみが露出されるのでEPROM（６）の挿脱が必要に応
じて自由自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のEPROM
（６）には製品仕様の多様化に備え、仕向地、OEM、自
社販売等セットメーカ（ユーザ）が要望する仕様変更に
対して容易に対応することができる。即ち、EPROM
（６）以外の回路構成はあらかじめ各種の仕様変更に対
応する様に設計されていたが、特定のユーザの仕様に基
づいて混成集積回路を設計すると、他のユーザ仕様と一
致しないことがあった場合、従来では混成集積回路自体
の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではEPROM（６）がソ
ケット（９）を介して一方の基板（３）上に搭載され且
つその表面が他方の基板（２）の孔（４）から露出され
た状態であるため、EPROM（６）の離脱が行えるのでユ
ーザ側でEPROMを選択して実装するだけで１つの混成集
積回路装置で多機種の混成集積回路装置の実現が行え
る。

斯る本発明に依れば、他方の基板（２）の所望位置に孔
（４）を設け、その孔（４）で露出した１方の基板
（３）上の導電路（５）にソケット（16）を介してシン
グルインライン型樹脂モールドされたEPROM（６）を接
続し、両基板（２）（３）とケース材（９）とで形成さ
れた封止空間（21）にマイクロコンピュータ（７）およ
び他の回路素子（８）を固着することにより、混成集積
回路とEPROMとの一体化した装置ができ且つ必要性に応
じて容易にEPROMの挿脱が行える大きな特徴を有する。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の所望位置に孔（４）を設け、孔（４）で露出
した他方の基板（３）上の導電路（５）にシングルイン
ライン型樹脂モールドされたEPROM（６）を接続してい
るので、EPROM（６）の載置位置を任意に選定できる利
点を有する。このため内蔵するマイクロコンピュータ
（７）との電気的接続を考慮して、効率良くEPROM
（６）とマイクロコンピュータ（７）とを接続でき信号
線の引回しを不要にできる。更に詳述すると、EPROM
（６）の隣接する位置に最も関連の深いマイクロコンピ
ュータ（７）を配置でき、その結果EPROM（６）とマイ
クロコンピュータ（７）間のデータのやりとりを行うデ
ータ線を最短距離あるいは最も設計容易なレイアウトで
実現でき、データ線の引回しによる実装密度のロスを最
小限に抑制できる。更に二枚の基板（２）（３）より形
成されているため高密度で且つ小型化の混成集積回路装
置を提供することができる。

第２に一方の基板（２）の所望位置の孔（４）にEPROM
（６）を配置しているので、一体化した小型の混成集積
回路装置として取り扱える利点を有する。更に二枚の集
積回路基板（２）（３）上の組込むマイクロコンピュー
タおよびその周辺回路素子の実装密度を向上することに
より、従来必要とされたプリント基板を廃止でき、１つ
の小型化されたEPROM（６）を着脱自在に内蔵する混成
集積回路装置を実現できる。

第３に集積回路基板（２）（３）として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路（５）として銅箔（11）を用いることにより、導
電路（３）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。またEPROM（６）を二枚の金属基板（２）（３）
で取り囲むことにより完全なシールド構造を実現でき
る。

第４にEPROM（６）としてシングルインライン型を用い
ることができるので、混成集積回路装置へのEPROM
（６）の実装が極めて容易に実現でき且つEPROM（６）
の透過部材（15）を挿入するのみで遮光できる利点を有
する。更に孔（４）とEPROM（６）の外形を同形状にす
ることによりケース材（９）の補助枠（18）内にぴった
り埋設でき、極めてすっきりした形状のEPROM内蔵型の
混成集積回路装置を実現できる。

第５にEPROM（６）と接続されるマイクロコンピュータ
（７）およびその周辺回路素子（８）はケース材（９）
と二枚の集積回路基板（２）（３）とで形成される封止
空間（21）にダイ形状あるいはチップ形状で組み込まれ
るので、従来のプリント基板の様に樹脂モールドしたも
のに比較して極めて占有面積が小さくなり、実装密度の
大幅に向上できる利点を有する。

第６にケース材（９）と二枚の集積回路基板（２）
（３）の周端を実質的に一致させることにより、集積回
路基板（２）（３）のほぼ全面を封止空間（21）として
利用でき、実装密度の向上と相まって極めてコンパクト
な混成集積回路装置を実現できる。

第７に孔（４）に対応する一方の集積回路基板（３）上
にソケット（16）を設けることにより、EPROM（６）の
着脱を自在に行え、EPROM（６）の交換や消去および再
書込みを自由に行える利点を有する。

第８に一方の基板（２）上面とEPROM（６）の上面を一
致させることにより、平坦な上面を有する混成集積回路
装置を実現できる利点を有する。

第９に二枚の集積回路基板（２）（３）の一辺あるいは
相対向する辺から外部リード（12）（13）を導出でき、
極めて多ピンの混成集積回路装置を実現できる利点を有
する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いたケース材を示す斜
視図、第４図は本実施例で用いる基板の断面図、第５図
は本実施例で用いるEPROMの斜視図、第６図は第５図の
断面図、第７図は基板上のEPROM周辺を示す要部拡大斜
視図、第８図は本実施例で用いたモデムを示すブロック
図、第９図は第８図で示したモデムのDTEインターフェ
ースを示すブロック図、第10図は第８図で示したモデム
のマイクロコンピュータを示すブロック図、第11図は第
８図で示したブロック図を基板上に実装したときの平面
図、第12図は第11図に示した基板上にケース材を固着し
たときの平面図、第13図および第14図は従来のEPROM実
装構造を示す断面図である。（１）……混成集積回路装置、（２）（３）……集積回
路基板、（５）……導電路、（６）……SIP型EPROM、
（７）……マイクロコンピュータ、（８）……回路素
子、（４）……孔、（９）……ケース材、（16）……ソ
ケット。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】二枚の相対向して配置された集積回路基板
と、前記基板の対向する主面に形成された所望パターンを有
する導電路と、前記導電路に接続されたシングルインライン型樹脂モー
ルドされた不揮発性メモリーと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板間に一体化されたケース材とを具備し、前記一方の基板の所望位置に孔を設け、前記孔で露出し
た前記他方の基板上の導電路に前記不揮発性メモリーを
接続し、前記不揮発性メモリーの消去用窓を前記孔内に
収納させて遮光し、前記両基板と前記ケース材で形成さ
れた封止空間に前記マイクロコンピュータおよびその周
辺回路素子を配置したことを特徴とする混成集積回路装
置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記両基板の形状を実質的に同一形状とす
ることを特徴とする請求項１記載の混成集積回路装置。
【請求項４】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項５】前記孔と不揮発性メモリーの外形を実質的
に同形状とすることを特徴とする請求項１記載の混成集
積回路装置。
【請求項６】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項７】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項８】前記ケース材を前記両基板の周端部とほぼ
一致させた一定の厚みを有する枠体を有することを特徴
とする請求項１記載の混成集積回路装置。
【請求項９】前記一方の基板に設けた孔の周囲の前記両
基板間に配置され且つ前記枠体の一部として設けられた
補助枠を有することを特徴とする請求項８記載の混成集
積回路装置。
【請求項１０】前記他方の基板の前記導電路と接続され
たソケットを設け、前記ソケットに前記不揮発性メモリ
ーを挿入したことを特徴とする請求項１記載の混成集積
回路装置。
【請求項１１】前記不揮発性メモリーの上面と前記他方
の基板の上面とを実質的に一致させたことを特徴とする
請求項10記載の混成集積回路装置。