JPH0680787B2

JPH0680787B2 - 混成集積回路装置

Info

Publication number: JPH0680787B2
Application number: JP1127312A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02305459A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEPROM（紫外線消去形プログラマブル・リード・オ
ンリ・メモリー）を実装してなるEPROM内蔵型の混成集
積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディッブ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第９図に従って説
明すると、第９図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）を有し、前記ヘッダー（45）はセラミ
ック基材（47）に外部導出リード（48）か低融点ガラス
材で接着されている。又このヘッダー（45）はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部（50）が前記低融点ガラス材上或はセラミック
基材（47）上に接着されており、この素子搭載部（50）
にEPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
チップ（51）を密封している。この様にEPROMチップ（5
1）を密封したEPROM素子（44）は、前記絶縁性基板（4
2）のスルーポール（43）に外部導出リード（48）を挿
通させ半田によって固定される。このスルーホール（4
3）は導電性配線パターン（41）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（55）から図示しない雌型コネクタへと
性接続れる。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップ高さ
の数倍となり、薄型化に極めて不利である。更にスルー
ホール（43）に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第10図に示したEPROM実装構
造がある。

以下に第10図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）搭載され、このチップ（61）の
表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過製
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第９図および第10図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第10図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
0図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。

また、第９図に示した実装構造においても第10図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第９図および第10図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第９図および第10図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取り扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板の外側に露出した主面の所望位置にヘッダーを設け、
そのヘッダー上に不揮発性メモリーチップを固着し、そ
のメモリーチップの電極と所望の導電路に接続された導
出リードとをボンディングワイヤで接続し、マイクロコ
ンピュータおよび他の全ての回路素子を基板とケース材
とで形成された封止空間に封止する構造を特徴とする。

従って、EPROMを搭載した混成集積回路を極めて小型化
に行える。

（ホ）作用この様に本発明に依れば、基板の外側に露出した主面の
所望位置にヘッダーを設け、そのヘッダー上に不揮発性
メモリーチップを固着し、そのメモリーチップの電極と
所望の導電路と接続された導出リードとをボンディング
ワイヤで接続しているため、不揮発性メモリーチップの
載置位置を任意に設定でき、内蔵するマイクロコンピュ
ータとの電気的接続を考慮して、効率良くEPROMチップ
とマイクロコンピュータとを接続することができ、信号
線即ち導電路の引回し線を不要にすることができる。

更にEPROMチップの隣接する位置に最も関連の深いマイ
クロコンピュータを配置でき、EPROMチップとマイクロ
コンピュータ間のデータのやりとりを行うデータ線を最
短距離あるいは最小距離で実現でき、データ線の引回し
による実装密度のロスを最小限に抑制することになり、
高密度の実装が行える。

更に本発明では不揮発性メモリーチップだけが基板の外
側に露出した主面に設けたヘッダーに固着されているの
で、他の全ての回路素子は基板とケース材で形成された
封止空間内に収納されているため小型化で高密度実装の
混成集積回路装置を提供することができる。

（ヘ）実施例以下に第１図乃至第８図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）の
外側に露出した主面の所望位置に設けられたヘッダー
（４）、集積回路基板（２）上に形成された所望形状の
導電路（５）と、ヘッダー（４）上に固着され不揮発性
メモリーチップ（６）と、そのメモリーチップ（６）か
らデータを供給されたマイクロコンピュータ（７）およ
びその周辺の回路素子（８）と、基板（２）と一体化す
るケース材（９）とから構成される。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては、例えば0.5〜1.0mm厚のアルミニウム
基板を用いる。その基板（２）の表面には第３図に示す
如く、周知の陽極酸化により酸化アルミニウム膜
（９′）（アルマイト層）が形成され、その一主面側に
10〜70μ厚のエポキシおよびポリイミド等の絶縁樹脂層
（10）が貼着される。更に絶縁樹脂層（10）上には10〜
70μ厚の銅箔（11）が絶縁樹脂層（10）と同時にローラ
ーあるいはホットプレス等の手段により貼着されてい
る。

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（５）が形成される。こ
こでスクリーン印刷による導電路（５）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（５）の形成が可能となる。

基板（２）の外側に露出した主面にはヘッダー（４）が
設けられ、そのヘッダー（４）上には不揮発性メモリー
チップ（６）が搭載されると共にそのメモリーチップ
（６）からデータを供給されるマイクロコンピュータ
（７）およびその周辺の回路素子（８）が搭載されてい
る。また基板（２）の一側辺あるいは対向する側辺周端
部に導電路（５）が延在され外部リード端子（12）を固
着するための複数のパッドが形成されている。このパッ
ドには外部リード端子（12）が半田によって固着され、
水平に導出されてその中央部分で略直角に折曲られてい
る。

不揮発性メモリーチップ（６）としてEPROM（Erasable
Programable Read Only Memory）が用いられる（以下不
揮発性メモリーチップ（６）をEPROMチップという）。
このEPROMチップ（６）は周知の如く、EPROMチップ
（６）のペレットに形成されているフローティングゲー
トに蓄積されている電子（プログラム・データ）を光を
照射して励起させて未記憶状態のペレットに戻し再書込
みして利用できる素子である。EPROMチップ（６）は市
販されているものであれば限定されずここでは説明を省
略する。

一方、本発明ではEPROMチップ（６）を基板上に搭載す
る場合、上述した様にヘッダー（４）上に固着されてい
る。更に詳述すると、そのヘッダー（４）は基板（２）
の外側に露出した主面の所望位置に設けられ、EPROMチ
ップ（６）の電極は導電路（５）に接続された導出リー
ド（5b）とボンディングワイヤで接続されている。

更に本実施例ではEPROMチップ（６）が固着されるヘッ
ダー（４）は基板（２）上に直接載置されず、ヘッダー
載置体（4a）を介して基板（２）上に搭載されている。

ヘッダー載置体（4a）はセラミックス、ガラスエポキシ
あるいは絶縁樹脂等の絶縁体によって第２図に示す如
く、凸型状に形成されている。ヘッダー（４）は凸型に
形成された載置体（4a）の底面部に金属層によって形成
されており、その金属層として例えば銅箔、金、銀等の
金属層が用いられる。また載置体（4a）には基板（２）
の一主面（内面側）上に形成された導電路（５）とEPRO
Mチップ（６）との電極を接続するための金属製の導出
リード（5b）が内部に埋設する様にして一体化形成され
ている。

斯るヘッダー載置体（4a）は基板（２）にあらかじめ設
けられていた孔（5c）に嵌合されて基板（２）と一体化
される。この結果、載置体（4a）上に形成されたヘッダ
ー（４）は基板（２）の外側に露出することになる。基
板（２）の孔（5c）と嵌合された載置体（4a）に埋設さ
れた導出リード（5b）の一端は基板（２）上に形成され
た導電路（５）と半田（あるいはワイヤ線）によって接
続され、その導出リード（5b）の他端はヘッダー（４）
上に固着されているEPROMチップ（６）の電極とボンデ
ィングワイヤで接続されている。

更にヘッダー載置体（4a）の上面には、ヘッダー（４）
およびワイヤ線を取り囲む補助枠（4b）が載置体（4a）
と一体形成されている。補助枠（4b）で囲まれた空間に
は紫外線を透過する紫外線透過性樹脂が充填されヘッダ
ー（４）上に固着されたEPROMチップ（６）を被覆保護
する。EPROMチップ（６）上に直接被覆される第１層目
の樹脂はEPROMチップ（６）のデータを消去する際に紫
外線を透過する必要があるために紫外線透過性樹脂（21
a）が用いられる。紫外線透過性樹脂（21a）は非芳香族
系であれば限定されず、例えばメチル系シリコンゴムあ
るいはシリコンゲルが用いられる。

本実施例では第１層目の樹脂層（21a）上に第２層目の
樹脂層（21b）が充填されている。第２層目の樹脂層は
第１層目とは異なりEPROMチップ（６）の誤消去を防止
するために紫外線を遮断する紫外線不透過性樹脂（21
b）が用いられる。この樹脂層（21b）は芳香環（ベンゼ
ン環）を含んだ樹脂であれば限定されず、例えばエポキ
シ系あるいはポリイミド系の樹脂が用いられる。

一方、EPROMチップ（６）のプログラム・データを選択
して供給されるマイクロコンピュータ（７）およびその
周辺の回路素子（８）のIC、トランジスタ、チップ抵抗
およびチップコンデンサー等はチップ部品で所望の導電
路（５）上に半田付けあるいはAgペースト等のろう材に
よって付着され、マイクロコンピュータ（７）および回
路素子（８）は近傍の導電路（５）にボンディング接続
されている。更に導電路（５）間にはスクリーン印刷に
よるカーボン抵抗体あるいはニッケルメッキによるニッ
ケルメッキ低抗体が抵抗素子として形成されている。

基板（２）はケース材（９）と固着一体化される。

ケース材（９）は絶縁部材としての熱可塑性樹脂から形
成され、第２図に示す如く、基板（２）と固着した際空
間部が形成される様に箱状に形成されている。その箱状
のケース材（９）の周端部は基板（２）の略周端部に配
置されて接着性を有したシール剤（Ｊシート：商品名）
によって基板（２）と強固に固着一体化される。この結
果、基板（２）とケース材（９）間に所定の封止空間部
（21）が形成されることになる。

ところで、ヘッダー（４）が形成された載置体（4a）を
基板（２）に設けられた孔に嵌合させた際、基板（２）
の孔の周辺には導電路（５）の一端が延在され、その導
電路（５）と載置体（4a）の導出リード（5b）とが半田
等によって接続される。導出リード（5b）と接続された
導電路（５）の他端の一部はマイクロコンピュータ
（７）の近傍に延在されチップ状のマイクロコンピュー
タ（７）とボンディングワイヤで電気的に接続されてい
る。

ここでEPROMチップ（６）とマイクロコンピュータ
（７）との位置関係について述べる。EPROMチップ
（６）がヘッダー（４）を介して載置された載置体（4
a）とマイクロコンピュータ（７）とは、多数本の導電
路（５）を介して接続されるため、その導電路（５）の
引回しを短くするためにEPROMチップ（６）を搭載する
ヘッダー（４）、即ち、ヘッダー載置体（4a）とマイク
ロコンピュータ（７）は夫々、隣接する位置かあるいは
できるだけ近傍に位置する様に配置される。従ってEPRO
Mチップ（６）とマイクロコンピュータ（７）との導電
路（５）の引回しは最短距離で形成でき基板上の実装面
積を有効に使用することができる。EPROMチップ（６）
を搭載するヘッダー（４）が載置された搭載体（4a）と
その近傍あるいは隣接した位置に配置されたチップ状の
マイクロコンピュータ（７）は、マイクロコンピュータ
（７）の近傍に延在された導電路（５）先端部とワイヤ
線によってボンディング接続されEPROMチップ（６）と
電気に接続される。

ところで、EPROMチップ（６）は基板（２）の外側に露
出した主面に設けられたヘッダー（４）を介して搭載さ
れているので、EPROMチップ（６）だけが基板外に搭載
されることになり、EPROMチップ（６）以外のマイクロ
コンピュータ（７）およびその周辺回路素子（８）は基
板（２）とケース材（９）とで形成された封止空間（2
1）内に配置されることになる。

上述の如く、EPROMチップ（６）と接続されるマイクロ
コンピュータ（７）およびその周辺の回路素子（８）は
基板（２）とケース材（９）で形成された封止空間部
（21）に配置する様に設定されている。更に述べると、
チップ状の電子部品および印刷抵抗、メッキ抵抗等の抵
抗素子の全ての素子が封止空間部（21）内に設けられて
いる。

本実施例でEPROMチップ（６）のデータ消去を行う場合
は紫外線不透過性樹脂（21b）を剥離して紫外線を照射
し、再書き込みをする場合はEPROMチップ（６）上の紫
外線透過性樹脂（21a）も剥してボンディングされてい
る近傍の導出リード（5b）にブローブ等の端子を当接さ
せ、書き込み装置よりデータを書き込む。このとき、紫
外線透過性樹脂（21a）を剥す場合、樹脂（21a）はあま
り接着力が強くないためにワイヤ線が切断することはな
い。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第４図に示したブロック図に基づいてモデムを簡単に説
明する。

第４図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（31）と、DTEインターフェース（31）より出力
されたデータい基づいて所定の出力信号を出力するマイ
クロコンピュータ（７）と、マイクロコンピュータ
（７）からアドレスされるデータを内蔵したEPROMチッ
プ（６）と、マイクロコンピュータ（７）からの出力信
号を変復調しNCU（NETWORK CONTROL UNIT）に出力する
第１および第２の変復調回路（32）（33）と、マイクロ
コンピュータ（７）からの出力信号に応じて所望のDTMF
信号（トーン信号）を発生するDTM発生器（34）とをか
ら構成されている。

DTEインターフェース（31）は例えばSTC9610（セイコー
エプソン）等のICより成り、第５図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ（７）へ出力する送信メモ
リー部（35）と、マイクロコンピュータ（７）からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン（38）へ出力する受信メモリー部（36）と、送信
メモリー部（35）および受信メモリー（36）を介して入
出力される夫々の信号を切替える制御部（37）とからな
り、パソコン（38）とマイクロコンピュータ（７）とを
接続するための所定の機能を有するものである。

マイクロコンピュータ（７）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第６図の如く、DTEイン
ターフェース（31）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（31）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（38）はマイクロコンピュータ（７）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（７）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（32）は30
0bpsの低速変復調回路であり、第２の変復調回路（33）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（32）（33）はマイクロコンピュータ
（７）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（34）はマイクロコンピュータ（７）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（39）に出力して電話回線へ信号を供給する。

EPROMチップ（６）内にはモデムの各種のモードを設定
するためのプログラムデータがメモリーされており、マ
イクロコンピュータ（７）のアドレスに基づいてマイク
ロコンピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（38）からの読出し信号に基づいて制御スイッチ
（40）が動作し、所定のアドレスデータがEPROM（７）
に供給され、そのアドレスに基づいたEPROMチップ
（６）のプログラム・データがマイクロコンピュータ
（７）に供給され、通信を行う夫々のモデムの通信規格
（BELL/CCITT規格）、通信速度（300/1200bps）、デー
タファーマットの一致、デップスイッチモードの切替等
の各種のモードが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとインターフェース用のDTEインターフェース
（31）に入力され、電話番号を解読する為にマイクロコ
ンピュータ（７）に転送される。その解読した結果をDT
MF発生器（34）に送信し、DTMF発生器（34）からDTMF信
号が発信されその信号は送信AMP（39）、ライトランス
（41）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは読出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーンを起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（41）、受信アンプ
（42）を通り低速変復調回路（32）でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。

中心状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（31）に入力し、その
データをマイクロコンピュータ（７）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（32）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（39）、ライントランス（41）
を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（41）、受信AMP（42）を介して低
速変復調回路（32）に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース（31）
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へのパソコンと応答側のパソコンは全二重
通信ができる様になりパソコン通信が実現する。

第７図は第４図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の符号は同一番号とする。EPROMチップ
（６）とマイクロコンピュータ（７）との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。

第７図に示す如く、基板（２）の対向する周端部には外
部リード端子（12）が固着される複数の固着用パッド
（5a）が設けられている。固着パッド（5a）から延在さ
れる導電路（５）上所定位置には複数の回路素子（８）
およびEPROMチップ（６）を搭載するヘッダー（４）が
載置された載置体（4a）が嵌合されている。斯る基板
（２）上にはEPROMチップ（６）以外のマイクロコンピ
ュータ（７）を含む複数の回路素子（８）が固着されて
おり、（31）はDTEインターフェース、（32）（33）は
第１および第２の変復調回路、（34）はDTMF発生回路、
（40）はEPROMチップ（６）を制御する制御スイッチ、
（７）はマイクロコンピュータ、（８）はコンデンサー
等のチップ部品である。

第７図に示す如く、マイクロコンピュータ（７）の近傍
あるいは隣接する位置にEPROMチップ（６）を搭載する
ヘッダー（４）が固着された載置体（4a）が配置されて
いる。マイクロコンピュータ（７）の近傍あるいは隣接
する位置にEPROMチップ（６）とヘッダー（４）を介し
て配置することでマイクロコンピュータ（７）とEPROM
チップ（６）とのバスライン、即ち導電路（６）の引回
し線の距離を最短でしかも最小の距離で引回すことがで
き、他の実装パターンを有効に使用できると共に高密度
実装が行える。尚、一点鎖線で囲まれた領域は接着シー
トでケース材（９）が固着される領域を示す。

第８図は第７図で示した基板（２）上にケース材（９）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、基板（２）の上面からはEPROMチップ
（６）を搭載したヘッダー（４）が形成されたヘッダー
載置体（4a）と補助枠（4b）内に充填された紫外線不透
過性樹脂（21b）が露出された状態となる。即ち、EPROM
チップ（６）以外の他の素子は全てケース材（９）と基
板（２）とで形成された封止空間（21）内に封止されEP
ROMチップ（６）だけが基板外に搭載されることにな
る。

斯る本発明に依れば、基板（２）の外側に露出した主面
の所望位置にヘッダー（４）を設け、そのヘッダー
（４）上にEPROMチップ（６）を固着し、EPROMチップ
（６）の電極と導電路（５）に接続された導出リード
（5b）とをボンディングワイヤで接続し、基板（２）と
ケース材（９）とで形成された封止空間（21）にマイク
ロコンピュータ（７）およびその他の回路素子（８）を
配置することにより、混成集積回路とEPROMチップとが
一体化し且つ極めて小型化となるシステムが提供でき
る。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に基板
（２）の外側に露出した主面に設けたヘッダー（４）上
にEPROMチップ（６）を固着し、EPROMチップ（６）の電
極と導電路（５）と接続された導出リード（5b）とをボ
ンディングワイヤで接続しているので、EPROMチップ
（６）の載置位置を任意に選定できる利点を有する。こ
のため内蔵するマイクロコンピュータ（７）との電気的
接続を考慮して、効率良くEPROMチップ（６）とマイク
ロコンピュータ（７）とを接続でき信号線の引回しを不
要にできる。更に詳述すると、EPROMチップ（６）の隣
接する位置に最も関連の深いマイクロコンピュータ
（７）を配置でき、その結果EPROMチップ（６）とマイ
クロコンピュータ（７）間のデータのやりとりを行うデ
ータ線を最短距離あるいは最も設計容易なレイアウトで
実現でき、データ線の引回しによる実装密度のロスを最
小限に抑制できる。

第２に集積回路基板（２）上の組み込むマイクロコンピ
ュータおよびその周辺回路素子の実装密度を向上するこ
とにより、従来必要とされたプリント基板を廃止でき、
１つの小型化されたEPROMチップ（６）を内蔵する混成
集積回路装置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（５）として銅管（11）を用いることにより、導電路
（５）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にEPROMチップ（６）と接続されるマイクロコンピ
ュータ（７）およびその周辺回路素子（８）はケース材
（９）と集積回路基板（２）とで形成される封止空間
（21）にダイ形状あるいはチップ形状で組み込まれるも
ので、従来のプリント基板の様に樹脂モールドしたもの
に比較して極めて占有面積が小さくなり、実装密度の大
幅に向上できる利点を有する。

第５にケース材（９）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（21）として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。

第６に集積回路基板（２）の一辺あるいは相対向する辺
から外部リード端子（12）を導出でき、極めて多ピンの
混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板断面図、第４
図は本実施例で用いるモデム回路を示すブロック図、第
５図は第４図で示したモデムのDTEインターフェースを
示すブロック図、第６図は第４図で示したモデムのマイ
クロコンピュータを示すブロック図、第７図は第４図で
示したブロック図を基板上に実装したときの平面図、第
８図は第７図で示した基板上にケース材を固着したとき
の平面図、第９図および第10図は従来のEPROM実装構造
を示す斜視図である。（１）……混成集積回路装置、（２）……集積回路基
板、（５）……導電路、（６）……EPROMチップ、
（７）……マイクロコンピュータ、（８）……回路素
子、（４）……ヘッダー、（９）……ケース材、（4a）
……ヘッダー載置体、（21a）……紫外線透過性樹脂、
（21b）……紫外線不透過性樹脂。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と、前記基板上に形成された所望パターンを有する導電路
と、前記導電路に接続された不揮発性メモリーチップと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板に一体化されたケース材とを具備し、前記基板の外側に露出した主面の所望位置にヘッダーを
設け、前記ヘッダー上に前記不揮発性メモリーチップを
固着し、前記不揮発性メモリーチップの電極と所望の前
記導電路に接続された導出リードとをボンディングワイ
ヤで接続し、前記基板と前記ケース材で形成された封止
空間に前記マイクロコンピュータおよびその周辺回路素
子を配置したことを特徴とする混成集積回路装置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記両基板の形状を実質的に同一形状とす
ることを特徴とする請求項１記載の混成集積回路装置。
【請求項４】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項５】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項６】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項７】前記ケース材を前記基板の周端部とほぼ一
致させたことを特徴とする請求項１記載の混成集積回路
装置。
【請求項８】前記ヘッダーを取り囲む補助枠を設け、前
記補助枠に紫外線を透過する封止樹脂層を注入して前記
不揮発性メモリーチップを封止することを特徴とする請
求項１記載の混成集積回路装置。
【請求項９】前記ヘッダー内の封止樹脂層上に紫外線を
遮断するシール樹脂を設けたことを特徴とする請求項８
記載の混成集積回路装置。