JPH0680785B2

JPH0680785B2 - 混成集積回路装置

Info

Publication number: JPH0680785B2
Application number: JP12731089A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02305457A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEPROM（紫外線消去形プログラマブル・リード・オ
ンリ・メモリー）を実装してなるEPROMチップ内蔵型の
混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このP
EROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディッブ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第10図に従って説
明すると、第10図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）ヘッダー（45）および
キャップ（46）を有し、前記ヘッダー（45）はセラミッ
ク基材（47）に外部導出リード（48）か低融点ガラス材
で接着されている。又このヘッダー（45）はガラスに金
粉が多量に混入したいわゆる金ペーストを焼結した素子
搭載部（50）が前記低融点ガラス材上或はセラミック基
材（47）上に接着されており、この素子搭載部（50）EP
ROMチップ（51）が紫外線照射面を上にして装着され、
このチップ（51）の電極と前記外部導出リード（48）と
が金属細線（52）によって接続されている。前記キャッ
プ（46）は蓄部材であって、前記EPROMチップ（51）の
紫外線照射面と対向する部分に窓（53）を有するセラミ
ツク基材（54）を含み、このキャップ（46）は低融点ガ
ラスによってヘッダー（45）に配置されたEPROMチップ
（51）を密封している。この様にEPROMチップ（51）を
密封したPEROM素子（44）は、前記絶縁性基板（42）の
スルーホール（43）に外部導出リード（48）を挿通させ
半田によって固定される。このスルーホール（43）は導
電性配線パターン（41）によって所要の配線引回しが施
され、前記絶縁性基板の端部に設けられた雄型コネクタ
端子部（55）から図示しない雌型コネクタへと接続され
る。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第11図に示したEPROM実装構
造がある。

以下に第11図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁製基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第10図および第11図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第11図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
1図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。

また、第10図に示した実装構造においても第11図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第10図および第11図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第10図および第11図で示したEPROM実装装置ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、一
方の基板上にEPROMチップを搭載すると共にそのEPROMチ
ップと接続されるマイクロコンピュータおよびその周辺
の回路素子を夫々の基板上に搭載し、且つ、ケース材と
両基板とで形成された封止空間にマイクロコンピュータ
及びその周辺の回路素子全てが密封封止されEPROMチッ
プのみがケース材の周辺の所定位置より突出した一方の
基板上に設けられた構造を有することを特徴とする。

従ってEPROMチップを搭載した混成集積回路を極めて小
型化に行える。

（ホ）作用この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にEPROMチップを接続しているのでEPROMチッ
プの載置位置をケース材の周辺に任意に設定できるの
で、内蔵するマイクロコンピュータとの電気的接続を考
慮して、効率良くEPROMとマイクロコンピュータとを接
続することができ、信号線即ち導電路の引回し線を不要
にすることができる。

更にPEROMチップの隣接する基板の周辺に最も関連の深
いマイクロコンピュータを配置でき、EPROMチップとマ
イクロコンピュータ間のデータのやりとりを行うデータ
線を最短距離あるいは最小距離で実現でき、データ線の
引回しによる実装密度のロスを最小限に抑制することに
なり、高密度の実装が行える。

更に本発明ではEPROMチップ以外の全ての素子がチップ
状で且つケース材と基板で形成された封止空間内に収納
されるため小型化でしかも取扱い性の優れた混成集積回
路を提供することができる。

（ヘ）実施例以下に第１図乃至第９図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、集積回路
基板（２）（３）上に形成された所望形状の導電路
（４）と、一方の基板（２）より延在されケース材
（５）より突出した突出基板（2a）上の導電路（４）と
接続された不揮発性メモリーチップ（６）と、メモリー
チップ（６）からデータを供給され且つ一方の基板
（２）上の導電路（４）と接続されたマイクロコンピュ
ータ（７）およびその周辺回路素子（８）と、両基板
（２）（３）に一体化され且つ突出基板（2a）を露出す
るケース材（５）とをから構成されている。

両集積回路基板（２）（３）はセラミックス、ガラスエ
ポキシあるいは金属等の硬質基板が用いられ、本実施例
では放熱性および機械的強度に優れた金属基板を用いる
ものとする。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）（３）の表面には第３図に
示す如く、周知の陽極酸化により酸化アルミニウム膜
（９）（アルマイト層）が形成され、その一主面側に10
〜70μ厚のポリイミド等のフレキシブル性を有した絶縁
樹脂層（10）が貼着される。更に絶縁樹脂層（10）上に
は10〜70μ厚の銅箔（11）が絶縁樹脂層（10）と同時に
ローラーあるいはホットプレス等の手段により貼着され
ている。ところで、二枚の基板（２）（３）はフレキシ
ブル性を有する絶縁樹脂層（10）によって所定の間隔離
間されて連結された状態となっている。

二枚の基板（２）（３）の一主面上に設けられた銅箔
（11）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、
銀、白金）メッキ層が銅箔（11）表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（11）のエッチングを行い所望の導電路（４）
が形成される。ここでスクリーン印刷による導電路
（４）の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約２
μまでの極細導電路（３）の形成が可能となる。

一方の基板（２）の周端辺の一部は他方の基板（３）の
周端辺より突出して形成され、その突出した突出基板
（2a）の導電路（４）上の所定の位置には不揮発性メモ
リーチップ（４）が接続され、メモリーチップ（６）の
近傍の一方の基板（２）上にはメモリーチップ（６）か
らデータを供給されるマイクロコンピュータ（７）とそ
の周辺の回路素子（８）が搭載され導電路（４）と接続
されている。また、他方の基板（３）上には回路動作上
に必要な回路素子が搭載されている。導電路（４）は両
基板（２）（３）の略全面に延在形成され、両基板
（２）（３）の周端部に延在される導電路（４）の先端
部はリード固着パッドが形成され、そのパッドには外部
リード端子（12）（13）が固着されている。その外部リ
ード（12）（13）は取付け基板に取付けるために略直角
に折曲げ形成されている。

不揮発性メモリーチップ（６）としてEPROM（Erasable
Programable Read Only Memory）が用いられる（以下不
揮発性メモリーチップ（６）をEPROMチップという）。
このEPROMチップ（６）は周知の如く、EPROMチップ
（６）のペレットに形成されているフローティングゲー
トに蓄積されている電子（プログラム・データ）を光を
照射して励起させて未記憶状態のペレットに戻し再書込
みして利用できる素子である。EPROMチップ（６）は市
販されているものであればその形状は限定されず本実施
例ではEPROMチップ（６）の説明は省略する。

EPROMチップ（６）のプログラム・データを選択して供
給されるマイクロコンピュータ（７）およびその周辺回
路素子（８）のIC、トランジスタ、チップ抵抗およびチ
ップコンデンサー等はチップ状態で所望の導電路（４）
上に半田付けあるいはAgペースト等のろう材によって付
着され、マイクロコンピュータ（７）および回路素子
（８）は近傍の導電路（４）にボンディングされてい
る。更に導電路（４）間にはスクリーン印刷によるカー
ボン低抗体およびニッケルメッキによるニッケルメッキ
低抗体が夫々抵抗素子として形成されている。

一方、ケース材（５）は絶縁部材としての熱可塑性樹脂
から形成され、第４図に示す如く、両基板（２）（３）
と固着した際封止空間部が形成される様に枠状に形成さ
れている。その枠状のケース材（５）の周端部は両基板
（２）（３）の略周端部に配置されて接着性を有したシ
ール剤（Ｊシート：商品名）によって基板（２）（３）
と強固に固着一体化される。この結果、基板（２）
（３）とケース材（５）間に所定の封止空間部（14）が
形成されることになる。また、ケース材（５）の一側辺
は両基板（２）（３）を配置したときにフィルム樹脂層
（10）が容易に折曲される様に円弧状に形成されてい
る。

ケース材（５）と二枚の基板（２）（３）との固着は上
述した様に接着シートによって行われ、フィルム樹脂層
（10）によって連絡された両基板（２）（３）でケース
材（５）を挾む様に且つ搭載された回路素子を対向させ
る様にして固着される。このとき、両基板（２）（３）
を連結するフィルム樹脂層（10）は上述したケース材
（５）に設けられた円弧状部と当接され折曲げされるた
めに折曲げ部分の導電路（４）が折曲時に切断する恐れ
はない。ケース材（５）と両基板（２）（３）とを一体
化した後、連結部の樹脂層（10）が露出されるために、
本実施例では蓋体（20）で露出した連結部を完全に封止
するものとする。尚、蓋体（20）はケース材（５）と同
一材料で形成され、その接着は上述した接着シート等の
手段によって行われている。

本実施例では一方の基板（２）の一周端辺の一部はケー
ス材（５）から突出して突出基板（2a）が露出し、この
突出基板（2a）はEPROMチップ（６）が載置できる大き
さに形成されている。なおこの突出基板（2a）は一方の
基板（２）の４辺あるいは他方の基板（３）の４辺のど
の位置にも設けられることができ、マイクロコンピュー
タ（７）との関係でその位置が決定される。

ケース材（５）から露出した一方の基板（２）から延在
された突出基板（2a）上にはEPROMチップ（６）の電極
と超音波ボンディング接続される複数の導電路（４）の
一端が延在形成され、その導電路（４）の先端部にEPRO
Mチップ（６）が固着搭載される。EPROMチップ（６）が
固着された導電路（４）の他端はマイクロコンピュータ
（７）の近傍に効率よく引回しされチップ状のマイクロ
コンピュータ（７）とボンディングワイヤで電気に接続
される。

ここでEPROMチップ（６）とマイクロコンピュータ
（７）との位置関係について述べる。EPROMチップ
（６）とチップ状のマイクロコンピュータ（７）とは多
数本の導電路（４）を介して接続されるため、その導電
路（４）の引回しを短くするためにEPROMチップ（６）
とマイクロコンピュータ（７）は夫々、隣接する位置か
あるいはできるだけ近傍に位置する様に配置される。従
ってEPROMチップ（６）とマイクロコンピュータ（７）
との導電路（４）の引回しは最短距離で形成でき基板上
の実装面積を有効に使用することができる。EPROMチッ
プ（６）とその近傍あるいは隣接した位置に配置された
チップ状のマイクロコンピュータ（７）は夫々の近傍に
延在された導電路（４）の先端部とワイヤ線によってボ
ンディング接続されEPROMチップ（６）と電気的に接続
される。

EPROMチップは第１図および第２図から明らかな如く、
一方の基板（２）から延在されケース材（５）より突出
した突出基板（2a）上に搭載される。更に詳述すると突
出基板（2a）上にはPEROMチップ（６）とそのEPROMチッ
プ（６）と近傍の導電路（５）とを接続するワイヤ線が
搭載されることになる。

更に突出基板（2a）上には１層以上の樹脂が被覆され、
EPROMチップ（６）およびワイヤ線がその樹脂層によっ
て完全に被覆される。EPROMチップ（６）上に直接被覆
される第１層目の樹脂はEPROMチップ（６）のデータを
消去する際に紫外線を透過する必要があるために紫外線
透過性樹脂（21a）が用いられる。紫外線透過性樹脂（2
1a）は非芳香族系であれば限定されず、例えばメチル系
シリコンゴムあるいはシリコンゲルが用いられる。

本実施例では第１層目の樹脂層（21a）上に第２層目の
樹脂層（21b）が充填されている。第２層目の樹脂層は
第１層目とは異なりEPROMチップ（６）の誤消去を防止
するために紫外線を遮断する紫外線不透過性樹脂（21
b）が用いられる。この樹脂層（21b）は芳香環（ベンゼ
ン環）を含んだ樹脂であれば限定されず、例えばエポキ
シ系あるいはポリイミド系の樹脂が用いられる。

従ってEPROMチップ（６）だけが突出基板（2a）上に搭
載され且つ２層の樹脂で被覆され、他のマイクロコンピ
ュータ（７）およびその他の回路素子（８）は両基板
（２）（３）とケース材（９）とで形成される封止空間
（14）内に配置されることになる。

上述の如く、EPROMチップ（６）と接続されるマイクロ
コンピュータ（７）およびその周辺の回路素子（８）は
両基板（２）（３）とケース材（５）で形成された封止
空間部（14）に配置する様に設定されている。即ち、チ
ップ状の電子部品および印刷抵抗、メッキ抵抗等の抵抗
素子の全ての素子が封止空間部（14）内に設けられてい
る。

本実施例でEPROMチップ（６）のデータ消去を行う場合
は紫外線不透過性樹脂（21b）を剥離して紫外線を照射
し、再書き込みをする場合はPEROMチップ（６）上の紫
外線透過性樹脂（21a）も剥してボンディングされてい
る近傍の導電路（４）にプローブ等の端子を当接させ、
書き込み装置よりデータを書き込む。このとき、紫外線
透過性樹脂（21a）を剥す場合、樹脂（21a）はあまり接
着力が強くないためにワイヤ線が切断することはない。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行うアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第５図に示したブロック図に基づいてモデムを簡単に説
明する。

第５図は一方の集積回路基板（２）上にモデムを搭載し
たときのブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（31）と、DTEインターフェース（31）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（７）と、マイクロコンピュータ
（７）からアドレスされるデータを内蔵したPEROMチッ
プ（６）と、マイクロコンピュータ（７）からの出力信
号を変復調しNCU（NETWORK CONTROL UNIT）に出力す
る第１および第２の変復調回路（33）（33）と、マイク
ロコンピュータ（７）からの出力信号に応じて所望のDT
MF信号（トーン信号）を発生するDTM発生器（34）とを
から構成されている。

DTEインターフェースは例えばSTC9610（セイコーエプソ
ン）等のICより成り、第６図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ（７）へ出力する送信メモリー部
（35）と、マイクロコンピュータ（７）からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部（36）と、送信メモリー部
（35）および受信メモリー部（36）を介して入出力され
る夫々の信号を切替える制御部（37）とからなり、パソ
コン（38）とマイクロコンピュータ（７）とを接続する
ための所定の機能を有するものである。

マイクロコンピュータ（７）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第７図の、DTEインター
フェース（31）から出力される出力信号を認識するコマ
ンド認識部と、コマンド認識部によって認識された出力
信号を解読するコマンド解読部と、コマンド解読部で解
読された信号に基づいてメモリー部のデータと比較し変
復調回路へデータを供給するコマンド実行部と、コマン
ド解読部のデータとメモリー部内のデータとの比較結
果、誤ったデータがコマンド実行部に供給された際にDT
Eインターフェース（31）に出力信号を出力する応答コ
ード生成部とからなる。

変復調回路（38）はマイクロコンピュータ（７）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（７）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（33）は30
0bpsの低速変復調回路であり、第２の変復調回路（33）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（32）（33）はマイクロコンピュータ
（７）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（34）はマイクロコンピュータ（７）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（39a）に出力して電話回線へ信号を供給する。

EPROMチップ（６）内にはモデムの各種のモードを設定
するためのプログラムデータがメモリーされており、マ
イクロコンピュータ（７）のアドレスに基づいてマイク
ロコンピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（７）からの読出し信号に基づいて制御スイッチ
（40）が動作し、所定のアドレスデータがEPROMチップ
（６）に供給され、そのアドレスに基づいてEPROMチッ
プ（６）のプログラム・データがマイクロコンピュータ
（７）に供給され、通信を行う夫々のモデムの通信規格
（BELL/CCITT規格）、通信速度（300/1200pbs）、デー
タファーマットの一致、デップスイッチモードの切替等
の各種のモードが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（31）に入力され、電話番号を解読する為にマイクロ
コンピュータ（７）に転送される。その解読した結果を
DTMF発生器（34）に送信し、DTMF発生器（34）からDTMF
信号が発信されその信号は送信AMP（39a）、ライントラ
ンス（41）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（41）、受信アンプ
（42）を通り低速変復調回路（33）でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（31）に入力し、その
データをマイクロコンピュータ（７）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（32）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（39）、ライントランス（41）
を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（41）は、受信AMP（42）を介して
低速変復調回路（32）に入力される。ここでアナログ信
号はデジタル信号に変換されDTEインターフェース（3
1）に入力され、シリアルデジタル信号からパラレルデ
ジタル信号に変換されて起呼側のパソコンに入力され
る。その結果起呼側へパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。

第８図は第５図で示したモデム回路を本実施例で用いた
一方の基板（２）上に実装した場合の平面図であり、実
装される回路素子の図符号は同一符号とする。EPROMチ
ップ（６）とマイクロコンピュータ（７）との接続はバ
スラインで示す。尚、複数の回路素子を接続する導電路
は煩雑のため省略する。

第８図に示す如く、一方の基板（２）の対向する周端部
には外部リード端子（12）が固着される複数の固着用パ
ッド（4a）が設けられている。固着パッド（4a）から延
在される導電路（４）上封止空間（14）の位置には複数
の回路素子が、突出基板（2a）上にはEPROMチップ
（６）が固着される。斯る一方の基板（２）上にはEPRO
Mチップ（６）以外のマイクロコンピュータ（７）を含
む複数の回路素子が固着されており、（31）はDTEイン
ターフェース、（32）（33）は第１および第２の変復調
回路、（34）はDTMF発生回路、（41）はEPROMチップ
（６）を制御する制御スイッチ、（７）はマイクロコン
ピュータ、（８）はコンデンサー等のチップ部品であ
る。なお、基板（３）にはポリイミド等のフィルム樹脂
層（10）を介して基板（２）より複数の導電路（４）が
延在されており、基板（３）上にはオプション用回路あ
るいはモデムに必要な一部の回路が配置されている。

第８図に示す如く、マイクロコンピュータ（７）の近傍
あるいは隣接するケース材（５）より露出した突出基板
（2a）にEPROMチップ（６）が固着される。マイクロコ
ンピュータ（７）の近傍あるいは隣接する位置にEPROM
チップ（６）を固着することで、マイクロコンピュータ
（７）とEPROMチップ（６）との信号線、即ち導電路
（４）の引回し線の距離を最短でしかも最小の距離で引
回すことができ、他の実装パターンを有効に使用できる
と共に高密度実装が行える。このときEPROMチップ
（６）はケース材（５）から露出し一方の基板（２）の
任意の周端部に設けた突出基板（2a）に設けられる。
尚、一点鎖線で囲まれた領域は装着シートでケース材
（５）が固着される領域を示す。

第９図は第８図で示した一方の基板（２）上にケース材
（５）を固着したときのモデム用の混成集積回路装置の
完成品の平面図であり、ケース材（５）の周端辺の突出
基板（2a）上にはEPROMチップ（６）が樹脂被覆された
状態となる。即ち、EPROMチップ（６）以外の他の素子
は全てケース材（５）と両基板（２）（３）とで形成さ
れた封止空間（14）内に封止される。

斯る本発明に依れば、一方の基板（２）の所望位置に突
出基板（2a）を設け、その突出基板（2a）上の導電路
（４）にEPROMチップ（６）を接続し、両基板（２）
（３）とケース材（５）とで形成された封止空間（14）
にマイクロコンピュータ（７）および他の回路素子
（８）を固着することにより、混成集積回路とEPROMと
の一体化した装置が極めて小型化に提供することができ
る。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の任意の周端辺に突出基板（2a）を設け、その
突出基板（2a）上の導電路（４）にEPROMチップ（６）
を接続しているので、EPROMチップ（６）の載置位置の
周辺の任意に選定できる利点を有する。このため内蔵す
るマイクロコンピュータとの電気的接続を考慮して、効
率良くEPROMチップ（６）とマイクロコンピュータ
（７）とを接続できデータ線の引回しを不要にできる。
更に詳述すると、EPROMチップ（６）の隣接する位置に
最も関係の深いマイクロコンピュータ（７）を配置で
き、その結果EPROMチップ（６）とマイクロコンピュー
タ（７）間のデータのやりとりを行うデータ線を最短距
離あるいは最も設計容易なレイアウトで実現でき、デー
タ線の引回しによる実装密度のロスを最小限に抑制でき
る。

第２に一方の基板（２）の周端部に設けた突出基板（2
a）にEPROMチップ（６）を配置しているので、一体化し
た小型の混成集積回路装置として取り扱える利点を有す
る。更に両集積回路基板（２）（３）上の組み込むマイ
クロコンピュータおよびその周辺回路素子の実装密度を
向上することにより、従来必要とされたプリント基板を
廃止することができる。

第３に両集積回路基板（２）（３）として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路（４）として銅箔（11）を用いることにより、
銅電路（４）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。

第４にEPROMチップ（６）と接続されるマイクロコンピ
ュータ（７）およびその周辺回路素子（８）はケース材
（５）と両集積回路基板（２）（３）とで形成される封
止空間（14）にダイ形状あるいはチップ形状で組み込ま
れるので、従来のプリント基板の様に樹脂モールドした
ものに比較して極めて占有面積が小さくなり、実装密度
の大幅に向上できる利点を有する。

第５にケース材（５）と両集積回路基板（２）（３）の
周端を実質的に一致させることにより、両集積回路基板
（２）（３）のほぼ全面を封止空間（14）として利用で
き、実装密度の向上と相まって極めてコンパクトな混成
集積回路装置を実現できる。

第６に突出基板（2a）上にEPROMチップ（６）を設ける
ことにより、EPROMチップ（６）の交換や消去および再
書込みを自由に行える利点を有する。

第７に両集積回路基板（２）（３）の一辺あるいは相対
向する辺から外部リード（12）（13）を導出でき、極め
て多ピンの混成集積回路装置を実現できる利点を有す
る。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるケース材を示す斜視図、第５図
は本実施例で用いたモデムを示すブロック図、第６図は
第５図で示したモデムのDTEインターフェースを示すブ
ロック図、第７図は第５図で示したモデムのマイクロコ
ンピュータを示すブロック図、第８図は第５図で示した
ブロック図を基板上に実装したときの平面図、第９図は
第８図に示した基板上にケース材を固着したときの平面
図、第10図および第11図は従来のEPROM実装構造を示す
断面図である。（１）……混成集積回路装置、（２）（３）……集積回
路基板、（2a）……突出基板、（４）……導電路、
（６）……EPROM、（７）……マイクロコンピュータ、
（８）……回路素子、（５）……ケース材、（21a）…
…紫外線透過性樹脂、（21b）……紫外線不透過性樹
脂。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】二枚の相対向して配置された集積回路基板
と、前記基板の対向する主面に形成された所望のパターンを
有する導電路と、前記導電路に接続された不揮発性メモリーチップと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記両基板間に一体化されたケース材とを具備し、前記ケース材より突出した一方の前記基板上の前記導電
路に前記不揮発性メモリーチップを固着し、前記不揮発
性メモリーチップの電極と所望の前記導電路をボンディ
ングワイヤで接続し前記不揮発性メモリーチップおよび
ボンディングワイヤを樹脂で封止し、前記両基板と前記
ケース材で形成された封止空間に前記マイクロコンピュ
ータおよびその周辺回路素子を配置したことを特徴とす
る混成集積回路装置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項４】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項５】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項６】前記ケース材の周端部を前記両基板の周端
部とほぼ一致させたことを特徴とする請求項１記載の混
成集積回路装置。
【請求項７】前記不揮発性メモリーチップを被覆する樹
脂として紫外線を透過する樹脂を用いたことを特徴とす
る請求項１記載の混成集積回路装置。
【請求項８】前記不揮発性メモリーチップを設けた辺と
異なる辺から外部リードを導出することを特徴とする請
求項１記載の混成集積回路装置。