JPH02298060A

JPH02298060A - 混成集積回路装置

Info

Publication number: JPH02298060A
Application number: JP1119109A
Authority: JP
Inventors: Koji Nagahama; 長浜　浩二; Akira Kazami; 風見　明; Hisashi Shimizu; 清水　永; Osamu Nakamoto; 中本　修; Katsumi Okawa; 克実大川; Yasuhiro Koike; 保広小池; Masao Kaneko; 正雄金子; Seiwa Ueno; 上野　聖和; Yasuo Saito; 斎藤　保雄
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-12
Filing date: 1989-05-12
Publication date: 1990-12-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＰＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹上
によって被覆され、極めて小形軽量化が達成きれている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１５図に従
って説明すると、第１５図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２〉のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５〉およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材＜４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１〉が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
ク４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ（４６〉は低融点ガラスによってヘッダー（４
５）に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール（４３）に外部導出リード（４８）を挿通さ
せ半田によって固定される。このスルーホール（４３）
は導電性配線パターン（４１〉によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５）から図示し、ない雌型コネクタへ
と接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造ｔｔ、Ｅ
ＰＲＯＭチップ（５１）に比ベパッケージ外形が極めて
大きく、平面占有率もさることながら三次元、つまり高
さもチップの高さの数倍となり、薄型化に極めて不利で
ある。更にスルーホール（４３）に外部導出リードを挿
通した後、半田などで固定する必要も生ずる。更に特筆
すべき大きな欠点は、絶縁性基板への実装に先立ってＥ
ＰＲＯＭ素子を一部パッケージに組立てることである。

ＥＰＲＯＭ素子は紫外線照射用の窓を有するが故、その
パッケージは、セラミックスを基材としたサーディップ
型パッケージに組立てられるが、このパッケージは低融
点ガラスにより封止される為、高温（４００〜５００℃
）シールとなり、ＥＰＲＯＭチップの電極（アルミニウ
ム）と外部導出リードとを接続する金属細線を同種材料
で構成しないとアロイ化が起り配線抵抗の増加を来した
り、断線を生じたりする。この様な事態を回避する目的
で通常アルミニウム細線が用いられるが、とのＥＰＲＯ
Ｍチップはサブストレートを接地電位にする必要上、Ｅ
ＰＲＯＭチップの接地電極を金ペーストで形成されたチ
ップ搭載部とワイヤ接続する。ここに於ても金ペースト
中の金或はおよび箔等の金属と前記アルミニウムとで二
次或は多元合金反応が進むことから、グランドダイスと
呼ばれる頭部にアルミニウムが被着されたシリコン小片
をＥＰＲＯＭチップと別個に前記金ペーストより成るチ
ップ搭載部に固着させ、このグランドダイス頭部とＥＰ
ＲＯＭチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、゛軽量、低
価格のいずれも不満足なものである。

斯る問題を解決するために第１６図に示したＥＰＲＯＭ
実装構造がある。

以下に第１６図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板り６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて区示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（Ｓｏｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ＜
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップ（６１〉の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２）と、この
金属細線（６２）と前記配線パターン（６０ｂ）との接
続部分とが合成樹脂（６５）　（例えば日東電工社製、
型名ＭＰ−１０）で被覆されティる。もし、絶縁性基板
（６０）　ト、ＥＰＲＯＭチップ（６１）と窓材〈６４
）とを加えた総合厚さ寸法を更に低くする必要があれば
、前記基板（６０）のチップ搭載エリヤ（６０ｃ）をザ
グリ穴としてこの基板（６０）の厚さの半分程度握れば
良い。又この様なザグリ穴としておけば、合成樹Ｊｌ（
６５）の流れ止めダムが形成され湿気などの浸入に対し
て有効に作用する。

第１５図および第１６図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５Ｋ　１／１８）
に記載されている。

（八〉発明が解決しようとする課題第１６図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１６図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。更に第
１５図に示したＥＰＲＯＭ構造ではＥＰＲＯＭのプログ
ラムデータを消去する場合、プリント基板上に紫外線を
照射し消去した後、ＥＦＲＯＭから延在された引回し線
の導電パターン上にプローブ等の書込み用の端子を当接
して再書込みを行わなければならず、従来の一般的なＲ
ＯＭライターを使用することができずＥＰＲＯＭの再書
込みという点で煩雑となる問題がある。

また、第１５図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１２図に示した実装構造において
も第１４図と同様にＥＦＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＰＲＯＭ搭載の集
積回路を提供することができない大きな問題がある。

更に第１５図および第１６図で示したＥＰＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１５図および第１６図で示したＥＰＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

更に第１５図および第１６図で示したＥＰＲＯＭ実装構
造では一枚のプリント基板上にＥＦＲＯＭとディスクリ
ート部品からなるマイクロコンピュータおよびその周辺
の回路素子の全ての素子が搭載されているため上述した
様にシステム自体の小型化という点で大きな問題となる
。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板の所定位置に孔を設け、その孔内
に基板上に形成された導電路と接続きれたソケットを固
着し、そのソケットに不揮発性メモリーを挿入して不揮
発性メモリーだけを露出する様に、マイクロコンピュー
タおよび他の全ての回路素子を二枚の基板とケース材と
で形成きれた封止空間に封止する構造を特徴とする。

従ってＥＰＲＯＭを搭載した混成集積回路を小型化でし
かも二枚の基板上に回路素子を実装でき高密度実装のＥ
ＦＲＯＭ内蔵の混成集積回路装置を提供することができ
る。また、不揮発性メモリーは孔が設けられた一方の基
板の露出面の孔内に固着されたソケットに挿入されて実
装されているため不揮発性メモリーの挿脱が自由自在に
行える。

（＊）作用この様に本発明に依れば、二枚の基板の一方の基板の所
定位置に孔を設け、その孔に固着させ基板上に形成され
た導電路と接続されたソケットに不揮発性メモリーを挿
入して導電路との接続を行っているため、不揮発性メモ
リーの載置位置を任意に設定でき、内蔵するマイクロコ
ンピュータとの電気的接続を考慮して、効率良＜ＥＦＲ
ＯＭとマイクロコンピュータとを接続することができ、
信号線即ち導電路の引回し線を不要にすることができる
。

更にＥＦＲＯＭの隣接する位置に最も関連の深いマイク
ロコンピュータを配置でき、ＥＰＲＯＭとマイクロコン
ピュータ間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。

更に本発明では不揮発性メモリーだけが基板の所定位置
に設けた孔に固着されたソケットに挿入されて外部に露
出されており、他の全ての回路素子は二枚の基板と°ケ
ース材で形成された封止空間内に収納されているため小
型化で高密度実装の混成集積回路装置を提供することが
できる。

（へ〉実施例以下に第１図乃至第１４図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図乃至第３図には、本発明の一実施例の混成集積回
路装置（１）が示されている。この混成集積回路装置（
１）は独立した電子部品として用いられコンビエータ等
の幅広い分野で機能を独立して有する集積回路として用
いられる。

この混成集積回路装置（１）は第１図乃至第３図に示す
様に二枚の集積回路基板（２）＜３）と、二枚の集積回
路基板（２）（３）の−力の基板（２）の所定位置に設
けられた孔（４）と、二枚の集積回路基板（２）（３）
上に形成された所望形状の導電路（５）と、孔（４）に
固着され導電路（５）と接続されたソケット（１６）と
、ソケット（１６）に挿入され導電路（５〉と接続され
た不揮発性メモリー（６）と、そのメモリー（６〉から
データを供給され且つ不揮発性メモリー＜６〉が搭載さ
れた一方の基板（２）上の導電路（５）と接続されたマ
イクロコンピュータ（７）と、二枚の基板（２）（３）
上の導電路（５）と接続された周辺の回路素子（８）と
、二枚の基板（２）（３）を離間して一体化するケース
材（９〉とをかも構成される。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば０．５〜ｉ、ｏｍｍ厚のアルミ
ニウム基板を用いる。その二゛枚の基板（２バ３）の表
面には第５図に示す如く、周知の陽極酸化により酸化ア
ルミニウム膜（９’）（アルマイト層）が形成きれ、そ
の−主面側に１０〜７０μ厚のポリイミド等のフレキシ
ブル性を有した絶縁樹脂層（１０）が貼着される。更に
絶縁樹脂層（１ｏ）上には１０〜７０μ厚の銅箔（１１
）が絶縁樹脂層（１ｏ）と同時にローラーあるいはホッ
トブｉ／ス等の手段により貼着されている。

ところで、二枚の基板（２）（３）はフレキシブル性を
有する絶縁樹脂層（１ｏ）によって所定の間隔離間され
て連結された状態となっている。

二枚の基板＜２）（３）の−主面上に設けられた銅箔（
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、銀
、白金）メッキ層が銅箔（１１）表面にメッキされる。

然る後、レジストを除去して貴金属メッキ層をマスクと
して鋼箔〈１１）のエツチングを行い所望の導電路（５
）が形成される。ここでスクリーン印刷による導電路（
５）の細さは０．５ｍｍが限界であるため、極細配線パ
ターンを必要とするときは周知の写真蝕刻技術に依り約
２μまでの極細導電路（５）の形成が可能となる。

一方の基板（２）上の導電路（５）には不揮発性メモリ
ー（６）とそのメモリー（６）からデータを供給される
マイクロコンピュータ（７）が搭載され、一方の基板（
３）および他方の基板＜３）上の導電路り５）にその周
辺の回路素子（８）が搭載されている。また内基板（２
）（３）の−側辺あるいは対向する側辺周端部に導電路
（５）が延在され外部リード端子（１２）（１３）を固
着するための複数のパッドが形成されている。このパッ
ドには外部リード端子＜１２）　（１３）が半田によっ
て固着され、水平に導出されてその中央部分で略直角に
折曲られている。また内基板（２）（３）上に形成され
ている導電路（５）はフレキシブル樹脂層（１０）上に
形成されているので二枚の基板（２）（３）を股がる様
にパターニングきれ内基板（２〉（３）の接続が所定の
位置でしかも任意に行えることができる。

不揮発性メモリー（６）としてＥ　Ｆ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌａ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒ１／）が用いられる（以下不揮発
性メモリー（６）をＥＰＲＯＭという）、このＥ　Ｐ　
ＲＯＭ（６）は周知の如く、ＥＰＲＯＭ（６）のベレッ
トに形成されているフローティングゲートに蓄積されて
いる電子（プログラム・データ）を光を照射して励起さ
せて未記憶状態のベレットに戻し再書込みして利用でき
る素子である。

一般的なＥ　Ｆ　ＲＯＭ（６）の構造は第６図および第
７図に示す様にＤＩＰ（デュアル・イン・ライン）型で
あり、大別すると樹脂モールド型パッケージタイプとセ
ラミックス型パッケージタイプとがある。樹脂モールド
型あるいはセラミックス型のいずれのタイプにおいても
ベレット（１４）のメモリーを消去するために光を照射
する必要があるため、ベレット（１４）の上面にあたる
部分はエネルギーの高い光（紫外線）を透過する透過部
材（１５）が配置されている。本実施例ではＤＩＰ型の
ＥＦＲＯＭ（６）であれば樹脂モールド型あるいはセラ
ミックス型のどちらのタイプのパッケージを用いてもよ
い、この様なＥＦＲＯＭ装置は特開昭５３−７４３５８
号公報および特開昭６２−２９０１６０号公報に開示さ
れている。

本実施例−Ｃ’ハＥ　Ｆ　ＲＯＭ（６）＋：：はＤＩＰ
型（７）ＥＰＲＯＭ装置を用いたが、ＥＰＲＯＭ（６）
の型は基本的には任意であり、例えばセラミック型ある
いは樹脂モールド型のＬＣＣ，ＰＬＣＣ等のパッケージ
でも用いることが可能である。ＬＣＣおよびＰＬＣＣ夫
々のタイプのＥＰＲＯＭ装置はその底面の四側辺に接続
用の電極が設けられた構造である。ＬＣＣおよびＰＬＣ
Ｃ型のＥＦＲＯＭはＤＩＰ型のＥＦＲＯＭに比べて小型
化になるが本実施例では最っとも普及率の高いＤＩＰ型
のＥＰＲＯＭ装置を用いて説明するが、より小型化のシ
ステムを要求する場合にはＬＣＣ，ＰＬＣＣ型のＥＰＲ
ＯＭ装置を用いればその効果は大である。また、ＬＣＣ
、ＰＬＣＣ型のＥＦＲＯＭはＤＩＰ型と同様にソケット
を介して基板上に搭載される。

一方、本発明では、二枚の基板（２）（３）の一方の基
板（２）の所定位置に孔（４）が設けられている。この
孔（４）は第１図および第２図から明らかな如＜、ＥＦ
ＲＯＭ（６）のリードビンの導出方向と同じ数だけの孔
り４）が設けられている。即ち、本実施例で用いるＥＦ
ＲＯＭ（６）はＤＩＰ型タイプのために、基板（２）に
は２つの長形状の孔（４）が形成されている。この孔（
４）は上述で説明した導電路（５）の形成前にブレス打
抜工程によって形成きれているものとする０本実施例で
使用するＥＦＲＯＭ（６）は上述した様にＤＩＰ型であ
るがＬＣＣ型あるいはＰＬＣＣ型のＥＦＲＯＭを使用す
る場合には基板に形成する孔は図示しないがＥＦＲＯＭ
と略同−形状の１つの孔を形成すればよい。

その孔（４）には後述するソケッＩ−（１６）の一部分
が嵌合されて一方の基板（２）と一体化される。斯る孔
（４）の周端部には一方の基板（２）上に形成された一
部分の導電路（５）の先端部が延在して形成されており
、その導電路（５）の先端部とソケット（１６）の電極
は所定の半田リフロ一工程により半田（１７）で固着接
続されている。

ソケット（１６）は第２図に示す如く、その断面が下駄
状に成る様に形成されており、その下駄状の突出した２
つの突出部（１８）が孔（４）内に嵌合されすき間がで
きること無く完全シールされている。

そのソケット（１６）の接続用電極は孔（４）の周端部
に延在形成された導電路（５）と半田（１７〉で接続さ
れる。孔り４）内にソケット（１６）を嵌合するとソケ
ットク１６）の２つの下駄状の突出部（１８）の上面は
基板（２）の上面と同一面かあるいは若干突出する様に
配置設定されている。ＥＰＲＯＭ（６）は斯るソケット
（１６）の２つの突出部（１８）に挿入されて導電路（
５）と接続されることになる。

一方、ＥＰＲＯＭ（６）のプログラム・データを選択し
て供給されるマイクロコンピュータ（７）およびその周
辺の回路素子（８）のＩＣ、トランジスタ、チップ抵抗
およびチップコンデンサー等はチップ部品で所望の導電
路（５）上に半田付けあるいはＡｇペースト等のろう材
によって付着され、マイクロコンピュータ（７）および
回路素子（８）は近傍の導電路（５）にボンディング接
続されている。

更に導電路（５）間にはスクリーン印刷によるカーボン
抵抗体あるいはニッケルメッキ１こよるニッケルメッキ
抵抗体が抵抗素子として形成されている。更に詳述する
とＥ　Ｆ　ＲＯＭ（６）が搭載されるソケット（１６）
とマイクロコンピュータ＜７）は孔（４）が設けられた
一方の基板＜２）上の導電路（５）と接続され、その他
の全ての回路素子（８）は両基板（２）（３）の所定位
置の導電路（５）上に付着されている。

二枚の基板（２）（３）はケース材（９）によって所定
の間隔離間して固着一体化される。

ケース材（９）は絶縁部材の熱可塑性樹脂から形成され
、第４図に示す如く、二枚の基板（２）（３）を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。その枠状に形成されたケース材（９）の−側辺に
は両基板（２）（３）を配置したときに両基板（２）（
３）を連結する樹脂層（１０）が容易に折曲できる様に
円弧状に形成されている。

ケース材＜９）と二枚の基板（２）（３）との固着は接
着シートによって行われ、フィルム樹脂層〈１０）によ
って連結された両基板（２）（３）でケース材＜９）を
挾む様に且つ搭載された回路素子を対向きせる様にして
固着される。このとき、両基板（２）（３）を連結する
フィルム樹脂層（１０）は上述したケース材（９）に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路（５）が折曲時に切断する恐れはない。ケ
ース材（９）と側基板（２）（３）とを一体化したのち
、連結部の樹脂層（１０）が露出されるため、本実施例
では蓋体（２０）で露出した連結部分を完全に封止する
ものとする。尚、蓋体（２０）はケース材（９）と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によって行われている。

ところで、孔〈４）の周端部には上述した様に複数の導
電路（５）の一端が延在され、その導電路（５）と孔（
４）内に嵌合されたＥＦＲＯＭ（６）が挿入されるソケ
ット（１６）が固着される。ソケット（１６〉が固着さ
れた導電路（５〉の他端はマイクロコンピュータ（７）
の近傍に延在されチップ状のマイクロコンピュータ（７
）とボンディングワイヤで電気的に接続されている。

ここでＥＰＲＯＭ＜６＞とマイクロコンピュータ（７）
との位置関係について述べる。第８図はＥＰＲＯＭ（６
）を挿入するソケット（１６）とマイクロコンピュータ
（７）とを一方の基板（２）上に配置したときの要部拡
大図であり、ＥＦＲＯＭ（６）が挿入されるソケッＩ−
（１６）とチップ状のマイクロコンピュータ（７）とは
第８図に示す如く、多数本の導電路（５）を介して接続
されるため、その導電路（５）の引回しを短くするため
にＥＦＲＯＭ（６）を挿入するソケット（１６）とマイ
クロコンピュータ（７）は夫々、隣接する位置かあるい
はできるだけ近傍に位置する様に配置される。従ってＥ
ＰＲＯＭ（６）を挿入するソケットク１６）とマイクロ
コンピュータ（７）との導電路（５）の引回しは最短距
離で形成でき基板上の実装面積を有効に使用することが
できる。ＥＰＲＯＭ（６）とその近傍あるいは隣接した
位置に配置されたチップ状のマイクロコンピュータ（７
）は第８図の如く、マイクロコンピュータ（７）の近傍
に延在された導電路（５）先端部とワイヤ線によってボ
ンディング接続されＥ　Ｐ　ＲＯＭ（６）を挿入するソ
ケット（１６）と電気的に接続される。

ところで、Ｅ　Ｆ　ＲＯＭ（６）はソケット（１６）に
挿入されて一方の基板（２）の露出面上に搭載されるこ
とになり、Ｅ　Ｐ　ＲＯＭ（６）の全体が外部に露出す
ることになる。即ち、ＥＦＲＯＭ（６）だけが基板外に
搭載されることになり、Ｅ　Ｆ　ＲＯＭ＜６）以外のマ
イクロコンピュータ（７〉およびその周辺回路素子（８
〉は二枚の基板（２）＜３）とケース材〈９）とで形成
された封止空間（２１）内に配置されることになる。

上述の如＜、ＥＰＲＯＭ（６＞と接続されるマイクロコ
ンピュータ（７〉およびその周辺の回路素子（８）は二
枚の基板（２）（３）とケース材（９）で形成された封
止空間部（２１）に配置する様に設定されている。更に
述べると、チップ状の電子部品および印刷抵抗、メッキ
抵抗等の抵抗素子の全ての素子が封止空間部（２１）内
に設けられている。

一方、ＥＦＲＯＭ（６）の全体が露出されているためそ
のＥＦＲＯＭ（６）の上面には遮光用のシール材（２２
）が接着され光を完全に遮光する。

ところで、第９図ではＥＦＲＯＭ（６）が挿入されるソ
ケット（１６）は２つの突出部が一体化された形状を示
したが、この場合ソケット（１６）自体の面積で実装密
度を低下する恐れがあるため、より実装密度を向上する
ためには第９図に示す様にソケット（１６）を２つに分
割して使用することも可能である。この場合、２つのソ
ケット（１６）間に導電路（５）を形成でき、その面積
を有効に使用することができる。

本実施例でＥＦＲＯＭ（６）のデータ消去を行う場合は
シール材（２２）を剥して紫外線を照射するかあるいは
ソケット（１６）からＥＰＲＯＭ（６）を離脱（て紫外
線を照射するケースがある。また、再書込みの場合はＥ
ＰＲＯＭ（６）をソケットから離脱して一般的なＲＯＭ
ライターを使用して電気的に書込みを行い、書込み後、
ソケッ１−（１６）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ス、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第１０図に示したブロック図に基づいてモデムを蘭単に
説明する。

第１０図は集積回路基板（２）上にモデムを搭載したと
きのブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（３１）と、ＤＴＥインターフェース（３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（７）と、マイクロコンピュ
ータ（７）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ（６）と、マイクロコンピュータ〈７）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴ’
ＲＯＬ　　ＵＮＩＴ）に出力する第１および第２の変復
調回路（３２）〈３３）と、マイクロフンピユータ（７
）からの出力信号に応じて所望のＤＴＭＦ信号（トーン
信号）を発生するＤＴＭＦ発生器（３４）とをから構成
されている。

ＤＴＥインターフェース（３１）は例えば５ＴＣ９６１
０（セイコーエプソン）等のＩＣより成り、第１１図の
如く、パソコンの出力信号を供給し、その出力信号を内
蔵メモリー内に蓄積してマイクロコンピユータフ７）へ
出力する送信メモリ一部（３５）と、マイクロコンピュ
ータ（７）からの出力信号が供給される信号を内蔵メモ
リー内に蓄積してパソコン（３８）へ出力する受信メモ
リ一部（３６）と、送信メモリ一部（３５）および受信
メモリ一部（３６）を介して入出力される夫々の信号を
切替える制御部（３７）とからなり、パソコン（３８）
とマイクロコンピュータ（７）とを接続するための所定
の機能を有するものである。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１２図の如く
、ＤＴＥインターフェース（３１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェース（３１）に出力
信号を出力する応答コード生成部とからなる。

変復調回路（３８）はマイクロコンピュータ（７）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（７）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路（３２）　（３
３）はマイクロコンピュータ（７）により、いずれか一
方の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信ＡＭＰ（３９）に出力して電話回線へ信号
を供給する。

Ｅ　Ｆ　ＲＯＭ（６）内にはモデムの各種のモードを設
定するためのプログラムデータがメモリーされており、
マイクロコンピュータ（７）のアドレスに基づいてマイ
クロコンピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（３８）からの読出し信号に基づいて制御スイッ
チ（４０〉が動作し、所定のアドレスデータがＥ　Ｆ　
ＲＯＭ＜７＞に供給され、そのアドレスに基づいたＥＰ
ＲＯＭ（６）のプログラム・データがマイクロコンピユ
ータフ７）に供給され、通信を行う夫々のモデムの通信
規格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００
／１２００ｂｐｓ）、データファーマットの一致、デツ
プスイッチモードの切替等の各種のモードが一致してい
るかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（３１）に入力され、電話番号を解
読する為にマイクロコンピュータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送信し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ信号が発信されそ
の信号は送信ＡＭＰ（３９）、ライントランス（４１）
を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーンを起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（４１）、受Ｍアン
プ（４２）を通り低速変復調回路（３２）でそのアンサ
−トーンが起呼側のモデムに対して所定のアンサ−トー
ンであるか否かを検出する。所定のアンサ−トーンであ
れば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンピュータ（７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（３２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信Ａ　Ｍ　Ｐ　（３９）、ラ
イントランス（４１）を介して応答側のモデムに送信さ
れる。一方、応答側のパソコンのキー人力信号によって
送出した周波数変調のアナログ信号は起呼側のモデムに
送出され、ライントランス（４１）、受信ＡＭＰ（４２
）を介して低速変復調回路〈３２）に入力される。ここ
でアナログ信号はデジタル信号に変換されＤＴＥインタ
ーフェース（３１〉に入力され、シリアルデジタル信号
からパラレルデジタル信号に変換されて起呼側のパソコ
ンに入力される。その結果起呼側ヘパソコンと応答側の
パソコンは全二重通信ができる様になりパソコン通信が
実現する。第１３図は第１０図で示したモデム回路を本
実施例で用いた他方の基板（３）上に実装した場合の平
面図であり、実装される回路素子の符号は同一番号とす
る。ＥＦＲＯＭ（６）とマイクロコンピュータ（７）と
の接続はパスラインで示す、尚、複数の回路素子を接続
する導電路は煩雑のため省略する。

第１３図に示す如く、他方の基板（３）の対向する周端
部には外部リード端子（１３）が固着される複数の固着
用パッド（５ａ）が設けられている。固着パッド（５ａ
）から延在される導電路（５）出所定位置には複数の回
路素子＜８）およびＥＰＲＯＭ＜６）を搭載するソケッ
ト（１６）が固着される。斯る基板（２）上にはＥＦＲ
ＯＭ（６）以外のマイクロコンビュータフ７）を含む複
数の回路素子（８）が固着されており、（３１）はＤＴ
Ｅインターフェース、（３２）（３３）は第１および第
２の変復調回路、（３４）はＤＴＭＦ発生回路、（４０
）はＥ　Ｐ　ＲＯＭ（６）を制御する制御スイッチ、（
７）はマイクロコンピュータ、（８）はコンデンサー等
のチップ部品である。なお、一方の基板（２）にはポリ
イミド等のフィルム樹脂層（１０）を介して他方の基板
り３）より複数の導電路（５）が延在されており、一方
の基板（２）上にはオプション用回路あるいはモデムに
必要な一部の回路が配置されている。

第１３図に示す如く、マイクロコンピュータ＜７〉の近
傍あるいは隣接する位置にＥＦＲＯＭ（６）が搭載され
るソケット（１６）が固着される。マイクロコンピュー
タ＜７）の近傍あるいは隣接する位置にソケット（１６
〉を固着することで、マイクロコンピュータ（７〉とＥ
ＦＲＯＭ（６）とのパスライン、即ち導電路（５〉の引
回し線の距離を最短でしかも最小の距離で引回すことが
でき、他の実装パターンを有効に使用できると共に高密
度実装が行える。

尚、一点鎖線で囲まれた領域は接着シートでケース材（
９）が固着される領域を示す。

第１４図は第１３図で示した基板（２）上にケース材（
９）を介して他方の基板（３）を固着した上きのモデム
用の混成集積回路装置の完成品の平面図であり、基板（
３）の上面からはＥＰＲＯＭ（６）だけが露出された状
態となる。即ち、ＥＰＲＯＭ（６）以外の他の素子は全
てケース材＜９）と二枚の基板り２）（３）とで形成さ
れた封止空間（２１）内に封止されＥＰＲＯＭ（６）だ
けが基板外に搭載されるのでＥＦＲＯＭ　（６）の挿脱
が必要に応じて自由自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のＥＦＲＯ
Ｍ（６）には製品仕様の多様化に備え、仕向地、ＯＥＭ
、自社販売等セットメーカ（ユーザ）が要望する仕様変
更に対して容易に対応することができる。即ち、ＥＰＲ
ＯＭ（６）以外の回路構成はあらかじめ各種の仕様変更
に対応する様に設計されていたが、特定のユーザの仕様
に基づいて混成集積回路を設計すると、他力ユーザ仕様
と一致しないことがあった場合、従来では混成集積回路
自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＦＲＯＭ（６〉
がソケット（１６）を介して基板（２）の露出表面上に
搭載されているため、ＥＰＲＯＭ（６）の離脱が行える
のでユーザ側でＥＰＲＯＭを選択して実装するだけで１
つの混成集積回路装置で多機種の混成集積回路装置の実
現が行える。

斯る本発明に依れば、一方の基板（２）の所望位置に孔
（４）を設け、導電路（５）と接続すると共に孔り４）
内にリードビン挿入部が外側方向になる様にソケット（
１６）を嵌合し、そのソケット（１６）にＥＰＲＯＭ（
６）を挿入して二枚の基板（２）（３）とケース材（９
）とで形成された封止空間（２１）にマイクロコンピユ
ータフ７）およびその他の回路素子（８）を配置するこ
とにより、混成集積回路とＥＦＲＯＭとが一体化し且つ
小型化となるシステムが提供できると共にＥＦＲＯＭ（
６）の挿脱が自由自在に行える。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の所望位置に孔（４）を設け、その孔（４）に
固着し両基板（２）（３）上の所望の導電路（５）に接
続されたソケット（１６）にＥＦＲＯＭ（６）を挿入接
続しているので、ＥＦＲＯＭ（６）の載置位置を任意に
選定できる利点を有する。このため内蔵するマイクロコ
ンピユータフ７）との電気的接続を考慮して、効率良＜
　Ｅ　Ｆ　ＲＯＭ（６）とマイクロコンピュータ（７）
とを接続でき信号線の引回しを不要にできる。更に詳述
すると、Ｅ　Ｆ　ＲＯＭ（６）ノＭ接する位置に最も関
連の深いマイクロコンピュータ（７）を配置でき、その
結果ＥＦＲＯＭ（６）とマイクロコンピュータ（７）間
のデータのやりとりを行うデータ線を最短距離あるいは
最も設計容易なレイアウトで実現でき、データ線の引回
しによる実装密度のロスを最小限に抑制できる。更に二
枚の基板（２）（３）より形成されているため高密度で
且つ小型化の混成集積回路装置を提供することができる
。

第２に一方の基板（２〉の所望位置の孔（４）に嵌合さ
れたソケット（１６）にＥＰＲＯＭ（６）を挿入配置し
ているので、市販のモールド型のＥＰＲＯＭ（６）を用
いているにも拘らず一体化した小型の混成集積回路装置
として取り扱える利点を有する。

更に二枚の集積回路基板（２）（３）上の組み込むマイ
クロコンピュータおよびその周辺回路素子の実装密度を
向上することにより、従来必要とされたプリント基板を
廃止でき、１つの小型化されたＥＰＲＯＭ　（６）を着
脱自在に内蔵する混成集積回路装置を実現できる。更に
ＥＦＲＯＭ＜６）が基板露出面上に配置されることにな
り、ＥＦＲＯＭ着脱が容易に行える。

第３に二枚の集積回路基板（２）（３＞どして金属基板
を用いることにより、その放熱効果をプリント基板に比
べて大幅に向上でき、より実装密度の向上に寄与できる
。また導電路（５）として銅箔（１１）を用いることに
より、導電路（５）の抵抗値を導電ペーストより大幅に
低減でき、実装される回路をプリント基板と同等以上に
拡張できる。

第４にＥＦＲＯＭ（６）として市販されているデュアル
インライン型あるいはＬＣＣ型を用いることができるの
で、混成集積回路装置へのＥＦＲＯＭ（６）の実装が極
めて容易に実現できる利点を有する。

第５にＥＰＲＯＭ（６）と接続されるマイクロコンピュ
ータ（７）およびその周辺回路素子（８）はケース材（
９）と二枚の集積回路基板（２）（３）とで形成される
封止空間り２１）にダイ形状あるいはチップ形状で組み
込まれるので、従来のプリント基板の様に樹脂モールド
したものに比較して極めて占有面積が小きくなり、実装
密度の大幅に向上できる利点を有する。

第６にケース材（９）と二枚の集積回路基板り２）（３
）の周端を実質的に一致させることにより、集積回路基
板（２）（３）のほぼ全面を封止空間（２１）として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。

第７に二枚の集積回路基板（２）（３）の−辺あるいは
相対向する辺から外部リード端子（１２）（１３）を導
出でき、極めて多ピンの混成集積回路装置を実現できる
利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は第１図の■−■断面図、第４図はケ
ース材の斜視図、第５図は本実施例で用いる基板断面図
、第６図は本実施例で用いるＥＦＲＯＭを示す斜視図、
第７図は第６図の断面図、第８図はＥＦＲＯＭが挿入さ
れるソケットとマイクロコンピュータとの位置関係を示
す斜視図、第９図は第８図で示した他の実施例を示す斜
視図、第１０図は本実施例で用いるモデム回路を示すブ
ロック図、第１１図は第１０図で示したモデムのＤＴＥ
インターフェースを示すブロック図、第１２図は第１０
図で示したモデムのマイクロコンビコータを示すブロッ
ク図、第１３図は第１０図で示したブロック図を基板上
に実装したときの平面図、第１４図は第１３図で示した
基板上にケース材を介して他方の基板を固着したときの
平面図、第１５図および第１６図は従来のＥＦＲＯＭ実
装構造を示す斜視図である。（１〉・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　（５）・・・導電路、　（６）・・・
ＥＰＲＯＭ。（７）・・・マイクロコンピュータ、（８）・・・回路
素子、（４）・・・孔、（９）・・・ケース材、（１６
）・・・ソケット。

Claims

【特許請求の範囲】

（１）二枚の相対向して配置された集積回路基板と、前記基板の対向する主面に形成された所望パターンを有
する導電路と、前記導電路に接続された樹脂モールドされた不揮発性メ
モリーと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板間に一体化されたケース材とを具備し、前記一方の基板の所望位置に孔を設け、前記孔に固着し
前記両基板上の所望の導電路に接続されたソケットに前
記不揮発性メモリーを挿入し、前記両基板と前記ケース
材で形成された封止空間に前記マイクロコンピュータお
よびその周辺回路素子を配置したことを特徴とする混成
集積回路装置。
（２）前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項１記載の混成集積回路
装置。
（３）前記両基板の形状を実質的に同一形状とすること
を特徴とする請求項１項記載の混成集積回路装置。
（４）前記導電路として銅箔を用いたことを特徴とする
請求項１記載の混成集積回路装置。
（５）前記不揮発性メモリーはデュアルインライン型樹
脂モールドされていることを特徴とする請求項１記載の
混成集積回路装置。
（６）前記孔と前記ソケットはハメチックシールされて
いることを特徴とする請求項１記載の混成集積回路装置
。
（７）前記マイクロコンピュータは前記導電路上にダイ
形状で組み込まれることを特徴とする請求項１記載の混
成集積回路装置。
（８）前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いることを特徴とする請求項１記載の混成
集積回路装置。
（９）前記ケース材を前記両基板の周端部とほぼ一致さ
せた一定の厚みを有する枠体を有することを特徴とする
請求項１記載の混成集積回路装置。
（１０）前記ソケットは前記一方の基板の導電路と接続
されていることを特徴とする請求項１記載の混成集積回
路装置。
（１１）前記不揮発性メモリーの上面に遮光用のシール
材を設けたことを特徴とする請求項１記載の混成集積回
路装置。