JPH02278869A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、−旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーデイツプ型パッケージ
に組込まれて製造され、プリント配線板に実装きれてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１２図に従
って説明すると、第１２図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーデイツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）及びキャップ（４６）を有
し、前記ヘッダー（４５）はセラミック基材（４７）に
外部導出リード（４８）か低融点ガラス材で接着されて
いる。又このヘッダー（４５）はガラスに金粉が多量に
混入したいわゆる金ペーストを焼結した素子搭載部（５
０）が前記低融点ガラス材上或はセラミック基材（４７
）上に接着されており、この素子搭載部（５０）にＥＰ
ＲＯＭチップ（５１）が紫外線照射面を上にして装着さ
れ、このチップ（５１）の電極と前記外部導出リード（
４８）とが金属細線（５２）によって接続されている。

前記キャップ（４６）は蓄部材であって、前記ＥＰＲＯ
Ｍチップ（５１）の紫外線照射面と対向する部分に窓（
５３）を有するセラミック基材（５４）を含み、このキ
ャップ（４６）は低融点ガラスによってヘッダー（４５
）に配置されたＥＰＲＯＭチップ（５１）を密封してい
る。この様にＥＰＲＯＭチップ（５１）を密封したＥＰ
ＲＯＭ素子（４４）は、前記絶縁性基板（４２）（７）
７゜ルーホール（４３）に外部導出リード（４８）を挿
通させ半田によって固定される。このスルーホール（４
３）は導電性配線パターン（４１）によって所要の配線
引回しが施され、前記絶縁性基板の端部に設けられた雄
型フネクタ端子部（５５）から図示しない雌型コネクタ
へと接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もきることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一部パッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーデイツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００°Ｃ
）シールとなり、ＥＰＲＯＭチップの電極（アルミニウ
ム）と外部導出ノードとを接続する金属細線を同種材料
で構成しないとアロイ化が起り配線抵抗の増加を来した
り、断線を生じたりする。この様な事態を回避する目的
で通常アルミニウム細線が用いられるが、このＥＰＲＯ
Ｍチップはサブストレートを接地電位にする必要上、Ｅ
ＰＲＯＭチップの接地電極を金ペーストで形成されたチ
ップ搭載部とワイヤ接続する。ここに於ても金ペースト
中の金或はおよび箔等の金属と前記アルミニウムとで二
次或は多元合金反応が進むことから、グランドダイスと
呼ばれる頭部にアルミニウムが被着されたシリコン小片
をＥＰＲＯＭチップと別個に前記金ペーストより成るチ
ップ搭載部に固着させ、このグランドダイス頭部とＥＰ
ＲＯＭチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

断る問題を解決するために第１３図に示したＥＰＲＯＭ
実装構造がある。

以下に第１３図に示したＥＰＲＯＭ実装構造について説
明する。

主表面＜６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁製基板（６
０）は、ＥＰＲＯＭチップ２１を載置するチップ搭載エ
リヤ（６０ｃ）を゛有し、前記配線パターン（６０ｂ）
は、このエリヤ近傍から主表面（６０ａ）上を引回され
て図示しない雄型コネクタ端子部に接続されている。前
記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）が
搭載され、このチップ（６１）の表面電極と前記配線パ
ターン（６０ｂ）とが金属細線（６２）により接続され
ている。勿論金属細線（６２）の１本は前記チップ（６
１）のサブストレートと接続する為に、このチップ（６
１）が搭載された配線パターン（６０ｂ）とワイヤリン
グされている。前記ＥＰＲＯＭチップ（６１）の紫外線
照射面（６１ａ）上には紫外線透過性樹Ｊｌ！（６３）
（例えば東し社製、型名ＴＸ−９７８）をついて説明す
る。

主表面（６０ｍ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ２１を＃Ｃ置するチップ搭載
エリヤ（６０ｃ＞を有し、前記配線パターン（６０ｂ）
は、このエリヤ近傍から主表面（６０ａ）上を引回され
て図示しない雄型コネクタ端子部に接続されている。前
記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）が
搭載され、このチップ（６１）の表面電極と前記配線パ
ターン（６０ｂ）とが金属細線（６２）により接続され
ている。勿論金属細線（６２）の１本は前記チップ（６
１）のサブストレートと接続する為に、このチップ（６
１）が搭載された配線パターン（６０ｂ）とワイヤリン
グされている。前記ＥＰＲＯＭチップ（６１）の紫外線
照射面（６１ａ）上には紫外線透過性樹脂（６３）　（
例えば東し社製、型名ＴＸ−９７８）を介して、紫外線
透過性窓材（６４）が固着されている。この窓材（６４
）は、石英、透明アルミナ等、公知の紫外線透過性材料
である。そして、前記窓材（６４）の頂部面（６４ａ）
は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を導
入する面であるから、この頂部面（６４ａ）を除いた残
余の窓材（６４）部分と、金属網！（６２）と、この金
属細線（６２）と前記配線パターン（６０ｂ）との接読
部分とが合成樹脂（６５）　（例えば日東電工社製、型
名ＭＰ−１０）で被覆されている。もし、絶縁性基板（
６０）と、ＥＰＲＯＭチップ（６１）と窓材（６４）と
を加えた総合厚さ寸法を更に低くする必要があれば、前
記基板（６ｏ）のチップ搭載エリヤ（６０ｃ）をザグリ
穴としてこの基板（６ｏ）の厚きの半分程度握れば良い
、又この様なザグリ穴としておけば、合成樹脂（６５）
の流れ止めダムが形成きれ湿気などの浸入に対して有効
に作用する。

第１２図および第１３図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（）１０５に１／１８）
に記載されている。

（ハ）発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にグイポンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はめくがある。

また、第１２図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１２図に示した実装構造において
も第１３図と同様にＥＦＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成きれているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＦＲＯＭ搭載の集
積回路を提供することができない大きな問題がある。

更に第１２図および第１３図で示したＥＰＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１２１５！３および第１３図で示したＥＰＲＯＭ
実装構造ではＥＰＲＯＭと、その周辺のマイクロコンピ
ュータおよびＩＣ，ＬＳＩ等の回路素子が露出されてい
るため、基板上面に凹凸が生じて取扱いにくく作業性が
低下する問題がある。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上に樹脂封止型のＥＰＲＯＭを搭載すると共にそのＥ
ＦＲＯＭと接続されるマイクロコンピュータおよびその
周辺の回路素子を搭載し、且つ、ケース材によってマイ
クロコンピュータおよびその周辺の回路素子全てが密封
封止されてＥＰＲＯＭだけがケース材に設けられた孔に
よって露出された構造を有することを特徴とする。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化に且
つＥＰＲＯＭの挿脱が自由自在に行えるＥＦＲＯＭ内蔵
の混成集積回路装置を提供することができる。

（＊）作用 この様に本発明に依れば、ケース材の所定位置に孔を設
は孔で露出した基板上の導電路にＥＰＲＯＭを接読して
いるのでＥＰＲＯＭの載置位置を任意に設定できるので
、内蔵するマイクロコンピュータとの電気的接続を考慮
して、効率良くＥＰＲＯＭとマイクロコンピュータとを
接続することができ、信号線即ち導電路の引回し線を不
要にすることができる。更にＥＦＲＯＭの隣接する位置
に最も関連の深いマイクロコンピュータを配置でき、Ｅ
ＦＲＯＭとマイクロコンピュータ間のデータのやりとり
を行うデータ線を最短距離あるいは最小距離で実現でき
、データ線の引回しによる実装密度のロスを最小限に抑
制することになり、高密度の実装が行える。

更に本発明ではＥＰＲＯＭ以外の全ての素子がチップ状
で且つケース材と基板で形成された封止空間内に収納さ
れるため小型化でしかも取扱い性の優れた混成集積回路
装置を提供することができる。

（へ）実施例 以下に第１図乃至第９図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示きれている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２〉上
に形成された所望形状の導電路（３）と、導電路（３）
と接続された不揮発性メモリー（４）と、メモリー（４
）からデータを供給され且つ基板（２）上の導電路（３
）と接続されたマイクロコンピュータ（５）およびその
周辺回路素子（６）と、基板（２）に−水化され所定の
位置に孔（７）が設けられたケース材（８）とをから構
成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えばｏ、５〜ｉ、ｏｍｍ厚のアルミ
ニウム基板を用いる。その基板（２）の表面には第３図
に示す如く、周知の陽極酸化により酸化アルミニウム膜
り９）（アルマイト層）が形成され、その−主面側に１
０〜７０μ厚のエポキシあるいはポリイミド等の絶縁樹
脂層（１０）が貼着される。更に絶縁樹脂層（１０）上
には１０〜７０μ厚のｆ！４箔（１１）が絶縁樹脂層（
１０）と同時にローラーあるいはホットプレス等の手段
により貼着されている。

基板（２）の−主面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メツ
キ届が銅箔（１１）表面にメツキされる。然る後、レジ
ストを除去して貴金属メ・ツキ層をマスクとして銅箔（
１１）のエツチングを行い所望の導電路（３）が形成さ
れる。ここでスクリーン印刷による導電路（３）の細さ
は０．５ｆｆｌｎが限界であるため、極細配線パターン
を必要とするときは周知の写真蝕刻技術に依り約２μま
での極細導電路（３）の形成が可能となる。

導電路（３〉上の所定の位置には不揮発性メモＪ−（４
）とメモリー（４）からデータを供給されるマイクロコ
ンピュータ（５）とその周辺の回路素子（６）が搭載さ
れ導電路（３）と接続されている。導電路（３）は基板
（２）の略全面に延在形成され、基板（２）の周端部に
延在される導電路（３）の先端部はリード固着パッドが
形成され、そのパッドには外部ノード端子（１２〉が固
着きれている。その外部り−ド（１２）は取付は基板に
取付けるために略直角に折曲げ形成されている。

不揮発性メモリー（４）としてＥ　Ｆ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ　）が用いられる（以下不揮発
性メモリー（４）をＥＦＲＯＭという）。このＥＦＲＯ
Ｍ（４）は周知の如く、ＥＦＲＯＭ＜４）のペレットに
形成されているフローティングゲートに蓄積されている
電子（プログラム・データ）を光を照射して励起させて
未記憶状態のペレットに戻し再書込みして利用できる素
子である。

一般的なＥＰＲＯＭ（４）の構造は第４図および第５図
に示す様にＤＩＰ（デュアル・イン・ライン）型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれかのタイプにおいてもペ
レット（１２）のメモリーを消去するために光を照射す
る必要があるため、ペレット（１２）の上面にあたる部
分はエネルギーの高い光（紫外線）を透過する透過部材
（１３）が配置されている。本実施例ではＤＩＰ型のＥ
ＰＲＯＭ（４）であれば樹脂モールド型あるし）はセラ
ミックス型のどちらのタイプのパッケージを用いてもよ
い。この様なＥＰＲＯＭ装置は特開昭５３−７４３５８
号公報および特開昭６２−２９０１６０号公報に開示さ
れている。

本実施例ではＥＰＲＯＭ（４）にはＤＩＰ型のＥＰＲＯ
Ｍ装置を用いたが、Ｅ　Ｆ　ＲＯＭ（４）（７）型は基
本的には任意であり、例えばセラミック型あるいは樹脂
モールド型のＬＣＣ，ＰＬＣＣ等のパッケージでも用い
ることが可能である。ＬＣＣおよびＰＬＣＣ夫々のタイ
プのＥＰＲＯＭ装置はその型のいずれのタイプにおいて
もペレット（１２）（７）　メモリーを消去するために
光を照射する必要があるため、ペレット（１２）の上面
にあたる部分はエネルギーの高い光（紫外線）を透過す
る透過部材（１３）が配置きれている０本実施例ではＤ
ＩＰ型のＥＰＲＯＭ（４）であれば樹脂モールド型ある
いはセラミックス型のどちらのタイプのパッケージを用
いてもよい、この様なＥＰＲＯＭ装置は特開昭５３−７
４３５８号公報および特開昭６２−２９０１６０号公報
に開示されている。

本実施例ではＥＦＲＯＭ（４）にはＤＩＰ型のＥＰＲＯ
Ｍ装置を用いたが、Ｅ　Ｆ　ＲＯＭ（４）の型は基本的
には任意であり、例えばセラミック型あるいは樹脂モー
ルド型のＬＣＣ，ＰＬＣＣ等のパッケージでも用いるこ
とが可能である。ＬＣＣおよびＰＬＣＣ夫々のタイプの
ＥＰＲＯＭ装置はその底面の四側辺に接続用の電極が設
けられた構造である。ＬＣＣおよびＰＬＣＣ型のＥＦＲ
ＯＭはＤＩＰ型のＥＰＲＯＭに比べて小型化になるが本
実施例では最っとも普及率の高いＤＩＰ型のＥＰＲ一方
、ケース材（８）は絶縁部材としての熱可ｍ性樹脂から
形成され、基板（２〉と固着した際空間部が形成される
様に箱状に形成きれている。その箱状のケース材（８）
の周端部は基板（２）の略周端部に配置されて接着性を
有したシール剤（Ｊシート：商品名）によって基板（２
）と強固に固着−水化される。この結果、基板（２）と
ケース材（８）間に所定の封止空間部（１４）が形成き
れることになる。更に本実施例のケース材（８）には孔
（７）が設けられている。その孔（７）はＥＦＲＯＭ（
４）の外形と実質的に同形状であり、ＥＦＲＯＭ（４）
の挿脱を容易にするためにＥＦＲＯＭ（４）より少し大
きめに形成きれている。

ケース材（８）の孔（７）で露出した基板（２〉上には
ソケッｌ−（１５）の電極と固着接続される複数の導電
路（３）の一端が形成され、その導電路（３）の先端部
にＥ　Ｆ　ＲＯＭ（４）を挿入するソケット（１５）が
固着される。ソケット（１５〉が固着された導電路（３
）の他端はマイクロコンピュータ（５）の近傍に効率よ
く引回しされチップ状のマイクロコンピュータ（５）と
ボンディングワイヤで電気に接続される。

ここでＥＦＲＯＭ＜４）とマイクロコンピュータ（５）
との位置関係について述べる。第６図はＥＦＲＯＭ（４
）とマイクロコンピュータ（５）とを基板（２〉上に配
置したときの要部拡大図であり、ＥＦＲＯＭ＜４）とチ
ップ状のマイクロコンピュータ（５）とは第６図に示す
如く、多数本の導電路（３）を介して接続きれるため、
その導電路（３）の引回しを短くするためにＥＦＲＯＭ
（４）とマイクロコンピュータ（５）は夫々、隣接する
位置かあるいはできるだけ近傍に位置する様に配置され
る。従ってＥＦＲＯＭ（４）とマイクロコンピュータ（
５）との導電路（３）の引回しは最短距離で形成でき基
板上の実装面積を有効に使用することができる。ＥＦＲ
ＯＭ＜４）とその近傍あるいは隣接した位置に配置され
たチップ状のマイクロコンピュータ（５）は第６図の如
く、マイクロコンピュータ（５）の近傍に延在された導
電路（３〉の先端部とワイヤ線によってボンディング接
続されＥ　Ｐ　ＲＯＭ（４）と電気的に接続される。

ところで、ＥＦＲＯＭ（４）はソケット（１５）に挿入
されて基板（２）上に搭載されることになり、ＥＰＲＯ
Ｍ（４）の上面のみが外部に露出することになる。この
とき、ＥＦＲＯＭ（４）の上面とケース材（８）の上面
とは略一致した状態であることが好ましい。この結果、
ＥＰＲＯＭ（４）だけが露出し、他のマイクロコンピュ
ータ（５）およびその周辺の回路素子（６）は封止空間
（１４）内に配置されることになる。

上述の如＜ＥＦＲＯＭ（４）と接続されるマイクロコン
ピュータ（５）およびその周辺の回路素子（６）は基板
（２）とケース材（８）で形成された封止空間部（１４
）に配置する様に設定されている。即ち、チップ状の電
子部品および印刷抵抗、メツキ抵抗等の抵抗素子の全て
の素子が封止空間部（１４）内に設けられている。

ところで、ＥＰＲＯＭ（４）が配置されたケース材（８
）の孔（７）上には遮光用のシール材（１６）が接着さ
れ、光を完全に遮光すると共にＥＦＲＯＭ（４）の完全
密封が行われる。

本実施例でＥＦＲＯＭ（４）のデータ消去を行う場合は
シール材（１６）を剥して紫外線を照射するかあるいは
ソケット（１５）からＥＦＲＯＭ（４）を離脱して紫外
線を照射するケースがある。また、再書込みの場合はＥ
ＦＲＯＭ（４）をソケットから離脱して一般的なＲＯＭ
ライターを使用して電気的に書込みを行い、書込み後、
ソケット（１５）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコ°ンビュ
ータなどのデータ端末が扱うデジタル化されたデータを
電話回線を使って、お互に離れたところでデータ送受を
行うデータ通信のためにモデムが存在する。モデムの機
能はデジタル化されたデータを電話回線で使用できる周
波数を使って、データによる変調を行いアナログ信号に
して電話回線に乗せることと、相手方から送られて来た
データで変調きれるアナログ信号を復調してデジタル化
したデータに戻す機能を持つ。

第７図に示したブロック図に基づいてモデムを簡単に説
明する。

第７図は集積回路基板り２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１）と、ＤＴＥインターフェース（２１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（５）と、マイクロフンピユ
ータ（５）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ＜４＞と、マイクロコンピュータ（５）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変復調
回路（２２）＜２３）ト、マイクロコンピュータ（５）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器（２４）とをから構成さ
れている。

ＤＴＥインターフェースは例えば５ＴＣ９６１０（セイ
コーエプソン）等のＩＣより成り、第８図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ（５）へ出力する送
信メモリ一部（２５）と、マイクロコンピュータ（５）
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部（２６）と、
送信メモリー部（２５）および受信メモリ一部（２６）
を介して入出力される夫々の信号を切替える制御部（２
７）とからなり、パソコン（２８）とマイクロコンピュ
ータ（５）とを接続するための所定の機爺を有するもの
である。

マイクロコンピュータ（５）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第９図の如く、
ＤＴＥインターフェース（２１）から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にＤＴＥインターフェース（２１）に出力信
号を出力する応答コード生成部とからなる。

変復調回路（２８）はマイクロコンピュータ（５）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（５）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（２２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（２３）は１２００ｂｐＳの中速変復調回路であ
る。夫々の第１および第２の変復調回路（２２）（２３
）はマイクロコンピュータ（５）により、いずれか一方
の変復調回路が選択される。

ＤＴＭＦ発生器（２４）はマイクロコンピュータ（５）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送Ｍ　Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話
回線へ信号を供給する。

ＥＦＲＯＭ（４）内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ（５）のアドレスに基づいてマイクロ
コンピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて制御スイッチ
（２９ｄ）が動作し、所定のアドレスデータがＥＰＲＯ
Ｍ（４）に供給され、そのアドレスに基づいたＥＦＲＯ
Ｍ（４）のプログラム・データがマイクロフンピユータ
（５）に供給され、通信を行う夫々のモデムの通信規格
（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００／１
２００ｂｐｓ）、データファーマットの一致、デツプス
イッチモードの切替等の各種のモードか−・致している
かが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（２１）に入力され、電話番号を解
読する為にマイクロコンピュータ（５）に転送される。

その解読した結果をＤＴＭＦ発生器（２４）に送信し、
ＤＴＭＦ発生器（２４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（２９ａ）、ライントランス
（２９ｃ）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（２９ｂ）を通り低速変復調回路（２２）でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（２１）に入力し、
そのデータをマイクロコンピュータ（５）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（２２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信ＡＭＰ（２９）、ライント
ランス（３２）を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（２
９ｂ）を介して低速変復調回路（２２）に入力される。

ここでアナログ信号はデジタル信号に変換されＤＴＥイ
ンターフェース（２１）に入力きれ、シリアルデジタル
信号からパラレルデジタル信号に変換されて起呼側のパ
ソコンに入力される。その結果起呼側ヘパソコンと応答
側のパソコンは全二重通信ができる様になりパソコン通
信が実現する。

第１０図は第７図で示したモデム回路を本実施例で用い
た基板（２）上に実装した場合の平面図であり、実装さ
れる回路素子の図番号は同一番号とする。ＥＦＲＯＭ（
４）とマイクロコンピュータ（５）との接続はパスライ
ンで示す、尚、複数の回路素子を接続する導電路は煩雑
のため省略する。

第１０図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２）が固着される複数の固着用パッ
ド（３ａ）が設けられている。固着パッド（３ａ）から
延在される導電路（３）上訴定位置には複数の回路素子
およびＥＦＲＯＭ（４）を搭載するソケット（１５）が
固着される。斯る基板（２）上にはＥＰＲＯＭ（４）以
外のマイクロコンピュータ（５）を含む複数の回路素子
が固着されており、（２１）はＤＴＥインターフェース
、（２２）　（２３）は第１および第２の変復調回路、
（２４）はＤＴＭＦ発生回路、（２９ａ）はＥ　Ｆ　Ｒ
ＯＭ（４）を制御する制御スイッチ、（５）はマイクロ
コンピュータ、（６）はコンデンサー等のチップ部品で
ある。

第１０図に示す如く、マイクロコンピュータ（５）の近
傍あるいは隣接する位置にＥＦＲＯＭ（４）が搭載され
るソケット（１５）が固着される。マイクロコンピュー
タ（５〉の近傍あるいは隣接する位置にソケット（１５
）を固着することで、マイクロコンピュータ（５）とＥ
　Ｐ　ＲＯＭ（４）とのパスライン、即ち導電路（３）
の引回し線の距離を最短でしかも最小の距離で引回すこ
とができ、他の実装パターンを有効に使用できると共に
高密度実装が行える。

尚、−点鎖線で囲まれた領域は接着シートでケース材（
８）が固着される領域を示す。

第１１図は第１０図で示した基板（２）上にケース材（
８）を固着したときのモデム用の混成集積回路装置の完
成品の平面図であり、ケース材（８）の上面からはＥ　
Ｆ　ＲＯＭ（４）の上面のみが露出された状態となる。

即ち、ＥＦＲＯＭ（４）以外の他の素子は全てケース材
（８）と基板（２）とで形成された封止空間（１４）内
に封止きれ且つＥＰＲＯＭ＜４）の上面のみが露出され
るのでＥＦＲＯＭ（４）の挿脱が必要に応じて自由自在
に行うことができる。

以上したモデム用の混成集積回路装置のＥＰＲＯＭ（４
）には製品仕様の多様化に備え、仕向地、ＯＥＭ、自社
販売等セットメーカ（ユーザ）が要望する仕様変更に対
して容易に対応することができる。即ち、Ｅ　ｐ　ＲＯ
Ｍ（４）以外の回路構成はあらかじめ各種の仕様変更に
対応する様に設計されていたが、特定のユーザの仕様に
基づいて混成集積回路を設計すると、他のユーザ仕様と
一致しないことがあった場合、従来では混成集積回路自
体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＦＲＯＭ（４）
がソケット（１５）を介して基板（２）上に搭載され且
つその表面がケース材（８）の孔（７）から露出された
状態であるため、ＥＦＲＯＭ（４）の離脱が行えるので
ユーザ側でＥＦＲＯＭを選択して実装するだけで且つの
混成集積回路装置で多機種の混成集積回路装置の実現が
行える。

斯る本発明に依れば、ケース材（８）の所望位置に孔（
７）を設け、その孔（７）で露出した基板（２）上の導
電路（３）にソケット（１５）を介してＥＦＲＯＭ（４
）を接続し、基板（２）とケース材（８）とで形成され
た封止空間（１４）にマイクロコンピュータ（５）およ
び他の回路素子（６）を固着することにより、混成集積
回路とＥＦＲＯＭとの一体化した装置ができ且つ必要性
に応じて容易にＥＦＲＯＭの挿脱が行える大きな特徴を
有する。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（８）の所望位置に孔（７）を設け、孔（７）で露出シ
タ基板（２）上の導電路（３）にＥ　Ｐ　ＲＯＭ（４）
を接続しているので、Ｅ　Ｆ　ＲＯＭ（４）の載置位置
を任意に選定できる利点を有する。このため内蔵するマ
イクロコンピュータとの電気的接読を考慮して、効率良
＜ＥＦＲＯＭ（４）とマイクロコンピュータ（５）とを
接続でき信号線の引回しを不要にできる。更に詳述する
と、Ｅ　Ｆ　ＲＯＭ（４）の隣接する位置に最も関連の
深いマイクロコンピュータ（５）を配置でき、その結果
ＥＦＲＯＭ（４）とマイクロコンピュータ（５）間のデ
ータのやりとりを行うデータ線を最短距離あるいは最も
設計容易なレイアウトで実現でき、データ線の引回しに
よる実装密度のロスを最小限に抑制できる。

第２にケース材（８）の所望位置の孔（７）にＥＦＲＯ
Ｍ（４）を配置しているので、市販のモールド型のＥＰ
ＲＯＭ（４）を用いているにも拘らず一体化した小型の
混成集積回路装置として取り扱える利点を有する。更に
集積回路基板（２）上の組込むマイクロコンピュータお
よびその周辺回路素子の実装密度を向上することにより
、従来必要とされたプリント基板を廃止でき、且つの小
型化されたＥＰＲＯＭ（４）を着脱自在に内蔵する混成
集積回路装置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅ｍ（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にＥＦＲＯＭ（４）として市販されているデュアル
インライン型あるいはＬＣＣ型を用いることができるの
で、混成集積回路装置へのＥＦＲＯＭ（４）の実装が極
めて容易に実現できる利点を有する。更に孔（７）とＥ
ＰＲＯＭ（４）の外形を同形状にすることによりケース
材（８）にぴったり埋設でき、極めてすっきりした形状
のＥＦＲＯＭ内蔵型の混成集積回路装置を実現できる。

第５にＥ　Ｐ　ＲＯＭ（４＞と接続されるマイクロコン
ピュータ（５）およびその周辺回路素子（６）はケース
材（８）と集積回路基板（２）とで形成される封止空間
（１４）にダイ形状あるいはチップ形状で組み込まれる
ので、従来のプリント基板の様に樹脂モールドしたもの
に比較して極めて占有面積が小さくなり、実装密度の大
幅に向上できる利点を有する。

第６にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（１４）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第７に孔（７）に対応する集積回路基板（２）上にソ状
にすることによりケース材（８）にぴったり埋設でき、
極めてすっきりした形状のＥＦＲＯＭ内蔵型の混成集積
回路装置を実現できる。

第５にＥＦＲＯＭ（４）と接続されるマイクロコンピュ
ータ（５）およびその周辺回路素子（６）はケース材（
８）と集積回路基板（２）とで形成される封止空間（１
４）にグイ形状あるいはチップ形状で組み込まれるので
、従来のプリント基板の様に樹脂モールドしたものに比
較して極めて占有面積が小さくなり、実装密度の大幅に
向上できる利点を有する。

第６にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（１４）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第７に孔（７〉に対応する集積回路基板（２）上にソケ
ット（１５）を設けることにより、Ｅ　Ｐ　ＲＯＭ（４
）の着脱を自在に行え、Ｅ　Ｆ　ＲＯＭ（４）の交換や
消去および再書込みを自由に行える利点を有する。

第８にケース材（８）とＥＦＲＯＭ（４）の上面を一致
させることにより、平坦な上面を有する混成集積回路装
置を実現できる利点を有する。更にシール材（１６）を
設けることによりＥＦＲＯＭ（４）へ、の遮光ができ且
つＥＦＲＯＭ（４）とケース材（８）のすき間も封止で
きる利点を有する。

第９に集積回路基板（２〉の−辺あるいは相対向する辺
から外部リード（１２）を導出でき、極めて多ピンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるＥＦＲＯＭ、第５図は第４図の
断面図、第６図は基板上のＥＦＲＯＭ周辺を示す要部拡
大斜視図、第７図は本実施例で用いたモデムを示すブロ
ック図、第８図は第７図で示したモデムのＤＴＥインタ
ーフェースを示す、ブロック図、第９図は第７図で示し
たモデムのマイクロコンピュータを示すブロック図、第
１０図は第７図で示したブロック図を基板上に実装した
ときの平面図、第１１図は第１０図に示した基板上にケ
ース材を固着したときの平面図、第１２図および第１３
図は従来のＥＦＲＯＭ実装構造を示す断面図である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　＜３）−・・導電路、　（４）−ＥＦＲＯＭ
、　　（５）・・・マイクロコンピュータ、（６）・・
・回路素子、（７）・・・孔、　　（８）・・・ケース
材、　　（１５）・・・ソケット、（１６）・・・シー
ル材。

Claims (11)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続された不揮発性メモリーと、前記メモ
   リーからデータを供給され且つ前記基板上の導電路と接
   続されたマイクロコンピュータおよびその周辺回路素子
   と、 前記基板に一体化されたケース材とを具備し、前記ケー
   ス材の所望位置に孔を設け、前記孔で露出した前記基板
   上の前記導電路に前記不揮発性メモリーを接続し、前記
   基板と前記ケース材で形成された封止空間に前記マイク
   ロコンピュータおよびその周辺回路素子を配置したこと
   を特徴とする混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記不揮発性メモリーはデュアルインライン型あ
   るいはＰＬＣＣ型樹脂モールドされていることを特徴と
   する請求項１記載の混成集積回路装置。
5. （５）前記孔と不揮発性メモリーの外形は実質的に同形
   状とすることを特徴とする請求項４記載の混成集積回路
   装置。
6. （６）前記マイクロコンピュータは前記導電路上にダイ
   形で組み込まれることを特徴とする請求項１記載の混成
   集積回路装置。
7. （７）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
8. （８）前記ケース材の周端部を前記基板の周端部と実質
   的に一致させたことを特徴とする請求項１記載の混成集
   積回路装置。
9. （９）前記孔で露出した前記基板上に前記導電路と接続
   されたソケットを設け、前記ソケットにデュアルインラ
   イン型樹脂モールドされた前記不揮発性メモリーを挿入
   することを特徴とする請求項１記載の混成集積回路装置
   。
10. （１０）前記不揮発性メモリーの上面と前記ケース材の
    上面とを実質的に一致させたことを特徴とする請求項９
    記載の混成集積回路装置。
11. （１１）前記不揮発性メモリーの上面にその周囲のケー
    ス材にまたがって遮光用のシール材を設けたことを特徴
    とする請求項１０記載の混成集積回路装置。