JPH02303061A

JPH02303061A - 混成集積回路装置

Info

Publication number: JPH02303061A
Application number: JP1123903A
Authority: JP
Inventors: Koji Nagahama; 長浜　浩二; Akira Kazami; 風見　明; Hisashi Shimizu; 清水　永; Osamu Nakamoto; 中本　修; Katsumi Okawa; 克実大川; Yasuhiro Koike; 保広小池; Masao Kaneko; 正雄金子; Seiwa Ueno; 上野　聖和; Yasuo Saito; 斎藤　保雄
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-17
Filing date: 1989-05-17
Publication date: 1990-12-17
Anticipated expiration: 2009-10-12
Also published as: JPH0680781B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（り産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によ、ってプリント配線板に半導体集
積回路（ＩＣ）チ・ノブが直接搭載され、所要の配線が
施された後この配線部分を含んで前記ＩＣチップが合成
樹脂によって被覆され、極めて小形軽量化が達成されて
いる。

−１紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１３図に従
って説明すると、第１３図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）およびキャップ（４６）を
市し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭテップ〈５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ（４６）は低融点ガラスによってヘッダー（４
５〉に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール（４３）に外部導出リード（４８）を挿通さ
せ半田によって固定される。このスルーホール（４３）
は導電性配線パターン（４１）によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型フ
ネクタ端子部（５５）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一部パッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、乙のＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接読するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１４図に示したＥＰＲＯＭ
実装構造がある。

以下に第１４図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ＞が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型フネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属網１１１　（６２）により
接続されている。勿論金属細線（６２）の１本は前記チ
ップ（６１）のサブストレートと接続する為に、このチ
ップ（６１）が搭載された配線パターン（６０ｂ）とワ
イヤリングされている。前記ＥＰＲＯＭチップクロ１）
の紫外線照射面（６１ｇ）上には紫外線透過性樹脂（６
３）（例えば東し社製、型名ＴＸ−９７８）　ヲ介して
、紫外線透過性窓材（６４）が固着されている。この窓
材（６４）は、石英、透明アルミナ等、公知の紫外線透
過性材料である。そして、前記窓材（６４）の頂部面（
６４ａ）は、ＥＰＲＯＭチップ（６１）の紫外線照射面
に光を導入する面であるから、この頂部面（６４ａ）を
除いた残余の窓材（６４）部分と、金属細線（６２）と
、この金属細線（６２〉と前記配線パターン（６０ｂ）
との接続部分とが合成樹脂（６５）　（例えば日東電工
社製、型名ＭＰ−１０）で被覆されている。もし、絶縁
性基板（６０）と、ＥＰＲＯＭチップ（６１）と窓材（
６４）とを加えた総合厚さ寸法を更に低くする必要があ
れば、前記基板（６０）のチップ搭載エリヤ（６０ｃ）
をザグリ穴としてこの基板（６０）の厚さの半分程度握
れば良い、又この様なザグリ穴としておけば、合成樹脂
（６５）の流れ止めダムが形成され湿気などの浸入に対
して有効に作用する。

第１３図および第１４図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５に１７１８）に
記載されている。

（八）発明が解決しようとする課題第１４図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にグイボンディングしているた
め、小型化となることはいうまでもない、しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１４図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。更に第
１４図に示したＥＦＲＯＭ構造ではＥＦＲＯＭのプログ
ラムデータを消去する場合、プリント基板上に紫外線を
照射し消去した後、ＥＦＲＯＭから延在された引回し線
の導電パターン上にプローブ等の書込み用の端子を当接
して再書込みを行わなければならず、従来の一般的なＲ
ＯＭライターを使用することができずＥＦＲＯＭの再書
込みという点で煩雑となる問題がある。

また、第１３図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１３図に示した実装構造において
も第１３図と同様にＥＦＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＦＲＯＭｍＭの集
積回路を提供することができない大きな問題がある。

更に第１３図および第１４図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム不休が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１３図および第１４図で示したＥＦＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板上にシングルインライン型の樹脂封止型のＥＦＲＯＭ
を搭載すると共にそのＥＦＲＯＭと接続されるマイクロ
コンピュータおよびその周辺の回路素子を搭載し、且つ
、ケース材と基板とで形成された封止空間にマイクロコ
ンピュータ及びその周辺の回路素子全てが密封封止され
シングルインライン型のＥＦＲＯＭのみがケース材の周
辺の所定位置より突出した基板上に設けられた構造を有
することを特徴とする。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化に且
つＥＰＲＯＭの挿脱が自由自在に行えるＥＦＲＯＭ内蔵
の混成集積回路装置を提供することができる。

（＊）作用この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にシングルインライン型のＥＦＲＯＭを接続
しているのでＥＰＲＯＭの載置位置をケース材の周辺の
任意に設定できるので、内蔵するマイクロコンピュータ
との電気的接続を考慮して、効率良＜ＥＦＲＯＭとマイ
クロコンピュータとを接続することができ、信号線即ち
導電路の引回し線を不要にすることができる。

更にＥＦＲＯＭの隣接する基板の周辺に最も関連の深い
マイクロコンピュータを配置でき、ＥＦＲＯＭとマイク
ロコンピュータ間のデータのやりとりを行うデータ線を
最短距離あるいは最小距離で実現でき、データ線の引回
しによる実装密度のロスを最小限に抑制することになり
、高密度の実装が行える。

更に本発明ではシングルインライン型ＥＰＲＯＭ以外の
全ての素子がチップ状で且つケース材と両基板で形成さ
れた封止空間内に収納されるため小型化でしかも取扱い
性の優れた混成集積回路装置を提供することができる。

（へ）実施例以下に第１図乃至第１２図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、二枚の集
積回路基板（２）（３）上に形成された所望形状の導電
路（４）と、一方の基板（２）より延在しケース材（５
）より突出した突出基板（２ａ）上の導電路（４）と接
続されたシングルインライン型樹脂モールドされた不揮
発性メモリー（５）と、メモリー（５）からデータを供
給され且つ一方の基板（２）上の導電路（４）と接続さ
れたマイクロコンピュータ＜６）および一方あるいは他
方の基板（３）上の導電路（４）と接続されたその周辺
回路素子（７）と、両基板（２）（３）に一体化され且
つ突出基板（２ａ）を露出するケース材（８）とをから
構成されている。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば０．５〜１．ＯＩ厚のアルミニ
ウム基板を用いる。その基板（２）（３）の表面には第
３図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイトＭＢ）が形成され、その−主面
側に１０〜７０μ厚のポリイミド等のプレキシプル性を
有した絶縁樹脂層（１０）が貼着される。更に絶縁樹脂
層（１０）上には１０〜７０μ厚の銅箔（１１）が絶縁
樹脂層（１０）と同時にローラーあるいはホットプレス
等の手段により貼着されている。ところで二枚の基板（
２）（３）はフレキシブル性を有する絶縁樹脂層（９）
によって所定の間隔離間されて連結された状態になって
いる。

両基板（２）（３）の−主面上に設けられた銅箔（１１
）表面上にはスクリーン印刷によって所望形状の導電路
を露出してレジストでマスクされ、貴金属（金、銀、白
金）メッキ層が銅箔（１１）表面にメッキされる。然る
後、レジストを除去して貴金属メッキ層をマスクとして
銅箔（１１）のエツチングを行い所望の導電路（４）が
形成される。ここでスクリーン印刷による導電路（４）
の細さは０゜５Ｉが限界であるため、極細配線パターン
を必要とするときは周知の写真蝕刻技術に依り約２μま
での極細導電路（４）の形成が可能となる。

一方の基板（２）より延在された突出基板（２ａ）の導
電路（４）上の所定の位置にはシングルインライン型樹
脂モールドされた不揮発性メモリー（５）とメモリー（
５）からデータを供給されるマイクロコンピュータ（６
）とその周辺の回路素子（７）が搭載され導電路（４）
と接続されている。フィルム状の樹脂層（９）で連結さ
れた他方の基板（３）上にも回路素子（７）が搭載され
導電路（４）と接続されている。導電路（４）は両基板
（２）（３）の略全面に延在形成され、両基板（２）（
３）の周端部に延在される導電路（４）の先端部はリー
ド固着パッドが形成され、そのパッドには外部リード端
子（１２）（１３）が固着されている。その外部リード
（１２）（１３）は取付は基板に取付けるために略直角
に折曲げ形成されている。また両基板（２）（３）上に
形成されている導電路（４〉はフレキシブル樹脂層（９
）上に形成されているので二枚の基板（２）（３）を股
がる様にパターニングされ両基板（２）（３）の接続が
所定の位置でしかも任意に行えることができる。

不揮発性メモリー（５）としてＥ　Ｐ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）が用いられる（以下不揮発性
メモリー（５）をＥＦＲＯＭという）、このＥ　Ｆ　Ｒ
ＯＭ（５）は周知の如く、ＥＦＲＯＭ（５）のペレット
に形成されているフローティングゲートに蓄積されてい
る電子（プログラム・データ）を光を照射して励起させ
て未記憶状態のペレットに戻し再書込みして利用できる
素子である。

一般的なＥ　Ｆ　ＲＯＭ（５）の構造は第５図および第
６図に示す様に５ＩＰ（シングル・イン番ライン）型で
あり、大別すると樹脂モールド型パッケージタイプとセ
ラミックス型パッケージタイプとがある。樹脂モールド
型あるいはセラミックス型のいずれのタイプにおいても
ペレット（１４）のメモリーを消去するために光を照射
する必要があるため、ペレット（１４）の上面にあたる
部分で樹脂モールドの側面にはエネルギーの高い光（紫
外線）を透過する透過部材（１５）が配置されている。

本実施例ではＳＩＰ型のＥＰＲＯＭ（５）であれば樹脂
モ、−ルド型あるいはセラ、ミックス型のどちらのタイ
プのパッケージを用いてもよい、この様なＥＦＲＯＭ装
置は特開昭５３−７４３５８号公報および特開昭６２−
２９０１６０号公報に開示されている。

ＥＦＲＯＭ（５）のプログラム・データを選択して供給
されるマイクロコンピュータ（６）およびその周辺回路
素子（７）のＩＣ，トランジスタ、チップ抵抗およびチ
ップコンデンサー等はチップ状態で所望の導電路（４）
上に半田付けあるいはＡｇペースト等のろう材によって
付着され、マイクロコンピュータ（６）および回路素子
（７）は近傍の導電路（４）にボンディングされている
。更に導電路（４）間にはスクリーン印刷によるカーボ
ン抵抗体およびニッケルメッキによるニッケルメッキ抵
抗体が夫々抵抗素子として形成されている。

一方ケース材（８）は絶縁部材の熱可塑性樹脂から形成
きれ、第４図に示す如く、二枚の基板（２）（３）を所
定間隔離間して封止空間（１５）を形成するために枠状
に形成きれている。またケース材（８）の−側辺は両基
板（２）＜３）を配置したときにフィルム樹脂層（１０
）が容易に折曲げされる様に円弧状に形成されている。

ケース材（８）と二枚の基板（２）（３）との接着は接
着シートによって行われ、フィルム樹脂層（１０）によ
って連結された両基板（２）（３）でケース材（８）を
挾む様に且つ搭載された回路素子（７）を対向させる様
にして固着される。このとき、両基板（２）（３）を連
結するフィルム樹脂層（１０）は上述したケース材（８
）に設けられた円弧状部と当接されて折曲げされるため
に折曲げ部分の導電路（４）が折曲時に切断する恐れは
ない。樹脂層（１０）の折曲げ部分には蓋体（１６）が
固着一体化される。蓋体（１６）はケース材（８）と同
一材料で形成されその接着は上述した接着シート等の手
段で行われる。この結果、両基板＜２）（３）とケース
材（８）間に所定の封止空間部（１５）が形成されるこ
とになる。更に本実施例のケース材（８）からは一方の
基板（２）から延在される突出基板（２ａ）が露出し、
この突出基板（２ａ）はＳＩＰ型ＥＰＲＯＭ（５）が載
置できる太き聾に形成されている。なおこの突出基板（
２ａ）は一方の基板（２）の４辺のどの位置にも設けら
れることができ、−ｖ４クロコンピユータ（６）との関
係でその位置が決定される。

一方の基板（２）から延在されケース材（８）から露出
した突出基板（２ａ）上にはソケット（１７）の電極と
固着接続される複数の導電路（４）の一端が形成され、
その導電路（４）の先端部にＳＩＰ型ＥＦＲＯＭ（５）
を挿入するソケット（１７）が固着される。ソケット（
１７）が固着された導電路（４）の他端はマイクロコン
ピュータ（６〉の近傍番こ効率よく引回しされチップ状
のマイクロコンピュータ（６）とボンディングワイヤで
電気に接続される。

ここでＥＰＲＯＭ（５）とマイクロコンピュータ（６）
との位置関係について述べる。第７図はＥＦＲＯＭ（５
）とマイクロコンピュータ（６）とを一方の基板（２）
上に配置したときの要部拡大図であり、ＥＰＲＯＭ（５
）とチップ状のマイクロコンピュータ（６）とは第７図
に示す如く、多数本の導電路（４）を介して接続される
ため、その導電路（４）の引回しを短くするためにＳＩ
Ｐ型ＥＦＲＯＭ（５）とマイクロコンピュータ（６）は
夫々、隣接する位置かあるいはできるだけ近傍に位置す
る様に配置される。従ってＳＩＰ型ＥＦＲＯＭ（５）と
マイクロコンピュータ（６）との導電路（４）の引回し
は最短距離で形成でき基板上の実装面積を有効に使用す
ることができる。ＳＩＰ型ＥＰＲＯＭ（５）とその近傍
あるいは隣接した位置に配置諮れたチップ状のマイクロ
コンピュータ（６）は第７図の如く、マイクロコンピュ
ータ（６）の近傍に延在された導電路（４）の先端部と
ワイヤ線によってボンディング接続されＥＰＲＯＭ（５
）と電気的に接続される。

ところで、ＥＦＲＯＭ（５）はソケット（１７）に挿入
されて一方の基板（２）の突出基板（２ａ）上に搭載さ
れることになり、ＥＦＲＯＭ＜５）はケース材（８）に
隣接して配置される。このとき、ＥＰＲＯＭ（５）の上
面と他方の基板（３）の上面とは略一致した状態である
ことが好ましい、この結果、ＳＩＰ型ＥＰＲＯＭ（，５
）だけが露出し、他のマイクロコンピュータ（６）およ
びその周辺の回路素子（７）は封止空間（１５）内に配
置されることになる。またＥＦＲＯＭ　（５）の側面に
設けた透過部材（１５）はケース材（８）とほぼ当接し
ているので、Ｅ　Ｆ　ＲＯＭ（５）をソケット（１７）
に挿入するだけで遮光できる。

上述の如く、Ｅ　Ｐ　ＲＯＭ（５）と接続されるマイク
ロコンピュータ（６）およびその周辺の回路素子は両基
板（２）（３）とケース材（８）で形成された封止空間
部（１５）に配置する様に設定されている。即ち、チッ
プ状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素
子の全ての素子が封止空間部（１５〉内に設けられてい
る。

本実施例でＥＦＲＯＭ（５）のデータ消去を行う場合は
ソケット（１７）からＥＦＲＯＭ（５）を離脱して紫外
線を照射するケースがある。また、再書込みの場合はＥ
　Ｆ　ＲＯＭ（５）をソケットから離脱して一般的なＲ
ＯＭライターを使用して電気的に書込みを行い、書込み
後、ソケット（１７）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンビ二一
夕などのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを筒単に説
明する。

第８図は画集積回路基板（２）（３）上にモデムを搭載
したときのブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１）と、ＤＴＥインターフェース（２１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（６）と、マイクロコンピュ
ータ（６）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ（５）と、マイクロコンピュータ（６）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変復調
回路（２２）（２３）と、マイクロコンピュータ（６）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器（２４）とをから溝数さ
れている。

ＤＴＥイ〉ターフエースは例えば５ＴＣ９６１０（セイ
コーエプソン）等のＩＣより成り、第９図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ（６）へ出力する送
信メモリ一部（２５）と、マイクロコンピュータ（６）
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部（２６）と、
送信メモリ一部（２５〉および受信メモリ一部（２６）
を介して入出力される夫々の信号を切替える制御部（２
７〉とからなり、パソコン（２ｇ）とマイクロコンピュ
ータ（６）とを接続するための所定の機能を有するもの
である。

マイクロコンピュータ（６）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１０図の如く
、ＤＴＥインターフェース（２１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェース（２１）に出力
信号を出力する応答コード生成部とからなる。

変復調回路（２８）はマイクロコンピュータ（６）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（６）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（２２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（２３）は１２００ｂｐ８の中速変復調回路であ
る。夫々の第１および第２の変復調回路（２２バ２３）
はマイクロコンピュータ（６）により、いずれか一方の
変復調回路が選択される。

ＤＴＭＦ発生器（２４）はマイクロコンピュータ（６）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

ＥＦＲＯＭ（５）内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ（６）のアドレスに基づいてマイクロ
コンピュータ（６）に供給される。

次にモデムの動作についで簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（６）からの読出し信号に基づいそ制御スイッチ
（２９ｄ）が動作し、所定のアドレスデータがＥＦＲＯ
Ｍ（５）に供給きれ、そのアトし・スに基づいたＥＦＲ
ＯＭ（５）のプログラム・データがマイクロコンピュー
タ（６）に供給され、通信を行う夫々のモデムの通信規
格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００／
１２０　Ｑ　ｂ　ｐｓ）、データファーマットの一致、
デツプスイッチモードの切替等の各種のモードが一致し
ているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（２１）に入力され、電話番号を解
読する為にマイクロコンピュータ（６）に転送される。

その解読した結果をＤＴＭＦ発生器（２４）に送信し、
ＤＴＭＦ発生器（２４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（２９ｇ）、ライントランス
（２９ｃ）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（２９ｂ）を通り低速変復調回路（２２）でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース＜２１）に入力し、
そのデータをマイクロコンピュータ（６）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（２２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基ついて
周波数変調ＦＳＸされ、送信ＡＭＰ（２９＞、ライント
ランス（３２）を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（２
９ｂ）を介して低速変復調回路（２２）に入力される。

ここでアナログ信号はデジタル信号に変換されＤＴＥイ
ンターフェース（２１）に入力され、シリアルデジタル
信号からパラレルデジタル信号に変換されて起呼側のパ
ソコンに入力される。その結果起呼側ヘバソフンと応答
側のパソコンは全二重通信ができる様になりパソコン通
信が実現する。

第１１図は第８図で示したモデム回路を本実施例で用い
た一方の基板（２）上に実装した場合の平面図であり、
実装される回路素子の図符号は同一符号とする。ＥＦＲ
ＯＭ（５）とマイクロコンピュータ（６）との接続はパ
スラインで示す、尚、複数の回路素子を接続する導電路
は煩雑のため省略する。

第１１図に示す如く、一方の基板（２）の対向する周端
部には外部リード端子（１２）（１３）が固着される複
数の固着用パッド（４ａ）が設けられている。固着パッ
ド（４ａ）から延在される導電路（４）上封止空間（１
５）の位置には複数の回路素子が、突出基板（２ａ）上
にはＳＩＰ型Ｅ　Ｐ　ＲＯＭ（５）を搭載するソケット
（１７）が固着される。斯る一方の基板（２）上にはＳ
ＩＰ型ＥＦＲＯＭ（５）以外のマイクロコンピュータ（
６）を含む複数の回路素子（７）が固着されており、（
２１）はＤＴＥインターフェース、（２２）（２３）は
第１および第２の変復調回路、（２４）はＤＴＭＦ発生
回路、（２９ａ）はＥＰＲＯＭ（５）を制御する制御ス
イッチ、（６）はマイクロコンピュータ、（７）はコン
デンサー等のチップ部品である。なお、他方の基板（３
）にはポリイミド等のフィルム樹脂層（１０）を介して
基板（２）より複数の導電路（４）が延在されており、
他方の基板〈３）上にはオプション用回路あるいはモデ
ムに必要な一部の回路が配置きれている。

第１１図に示す如く、マイクロコンピュータ（６）の近
傍あるいは隣接する一方の基板（２）より延在されケー
ス材（８）より露出した突出基板（２ａ）にＳＩＰ型Ｅ
ＦＲＯＭ（５）が搭載移れるソケット（１７）が固着き
れる。マイクロコンピュータ（６）の近傍あるいは隣接
する位置にソケット（１７）を固着することで、マイク
ロコンピュータ（６）とＥＦＲＯＭ（５）との信号線、
即ち導電路（４）の引回し線の距離を最短でしかも最小
の距離で引回すことができ、他の実装パターンを有効に
使用できると共に高密度実装が行える。このときソケッ
ト（１７）はケース材（８）から露出し一方の基板（２
）の任意の周端部に設けた突出基板（２ａ）に設けられ
る。尚、一点鎖線で囲まれた領域は接着シートでケース
材（８）が固着される領域を示す。

第１２図は第１１図で示した一方の基板（２）上にケー
ス材（８）を固着したときのモデム用の混成集積回路装
置の完成品の平面図であり、ケース材（８）の周端辺の
突出基板（２ａ）上にはＳＩＰ型ＥＦＲＯＭ（５）が露
出された状態となる。即ち、ＳＩＰ型ＥＦＲＯＭ（５）
以外の他の素子は全てケース材（８）と両基板（２）（
３）とで形成された封止空間（１５）内に封止され且つ
ＥＦＲＯＭ（５）のみが露出されるのでＥＦＲＯＭ（５
）の挿脱が必要に応じて自由自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のＥＰＲＯ
Ｍ＜５）には製品仕様の多様化に備え、仕向地、ＯＥＭ
、自社販売等セットメーカ（ユーザ）が要望する仕様変
更に対して容易に対応することができる。即ち、ＥＦＲ
ＯＭ（５）以外の回路構成はあらかじめ各種の仕様変更
に対応する様に設計されていたが、特定のユーザの仕様
に基づいて混成集積回路を設計すると、他のユーザ仕様
と一致しないことがあった場合、従来では混成集積回路
自体の設計を見なお１°必要があった。

しかし本発明の混成集積回路装置ではＳＩＰ型ＥＦＲＯ
Ｍ（５）がソケット（１７）を介して突出基板（２ａ）
上に搭載され且つケース材（８）から露出された状態で
あるため、ＳＩＰ型ＥＦＲＯＭ（５）の離脱が行えるの
でゴーザ側でＥＰＲＯＭを選択して実装するだけで１つ
の混成集積回路装置で多機種の混成集積回路装置の実現
が行える。

斯る本発明に依れば、一方の基板（２）の所望位置に突
出基板（２ａ）を設け、その突出基板（２ａ）上の導電
路（４）にソケット（１７）を介して樹脂モールドされ
たＳＩＰ型Ｅ　Ｆ　ＲＯＭ（５）を接続し、両基板（２
）（３）とケース材（８）とで形成された封止空間（１
５）にマイクロコンピュータ（６）および他の回路素子
（７）を固着することにより、混成集積回路とＥＰＲＯ
Ｍとの一体化した装置ができ且つ必要性に応じて容易に
ＥＦＲＯＭの挿脱が行える大きな特徴を有する。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の任意の周端辺に突出基板（２ａ）を設け、そ
の突出基板（２ａ）上の導電路（４）に樹脂モールドさ
れたＳＩＰ型ＥＦＲＯＭ（５）を接続しているので、Ｓ
ＩＰ型ＥＦＲＯＭ（５）の載置位置の周辺の任意に選定
できる利点を有する。このため内蔵するマイクロコンピ
ュータとの電気的接続を考慮して、効率良＜ＥＦＲＯＭ
（５）とマイクロコンピュータ（６）とを接続できデー
タ線の引回しを不要にできる。更に詳述すると、ＥＦＲ
ＯＭ（５）の隣接する位置に最も関連の深いマイクロコ
ンピュータ（６）を配置でき、その結果ＥＦＲＯＭ（５
）とマイクロコンピュータ（６）間のデータのやりとり
を行うデータ線を最短距離あるいは最も設計容易なレイ
アウトで実現でき、データ線の引回しによる実装密度の
ロスを最小限に抑制できる。

第２に一方の基板〈２）の周端部に設けた突出基板（２
ａ）にＳＩＰ型ＥＦＲＯＭ（５）を配置しティるので、
一体化した小型の混成集積回路装置として取り扱える利
点を有する。・更に画集積回路基板（２）（３）上の組
込むマイクロコンピュータおよびその周辺回路素子の実
装密度を向上することにより、従来必要とされたプリン
ト基板を廃止でき、１つの小型化されたＳＩＰ型Ｅ　Ｐ
　ＲＯＭ（５）を着脱自在に内蔵する混成集積回路装置
を実現できる。

第３に画集積回路基板（２）（３）として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路（４）として銅箔（１１）を用いることにより
、導電路（４）の抵抗値を導電ペーストより大幅に低減
でき、実装される回路をプリント基板と同等以上に拡張
できる。

第４にＥＦＲＯＭ（５）としてシングルインライン型を
用いることができるので、混成集積回路装置へのＥＦＲ
ＯＭ（５）の実装が極めて容易に実現でき且つＥ　Ｆ　
ＲＯＭ（５）の透過部材（１５）を挿入のみで遮光でき
る利点を有する。

第５にＥＰＲＯＭ（５）と接続されるマイクロコンピュ
ータおよびその周辺回路素子＜６）はケース材（８）と
画集積回路基板（２）（３）とで形成される封止空間（
１５）にダイ形状あるいはチップ形状で組み込まれるの
で、従来のプリント基板の様に樹脂モールドしたものに
比較して極めて占有面積が小さくなり、実装密度の大幅
に向上できる利点を有する。

第６にケース材（８）と画集積回路基板（２）（３）の
周端を実質的に一致させることにより、画集積回路基板
（２）（３）のほぼ全面を封止空間（１５）として利用
でき、実装密度の向上と相まって極めてコンパクトな混
成集積回路装置を実、現できる。

第７に一方の基板（２）に突出基板（２ａ）上にソケッ
ト（１７）を設けることにより、ＳＩＰ型ＥＰＲＯＭ（
５）の着脱を自在に行え、ＥＦＲＯＭ（５）の交換や消
去および再書込みを自由に行える利点を有する。

第８に他方の基板（３）とＳＩＰ型Ｅ　Ｆ　ＲＯＭ（５
）の上面を一致させることにより、平坦な上面を有する
混成集積回路装置を実現できる利点を有する。

第９に画集積回路基板（２）（３）の−辺あるいは相対
向する辺から外部リード（１２）（１３）を導出でき、
極めて多ピンの混成集積回路装置を実現できる利点を有
する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるケース材を示す斜視図、第５図
は本実施例で用いるＳＩＰ型ＥＦＲＯＭの斜視図、第６
図は第５図の断面図、第７図は基板上のＳＩＰ型ＥＦＲ
ＯＭ周辺を示す要部拡大斜視図、第８図は本実施例で用
いたモデムを示すブロック図、第９図は第８図で示した
モデムのＤＴＥインターフェースを示すブロック図、第
１０図は第８図で示したモデムのマイクロコンピュータ
を示すブロック図、第１１図は第８図で示したブロック
図を基板上に実装したときの平面図、第１２図は第１１
図に示した基板上にケース材を固着したときの平面図、
第１３図および第１４図は従来のＥＦＲＯＭ実装構造を
示す断面図である。（１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　（２ａ）・・・突出基板、　（４）・
・・導電路、　（５）・−８ＩＰ型ＥＦＲＯＭ、　（６
）・・・マイクロコンピュータ、　（７）・・・回路素
子、　り８）・・・ケース材、（１７）・・・ソケット
。

Claims

【特許請求の範囲】

（１）二枚の相対向して配置された集積回路基板と、前記基板上に形成された所望のパターンを有する導電路
と、前記導電路に接続されたシングルインライン型樹脂モー
ルドされた不揮発性メモリーと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板間に一体化されたケース材とを具備し、前記ケース材より突出した一方の前記基板上の前記導電
路に前記不揮発性メモリーを接続し、前記不揮発性メモ
リーの透過部材を前記ケース材と当接させて遮光し、前
記両基板と前記ケース材で形成された封止空間に前記マ
イクロコンピュータおよびその周辺回路素子を配置した
ことを特徴とする混成集積回路装置。
（２）前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項１記載の混成集積回路
装置。
（３）前記導電路として銅箔を用いたことを特徴とする
請求項１記載の混成集積回路装置。
（４）前記マイクロコンピュータは前記導電路上にダイ
形状で組み込まれることを特徴とする請求項１記載の混
成集積回路装置。
（５）前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いることを特徴とする請求項１記載の混成
集積回路装置。
（６）前記ケース材の周端部を前記両基板の周端部とほ
ぼ一致させたことを特徴とする請求項１記載の混成集積
回路装置。
（７）前記ケース材より突出した前記一方の基板上に前
記導電路と接続されたソケットを設け、前記ソケットに
前記不揮発性メモリーを挿入することを特徴とする請求
項１記載の混成集積回路装置。
（８）前記不揮発性メモリーの上面と前記他方の基板の
上面とを実質的に一致させたことを特徴とする請求項７
記載の混成集積回路装置。