JPH02298061A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くイ）産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＰＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１３図に従
って説明すると、第１３図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ（４６）は低融点ガラスによってヘッダー（４
５）に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール（４３）に外部導出リード（４８）を挿通さ
せ半田によって固定される。このスルーホール（４３）
は導電性配線パターン（４１）によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一部パッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１４図に示したＥＰＲＯＭ
実装構造がある。

以下に第１４図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成きれたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面＜６１ａ）上には紫外線透過性樹上（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭテップ（６１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２）と、この
金属細線（６２）と前記配線パターン（６０ｂ）との接
続部分とが合成樹脂（６５）　（例えば日東電工社製、
型名ＭＰ−１０）で被覆されている。もし、絶縁性基板
（６０）と、ＥＰＲＯＭチップ（６１）と窓材（６４）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（６０）のチップ搭載エリヤ（６０ｃ）をザグ
リ穴としてこの基板（６０）の厚さの半分程度握れば良
い、又この様なザグリ穴としておけば、合成樹脂（６５
）の流れ止めダムが形成され湿気などの浸入に対して有
効に作用する。

第１３図および第１４図で示し′ｔ′、Ｅ　Ｆ　Ｒ０Ｍ
実装構造は特開昭６０−８３３９３号公報（ＨＯ５Ｋ　
１／１８）に記載きれている。

〈ハ）発明が解決しようとする課題 第１４図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にグイボンディングしているた
め、小型化となることはいうまでもない、しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１４図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。更に第
１４図に示したＥＦＲＯＭ構造ではＥＰＲＯＭのプログ
ラムデータを消去する場合、プリント基板上に紫外線を
照射し消去した後、ＥＦＲＯＭから延在された引回し線
の導電パターン上にプローブ等の書込み用の端子を当接
して再書込みを行わなければならず、従来の一般的なＲ
ＯＭライターを使用することができずＥＦＲＯＭの再書
込みという点で煩雑となる問題がある。

また、第１３図に示したＥＦＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１３図゛に示した実装構造におい
ても第１４図と同様にＥＰＲＯＭの周辺の回路、即ち、
マイクロコンピュータやその周辺ＬＳ１．ＩＣ等の回路
素子がディスクリート等の電子部品で構成されているた
め、プリント基板の大型化、即ちシステム全体が大型化
となりユーザが要求される軽薄短小のＥＦＲＯＭ搭載の
集積回路を提供することができない大きな問題がある。

更に第１３図および第１４図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１３図および第１４図で示したＥＦＲＯＭ実装構
造ではＥＰＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

更に第１３図及び第１４図で示したＥＦＲＯＭ実装構造
では一枚のプリント基板上にＥＰＲＯＭとディスクリー
ト部品からなるマイクロコンピュータ及びその周辺の回
路素子の全ての素子が搭載きれているため上述した様に
システム自体の小型化という点で大きな問題となる。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上に少なくともシングルインライ
ン型樹脂封止型のＥＰＲＯＭとマイクロコンピュータを
搭載し、他方の基板上あるいは一方の基板上にその他の
全ての回路素子を搭載し、他方の基板の所定位置に設け
られた孔でＥＰＲＯＭだけが露出すると共にマイクロコ
ンピュータおよび他の全ての回路素子を二枚の基板とケ
ース材で形成された封止空間に封止する構造を特徴とす
る。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化でし
かも二枚の基板上に回路素子を実装でき高密度実装のＥ
ＦＲＯＭ内蔵の混成集積回路装置を提供することができ
る。また、ＥＦＲＯＭ上面が一方の基板に設けられた孔
より露出しているためＥＰＲＯＭの挿脱が自由自在に行
えることができる。

（ネ）作用 この様に本発明に依れば、二枚の基板の一方の基板の所
定位置に孔を設け、その孔で露出した他方の基板上の導
電路にシングルインライン型樹脂モールドされたＥＰＲ
ＯＭを接続しているのでＥＰＲＯＭの載置位置を任意に
設定できるので、内蔵するマイクロコンピュータとの電
気的接続を考慮して、効率良＜ＥＦＲＯＭとマイクロコ
ンピュータとを接続することができ、信号線即ち導電路
の引回し線を不要にすることができる。

更にＥＦＲＯＭの隣接する位置に最も関連の深いマイク
ロコンピュータを配置でき、ＥＦＲＯＭとマイクロコン
ピュータ間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。

更に本発明ではＥＰＲＯＭ以外の全ての回路素子はチッ
プで二枚の基板のいずれか一方の基板上に搭載され且つ
、二枚の基板とケース材で形成された封止空間内に収納
されるため小型化でしかも高密度実装ができ取扱性の優
れた混成集積回路装置を提供することができる。

くへ）実施例 以下に第１図乃至第１２図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、二枚の集
積回路基板（２）（３）の一方の基板（２）の所定位置
に設けられた孔（４）と、二枚の集積回路基板（２）（
３）上に形成された所望形状の導電路（５）と、一方の
導電路（５）と接続されたシングルインライン型不揮発
性メモリー（６）と、そのメモリー（６）からデータを
供給され且つ不揮発性メモリー（６）が搭載された一方
の基板（２）上の導電路〈５〉と接続されたマイクロコ
ンピュータ〈７〉と、二枚の基板（２）（３）上の導電
路（５）と接続された周辺の回路素子（８）と、二枚の
基板（２）（３）を離間して一体化するケース材（９）
とをから構成される。二枚の集積回路基板（２）（３）
はセラミックス、ガラスエポキシあるいは金属等の硬質
基板が用いられ、本実施例では放熱性および機械的強度
に優れた金属基板を用いるものとする。

金属基板としては例えば０．５〜ｉ、ｏｍｍ厚のアルミ
ニウム基板を用いる。その二枚の基板（２）＜３）の表
面には第４図に示す如く、周知の陽極酸化により酸化ア
ルミニウム膜（９）（アルマイト層）が形成され、その
−主面側に１０〜７０μ厚のポリイミド等のフレキシブ
ル性を有した絶縁樹脂層（１０）が貼着される。更に絶
縁樹脂層（１０）上には１０〜７０μ厚の銅箔（１１）
が絶縁樹脂層（１０）と同時にローラーあるいはホット
プレス等の手段により貼着されている。ところで、二枚
の基板（２）（３）はフレキシブル性を有する絶縁樹脂
層（１０）によって所定の間隔離間されて連結された状
態となっている。

二枚の基板（２）（３）の−主面上に設けられた銅箔（
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、銀
、白金）メッキ層が銅箔り１１）表面にメッキされる。

然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（１１）のエツチングを行い所望の導電路（５
）が形成され゛る。ここでスクリーン印刷による導電路
（５）の細さはｏ、ｓｍｎが限界であるため、極細配線
パターンを必要とするときは周知の写真蝕刻技術に依り
約２μまでの極細導電路り５）の形成が可能となる。

一方の基板（３〉上の導電路（５）には不揮発性メモリ
ー（６）とそのメモリー（６）からデータを供給される
マイクロコンピユータフ７）が搭載され、一方の基板（
３）及び他方の基板（２）上の導電路（５）にその周辺
の回路素子（８）が搭載されている。また両基板（２）
＜３）の−側辺あるいは対向する側辺周端部に導電路（
５）が延在され外部リード端子（１２）（１３）を固着
するための複数のパッドが形成されている。

このパッドには外部リード端子（１２）　（１３）が半
田によって固着され、水平に導出されてその中央部分で
略直角に折曲られている。また両基板（２）（３）上に
形成されている導電路＜５）はフレキシブル樹脂層（１
０）上に形成されているので二枚の基板（２）（３）を
股がる様にバターニングされ両基板（２）（３）の接続
が所定の位置でしかも任意に行えることができる。

不揮発性メモリー（６）としてＥ　Ｐ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）が用いられる（以下不揮発性
メモリー（６）をＥＦＲＯＭという）、このＥＦＲＯＭ
（６）は周知の如く、ＥＦＲＯＭ　（６）のベレットに
形成されているフローティングゲートに蓄積されている
電子（プログラム・データ）を光を照射して励起させて
未記憶状態のベレットに戻し再書込みして利用できる素
子である。

一般的なＥＦＲＯＭ（６）の構造は第５図および第６図
に示す様に５ＩＰ（シングル・イン・ライン）型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれのタイプにおいてもベレ
ット（１４）のメモリーを消去するために光を照射する
必要があるため、ベレットク１４）の上面にあたる部分
はエネルギーの高い光（紫外線）を透過する透過部材（
１５）が配置されている。この様なＥＦＲＯＭ装置は特
開昭５３−７４３５８号公報および特開昭６２−２９０
１６０号公報に開示されている。

一方、本発明では二枚の基板（２）（３）の一方の基板
（２）の所定位置に孔（４）が設けられている。この両
基板（２）（３）は後述するケース材（９）によって所
定間隔離間固着される。このとき、一方の基板（２）に
設けた孔り４）で露出する他方の基板（３）上にはＳＩ
Ｐ型ＥＰＲＯＭ（６）を搭載するソケットく１６）を接
続される複数の導電路（５）が延在されている。この孔
り４）はＳＩＰ型Ｅ　Ｆ　ＲＯＭ（６）の外形と実質的
に同形状であり、ＥＰＲＯＭ（６）の挿脱を容易にする
ためにＥ　Ｆ　ＲＯＭ（６）より若干大きめに形成され
ている。

ＥＦＲＯＭ（６）のプログラム・データを選択して供給
されるマイクロコンピュータ（７〉およびその周辺の回
路素子（８）のＩＣ，ｈランジスタ、チップ抵抗および
チップコンデンサー等はチップ部品で所望の導電路（５
〉上に半田付けあるいはＡ。

ペースト等のろう材によって付着され、マイクロコンピ
ュータ（７）および回路素子（８）は近傍の導電路（５
）にボンディング接続されている。更に導電路＜５）間
にはスクリーン印刷によるカーボン抵抗体あるいはニッ
ケルメッキによるニッケルメッキ抵抗体が抵抗素子とし
て形成されている。

更に詳述するとＥＦＲＯＭ（６）が搭載されるソケット
（１６）とマイクロコンピュータ（７）は孔り４）が設
けられていない一方の基板（３）上の導電路（５）と接
続され、その他の全ての回路素子（８）は一方及び他方
の基板（２）（３）の所定位置の導電路（５）上に付着
されている。

ケース材り９）は絶縁部材の熱可搬性樹脂から形成され
、第３図に示す如く、二枚の基板（２）＜３）を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。ケース材（９）には一方の基板（２）に設けた孔
（４）の周囲と孔（４）によって露出された他の基板（
３）表面の周囲と当接される一定の厚みを有した補助枠
り１８〉が設けられている。この補助枠（１８）はケー
ス材（９〉と連結バー（１９〉によって一体形成されて
いる。また、ケース材（９）の−側辺は両基板（２）（
３）を配置したときに、フィルム樹１層（１０）が容易
に折曲される様に円弧状に形成されている。

ケース材（９）と二枚の基板（２）　（３）との固着は
接着シートによって行われ、フィルム樹脂層（１０）に
よって連結された両基板（２）（３）でケース材（９）
を挾む様に且つ搭載された回路素子を対向させる様にし
て固着される。このとき、両基板（２）（３）を連結す
るフィルム樹脂層（１０）は上述したケース材（９）に
設けられた円弧状部と当接されて折曲げされるため折曲
げ部分の導電路（５）が折曲時に切断する恐れはない。

ケース材（９）と両基板（２）＜３）とを一体化したの
ち、連結部の樹脂層（１０）が露出されるため、本実施
例では蓋体（２０）で露出した連結部分を完全に封止す
るものとする。尚、蓋体（２０）はケース材（９）と同
一材料で形成され、その接着は上述した接着シート等の
所定の手段によって行われている。

一方の基板（２）の孔（４）で露出した他方の基板（３
）上にはソケット（１６）の電極と固着接続される複数
の導電路（５）の一端が形成され、その導電路（５）の
先端部にＥＰＲＯＭ（６）を挿入するソケット（１６）
が固着される。ソケット（１６）が固着された導電路（
５）の他端はマイクロコンピュータ（７）の近傍に効率
よく引回しされチップ状のマイクロコンピュータ（７）
とボンディングワイヤで電気に接続される。

ここでＥＦＲＯＭ（６）とマイクロコンピュータ（７）
との位置関係について述べる。第７図はＥＰＲＯＭ　（
６）とマイクロコンピュータ（７）とを一方の基板（３
）上に配置したときの要部拡大図であり、ＥＰＲＯＭ（
６）とチップ状のマイクロコンピュータ（７）とは第７
図に示す如く、多数本の導電路（５）を介して接続諮れ
るため、その導電路（５〉の引回、しを短くするために
ＥＰＲＯＭ（６）とマイクロコンピュータ（７）は夫々
、隣接する位置かあるいはできるだけ近傍に位置する様
に配置される。徒ってＥ　Ｆ　ＲＯＭ（６）とマイクロ
コンピュータ（７）との導電路（５）の引回しは最短距
離で形成でき基板上の実装面積を有効に使用することが
できる。ＥＰＲＯＭ（６）とその近傍あるいは隣接した
位置に配置されたチップ状のマイクロコンピュータ（７
）は第７図の如く、マイクロコンピュータ（７）の近傍
に延在された導電路（５）の先端部とワイヤ線によって
ボンディング接続されＥＦＲＯＭ（６）と電気的に接続
される。

ところで、ＥＰＲＯＭ（６）はソケット（１６）に挿入
されて一方の基板（３）上に搭載されることになり、Ｅ
ＦＲＯＭ（６）の上面のみが外部に露出することになる
。このとき、ＥＦＲＯＭ（６）の上面と他方の基板（２
）の上面とは略一致した状態であることが好ましい。こ
の結果、ＥＦＲＯＭ（６）だけが露出し、（也のマイク
ロコンピュータ（７）およびその周辺の回路素子（８）
は二枚の基板（２）（３）とケース材（９）とで形成さ
れ封止空間（２１）内に配置されることになる。またＥ
ＦＲＯＭ（６）の側面に設けた透過部材（１５）は孔（
４）の補助枠（１８）とほぼ当接するので、孔（４）に
ＥＦＲＯＭ（６）を挿入するだけで遮光できる。

上述の如＜、ＥＰＲＯＭ（６）と接続されるマイクロコ
ンピュータ（７）およびその周辺の回路素子（８）は二
枚の基板（２）（３）とケース材（９）で形成された封
止空間部（２１）に配置する様に設定されている。

即ち、チップ状の電子部品および印刷抵抗、メッキ抵抗
等の抵抗素子の全ての素子が封止空間部（１４）内に設
けられている。

本実施例でＥＦＲＯＭ（６）のデータ消去を行う場合は
ソケットク１６）からＥＰＲＯＭ＜６）を離脱して紫外
線を照射するケースがある。また、再書込みの場合はＥ
ＰＲＯＭ（６）をソケットから離脱して一般的なＲＯＭ
ライターを使用して電気的に書込みを行い、書込み後、
ソケット［１６）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

第８図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェースク３１）と、ＤＴＥインターフェース（３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（７）と、マイクロコンピュ
ータ（７）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ＜６＞と、マイクロコンピュータ（７）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変復調
回路（３２）＜３３）ト、マイクロコンピュータ（７）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器（３４）とをかも構成さ
、れている。

ＤＴＥインターフェース（３１）は例えば５ＴＣ９６１
０（セイコーエプソン）等のＩＣより成り、第９図の如
く、パソコンの出力信号を供給し、その出力信号を内蔵
メモリー内に蓄積してマイクロコンピュータ（７）へ出
力する送信メモリ一部（３５）と、マイクロコンピュー
タ（７）からの出力信号が供給される信号を内蔵メモリ
ー内に蓄積してパソコン（３８）へ出力する受信メモリ
一部（３６）と、送信メモリ一部（３５）および受信メ
モリ一部（３６）を介して入出力される夫々の信号を切
替える制御部（３７）とからなり、パソコン（３８）と
マイクロコンピュータ（７）とを接続するための所定の
機能を有するものである。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１０図の如く
、ＤＴＥインターフェース（３１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド邂読部で解読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェース（３１〉に出力
信号を出力する応答コード生成部とからなる。

変復調回路（３８）はマイクロコンピュータ〈７〉から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ〈７）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路（３２）（３３
）はマイクロコンピュータ（７）により、いずれか一方
の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信ＡＭＰ（３９）に出力して電話回線へ信号
を供給する。

Ｅ　Ｆ　ＲＯＭ（６）内にはモデムの各種のモードを設
定するためのプログラムデータがメモリーされており、
マイクロコンピュータ（７）のアドレスに基づいてマイ
クロコンピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（３８）からの読出し信号に基ついて制御スイッ
チ（４０）が動作し、所定のアドレスデータがＥ　Ｐ　
ＲＯＭ（７）に供給され、そのアドレスに基づいたＥＰ
ＲＯＭ（６）のプログラム・データがマイクロコンピュ
ータ（７〉に供給され、通信を行う夫々のモデムの通信
規格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００
／１２００ｂｐＳ）、データファーマットの一致、デツ
プスイッチモードの切替等の各種のモードが一致してい
るかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（３１）に入力され、１話番号を解
読する為にマイクロコンピュータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送信し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ侶号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（３９）、ライントランス（
４１）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（４１）、受信アン
プ（４２）を通り低速変復調回路（３２）でそのアンサ
−トーンが起呼側のモデムに対して所定のアンサ−トー
ンであるか否かを検出する。所定のアンサ−トーンであ
れば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンピユータフ７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（３２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信Ａ　Ｍ　Ｐ　（３９）、ラ
イントランス（４１）を介して応答側のモデムに送信さ
れる。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（４１）、受信ＡＭ　Ｐ　（４２）
を介して低速変復調回路（３２）に入力される。ここで
アナログ信号はデジタル信号に変換されＤＴＥインター
フェース（３１）に入力され、シリアルデジタル信号か
らパラレルデジタル信号に変換されて起呼側のパソコン
に入力される。その結果起呼側ヘパソコンと応答側のバ
ソフンは全二重通信ができる様になりパソコン通信が実
現する。

第１１図は第８図で示したモデム回路を本実施例で用い
た一方の基板（３）上に実装した場合の平面図であり、
実装される回路素子の図符号は同一符号とする。ＥＰＲ
ＯＭ（６＞とマイクロコンピュータ（７）との接続はパ
スラインで示す。尚、複数の回路素子を接続する導電路
は煩雑のため省略する。

第１１図に示す如く、一方の基板＜３）の対向する周端
部には外部リード端子（１３）が固着される複数の固着
用パッド（５ａ）が設けられている。固着バッド（５ａ
）から延在される導電路（５）出所定位置には複数の回
路素子り８）およびＳＩＰ型ＥＰＲＯＭ（６）を搭載す
るソケット＜１６）が固着される。斯る基板（３）上に
はＥ　Ｆ　ＲＯＭ（６）以外のマイクロコンピュータ（
７）を含む複数の回路素子（８）が固着されており、（
３１）はＤＴＥインターフェース、（３２〉（３３）第
１および第２の変復調回路、（３４）はＤＴＭＦ発生回
路、（４０）はＥ　Ｆ　ＲＯＭ（６）を制御する制御ス
イッチ、り７）はマイクロコンピュータ、（８〉はコン
デンサー等のチップ部品である。なお基板（２〉にはポ
リイミド等のフィルム樹ＩＩＩ、ｆｉｌ（１０）を介し
て基板（３）より複数の導電路（５）が延在されており
、基板（２）上にはオプション用回路あるいはモデムに
必要な一部の回路が配置される。

第１１図に示す如く、マイクロコンピュータ（７）の近
傍あるいは隣接する位置にＥＦＲＯＭ＜６）が搭載され
るソケット（１６）が固着される。マイクロコンピュー
タ（７）の近傍あるいは隣接する位置にソケット（１６
〉を固着することで、マイクロコンピュータ（７）とＥ
ＦＲＯＭ（６）とのパスライン、即ち導電路（５）の引
回し線の距離を最短でしかも最小の距離で引回すことが
でき、他の実装パターンを有効に使用できると共に高密
度実装が行える。

尚、一点鎖線で囲まれた領域は接着シートでケース材（
９）が固着される領域を示す。

第１２ｆ５０は第１１図で示した基板（３）上にケース
材（９〉を介して他方の基板（２）を固着したときのモ
デム用の混成集積回路装置の完成品の平面図であり、他
方の基板（２）の上面からはＥＦＲＯＭ（６）の上面の
みが露出された状態となる。即ち、ＥＰＲＯＭ（６）以
外の他の素子は全てケース材（９）と二枚の基板（２）
（３）とで形成された封止空間（Ｚｌ〉内に封止され且
つＥ　Ｆ　ＲＯＭ（６）の上面のみが露出されるのでＥ
　Ｐ　ＲＯＭ（６）の挿脱が必要に応じて自由自在に行
うことができる。

以上に詳述したモデム用の混成集積回路装置のＥＦＲＯ
Ｍ（６）には製品仕様の多様化に備え、仕向地、ＯＥＭ
、自社販売等セットメーカ（ユーザ）が要望する仕様変
更に対して容易に対応することができる。即ち、ＥＦＲ
ＯＭ（６）以外の回路構成はあらかじめ各種の仕様変更
に対応する様に設計されていたが、特定のユーザの仕様
に基づいて混成集積回路を設計すると、他のユーザ仕様
と一致しないことがあった場合、従来では混成集積回路
自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＰＲＯＭ（６）
がソケット〈９）を介して一方の基板（３）上に搭載さ
れ且つその表面が他方の基板（２）の孔（４）から露出
された状態であるため、Ｅ　Ｆ　ＲＯＭ（６）の離脱が
行えるのでユーザ４３１でＥＰＲＯＭを選択して実装す
るだけで１つの混成集積回路装置で多機種の混成集積回
路装置の実現が行える。

斯る本発明に依れば、他方の基板（２）の所望位置に孔
（４）を設け、その孔（４）で露出した１方の基板〈３
）上の導電路（５）にソケット（１６）を介してシング
ルインライン型樹ＪｆｌモールドされたＥＰＲＯＭ（６
）を接続し、両基板（２）（３）とケース材（９）とで
形成された封止空間（２１）にマイクロロンビュータフ
７）および他の回路素子（８）を固着すること１こより
、混成集積回路とＥＦＲＯＭとの一体化した装置ができ
且つ必要性に応じて賽易にＥＰＲＯＭの挿脱が行える大
きな特徴を有する。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に一方の基
板り２）の所望位置に孔（４〉を設け、孔（４）で露出
した他方の基板（３）上の導電路（５）にシングルイン
ライン型樹脂モールドされたＥＦＲＯＭ（６）を接続し
ているので、ＥＰＲＯＭ（６）の載置位置を任意に選定
できる利点を有する。このため内蔵するマイクロコンピ
ュータ（７）との電気的接続を考慮して、効率良＜ＥＦ
ＲＯＭ（６）とマイクロコンピュータ（７）とを接続で
き信号線の引回しを不要にできる。更に詳述すると、Ｅ
ＰＲＯＭ（６）の隣接する位置に最も関連の深いマイク
ロコンピュータ（７）を配置でき、その結果ＥＰＲＯＭ
（６）とマイクロコンピュータ（７）間のデータのやり
とりを行うデータ線を最短距離あるいは最も設計容易な
レイアウトで実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制できる。更に二枚の基板（２）
（３）より形成されているため高密度で且つφ型化の混
成集積回路装置を提供することができる。

第２に一方の基板（２）の所望位置の孔（４）にＥＦＲ
ＯＭ（６）を配置しているので、一体化した小型の混成
集積回路装置として取り扱える利点を有する。更に二枚
の集積回路基板（２）（３）上の組込むマイクロコンピ
ュータおよびその周辺回路素子の実装密度を向上するこ
とにより、従来必要とされたプリント基板を廃止でき、
１つの小型化されたＥＰＲＯＭ＜６）を着脱自在に内蔵
する混成集積回路装置を実現できる。

第３に集積回路基板（２）（３）として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路（５）として銅箔（１１）を用いることにより、
導電路り３）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。またＥＰＲＯＭ（６）を二枚の金属基板（２）（
３）で取り囲むことにより完全なシールド構造を実現で
きる。

第４にＥＦＲＯＭ（６）としてシングルインライン型を
用いることができるので、混成集積回路装置へのＥＦＲ
ＯＭ（６＞の実装が極めて容易に実現でき且つＥＦＲＯ
Ｍ（６）の透過部材（１５）を挿入するのみで遮光でき
る利点を有する。更に孔（４）とＥＦＲＯＭ（６）の外
形を同形状にすることによりケース材（９）の補助枠（
１８）内にぴったり埋設でき、極めてすっきりした形状
のＥＰ’ＲＯＭ内蔵型の混成集積回路装置を実現できる
。

第５にＥ　Ｆ　ＲＯＭ（６）と接続されるマイクロコン
ピュータ（７）およびその周辺回路素子（８）はケース
材（９）と二枚の集積回路基板（２）（３）とで形成さ
れる封止空間（２１）にグイ形状あるいはチップ形状で
組み込まれるので、従来のプリント基板の様に横１モー
ルドしたものに比較して極めて占有面積が小さくなり、
実装密度の大幅に向上できる利点を有する。

第６にケース材（９）と二枚の集積回路基板（２）（３
）の周端を実質的に一致させることにより、集積回路基
板（２）（３）のほぼ全面を封止空間（２１）として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。

第７に孔（４）に対応する一方の集積回路基板（３）上
にソケット（１６）を設けることにより、ＥＦＲＯＭ（
６）の着脱を自在に行え、ＥＰＲＯＭ（６）の交換や消
去および再書込みを自由に行える利点を有する。

第８に一方の基板（２）上面とＥＦＲＯＭ（６）の上面
を一致させることにより、平坦な上面を有する混成集積
回路装置を実現できる利点を有する。

第９に二枚の集積回路基板（２）（３）の−辺あるいは
相対向する辺から外部リード（１２）（１３）を導出で
き、極めて多ビンの混成集積回路装置を実現できる利点
を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図の１−
１断面図、第３図は本実施例で用いたケース材を示す斜
視図、第４図は本実施例で用いる基板の断面図、第５図
は本実施例で用いるＥＰＲＯＭの斜視図、第６図は第５
図の断面図、第７図は基板上のＥＦＲＯＭ周辺を示す要
部拡大斜視図、第８図は本実施例で用いたモデムを示す
ブロック図、第９図は第８図で示したモデムのＤＴＥイ
ンターフェースを示すブロック図、第１０図は第８図で
示したモデムのマイクロコンピュータを示すブロック図
、第１１図は第８図で示したブロック図を基板上に実装
したときの平面図、第１２図は第１１図に示した基板上
にケース材を固着したときの平面図、第１３図および第
１４図は従来のＥＰＲＯＭ実装構造を示す断面図である
。 （１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　＜５）・・・導電路、　（６）・・・
ＳＩＰ型ＥＦＲＯＭ、　　　（７）・・・マイクロコン
ピュータ、（８）・・・回路素子、（４）・・・孔、　
（９）・・・ケース材、　（１６）・・・ソケット。

Claims (11)

【特許請求の範囲】
1. （１）二枚の相対向して配置された集積回路基板と、 前記基板の対向する主面に形成された所望パターンを有
   する導電路と、 前記導電路に接続されたシングルインライン型樹脂モー
   ルドされた不揮発性メモリーと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記一方の基板の所望位置に孔を設け、前記孔で露出し
   た前記他方の基板上の導電路に前記不揮発性メモリーを
   接続し、前記不揮発性メモリーの消去用窓を前記孔内に
   収納させて遮光し、前記両基板と前記ケース材で形成さ
   れた封止空間に前記マイクロコンピュータおよびその周
   辺回路素子を配置したことを特徴とする混成集積回路装
   置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記両基板の形状を実質的に同一形状とすること
   を特徴とする請求項１記載の混成集積回路装置。
4. （４）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
5. （５）前記孔と不揮発性メモリーの外形を実質的に同形
   状とすることを特徴とする請求項１記載の混成集積回路
   装置。
6. （６）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
7. （７）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
8. （８）前記ケース材を前記両基板の周端部とほぼ一致さ
   せた一定の厚みを有する枠体を有することを特徴とする
   請求項１記載の混成集積回路装置。
9. （９）前記一方の基板に設けた孔の周囲の前記両基板間
   に配置され且つ前記枠体の一部として設けられた補助枠
   を有することを特徴とする請求項８記載の混成集積回路
   装置。
10. （１０）前記他方の基板の前記導電路と接続されたソケ
    ットを設け、前記ソケットに前記不揮発性メモリーを挿
    入したことを特徴とする請求項１記載の混成集積回路装
    置。
11. （１１）前記不揮発性メモリーの上面と前記他方の基板
    の上面とを実質的に一致させたことを特徴とする請求項
    １０記載の混成集積回路装置。