JPH02303151A

JPH02303151A - 混成集積回路装置

Info

Publication number: JPH02303151A
Application number: JP1124913A
Authority: JP
Inventors: Koji Nagahama; 長浜　浩二; Akira Kazami; 風見　明; Hisashi Shimizu; 清水　永; Osamu Nakamoto; 中本　修; Katsumi Okawa; 克実大川; Yasuhiro Koike; 保広小池; Masao Kaneko; 正雄金子; Seiwa Ueno; 上野　聖和; Yasuo Saito; 斎藤　保雄
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-18
Filing date: 1989-05-18
Publication date: 1990-12-17
Anticipated expiration: 2009-10-12
Also published as: JPH0680784B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集結回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で／ＪＸ型軽量化が要求される機器は、チップ・オン・
ボードと称きれる技法によってプリント配線板に半導体
集積回路（ＩＣ）チップが直接搭載され、所要の配線が
施された後この配線部分を含んで前記ＩＣチップが合成
樹脂によって被覆され、極めて／ｈ形形量量化達成され
ている。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１４図に従
って説明すると、第１４図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載きれている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５〉およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー＜４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０〉にＥ
　Ｆ　ＲＯＭチップ（５１）が紫外線照射面を上にして
装着され、このテップ（５１）の電極と前記外部導出リ
ード（４８）とが金属細線（５２）によって接続されて
いる。前記キャップ（４６）は蓄部材であって、前記Ｅ
ＰＲＯＭチップ（５１）の紫外線照射面と対向する部分
に窓（５３）を有するセラミック基材り５４）を含み、
このキャップ（４６）は低融点ガラスによってヘッダー
（４５〉に配置されたＥＰＲＯＭチップ（５１）を密封
している。この様にＥＰＲＯＭチップ（５１）を密封し
たＥＰＲＯＭ素子（４４〉は、前記絶縁性基板（４２）
のスルーホール（４３）に外部導出リード（４８）を挿
通させ半田によって固定詐れる。このスルーホール（４
３）は導電性配線パターン（４１）によって所要の配線
引回しが施され、前記絶縁性基板の端部に設けられた雄
型コネクタ端子部（５５）から図示しない雌型コネクタ
へと接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケーシ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーボールく４３）に外部導出リードを挿通
した後、半田なとで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立−ってＥ
ＰＲＯＭ素子を一部パッケージに組立てることである。

ＥＰＲＯＭ素子は紫外線照射用の窓を有するが故、その
パッケージは、セラミックスを基材としたサーディツプ
型パッケージに組立てられるが、このパッケージは低融
点ガラスにより封止される為、高温（４００〜５００”
Ｃ）シールとなり、ＥＰＲ０Ｍチップの電極（アルミニ
ウム）と外部導出リードとを接続する金属細線を同種材
料で構成しないとアロイ化が起り配線抵抗の増加を来し
たり、断線を生じたりする。この様な事態を回避する目
的で通常アルミニウム細線が用いられるが、このＥＰＲ
ＯＭチップはサブストレートを接地電位にする必要上、
ＥＰＲＯＭチップの接地電極を金ペーストで形成された
チップ搭載部とワイヤ接続する。ここに於ても金ペース
ト中の金或はおよび箔等の金属と前記アルミニウムとで
二次或は多元合金反応が進むことから、グランドダイス
と呼ばれる頭部にアルミニウムが被着されたシリコン小
片をＥＰＲＯＭチップと別個に前記金ペーストより成る
チップ搭載部に固着させ、このグランドダイス頭部とＥ
ＰＲＯＭチップの接地電極とを接続するという極めて煩
雑な作業を伴う等、従来の実装構造は、小型、軽量、低
価格のいずれも不満足なものである。

斯る問題を解決するために第１５図に示したＥＰＲＯＭ
実装構造がある。

以下に第１５図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０４）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４〉部分と、金属細線（６２）と、この
金属細線（６２）と前記配線パターン（６０ｂ）との接
続部分とが合成樹脂（６５）　（例えば日東電工社製、
型名ＭＰ−１０）で被覆されている。もし、絶縁性基板
り６０）と、ＥＰＲＯＭチップ（６１）と窓材（６４）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（６０）のチップ搭載エリヤ（６０ｃ）をザグ
リ穴としてこの基板（６０）の厚さの半分程度握れば良
い。又この様なザグリ穴としておけば、合成樹脂（６５
）の流れ止めダムが形成され湿気などの浸入に対して有
効に作用する。

第１４図および第１５図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５に１／１８）に
記載されている。

（ハ）発明が解決しようとする課題第１５図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう／ＪＸ型化はあくまでＥＰＲＯＭ自体の小
型化である。即ち、第１５図からは明らかにされていな
いがＥＦＲＯＭの周辺に固着されているマイクロコンピ
ュータおよびその周辺回路素子はディスクリート等の電
子部品で構成されているために、ＥＦＲＯＭを搭載した
プリント基板用の集積回路としてのシステム全体を見た
場合なんら小型化とはならず従来通りプリント基板の大
型化、即ちシステム全体が大型化になる問題がある。更
に第１４図に示したＥＰＲＯＭ構造ではＥＰＲＯＭのプ
ログラムデータを消去する場合、プリント基板上に紫外
線を照射し消去した後、ＥＦＲＯＭから延在された引回
し線の導電パターン上にプローブ等の書込み用の端子を
当接して再書込みを行わなければならず、従来の一般的
なＲＯＭライターを使用することができずＥＦＲＯＭの
再書込みという点で煩雑となる問題がある。

また、第１４図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＰＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１４図に示した実装構造において
も第１５図と同様にＥＦＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短ノ」１のＥＰＲＯＭ搭載
の集積回路を提供することができない大きな問題がある
。

更に第１４図および第１５図で示したＥＰＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１４図および第１５図で示したＥＰＲＯＭ実装構
造ではＥＰＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出きれているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

更に第１４図および第１５図で示したＥＰＲＯＭ実装構
造では一枚のプリント基板上にＥＰＲＯＭとディスクリ
ート部品からなるマイクロコンピュータおよびその周辺
の回路素子の全ての素子が搭載されているため上述した
様にシステム自体の小型化という点で大きな問題となる
。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板の所定位置に孔を設け、その孔内
に基板上に形成された導電路と接続されたソケットを固
着し、そのソケットに外側からシングルインライン型の
不揮発性メモリーを挿入して不揮発性メモリーだけを露
出する様に、マイクロコンピュータおよび他の全ての回
路素子を二枚の基板とケース材とで形成された封止空間
に封止する構造を特徴とする。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化でし
かも二枚の基板上に回路素子を実装でき高密度実装のＥ
ＦＲＯＭ内蔵の混成集積回路装置を提供することができ
る。また、不揮発性メモリーは孔が設けられた一方の基
板の露出面の孔内に固着されたソケットに挿入されて実
装されているため不揮発性メモリーの挿脱が自由自在に
行える。

（ホ）作用この様に本発明に依れば、二枚の基板の一方の基板の所
定位置に孔を設け、その孔に固着させ基板上に形成され
た導電路と接続されたソケットにシングルインライン型
の不揮発性メモリーを挿入して導電路との接続を行って
いるため、不揮発性メモリーの載置位置を任意に設定で
き、内蔵するマイクロコンピュータとの電気的接続を考
慮して、効率良＜ＥＦＲＯＭとマイクロコンピュータと
を接続することができ、信号線即ち導電路の引回し線を
不要にすることができる。

更にシングルインライン型ＥＰＲＯＭの隣接する位置に
最も関連の深いマイクロコンピュータを配置でき、シン
グルインライン型ＥＰＲＯＭとマイクロコンピュータ間
のデータのやりとりを行うデータ線を最短距離あるいは
最小距離で実現でき、データ線の引回しによる実装密度
のロスを最小限に抑制することになり、高密度の実装が
行える。

更に本発明では不揮発性メモリーだけが基板の所定位置
に設けた孔に固着されたソケットに挿入されて外部に露
出されており、他の全ての回路素子は二枚の基板とケー
ス材で形成された封止空間内に収納されているため小型
化で高密度実装の混成集積回路装置を提供することがで
きる。

くべ）実施例以下に第１図乃至第１３図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図乃至第３図には、本発明の一実施例の混成集積回
路装置（１）が示されている。この混成集積回路装置＜
１）は独立した電子部品として用いられコンピュータ等
の幅広い分野で機能を独立して有する集積回路として用
いられる。

この混成集積回路装置（１）は第１図乃至第３図に示す
様に二枚の集積回路基板（２）（３）と、二枚の集積回
路基板（２）（３）の一方の基板（２）の所定位置に設
けられた孔〈４）と、二枚の集積回路基板（２）（３）
上に形成された所望形状の導電路（５）と、孔（４）に
固着きれ導電路〈５）と接続されたソケット（１６）と
、ソケット（１６）に挿入され導電路〈５）と接続され
たシングルインライン型樹脂モールドされた不揮発性メ
モリー（６）と、そのメモリー（６）からデータを供給
され且つ不揮発性メモリー（６）が搭載された一方の基
板（２）上の導電路＜５）と接続されたマイクロコンピ
ユータフ７）と、二枚の基板（２）（３）上の導電路（
５）と接続された周辺の回路素子（８）と、二枚の基板
（２）（３）を離間して一体化するケース材（９）とを
から構成される。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば０．５〜１．０１１１ｎ厚のア
ルミニウム基板を用いる。その二枚の基板（２）（３）
の表面には第５図に示す如く、周知の陽極酸化により酸
化アルミニウム膜（９）（アルマイト層）が形成され、
その−主面側に１０〜７０μ厚のポリイミド等のフレキ
シブル性を有した絶縁樹脂層（１０）が貼着される。更
に絶縁樹脂層（１０）上には１０〜７０μ厚の銅箔（１
１）が絶縁樹脂層（１０）と同時にローラーあるいはホ
ットプレス等の手段により貼着されている。

ところで、二枚の基板＜２）（３）はフレキシブル性を
有ｒる絶縁樹脂層（１０）によって所定の間隔離間され
て連結された状態となっている。

二枚の基板（２）（３）の−主面上に設けられた銅箔（
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、銀
、白金）メッキ層が銅＠（１１）表面にメッキされる。

然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（１１）のエツチングを行い所望の導電路（５
）が形成される。ここでスクリーン印刷による導電路（
５）の細さは０．５ＴＩｌ［Ｉｌが限界であるため、極
細配線パターンを必要とするときは周知の写真蝕刻技術
に依り約２μまでの極細導電路（５）の形成が可能とな
る。

一方の基板（３）上の導電路（５）にはシングルインラ
イン型不揮発性メモリー（６）とそのメモリー（６）か
らデータを供給されるマイクロコンピュータ（７）が搭
載され、一方の基板（３）および他方の基板（２）上の
導電路（５）にその周辺の回路素子（８）が搭載されて
いる。また両基板（２）＜３）の−側辺あるいは対向す
る側辺周端部に導電路（５）が延在され外部リード端子
（１２）（１３）を固着するための複数のパッドが形成
きれている。このパッドには外部リード端子（１２）（
１３）が半田によって固着され、水平に導出されてその
中央部分で略直角に折曲られている。また両基板（２）
（３）上に形成きれている導電路（５）はフレキシブル
樹脂層〈１０）上に形成されているので二枚の基板（２
）（３）を股がる様にバターニングされ両基板（２）（
３）の接続が所定の位置でしかも任意に行えることがで
きる。

不揮発性メモリークロ）としてＥ　Ｐ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）が用いられる（以下不揮発性
メモリー（６）をＥＦＲＯＭという）。このＥＦＲＯＭ
（６）は周知の如く、ＥＰＲＯＭ　（６）のペレットに
形成されているフローティングゲートに蓄積されている
電子（プログラム・データ）を光を照射して励起させて
未記憶状態のペレットに戻し再書込みして利用できる素
子である。

一般的なＥＰＲＯＭ（６）の構造は第６図および第７図
に示す様に５ＩＰ（シングル・イン・ライン）型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれのタイプにおいてもペレ
ット（１４）のメモリーを消去するために光を照射する
必要があるため、ペレット（１４）の上面にあたる部分
で樹脂モールドの側面にはエネルギーの高い光（紫外線
）を透過する透過部材（１５）が配置されている。

本実施例ではＳＩＰ型のＥＦＲＯＭ（６）であれば樹脂
モールド型あるいはセラミックス型のどちらのタイプの
パッケージを用いてもよい。この様なＥＦＲＯＭ装置は
特開昭５３−７４３５８号公報および特開昭６２−２９
０１６０号公報に開示されている。

一方、本発明では、二枚の基板（２）（３）の一方の基
板（２）の所定位置に孔（４）が設けられている。この
孔（４）は第１図および第２図から明らかな如く、ｓｒ
ｐ型ＥＰＲＯＭ（６）のリードビンの導出方向と同じ数
だけの孔（４）が設けられている。即ち、本実施例で用
いるＥＦＲＯＭ（６）はｓｒｐ型タイプのために、基板
＜２）には１つの長形状の孔（４）が形成されている。

この孔（４）は上述で説明した導電路（５）の形成前に
ブレス打抜工程によって形成されているものとする。

その孔（４）には後述するソケット（１６）の一部分が
嵌合されて基板（２）と一体化される。斯る孔（４）の
周端部には基板（２）上に形成された一部分の導電路（
５）の先端部が延在して形成されており、その導電路〈
５）の先端部とソケッ）　（１６）の電極は所定の半田
リフロ一工程により半田（１７）で固着接続されている
。

ソケット（１６）は第２図に示す如く、突出した１つの
突出部（１８）が孔（４）内に嵌合されすき間ができる
こと無く完全にハメチックシールされている。そのソケ
ット（１６）の接続用電極は孔（４）の周端部に延在形
成された導電路（５）と半田（１７）で接続される。孔
（４）内にソケット（１６）を嵌合するとソケット＜１
６）の突出部り１８）の上面は基Ｆｉ（２）の上面と同
一面かあるいは若干突出する様に配置設定されている。

ＳＩＰ型ＥＦＲＯＭ（６）は斯るソケット（１６）の突
出部（１８）に挿入され−ｃＲ電路（５〉と接続される
ことになる。更にＳＩＰ型ＥＰＲＯＭ（６）はそのリー
ドピンを９０°折り曲げてソケット（１６）に差し込ま
れており、透過部材り１５）を下面にして一方の基板（
２）と平行で且つ当接する様に配置されている。

一方、ＳＩＰ型Ｅ　Ｐ　ＲＯＭ（６）のプログラム・デ
ータを選−択して供給されるマイクロコンピュータ（７
）およびその周辺の回路素子（８〉のＩＣ，トランジス
タ、チップ抵抗およびチップコンデンサー等はチップ部
品で所望の導電路（５）上に半田付けあるいはＡｇペー
スト等のろう材によって付着きれ、マイクロコンピュー
タ（７）および回路素子（８）は近傍の導電路（５）に
ボンディング接続されている。更に導電路（５）間には
スクリーン印刷によるカーボン抵抗体あるいはニッケル
メッキによるニッケルメッキ抵抗体が抵抗素子として形
成されている。更に詳述するとＳＩＰ型Ｅ　Ｐ　ＲＯＭ
＜６）が搭載されるソケット（１６）とマイクロコンピ
ュータ（７）は孔（４）が設けられた一方の基板り２）
上の導電路（５）と接続され、その他の全ての回路素子
（８）は側基板（２）（３）の所定位置の導電路（５）
上に付着されている。二枚の基板（２）（３＞はケース
材（９）によって所定の間隔離間して固着一体化される
。

ケース材（９）は絶縁部材の熱可塑性樹脂から形成され
、第４図に示す如く、二枚の基板＜２）（３）を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。その枠状に形成されたケース材（９）の−側辺に
は側基板（２）（３〉を配置したときに側基板（２）（
３）を連結する樹脂層（１０）が容易に折曲できる様に
円弧状に形成されている。

ケース材（９）と二枚の基板（２）（３）との固着は接
着シートによって行われ、フィルム樹脂層（１０）によ
って連結された側基板（２）（３）でケース材（９）を
挾む様に且つ搭載された回路素子を対向させる様にして
固着される。このとき、側基板（２）（３）を連結する
フィルム樹脂層（１０）は上述したケース材（９）に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路〈５）が折曲時に切断する恐れはない。ケ
ース材（９）と側基板（２）（３）とを一体化したのち
、連結部の樹脂層（１０）が露出されるため、本実施例
では蓋体（２０）で露出した連結部分を完全に封止する
ものとする。尚、蓋体（２０）はケース材（９）と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によって行われている。

ところで、孔（４）の周端部には上述した様に複数の導
電路（５〉の一端が延在され、その導電路（５）と孔（
４）内に嵌合されたＥ　Ｐ　ＲＯＭ（６）が挿入される
ソケット（１６）が固着される。ソケット（１，６）が
固着された導電路（５）の他端はマイクロコンビュータ
（７）の近傍に延在されチップ状のマイクロコンピュー
タ（７）とボンディングワイヤで電気的に接続されてい
る。

ここでＥＰＲＯＭ（６）とマイクロコンピュータ（７）
との位置関係について述べる。第８図はＳＩＰ型Ｅ　ｐ
　ＲＯＭ（６）を挿入するソケット（１６）とマイクロ
コンピュータ（７）とを一方の基板（２）上に配置した
ときの要部拡大図であり、ＳＩＰ型ＥＦＲＯＭ（６）が
挿入されるソケット（１６）とチップ状のマイクロコン
ピュータ（７〉とは第８図に示す如く、多数本の導電路
（５〉を介して接続されるため、その導電路（５）の引
回しを短くするためにＥＰＲＯＭ（６）を挿入するソケ
ット（１６）とマイクロコンピュータ（７）は夫々、隣
接する位置かあるいはできるだけ近傍に位置する様に配
置きれる。

従ってＳＩＰ型ＥＰＲＯＭ（６）を挿入するソケット（
１６）とマイクロコンピュータ（７）との導電路（５）
の引回しは最短距離で形成でき基板上の実装面積を有効
に使用することができる。ＥＦＲＯＭ（６）とその近傍
あるいは隣接した位置に配置されたチップ状のマイクロ
コンピュータ（７）は第８図の如く、マイクロコンピュ
ータ（７）の近傍に延在された導電路（５）先端部とワ
イヤ線によってボンディング接続されＳＩＰ型ＥＦＲＯ
Ｍ（６）を挿入するソケット（１６）と電気的に接続さ
れる。

ところで、ＳＩＰ型ＥＦＲＯＭ＜６＞はソケット（１６
）に挿入されて一方の基板（２）の露出面上に搭載され
ることになり、ＳＩＰ型Ｅ　Ｐ　ＲＯＭ（６）の全体が
外部に露出することになる。即ち、ＥＰＲＯＭ（６）だ
けが基板外に搭載されることになり、Ｅ　Ｐ　ＲＯＭ（
６）以外のマイクロコンピュータ（７）およびその周辺
回路素子（８）は二枚の基板（２）（３）とケース材（
９）とで形成された封止空間（２１）内に配置されるこ
とになる。

上述の如く、Ｅ　Ｆ　ＲＯＭ（６）と接続されるマイク
ロコンピュータ（７）およびその周辺の回路素子り８）
は二枚の基板（２）＜３＞とケース材り９）で形成され
た封止空間部（２１）に配置する様に設定されている。

更に述べると、チップ状の電子部品および印刷抵抗、メ
ッキ抵抗等の抵抗素子の全ての素子が封止空間部（２１
）内に設けられている。

一方、ＳＩＰ型ＥＦＲＯＭ（６）の全体が露出されてい
るが、透過部材（１５）を一方の基板（２）と当接させ
ることにより光を完全に遮光できる。

本実施例でＥＦＲＯＭ（６）のデータ消去を行う場合は
ソケット（１６）からＥＦＲＯＭ（６）を離脱して紫外
線を照射するケースがある。また、再書込みの場合はＥ
　Ｆ　ＲＯＭ＜６）をソケットから離脱して一般的なＲ
ＯＭライターを使用して電気的に書込みを行い、書込み
後、ソケット（１６）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第９図に示したブロック図に基づいてモデムを簡単に説
明する。

第９図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（３１）と、ＤＴＥインターフェース（３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（７）と、マイクロコンピュ
ータ（７）からアドレスされるデータを内蔵したＥ　Ｆ
　ＲＯＭ（６）と、マイクロコンピュータ（７）からの
出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０Ｎ
ＴＲ０Ｌ　　ＵＮｆＴ）に出力する第１および第２の変
復調回路（３２）（３３）と、マイクロコンピュータ（
７）からの出力信号に応じて所望のＤＴＭＦ信号（トー
ン信号）を発生するＤＴＭＦ発生器（３４）とをから構
成されるいる。

ＤＴＥインターフェース（３１）は例えば５ＴＣ９６１
０（セイフーエブソン）等のＩＣより成り、第１０図の
如く、パソコンの出力信号を供給し、その出力信号を内
蔵メモリー内に蓄積してマイクロコンピュータ（７）へ
出力する送信メモリ一部（３５）と、マイクロコンピュ
ータ〈７）からの出力信号が供給される信号を内蔵メモ
リー内に蓄積してパソコン（３８）へ出力する受信メモ
リ一部（３６）と、送信メモリ一部（３５）および受信
メモリ一部（３６）を介して入出力される夫々の信号を
切替える制御部（３７〉とからなり、パソコン（３８）
とマイクロコンピュータ（７）とを接続するための所定
の機能を有するものである。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１１図の如く
、ＤＴＥインターフェース（３１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基ついてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実行部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェースク３１）に出力
信号を出力する応答コード生成部とからなる。

変復調回路（３８）はマイクロコンビュータフ７）から
送信きれるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（７）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路＜３２＞　（３
３）はマイクロコンピュータ（７）により、いずれか一
方の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（３９）に出力して電話回線
へ信号を供給する。

Ｅ　Ｆ　ＲＯＭ（６）内にはモデムの各種のモードを設
定するためのプログラムデータがメモリーきれており、
マイクロコンピュータ（７）のアドレスに基ツいてマイ
クロコンピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、バソフン通信を開始するに当り、マイクロコンピ
ュータ（３８）からの読出し信号に基づいて制御スイッ
チ（４０〉が動作し、所定のアドレスデータがＥＰＲＯ
Ｍ（７）に供給され、そのアドレスに基づいたＥ　Ｆ　
ＲＯＭ（６）のプログラム・データがマイクロフンピユ
ータ（７）に供給され、通信を行う夫々のモデムの通信
規格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００
／１２００ｂｐｓ）、データファーマットの一致、７ツ
プスイツチモードの切替等の各種のモードが一致してい
るかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（３１）に入力され、電話番号を解
読する為にマイクロコンピュータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送信し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ佑゛号が発信され
その信号は送信Ａ　Ｍ　Ｐ　（３９）、ライントランス
〈４１）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーンを起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（４１）、受信アン
プ（４２）を通り低速変復調回路（３２）でそのアンサ
−トーンが起呼側のモデムに対して所定のアンサ−トー
ンであるか否かを検出する。所定のアンサートーンであ
れば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンピュータ（７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（３２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信ＡＭＰ（３９）、ライント
ランス（４１）を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（４１）、受信Ａ　Ｍ　Ｐ　（４２
）を介して低速変復調回路（３２）に入力される。ここ
でアナログ信号はデジタル信号に変換されＤＴＥインタ
ーフェース（３１）に入力され、シリアルデジタル信号
からパラレルデジタル信号に変換されて起呼側のパソコ
ンに入力される。その結果起呼側ヘパソコンと応答側の
パソコンは全二重通信ができる様になりパソコン通信が
実現する。第１２図は第９図で示したモデム回路を本実
施例で用いた一方の基板（２）上に実装した場合の平面
図であり、実装される回路素子の符号は同一番号とする
。Ｅ　Ｐ　ＲＯＭ（６）とマイクロコンピュータ（７）
との接続はパスラインで示す。尚、ａｔの回路素子を接
続する導電路は煩雑のため省略する。

第１２図りこ示す如く、一方の基板（２）の対向する周
端部には外部リード端子（１３）が固着される複数の固
着用パッド（５ａ）が設けられている。固着バッド（５
ａ〉から延在される導電路（５）上圧定位置には複数の
回路素子（８）およびＥ　Ｐ　ＲＯＭ（６）を搭載する
ソケット（１６）が固着される。斯る基板（２）上には
ＥＰＲＯＭ（６）以外のマイクロコンピュータ（７）を
含む複数の回路素子（８）が固着されており、（３１）
はＤＴＥインターフェース、（３２）（３３）は第１お
よび第２の変復調回路、り３４）はＤＴＭＦ発生回路、
（４０）はＥ　Ｐ　ＲＯＭ　（６）’、ｒ制御する制御
スイッチ、（７）はマイクロコンピュータ、（８）はコ
ンデンサー等のチップ部品である。

第１２図に示す如く、マイクロコンピュータ（７）の近
傍あるいは隣接する位置にＳＩＰ型ＥＦＲＯＭ（６）が
搭載されるソケット（１６）が固着される。マイクロコ
ンピュータ（７）の近傍あるいは隣接する位置にソケッ
ト（１６）を固着することで、マイクロコンピュータ（
７）とＥＦＲＯＭ（６）とのパスライン、即ち導電路（
６）の引回し線の距離を最短でしかも最小の距離で引回
すことができ、他の実装パターンを有効に使用できると
共に高密度実装が行える。尚、一点鎖線で囲まれた領域
は接着シートでケース材（９）が固着される領域を示す
。

第１３図は第１２図で示した基板（２）上にケース材（
９）を介して他方の基板（２）を固着したときのモデム
用の混成集積回路装置の完成品の平面図であり、基板（
３）ノ上面からはＳＩＰ型ＥＰＲＯＭ（６）だけが露出
された状態となる。即ち、ＥＰＲＯＭ（６）以外の他の
素子は全てケース材〈９）と二枚の基板（２）（３）と
で形成された封止空間（２１）内に封止きれＥＰＲＯＭ
（６）だけが基板外に搭載されるのでＥ　Ｐ　ＲＯＭ（
６）の挿脱が必要に応じて自由自在に行うことができる
。

以上に詳述したモデム用の混成集積回路装置のＥ　Ｆ　
ＲＯＭ（６）には製品仕様の多様化に備え、仕向地、Ｏ
ＥＭ、自社販売等セットメーカ（ユーザ）が要望する仕
様変更に対して容易に対応することができる。即ち、Ｅ
ＰＲＯＭ（６）以外の回路構成はあらかじめ各種の仕様
変更に対応する様に設計されていたが、特定のユーザの
仕様に基ついて混成集積回路を設計すると、他のユーザ
仕様と一致しないことがあった場合、従来では混成集積
回路自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＳＩＰ型Ｅ　Ｐ　
ＲＯＭ（６）がソケット（１６）を介して一方の基板（
２）の露出表面上に搭載されているため、ＥＰＲＯＭ（
６）の離脱が行えるのでユーザ側でＥＰＲＯＭを選択し
て実装するだけで１つの混成集積回路装置で多機種の混
成集積回路装置の実現が行える。

斯る本発明に依れば、一方の基板（２）の所望位置に孔
（４）を設け、導電路り５）と接続すると共に孔（４〉
内にリードビン挿入部が外側方向になる様にソケット＜
１６）を嵌合し、そのソケット（１６）にＥＰＲＯＭ（
６）を挿入して二枚の基板（２）（３）とケース材（９
）とで形成された封止空間り２１）にマイクロコンピュ
ータ（７）およびその他の回路素子（８）を配置するこ
とにより、混成集積回路とＥＰＲＯＭとが一体化し且つ
／ｈ型化となるシステムが提供できると共にＥＰＲＯＭ
（６）の挿脱が自由自在に行える。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の所望位置に孔（４）を設け、その孔（４〉に
固着し側基板（２）（３）上の所望の導電路（５）に接
続されたソケット（１６）にＳＩＰ型ＥＦＲＯＭ（６）
を挿入接続しているので、ＳＩＰ型ＥＰＲＯＭ（６〉の
載置位置を任意に選定できる利点を有する。このため内
蔵するマイクロコンピュータ（７）との電気的接続を考
處して、効率良＜ＥＦＲＯＭ（６）とマイクロコンピュ
ータ（７）とを接続でき信号線の引回しを不要にできる
。更に詳述すると、ＥＰＲＯＭ（６）の隣接する位置に
最も関連の深いマイクロコンピュータ（７）を配置でき
、その結果ＥＰＲＯＭ（６）とマイクロコンピュータ（
７）間のデータのやりとりを行うデータ線を最短距離あ
るいは最も設計容易なレイアウトで実現でき、データ線
の引回しによる実装密度のロスを最小限に抑制できる。

更に二枚の基板（２）（３）より形成されているため高
密度で且つノＪ＼型化の混成集積回路装置を提供するこ
とができる。

第２に一方の基板（２）の所望位置の孔（４）に嵌合ご
れたソケット（１６）にＳＩＰ型Ｅ　Ｐ　ＲＯＭ（６）
を挿入配置しているので、一体化した小型の混成集積回
路装置として取り扱える利点を有する。更に二枚の集積
回路基板（２）（３）上の組み込むマイクロコンピュー
タおよびその周辺回路素子の実装密度を向上することに
より、従来必要とされたプリント基板を廃止でき、１つ
の小型化されたＳＩＰ型Ｅ　Ｐ　ＲＯＭ（６）を着脱自
在に内蔵する混成集積回路装置を実現できる。更にＳＩ
Ｐ型ＥＰＲＯＭ（６）が基板露出面上に配置されること
になり、ＥＰＲＯＭ着脱が容易に行える。

第３に二枚の集積回路基板（２）（３）として金属基板
を用いることにより、その放熱効果をプリント基板に比
べて大幅に向上でき、より実装密度の向上に寄与できる
。また導電路（５〉として銅箔（１１）を用いることに
より、導電路（５）の抵抗値を導電ペーストより大幅に
低減でき、実装される回路をプリント基板と同等以上に
拡張できる。

第４にＥＰＲＯＭ（６）としてシングルインライン型を
用いることができるので、混成集積回路装置へのＥＰＲ
ＯＭ（６）の実装が極めて容易に実現でき且つＥＦＲＯ
Ｍ（６）の透過部材（１５）を一方の基板（２）と当接
許せて遮光できる利点を有する。

第５にＥＰＲＯＭ（６）と接続されるマイクロコンピュ
ータ（７）およびその周辺回路素子（８）はケース材＜
９）と二枚の集積回路基板（２）（３）とで形成される
封止空間（２１）にグイ形状あるいはチップ形状で組み
込まれるので、従来のプリント基板の様に樹脂モールド
したものに比較して極めて占有面積が小さくなり、実装
密度の大幅に向上できる利点を有する。

第６にケース材〈９）と二枚の集積回路基板（２）り３
）の周端を実質的に一致させることにより、集積回路基
板（２）＜３）のほぼ全面を封止空間（２１）として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。

第７に二枚の集積回路基板（２）（３）の−辺あるいは
相対向する辺から外部リード端子（１２）（１３）を導
出でき、極めて多ピンの混成集積回路装置を実現できる
利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は第１図のト」断面図、第４図はケー
ス材の斜視図、第５図は本実施例で用いる基板断面図、
第６図は本実施例で用いるＥＦＲＯＭを示す斜視図、第
７図は第６図の断面図、第８図はＥＰＲＯＭが挿入され
るソケットとマイクロコンピュータとの位置関係を示す
斜視図、第９図は本実施例で用いるモデム回路を示すブ
ロック図、第１０図は第９図で示したモデムのＤＴＥイ
ンターフェースを示すブロック図、第１１図は第９図で
示したモデムのマイクロコンピュータを示すブロック図
、第１２図は第９図で示したブロック図を基板上に実装
したときの平面図、第１３図は第１２図で示した基板上
にケース材を介して他方の基板を固着したときの平面図
、第１４図および第１５図は従来のＥＦＲＯＭ実装構造
を示す斜視図である。（１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　（５）・・・導電路、　（６）・・・
ＳＩＰ型ＥＦＲＯＭ、　　　（７）・・・マイクロコン
ピュータ、　（８）・・・回路素子、　＜４）・・・孔
、　（９）・・・ケース材、　（１６）・・・ソケット
。

Claims

【特許請求の範囲】

（１）二枚の相対向して配置された集積回路基板と、前記基板の対向する主面に形成された所望パターンを有
する導電路と、前記導電路に接続されたシングルインライン型樹脂モー
ルドされた不揮発性メモリーと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板間に一体化されたケース材とを具備し、前記一方の基板の所望位置に孔を設け、前記孔に固着し
前記両基板上の所望の導電路に接続されたソケットに前
記一方の基板の外側から前記不揮発性メモリーを挿入し
、前記両基板と前記ケース材で形成された封止空間に前
記マイクロコンピュータおよびその周辺回路素子を配置
したことを特徴とする混成集積回路装置。
（２）前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項１記載の混成集積回路
装置。
（３）前記両基板の形状を実質的に同一形状とすること
を特徴とする請求項１項記載の混成集積回路装置。
（４）前記導電路として銅箔を用いたことを特徴とする
請求項１記載の混成集積回路装置。
（５）前記孔と前記ソケットはハメチックシールされて
いることを特徴とする請求項１記載の混成集積回路装置
。
（６）前記マイクロコンピュータは前記導電路上にダイ
形状で組み込まれることを特徴とする請求項１記載の混
成集積回路装置。
（７）前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いることを特徴とする請求項１記載の混成
集積回路装置。
（８）前記ケース材を前記両基板の周端部とほぼ一致さ
せた一定の厚みを有する枠体を有することを特徴とする
請求項１記載の混成集積回路装置。
（９）前記ソケットは前記一方の基板の導電路と接続さ
れていることを特徴とする請求項１記載の混成集積回路
装置。
（１０）前記不揮発性メモリーの消去用窓を前記基板と
当接させるように折曲したことを特徴とする請求項１記
載の混成集積回路装置。