JPH0680786B2

JPH0680786B2 - 混成集積回路装置

Info

Publication number: JPH0680786B2
Application number: JP1127311A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02305458A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEPROM（紫外線消去形プログラマブル・リード・オ
ンリ・メモリー）を実装してなるEPROMチップ内蔵型の
混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成される。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第９図に従って説
明すると、第９図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）を有し、前記ヘッダー（45）はセラミ
ック基材（47）に外部導出リード（48）か低融点ガラス
材で接着されている。又このヘッダー（45）はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部（50）が前記低融点ガラス材上或はセラミック
基材（47）上に接着されており、この素子搭載部（50）
にEPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
チップ（51）を密封している。この様にEPROMチップ（5
1）を密封したEPROM素子（44）は、前記絶縁性基板（4
2）のスルーホール（43）に外部導出リード（48）を挿
通させ半田によって固定される。このスルーホール（4
3）は導電性配線パターン（41）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（55）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第10図に示したEPROM実装構
造がある。

以下に第10図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性来板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）は固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第９図および第10図で示したEPROM実装構造は特開昭60
−83393号公報（HO5K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第10図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
0図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。

また、第９図に示した実装構造においても第10図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第９図および第10図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第９図および第10図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板上にEPROMチップを搭載すると共にそのEPROMチップと
接続されるマイクロコンピュータおよびその周辺の回路
素子を夫々の基板上に搭載し、且つ、ケース材と基板と
で形成された封止空間にマイクロコンピュータ及びその
周辺の回路素子全てが密封封止されEPROMチップのみが
ケース材の周辺の所定位置より突出した基板上に設けら
れた構造を有することを特徴とする。

従ってEPROMチップを搭載した混成集積回路を極めて小
型化に行える。

（ホ）作用この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にEPROMチップを接続しているのでEPROMチッ
プの載置位置をケース材の周辺の任意に設定できるの
で、内蔵するマイクロコンピュータとの電気的接続を考
慮して、効率良くEPROMとマイクロコンピュータとを接
続することができ、信号線即ち導電路の引回し線を不要
にすることができる。

更にEPROMチップの隣接する基板の周辺に最も関連の深
いマイクロコンピュータを配置でき、EPROMチップとマ
イクロコンピュータ間のデータのやりとりを行うデータ
線を最短距離あるいは最小距離で実現でき、データ線の
引回しによる実装密度のロスを最小限に抑制することに
なり、高密度の実装が行える。

更に本発明ではEPROMチップ以外の全ての素子がチップ
状で且つケース材と基板で形成された封止空間内に収納
されるため小型化でしかも取扱い性の優れた混成集積回
路装置を提供することができる。

（ヘ）実施例以下に第１図乃至第８図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、ケース材
（８）より突出した突出基板（2a）上の導電路（３）と
接続された樹脂モールドされた不揮発性メモリーチップ
（４）と、メモリーチップ（４）からデータを供給され
且つ基板（２）上の導電路（３）と接続されたマイクロ
コンピュータ（５）およびその周辺回路素子（６）と、
基板（２）に一体化され且つ突出基板（2a）を露出する
ケース材（８）とをから構成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第３図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂層（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（３）が形成される。こ
こでスクリーン印刷による導電路（３）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（３）の形成が可能となる。

突出基板（2a）の導電路（３）上の所定の位置には不揮
発性メモリーチップ（４）が搭載され、そのメモリーチ
ップ（４）の近傍にはメモリーチップ（４）からデータ
を供給されるマイクロコンピュータ（５）とその周辺の
回路素子（６）が搭載され導電路（３）と接続されてい
る。導電路（３）は基板（２）の略全面に延在形成さ
れ、基板（２）の周端部に延在される導電路（３）の先
端部はリード固着パッドが形成され、そのパッドには外
部リード端子（12）が固着されている。その外部リード
（12）は取付け基板に取付けるために略直角に折曲げ形
成されている。

不揮発性メモリーチップ（４）としてEPROM（Erasable
Programable Read Only Memory）が用いられる（以下不
揮発性メモリーチップ（４）をEPROMチップという）。
このEPROMチップ（４）は周知の如く、EPROMチップ
（４）のペレットに形成されているフローティングゲー
トに蓄積されている電子（プログラム・データ）を光を
照射して励起させて未記憶状態のペレットに戻し再書込
みして利用できる素子である。EPROMチップ（４）は市
販されているものであり、本実施例では説明を省略す
る。

EPROMチップ（４）のプログラム・データを選択して供
給されるマイクロコンピュータ（５）およびその周辺回
路素子（６）のIC、トランジスタ、チップ抵抗およびチ
ップコンデンサー等はチップ状態で所望の導電路（３）
上に半田付けあるいはAgペースト等のろう材によって付
着され、マイクロコンピュータ（５）および回路素子
（６）は近傍の導電路（３）にボンディングされてい
る。更に導電路（３）間にはスクリーン印刷によるカー
ボン抵抗体およびニッケルメッキによるニッケルメッキ
抵抗体が夫々抵抗素子として形成されている。

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（８）間に所定の封止空間部（14）が
形成されることになる。更に本実施例のケース材（８）
から突出基板（2a）が露出し、この突出基板（2a）はEP
ROMチップ（４）が載置できる大きさに形成されてい
る。なおこの突出基板（2a）は基板（２）の４辺のどの
位置にも設けられることができ、マイクロコンピュータ
（５）との関係でその位置が決定される。

ケース材（８）から露出した突出基板（2a）上にはEPRO
Mチップ（４）と固着接続される複数の導電路（３）の
一端が形成され、その導電路（３）の先端部にEPROMチ
ップ（４）が固着される。EPROMチップ（４）が固着さ
れた導電路（３）の他端はマイクロコンピュータ（５）
の近傍に効率よく引回しされチップ状のマイクロコンピ
ュータ（５）とボンディングワイヤで電気に接続され
る。

ここでEPROMチップ（４）とマイクロコンピュータ
（５）との位置関係について述べる。EPROMチップ
（４）とチップ状のマイクロコンピュータ（５）とは多
数本の導電路（３）を介して接続されるため、その導電
路（３）の引回しを短くするためにEPROMチップ（４）
とマイクロコンピュータ（５）は夫々、隣接する位置か
あるいはできるだけ近傍に位置する様に配置される。従
ってEPROMチップ（４）とマイクロコンピュータ（５）
との導電路（３）の引回しを最短距離で形成でき基板上
の実装面積を有効に使用することができる。EPROMチッ
プ（４）とその近傍あるいは隣接した位置に配置された
チップ状のマイクロコンピュータ（５）はマイクロコン
ピュータ（５）の近傍に延在された導電路（３）の先端
部とワイヤ線によってボンディング接続されEPROMチッ
プ（４）と電気的に接続される。

EPROMチップは第１図および第２図から明らかな如く、
ケース材（８）より突出した突出基板（2a）上に搭載さ
れる。突出基板（2a）上にはEPROMチップ（４）とそのE
PROMチップ（４）と近傍の導電路（３）とを接続するワ
イヤ線が囲まれることになる。

更に突出基板（2a）上には１層以上の樹脂が被覆され、
EPROMチップ（４）およびワイヤ線がその樹脂層によっ
て完全に被覆される。EPROMチップ（４）上に直接被覆
される第１層目の樹脂はEPROMチップ（４）のデータを
消去する際に紫外線を透過する必要があるために紫外線
透過性樹脂（21a）が用いられる。紫外線透過性樹脂（2
1a）は非芳香族系であれば限定されず、例えばメチル系
シリコンゴムあるいはシリコンゲルが用いられる。

本実施例では第１層目の樹脂層（21a）上に第２層目の
樹脂層（21b）が充填されている。第２層目の樹脂層は
第１層目とは異なりEPROMチップ（４）の誤消去を防止
するために紫外線を遮断する紫外線不透過性樹脂（21
b）が用いられる。この樹脂層（21b）は芳香環（ベンゼ
ン環）を含んだ樹脂であれば限定されず、例えばエポキ
シ系あるいはポリイミド系の樹脂が用いられる。

従ってEPROMチップ（４）だけが突出基板（2a）上に搭
載され且つ２層の樹脂で被覆され、他のマイクロコンピ
ュータ（５）およびその他の回路素子（６）は基板
（２）とケース材（８）とで形成される封止空間（14）
内に配置されることになる。

上述の如く、EPROMチップ（４）と接続されるマイクロ
コンピュータ（５）およびその周辺の回路素子（６）は
基板（２）とケース材（８）で形成された封止空間部
（14）に配置する様に設定されている。即ち、チップ状
の電子部品および印刷抵抗、メッキ抵抗等の抵抗素子の
全ての素子が封止空間部（14）内に設けられている。

本実施例でEPROMチップ（４）のデータ消去を行う場合
は紫外線不透過性樹脂（21b）を剥離して紫外線を照射
し、再書き込みをする場合はEPROMチップ（４）上の紫
外線透過性樹脂（21a）も剥してボンディングされてい
る近傍の導電路（３）にプローブ等の端子を当接させ、
書き込み装置よりデータを書き込む。このとき、紫外線
透過性樹脂（21a）を剥す場合、樹脂（21a）はあまり接
着力が強くないためにワイヤ線が切断することはない。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第４図に示したブロック図に基づいてモデムを簡単に説
明する。

第４図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（21）と、DTEインターフェース（21）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（５）と、マイクロコンピュータ
（５）からアドレスされるデータを内蔵したEPROM
（４）と、マイクロコンピュータ（５）からの出力信号
を変復調しNCU（NETWORK CONTROL UNIT）に出力する
第１および第２の変復調回路（22）（23）と、マイクロ
コンピュータ（５）からの出力信号に応じて所望のDTMF
信号（トーン信号）を発生するDTMF発生器（24）とをか
ら構成されている。

DTEインターフェースは例えばSTC9610（セイコーエプソ
ン）等のICより成り、第５図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ（５）へ出力する発信メモリー部
（25）と、マイクロコンピュータ（５）からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部（26）と、送信メモリー部
（25）および受信メモリー部（26）を介して入出力され
る夫々の信号を切替える制御部（27）とからなり、パソ
コン（28）とマイクロコンピュータ（５）とを接続する
ための所定の機能を有するものである。

マイクロコンピュータ（５）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第６図の如く、DTEイン
ターフェース（21）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（21）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（28）はマイクロコンピュータ（５）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（５）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（22）は30
0bpsの低速変復調回路であり、第２の変復調回路（23）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（22）（23）はマイクロコンピュータ
（５）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（24）はマイクロコンピュータ（５）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（29a）に出力して電話回線へ信号を供給する。

EPROM（４）内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ（５）のアドレスに基づいてマイクロコン
ピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて制御スイッチ
（29d）が動作し、所定のアドレスデータがEPROM（４）
に供給され、そのアドレスに基づいたEPROM（４）のプ
ログラム・データがマイクロコンピュータ（５）に供給
され、通信を行う夫々のモデムの通信規格（BELL/CCITT
規格）、通信速度（300/1200bps）、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（21）に入力され、電話番号を解読する為にマイクロ
コンピュータ（５）に転送される。その解読した結果を
DTM発生器（24）に送信し、DTMF発生器（24）からDTMF
信号が発信されその信号は送信AMP（29a）、ライントラ
ンス（29c）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（29c）、受信アン
プ（29b）を通り低速変復調回路（22）でそのアンサー
トーンが起呼側のモデムに対して所定のアンサートーン
であるか否かを検出する。所定のアンサートーンであれ
ば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（21）に入力し、その
データをマイクロコンピュータ（５）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（22）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（29）、ライントランス（32）
を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（29c）、受信AMP（29b）を介して
低速変復調回路（22）に入力される。ここでアナログ信
号はデジタル信号に変換されDTEインターフェース（2
1）に入力され、シリアルデジタル信号からパラレルデ
ジタル信号に変換されて起呼側のパソコンに入力され
る。その結果起呼側へパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。

第７図は第４図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の図符号は同一符号とする。EPROMチップ
（４）とマイクロコンピュータ（５）との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。

第７図に示す如く、基板（２）の対向する周端部には外
部リード端子（12）が固着される複数の固着用パッド
（3a）が設けられている。固着パッド（3a）から延在さ
れる導電路（３）上封止空間（14）の位置には複数の回
路素子が、突出基板（2a）上にはEPROMチップ（４）が
固着される。斯る基板（２）上にはEPROMチップ（４）
以外のマイクロコンピュータ（５）を含む複数の回路素
子が固着されており、（21）はDTEインターフェース、
（22）（23）は第１および第２の変復調回路、（24）は
DTMF発生回路、（29a）はEPROMチップ（４）を制御する
制御スイッチ、（５）はマイクロコンピュータ、（６）
はコンデンサー等のチップ部品である。

第７図に示す如く、マイクロコンピュータ（５）の近傍
あるいは隣接するケース材（８）より露出した突出基板
（2a）にEPROMチップ（４）が固着される。マイクロコ
ンピュータ（５）の近傍あるいは隣接する位置にEPROM
チップ（４）を固着することで、マイクロコンピュータ
（５）とEPROMチップ（４）との信号線、即ち導電路
（３）の引回し線の距離を最短でしかも最小の距離で引
回すことができ、他の実装パターンを有効に使用できる
と共に高密度実装が行える。このときソケット（15）は
ケース材（８）から露出し基板（２）の任意の周端部に
設けた突出基板（2a）に設けられる。尚、一点鎖線で囲
まれた領域は接着シートでケース材（８）が固着される
領域を示す。

第８図は第７図で示した基板（２）上にケース材（８）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材（８）の周端辺の突出基板
（2a）上にはEPROMチップ（４）が樹脂被覆された状態
となる。即ち、EPROMチップ（４）以外の他の素子は全
てケース材（８）と基板（２）とで形成された封止空間
（14）内に封止される。

斯る本発明に依れば、基板（２）の所望位置に突出基板
（2a）を設け、その突出基板（2a）上の導電路（３）に
EPROMチップ（４）を接続し、基板（２）とケース材
（８）とで形成された封止空間（14）にマイクロコンピ
ュータ（５）および他の回路素子（６）を固着すること
により、混成集積回路とEPROMとの一体化した装置が極
めて小型化に提供することができる。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に基板
（２）の任意の周端辺に突出基板（2a）を設け、その突
出基板（2a）上の導電路（３）にEPROMチップ（４）を
接続しているので、EPROMチップ（４）の載置位置の周
辺の任意に選定できる利点を有する。このため内蔵する
マイクロコンピュータとの電気的接続を考慮して、効率
良くEPROMチップ（４）とマイクロコンピュータ（５）
とを接続できデータ線の引回しを不要にできる。更に詳
述すると、EPROMチップ（４）の隣接する位置に最も関
連の深いマイクロコンピュータ（５）を配置でき、その
結果EPROMチップ（４）とマイクロコンピュータ（５）
間のデータのやりとりを行うデータ線を最短距離あるい
は最も設計容易なレイアウトで実現でき、データ線の引
回しによる実装密度のロスを最小限に抑制できる。

第２に基板（２）の周端部に設けた突出基板（2a）にEP
ROMチップ（４）を配置しているので、一体化した小型
の混成集積回路装置として取り扱える利点を有する。更
に集積回路基板（２）上の組み込むマイクロコンピュー
タおよびその周辺回路素子の実装密度を向上することに
より、従来必要とされたプリント基板を廃止することが
できる。

第３に両集積回路基板（２）として金属基板を用いるこ
とにより、その放熱効果をプリント基板に比べて大幅に
向上でき、より実装密度の向上に寄与できる。また導電
路（３）として銅箔（11）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にEPROMチップ（４）と接続されるマイクロコンピ
ュータ（５）およびその周辺回路素子（６）はケース材
（８）と集積回路基板（２）とで形成される封止空間
（14）にダイ形状あるいはチップ形状で組み込まれるの
で、従来のプリント基板の様に樹脂モールドしたものに
比較して極めて占有面積が小さくなり、実装密度の大幅
に向上できる利点を有する。

第５にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（14）として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。

第６に突出基板（2a）上にEPROMチップ（４）を設ける
ことにより、EPROMチップ（４）の着脱を自在に行な
え、EPROMチップ（４）の交換や消去および再書込みを
自由に行える利点を有する。

第７に両集積回路基板（２）の一辺あるいは相対向する
辺から外部リード（12）を導出でき、極めて多ビンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いたモデムを示すブロック図、第５
図は第４図で示したモデムのDTEインターフェースを示
すブロック図、第６図は第４図で示したモデムのマイク
ロコンピュータを示すブロック図、第７図は第４図で示
したブロック図を基板上に実装したときの平面図、第８
図は第７図に示した基板上にケース材を固着したときの
平面図、第９図および第10図は従来のEPROM実装構造を
示す断面図である。（１）……混成集積回路装置、（２）……集積回路基
板、（2a）……突出基板、（３）……導電路、（４）…
…EPROM、（５）……マイクロコンピュータ、（６）…
…回路素子、（８）……ケース材、（21a）……紫外線
透過性樹脂、（21b）……紫外線不透過性樹脂。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と、前記基板上に形成された所望のパターンを有する導電路
と、前記導電路に接続された不揮発性メモリーチップと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板に一体化されたケース材とを具備し、前記ケース材から露出した前記基板周辺上の前記導電路
に前記不揮発性メモリーチップを固着し、前記不揮発性
メモリーチップの電極と所望の前記導電路をボンディン
グワイヤで接続し、前記不揮発性メモリーチップおよび
ボンディングワイヤを樹脂で封止し、前記基板と前記ケ
ース材で形成された封止空間に前記マイクロコンピュー
タおよびその周辺回路素子を配置したことを特徴とする
混成集積回路装置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項４】前記不揮発性メモリーを被覆する樹脂とし
て紫外線を透過する樹脂を用いたことを特徴とする請求
項１記載の混成集積回路装置。
【請求項５】前記封止樹脂層上に紫外線を遮断するシー
ル樹脂層を設けたことを特徴とする請求項４記載の混成
集積回路装置。
【請求項６】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項７】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項８】前記不揮発性メモリーを設けた辺と異なる
辺から外部リードを導出することを特徴とする請求項１
記載の混成集積回路装置。