JPH0680763B2

JPH0680763B2 - 混成集積回路装置

Info

Publication number: JPH0680763B2
Application number: JP10078489A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-04-20
Filing date: 1989-04-20
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02278860A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM（紫外線消去形プログラマブル・リード・
オンリ・メモリー）を実装してなるEPROM内蔵型の混成
集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、の照射
窓がネックとなり未だサーディップ型パッケージに組込
まれて製造され、プリント配線板に実装されているため
小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第12図に従って説
明すると、第12図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャツプ（46）を有し、前記ヘッダー（45）はセラミ
ック基板（47）に外部導出リード（48）から低融点ガラ
ス材で接着されている。又このヘッダー（45）はガラス
に金粉が多量に混入したいわゆる金ペーストを焼結した
素子搭載部（50）が前記低融点ガラス材上或はセラミッ
ク基材（47）上に接着されており、この素子搭載部（5
0）にEPROMチップ（51）が紫外線照射面を上にして装着
され、このチップ（51）の電極と前記外部導出リード
（48）とが金属細線（52）によって接続されている。前
記キャップ（46）は蓄部材であって、前記EPROMチップ
（51）の紫外線照射面と対向する部分に窓（53）を有す
るセラミック基材（54）を含み、このキャップ（46）は
低融点ガラスによってヘッダー（45）に配置されたEPRO
Mチップ（51）を密封している。この様にEPROMチップ
（51）を密封したEPROM素子（44）は、前記絶縁性基板
（42）のスルーホール（43）に外部導出リード（48）を
挿通させ半田によって固定される。このスルーホール
（43）は導電性配線パターン（41）によって所要の配線
引回しが施され、前記絶縁性基板の端部に設けられた雄
型コネクタ端子部（55）から図示しない雌型コネクタへ
と接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このクランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第13図に示したEPROM実装構
造がある。

以下に第13図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ21を載置するチップと搭載エリヤ（60c）を
有し、前記配線パターン（60b）は、このエリヤ近傍か
ら主表面（60a）上を引回されて図示しない雄型コネク
タ端子部に接続されている。前記エリヤ（60c）には、E
PROMチップ（61）が搭載され、このチップ（61）の表面
電極と前記配線パターン（60b）とが金属細線（62）に
より接続されている。勿論金属細線（62）の１本は前記
チップ（61）のサブストレートと接続する為に、このチ
ップ（61）が搭載された配線パターン（60b）とワイヤ
リングされている。前記EPROMチップ（61）の紫外線照
射面（61a）上には紫外線透過性樹脂（63）（例えば東
レ社製、型名TX−978）を介して、紫外線透過性窓材（6
4）が固着されている。この窓材（64）は、石英、透明
アルミナ等、公知の紫外線透過性材料である。そして、
前記窓材（64）の頂部面（64a）は、EPROMチップ（61）
の紫外線照射面に光を導入する面であるから、この頂部
面（64a）を除いた残余の窓材（64）部分と、金属細線
（62）と、この金属細線（62）と前記配線パターン（60
b）との接続部分とが合成樹脂（65）（例えば日東電工
社製、型名MP−10）で被覆されている。もし、絶縁性基
板（60）と、EPROMチップ（61）と窓材（64）とを加え
た総合厚さ寸法を更に低くする必要があれば、前記基板
（60）のチップ搭載エリヤ（60c）をザグリ穴としてこ
の基板（60）の厚さの半分程度握れば良い。又この様な
ザグリ穴としておけば、合成樹脂（65）の流れ止めダム
が形成され湿気などの浸入に対して有効に作用する。

第12図および第13図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第13図で示したEPROM実装構造ではEPROMチップをプリン
ト基板上にダイボンディングしているため、小型化とな
ることはいうまでもない。しかしながら、ここでいう小
型化はあくまでEPROM自体の小型化である。即ち、第13
図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第13図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導線パターン上にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。

また、第12図に示したEPROM実装構造で消去後の再書込
みという点ではEPROMをプリント基板から着脱すること
が可能であるために、一般なROMライターを用いての書
込みが行えるために比較的容易に行える。しかしなが
ら、第12図に示した実装構造においても第13図と同様に
EPROMの周辺の回路、即ち、マイクロコンピュータやそ
の周辺LSI,IC等の回路素子がディスクリート等の電子部
品で構成されているため、プリント基板の大型化、即ち
システム全体が大型化となりユーザが要求される軽薄短
小のEPROM搭載の集積回路を提供することができない大
きな問題がある。

更に第12図および第13図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第12図および第13図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板上に樹脂封止型のEPROMを搭載すると共にそのEPROMと
接続されるマイクロコンピュータおよびその周辺の回路
素子を搭載し、且つ、ケース材と基板とで形成された封
止空間にマイクロコンピュータ及びその周辺の回路素子
全てが密封封止されEPROMのみがケース材の周端辺の所
定位置に設けられたくぼみによって露出された構造を有
することを特徴とする。

従ってEPROMを搭載した混成集積回路を小型化に且つEPR
OMの挿脱が自由自在に行えるEPROM内蔵の混成集積回路
装置を提供することができる。

（ホ）作用この様に本発明に依れば、ケース材の周端辺に設けられ
たくぼみを設け、そのくぼみで露出した基板上の導電路
にEPROMを接続しているのでEPROMの載置位置を任意に決
定できるので、内蔵するマイクロコンピュータとの電気
的接続を考慮して、効率良くEPROMとマイクロコンピュ
ータとを接続することができ、信号線即ち導電路の引回
し線を不要にすることができる。

更にEPROMの隣接する位置に最も関連の深いマイクロコ
ンピュータを配置でき、EPROMとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。

更に本発明ではEPROM以外の全ての素子がチップ状で且
つケース材と基板で形成された封止空間内に収納される
ため小型化でしかも取扱い性の優れた混成集積回路装置
を提供することができる。

（ヘ）実施例以下に第１図乃至第９図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路（１）は第１図および第２図に示す様
に、集積回路基板（２）と、集積回路基板（２）上に形
成された所望形状の導電路（３）と、導電路（３）と接
続された不揮発性メモリー（４）と、メモリー（４）か
らデータを供給され且つ基板（２）上の導電路（３）と
接続されたマイクロコンピュータ（５）およびその周辺
回路素子（６）と、基板（２）に一体化されその周端辺
にくぼみ（７）が設けられたケース材（８）とをから構
成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第３図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂層（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（３）が形成される。こ
こでスクリーン印刷による導電路（３）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（３）の形成が可能となる。

導電路（３）上の所定の位置には不揮発性メモリー
（４）とメモリー（４）からデータを供給されるマイク
ロコンピュータ（５）とその周辺の回路素子（６）が搭
載され導電路（３）と接続されている。導電路（３）は
基板（２）の略全面に延在形成され、基板（２）の周端
部に延在される導電路（３）の先端部はリード固着パッ
ドが形成され、そのパッドには外部リード端子（12）が
固着されている。その外部リード（12）は取付け基板に
取付けるために略直角に折曲げ形成されている。

不揮発性メモリー（４）としてEPROM（Erasable Progra
mable Read Only Memory）が用いられる（以下不揮発性
メモリー（４）をEPROMという）。このEPROM（４）は周
知の如く、EPROM（４）のペレットに形成されているフ
ローティングゲートに蓄積されている電子（プログラム
・データ）を光を照射して励起させて未記憶状態のペレ
ットに戻し再書込みして利用できる素子である。

一般的なEPROM（４）の構造は第４図および第５図に示
す様にDIP（デュアル・イン・ライン）型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
（12）のメモリーを消去するために光を照射する必要が
あるため、ペレット（12）の上面にあたる部分はエネル
ギーの高い光（紫外線）を透過する透過部材（13）が配
置されている。本実施例ではDIP型のEPROM（４）であれ
ば樹脂モールド型あるいはセラミックス型のどちらのタ
イプのパッケージを用いてもよい。この様なEPROM装置
は特開昭53−74358号公報および特開昭62−290160号公
報に開示されている。

本実施例ではEPROM（４）にはDIP型のEPROM装置を用い
たが、EPROM（４）の型は基本的には任意であり、例え
ばセラミック型あるいは樹脂モールド型のLCC,PLCC等の
パッケージでも用いることが可能である。LCCおよびPLC
C夫々のタイプのEPROM装置はその底面の四側辺に接続用
の電極が設けられた構造である。LCCおよびPLCC型のEPR
OMはDIP型のEPROMに比べて小型化になるが本実施例では
最っとも普及率の高いDIP型のEPROM装置を用いて説明す
るが、より小型化のシステムを要求する場合にはLCC,PL
CC型のEPOM装置を用いればその効果は大である。また、
LCC,PLCC型のEPROMはDIP型と同様にソケットを介して基
板上に搭載される。

EPROM（４）のプログラム・データを選択して供給され
るマイクロコンピュータ（５）およびその周辺回路素子
（６）のIC、トランジスタ、チップ抵抗およびチップコ
ンデンサー等はチップ状態で所望の導電路（３）上に半
田付けあるいはAgペースト等のろう材によって付着さ
れ、マイクロコンピュータ（５）および回路素子（６）
は近傍の導電路（３）にボンディングされている。更に
導電路（３）間にはスクリーン印刷によるカーボン低抗
体およびニッケルメッキによるニッケルメッキ抵抗体が
夫々抵抗素子として形成されている。

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（８）間に所定に封止空間部（14）が
形成されることになる。更に本実施例のケース材（８）
にはくぼみ（７）が設けられている。そのくぼみ（７）
はEPROM（４）の外形と実質的に同形状であり、EPROM
（４）の挿脱を容易にするためにEPROM（４）より少し
大きめに形成されている。このくぼみ（７）はケース材
（８）の周端辺に位置する様に形成され、少なくとも３
辺の辺より構成されている。

ケース材（８）のくぼみ（７）で露出した基板（２）上
にはソケット（15）の電極と固着接続される複数の導電
路（３）の一端が形成され、その導電路（３）の先端部
にEPROM（４）を挿入するソケット（15）が固着され
る。ソケット（15）が固着された導電路（３）の他端は
マイクロコンピュータ（５）の近傍に効率よく引回しさ
れチップ状のマイクロコンピュータ（５）とボンディン
グワイヤで電気に接続される。

ここでEPROM（４）とマイクロコンピュータ（５）との
位置関係について述べる。第６図はEPROM（４）とマイ
クロコンピュータ（５）とを基板（２）上に配置したと
きの要部拡大図であり、EPROM（４）とチップ状のマイ
クロコンピュータ（５）とは第６図に示す如く、多数本
の導電路（３）を介して接続されるため、その導電路
（３）の引回しを短くするためにEPROM（４）とマイク
ロコンピュータ（５）は夫々、隣接する位置かあるいは
できるだけ近傍に位置する様に配置される。従ってEPRO
M（４）とマイクロコンピュータ（５）との導電路
（３）の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM（４）とその近
傍あるいは隣接した位置に配置されたチップ状のマイク
ロコンピュータ（５）は第６図の如く、マイクロコンピ
ュータ（５）の近傍に延在された導電路（３）の先端部
とワイヤ線によってボンディング接続されEPROM（４）
と電気的に接続される。

ところで、EPROM（４）はソケット（15）に挿入されて
基板（２）上に搭載されることになり、EPROM（４）の
上面のみが外部に露出することになる。このとき、EPRO
M（４）の上面とケース材（８）の上面とは略一致した
状態であることが好ましい。この結果、EPROM（４）だ
けが露出し、他のマイクロコンピュータ（５）およびそ
の周辺の回路素子（６）は封止空間（14）内に配置され
ることになる。

上述の如く、EPROM（４）と接続されるマイクロコンピ
ュータ（５）およびその周辺の回路素子（６）は基板
（２）とケース材（８）で形成された封止空間部（14）
に配置する様に設定されている。即ち、チップ状の電子
部品および印刷抵抗、メッキ抵抗等の抵抗素子の全ての
素子が封止空間部（14）内に設けられている。

ところで、EPROM（４）が配置されたケース材（８）の
くぼみ（７）上には遮光用のシール材（16）が接着さ
れ、光を完全に遮光すると共にEPROM（４）の完全密封
が行われる。

本実施例でEPROM（４）のデータ消去を行う場合はシー
ル材（16）を剥して紫外線を照射するかあるいはソケッ
ト（15）からEPROM（４）を離脱して紫外線を照射する
ケースがある。また、再書込みの場合はEPROM（４）を
ソケットから離脱して一般的なROMライターを使用して
電気的に書込みを行い、書込み後、ソケット（15）に挿
入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互いに離れたところでデータ送受を行う
データ通信のためにモデムが存在する。モデムの機能は
デジタル化されたデータを電話回線で使用できる周波数
を使って、データによる変調を行いアナログ信号にして
電話回線に乗せることと、相手方から送られて来たデー
タで変調されるアナログ信号を復調してデジタル化した
データに戻す機能を持つ。

第７図に示したブロック図に基づいてモデムを簡単に説
明する。

第７図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（21）と、DTEインターフェース（21）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（５）と、マイクロコンピュータ
（５）からアドレスされるデータを内蔵したEPROM
（４）と、マイクロコンピュータ（５）からの出力信号
を変復調しNCU（NETWORK CONTROL UNIT）に出力する第
１および第２の変復調回路（22）（23）と、マイクロコ
ンピュータ（５）からの出力信号に応じて所望のDTMF信
号（トーン信号）を発生するDTMF発生器（24）とをから
構成されている。

DTEインターフェースは例えばSTC9610（セイコーエブソ
ン）等のICより成り、第８図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ（５）へ出力する送信メモリー部
（25）と、マイクロコンピュータ（５）からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部（26）と、送信メモリー部
（25）および受信メモリー部（26）を介して入出力され
る夫々の信号を切替える制御部（27）とからなり、パソ
コン（28）とマイクロコンピュータ（５）とを接続する
ための所定の機能を有するものである。

マイクロコンピュータ（５）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第９図の如く、DTEイン
ターフェース（21）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（21）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（28）はマイクロコンピュータ（５）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（５）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（22）は30
0bpsの低速変復調回路であり、第２の変復調回路（23）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（22）（23）はマイクロコンピュータ
（５）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（24）はマイクロコンピュータ（５）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（29a）に出力して電話回線へ信号を供給する。

EPROM（４）内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ（５）のアドレスに基づいてマイクロコン
ピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて制御するスイ
ッチ（29d）が動作し、所定のアドレスデータがEPROM
（４）に供給され、そのアドレスに基づいたEPROM
（４）のプログラム・データがマイクロコンピュータ
（５）に供給され、通信を行う夫々のモデムの通信規格
（BELL/CCLTT規格）、通信速度（300/1200bps）、デー
タファーマットの一致、デップスイッチモードの切替等
の各種のモードが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（21）に入力され、電話番号を解読する為にマイクロ
コンピュータ（５）に転送される。その解読した結果を
DTMF発生器（24）に送信し、DTMF発生器（24）からDTMF
信号が発信されその信号は送信AMP（29a）、ラインラン
ス（29c）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（29c）、受信アン
プ（29b）を通り低速変復調回路（22）でそのアンサー
トーンが起呼側のモデムに対して所定のアンサートーン
であるか否かを検出する。所定のアンサートーンであれ
ば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（21）に入力し、その
データをマイクロコンピュータ（５）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（22）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（29）、ライントランス（32）
を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（29c）、受信AMP（29b）を介して
低速変復調回路（22）に入力される。ここでアナログ信
号はデジタル信号に変換されDTEインターフェース（2
1）に入力され、シリアルデジタル信号からパラレルデ
ジタル信号に変換されて起呼側のパソコンに入力され
る。その結果起呼側へパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。

第10図は第７図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の図番号は同一番号とする。EPROM（４）と
マイクロコンピュータ（５）との接続はバスラインで示
す。尚、複数の回路素子を接続する導電路は煩雑のため
省略する。

第10図に示す如く、基板（２）の対向する周端部には外
部リード端子（12）が固着される複数の固着用パッド
（3a）が設けられている。固着パッド（3a）から延在さ
れる導電路（３）上所定位置には複数の回路素子および
EPROM（４）を搭載するソケット（15）が固着される。
斯る基板（２）上にはEPROM（４）以外のマイクロコン
ピュータ（５）を含む複数の回路素子が固着されてお
り、（21）はDTEインターフェース、（22）（23）は第
１および第２の変復調回路、（24）はDTMF発生回路、
（29a）はEPROM（４）を制御する制御スイッチ、（５）
はマイクロコンピュータ、（６）はコンデンサー等のチ
ップ部品である。

第10図に示す如く、マイクロコンピュータ（５）の近傍
あるいは隣接する位置にEPROM（４）が搭載されるソケ
ット（15）が固着される。マイクロコンピュータ（５）
の近傍あるいは隣接する位置にソケット（15）を固着す
ることで、マイクロコンピュータ（５）とEPROM（４）
との信号線、即ち導電路（３）の引回し線の距離を最短
でしかも最小の距離で引回すことができ、他の実装パタ
ーンを有効に使用できると共に高密度実装が行える。こ
のときソケット（15）はケース材（８）のくぼみ（７）
と対応させるために基板（２）の周端部に設けられる。
尚、一点鎖線で囲まれた領域は接着シートケース材
（８）が固着される領域を示す。

第11図は第10図で示した基板（２）上にケース材（８）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材（８）の周端辺に設けられた
くぼみ（７）からはEPROM（４）の上面のみが露出され
た状態となる。即ち、EPROM（４）以外の他の素子は全
てケース材（８）と基板（２）とで形成された封止空間
（14）内に封止され且つEPROM（４）の上面のみが露出
されるのでEPROM（４）の挿脱が必要に応じて自由自在
に行うことができる。

以上したモデム用の混成集積回路装置のEPROM（４）に
は製品仕様の多様化に備え、仕向地、OEM、自社販売等
セットメーカ（ユーザ）が要望する仕様変更に対して容
易に対応することができる。即ち、EPROM（４）以外の
回路構成はあらかじめ各種の仕様変更に対応する様に設
計されていたが、特定のユーザの仕様に基づいて混成集
積回路を設計すると、他のユーザ仕様と一致しないこと
があった場合、従来では混成集積回路自体の設計を見な
おす必要があった。

しかし本発明の混成集積回路装置ではEPROM（４）がソ
ケット（15）を介して基板（２）上に搭載され且つその
表面がケース材（８）のくぼみ（７）から露出された状
態であるため、EPROM（４）の離脱が行えるのでユーザ
側でEPROMを選択して実装するだけで１つの混成集積回
路装置で多機種の混成集積回路装置の実現が行える。

斯る本発明に依れば、ケース材（８）の所望位置にくぼ
み（７）を設け、そのくぼみ（７）で露出した基板
（２）上の導電路（３）にソケット（15）を介してEPRO
M（４）を接続し、基板（２）とケース材（８）とで形
成された封止空間（14）にマイクロコンピュータ（５）
および他の回路素子（６）を固着することにより、混成
集積回路とEPROMとの一体化した装置ができ且つ必要性
に応じて容易にEPROMの挿脱が行える大きな特徴を有す
る。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１にケース材
（８）の周端辺にくぼみ（７）を設け、そのくぼみ
（７）で露出した基板（２）上の導電路（３）にEPROM
（４）を接続しているので、EPROM（４）の載置位置に
任意に選定できる利点を有する。このため内蔵するマイ
クロコンピュータとの電気的接続を考慮して、効率良く
EPROM（４）とマイクロコンピュータ（５）とを接続で
きデータ線の引回しを不要にできる。更に詳述すると、
EPROM（４）の隣接する位置に最も関連の深いマイクロ
コンピュータ（５）を配置でき、その結果EPROM（４）
とマイクロコンピュータ（５）間のデータのやりとりを
行うデータ線を最短距離あるいは最も設計容易なレイア
ウトで実現でき、データ線の引回しによる実装密度のロ
スを最小限に抑制できる。

第２にケース材（８）の周端部のくぼみ（７）にEPROM
（４）を配置しているので、市販のモールド型のEPROM
（４）を用いているにも拘らず一体化した小型の混成集
積回路装置として取り扱える利点を有する。更に集積回
路基板（２）上の組込むマイクロコンピュータおよびそ
の周辺回路素子の実装密度を向上することにより、従来
必要とされたプリント基板を廃止でき、１つの小型化さ
れたEPROM（４）を着脱自在に内蔵する混成集積回路装
置を実現できる。

第３図に集積回路基板（２）として金属基板を用いるこ
とにより、その放熱効果をプリント基板に比べて大幅に
向上でき、より実装密度の向上に寄与できる。また導電
路（３）として銅箔（11）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路プリント基板と同等以上に拡張できる。

第４にEPROM（４）として市販されているデュアルイン
ライン型あるいはLCC型を用いることができるので、混
成集積回路装置へのEPROM（４）の実装が極めて容易に
実現できる利点を有する。更にくぼみ（７）とEPROM
（４）の外形を同形状にすることによりケース材（８）
にぴったり埋設でき、しかもケース材（８）の周端辺に
くぼみ（７）が設けられているため、挿脱しやすく且つ
極めてすっきりした形状のEPROM内蔵型の混成集積回路
装置を実現できる。

第５にEPROM（４）と接続されるマイクロコンピュータ
（５）およびその周辺回路素子（６）はケース材（８）
と集積回路基板（２）とで形成される封止空間（14）に
ダイ形状あるいはチップ形状で組み込まれるので、従来
のプリント基板の様に樹脂モールドしたものに比較して
極めて占有面積が小さくなり、実装密度の大幅に向上で
きる利点を有する。

第６にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（14）として利用でき、実装密度の向
上と相まって極めてコンパクトな混合集積回路装置を実
現できる。

第７にくぼみ（７）に対応する集積回路基板（２）上に
ソケット（15）を設けることにより、EPROM（４）の着
脱を自在に行え、EPROM（４）の交換や消去および再書
込を自由に行える利点を有する。

第８にケース材（８）とEPROM（４）の上面を一致させ
ることにより、平坦な上面を有する混成集積回路装置を
実現できる利点を有する。更にシール材（16）を設ける
ことによりEPROM（４）への遮光ができ且つEPROM（４）
とケース材（８）のすき間も封止できる利点を有する。

第９に集積回路基板（２）の一辺あるいは相対向する外
部からリード（12）を導出でき、極めて多ビンの混成集
積回路装置を実験できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるEPROM、第５図は第４図の断面
図、第６図は基板上のEPROM周辺を示す要部拡大斜視
図、第７図は本実施例で用いたモデムを示すブロック
図、第８図は第７図で示したモデムのDTEインターフェ
ースを示すブロック図、第９図は第７図で示したモデム
のマイクロコンピュータを示すブロック図、第10図は第
７図で示したブロック図を基板上に実装したときの平面
図、第11図は第10図に示した基板上にケース材を固着し
たときの平面図、第12図および第13図は従来のEPROM実
装構造を示す断面図である。（１）……混成集積回路装置、（２）……集積回路基
板、（３）……導電路、（４）……EPROM、（５）……
マイクロコンピュータ、（６）……回路素子、（７）…
…くぼみ、（８）……ケース材、（15）……ソケット、
（16）……シール材。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と、前記基板上に形成された所望のパターンを有する導電路
と、前記導電路に接続された不揮発性メモリーと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板に一体化されたケース材とを具備し、前記ケース材の周端辺の所望位置にくぼみを設け、前記
くぼみで露出した前記基板上の前記導電路に前記不揮発
性メモリーを接続し、前記基板と前記ケース材で形成さ
れた封止空間に前記マイクロコンピュータおよびその周
辺回路素子を配置したことを特徴とする混成集積回路装
置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項４】前記不揮発性メモリーはデュアルインライ
ン型あるいはLCC型樹脂モールドされていることを特徴
とする請求項１記載の混成集積回路装置。
【請求項５】前記くぼみと不揮発性メモリーの外形は実
質的に同形状とすることを特徴とする請求項４記載の混
成集積回路装置。
【請求項６】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項７】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項８】前記ケース材の周端部を前記基板の周端部
と前記くぼみを除いて実質的に一致させたことを特徴と
する請求項１記載の混成集積回路装置。
【請求項９】前記くぼみで露出した前記基板上に前記導
電路と接続されたソケットを設け、前記ソケットにデュ
アルインライン型樹脂モールドされた前記不揮発性メモ
リーを挿入することを特徴とする請求項１記載の混成集
積回路装置。
【請求項１０】前記不揮発性メモリーの上面と前記ケー
ス材の上面とを実質的に一致させたことを特徴とする請
求項９記載の混成集積回路装置。
【請求項１１】前記不揮発性メモリーの上面にその周囲
のケース材にまたがって遮光用のシール材を設けたこと
を特徴とする請求項10記載の混成集積回路装置。
【請求項１２】前記基板の一辺から外部リードを導出す
ることを特徴とする請求項１記載の混成集積回路装置。
【請求項１３】前記基板の相対向する二辺から外部リー
ドを導出することを特徴とする請求項１記載の混成集積
回路装置。