JPS59141258A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS59141258A JPS59141258A JP58016576A JP1657683A JPS59141258A JP S59141258 A JPS59141258 A JP S59141258A JP 58016576 A JP58016576 A JP 58016576A JP 1657683 A JP1657683 A JP 1657683A JP S59141258 A JPS59141258 A JP S59141258A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- shape
- bent
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路、特に高密度集積化に適合した混
成集積回路の改良に関する。
成集積回路の改良に関する。
（ロ）従来技術
従来の混成集積回路は第１図に示す如く、金属基板（１
）の−主面に絶縁薄層を設けて所望の導電路（２）を設
け、導電路（２）上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子（３）を固着して
、第２図のりｏく外部リード（４）のみを残して全体を
樹脂（５）でモールドして形成していた。
）の−主面に絶縁薄層を設けて所望の導電路（２）を設
け、導電路（２）上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子（３）を固着して
、第２図のりｏく外部リード（４）のみを残して全体を
樹脂（５）でモールドして形成していた。
斯る混成集積回路は金属基板（１）の−主面に形成され
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード（４）の固着パッド（６）に
かなりの面積が必要となるためである。
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード（４）の固着パッド（６）に
かなりの面積が必要となるためである。
本発明者は斯上の欠点を除去するために第３図接続する
絶縁フィルム（１３と、フィルムａ（至）上に設けた導
電路（１４）と、導電路＜１４）上に固着した半導体集
積回路、チップ抵抗あるいはチップコンデンサー等の複
数の回路素子０５１とを具備し、基板０１）αりの離間
部分で絶縁フィルムａ３を折り曲げて第４図の如くプリ
ント基板（ＩＩに実装される。この構造に依れば従来と
同じ集積度を有する混成集積回路を約半分の高さにでき
る利点を有する。
絶縁フィルム（１３と、フィルムａ（至）上に設けた導
電路（１４）と、導電路＜１４）上に固着した半導体集
積回路、チップ抵抗あるいはチップコンデンサー等の複
数の回路素子０５１とを具備し、基板０１）αりの離間
部分で絶縁フィルムａ３を折り曲げて第４図の如くプリ
ント基板（ＩＩに実装される。この構造に依れば従来と
同じ集積度を有する混成集積回路を約半分の高さにでき
る利点を有する。
しかし折曲部分がフレキシブルな絶縁フィルムα■であ
るので、折曲角度等の形状を定型化できず自動挿入を行
なえず、また絶縁フィルム０３での破断も発生するおそ
れがあった。
るので、折曲角度等の形状を定型化できず自動挿入を行
なえず、また絶縁フィルム０３での破断も発生するおそ
れがあった。
（ハ）発明の目的
本発明は斯上した欠点に鑑みてなされ、斯る欠点を大巾
に除去した量産容易な混成集積回路を提供することにあ
る。
に除去した量産容易な混成集積回路を提供することにあ
る。
に）発明の構成
本発明による混成集積回路は第５図に示す如く、金属基
板（２１）と、基板（２１）の折曲部分に設けた切欠孔
（２２１および連結体（ハ）と、基板（２Ｉ）の−主面
に付着した絶縁フィルム（財）と、絶縁フィルム（２４
）上に設けた導電路（２喝と、導電路（２５＋上に固着
した複数の回路素子（２０とを具備１−１絶縁フイルム
（財）を連結体０３）部分で切欠いたことを特徴として
いる。
板（２１）と、基板（２１）の折曲部分に設けた切欠孔
（２２１および連結体（ハ）と、基板（２Ｉ）の−主面
に付着した絶縁フィルム（財）と、絶縁フィルム（２４
）上に設けた導電路（２喝と、導電路（２５＋上に固着
した複数の回路素子（２０とを具備１−１絶縁フイルム
（財）を連結体０３）部分で切欠いたことを特徴として
いる。
（ホ）実施例
金属基板（２１）は０．５〜１． Ｏｍ厚の良熱伝導性
のアルミニウムで形成され、その表面は酸化アルミニウ
ム膜で被覆しても良い。金属基板（２１＞の折曲部分（
２旬となる中央部にはプレス打抜きで設けた細長い切欠
孔（２２）と金属基板０υをそのまま残存させた複数本
の連結体内）を設ける。連結体（２暗ま金属基板（２１
）を一体重に支持し、折曲げても定型を保持する働きを
有する。絶縁フィルム０４）はポリイシド等を用い、金
属基板（２１）の−主面の略全面にエポキシ樹脂等の接
着剤で付着する。絶縁フィルム（２）の−主面には導電
路Ｃ２５１となる銅箔を貼着しておき、この銅箔を選択
的にエツチングして所望形状の導電路（２５）と形成す
る。導電路（ハ）は第５図から明らかな様に両端に実装
するプリント基板の電極に半田付けするパラド（５）を
配列し、パッド（５）から導電路（２艶を絶縁フィルム
（２４）上に延在させる。回路素子（２６）が固着され
る導電路０句の部分は基板Ｑ９全体に位置する様に設計
し、基板（２１）の折曲部分を除いて半導体集積回路、
チップ抵抗あるいはチップコンデンサー等の複数の回路
素子を導電路（２ツ上に固着する。
のアルミニウムで形成され、その表面は酸化アルミニウ
ム膜で被覆しても良い。金属基板（２１＞の折曲部分（
２旬となる中央部にはプレス打抜きで設けた細長い切欠
孔（２２）と金属基板０υをそのまま残存させた複数本
の連結体内）を設ける。連結体（２暗ま金属基板（２１
）を一体重に支持し、折曲げても定型を保持する働きを
有する。絶縁フィルム０４）はポリイシド等を用い、金
属基板（２１）の−主面の略全面にエポキシ樹脂等の接
着剤で付着する。絶縁フィルム（２）の−主面には導電
路Ｃ２５１となる銅箔を貼着しておき、この銅箔を選択
的にエツチングして所望形状の導電路（２５）と形成す
る。導電路（ハ）は第５図から明らかな様に両端に実装
するプリント基板の電極に半田付けするパラド（５）を
配列し、パッド（５）から導電路（２艶を絶縁フィルム
（２４）上に延在させる。回路素子（２６）が固着され
る導電路０句の部分は基板Ｑ９全体に位置する様に設計
し、基板（２１）の折曲部分を除いて半導体集積回路、
チップ抵抗あるいはチップコンデンサー等の複数の回路
素子を導電路（２ツ上に固着する。
本発明の特徴は絶縁フィルム（２４）を金属基板ｅυの
連結体（２３）の部分で切欠くことにある。即ち絶縁フ
ィルム（財）は折曲部分では切欠孔（２２１上にのみ存
在させるのである。その結果金属基板（２１）を折曲部
分で曲折しても、第６図の如く連結体（２鵠が単に曲折
されているだけで、絶縁フィルムＣ２４）のある折曲部
分では切欠孔（２急の存在により絶縁フィルム（財）が
引き伸ばされることなく基板Ｃυを曲折できる。
連結体（２３）の部分で切欠くことにある。即ち絶縁フ
ィルム（財）は折曲部分では切欠孔（２２１上にのみ存
在させるのである。その結果金属基板（２１）を折曲部
分で曲折しても、第６図の如く連結体（２鵠が単に曲折
されているだけで、絶縁フィルムＣ２４）のある折曲部
分では切欠孔（２急の存在により絶縁フィルム（財）が
引き伸ばされることなく基板Ｃυを曲折できる。
（へ）発明の効果
本発明に依れば、従来と同じ集積度を有する混成集積回
路を約半分の高さにでき、且つフレキシブルな絶縁フィ
ルム（財）により基板の折曲も容易に／ 行なえる利点を有する。
路を約半分の高さにでき、且つフレキシブルな絶縁フィ
ルム（財）により基板の折曲も容易に／ 行なえる利点を有する。
更に絶縁フィルム（財）の切欠によって基板ＣＩ）の曲
折を連結体（ハ）ででき、絶縁フィルム（２荀が無用に
引っ張られるおそれは完全に防止できる。そして基板ｔ
２Ｂの曲折形状は任意であり、その形状に定型化でき、
実装上きわめて有利となる。
折を連結体（ハ）ででき、絶縁フィルム（２荀が無用に
引っ張られるおそれは完全に防止できる。そして基板ｔ
２Ｂの曲折形状は任意であり、その形状に定型化でき、
実装上きわめて有利となる。
第１図は従来の混成集積回路を説明する平面図、第２図
はその側面断面図、第３図は従来の改良した混成集積回
路を説明する平面図、第４図は第３図の混成集積回路を
実装した側面断面図、第５図は本発明の混成集積回路を
説明する平面図、第６図および第７図は本発明の混成集
積回路の側面断面図である。 主な図番の説明 ＣＤは金属基板、 （２２１は切欠孔、 （ハ）は連結
体、（２）ハ絶縁フィルム、 （ハ）は導電路、 （２
Ｑは回路素子である。 第６図 第７図
はその側面断面図、第３図は従来の改良した混成集積回
路を説明する平面図、第４図は第３図の混成集積回路を
実装した側面断面図、第５図は本発明の混成集積回路を
説明する平面図、第６図および第７図は本発明の混成集
積回路の側面断面図である。 主な図番の説明 ＣＤは金属基板、 （２２１は切欠孔、 （ハ）は連結
体、（２）ハ絶縁フィルム、 （ハ）は導電路、 （２
Ｑは回路素子である。 第６図 第７図
Claims (1)
- １、金属基板と、該金属基板の折曲部分に設けた切欠孔
と前記基板を一体化する連結体と、前記基板の表面に付
着した絶縁フィルムと、該フィルム上に設けた所望の導
電路と、該導電路上に固着された複数の回路素子とを具
備し、前記絶縁フィルムを前記連結体部分で切欠いたこ
とを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016576A JPS59141258A (ja) | 1983-02-02 | 1983-02-02 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016576A JPS59141258A (ja) | 1983-02-02 | 1983-02-02 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59141258A true JPS59141258A (ja) | 1984-08-13 |
| JPH0359591B2 JPH0359591B2 (ja) | 1991-09-11 |
Family
ID=11920114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016576A Granted JPS59141258A (ja) | 1983-02-02 | 1983-02-02 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141258A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207041U (ja) * | 1985-06-14 | 1986-12-27 | ||
| EP0393671A2 (en) * | 1989-04-20 | 1990-10-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| EP0393657A2 (en) * | 1989-04-20 | 1990-10-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| EP0402793A2 (en) * | 1989-06-15 | 1990-12-19 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| FR2714250A1 (fr) * | 1993-12-21 | 1995-06-23 | Siemens Automotive Sa | Procédé de pliage d'un support métallique solidaire d'un circuit imprimé flexible et boîtier électronique comportant un tel support. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5082662U (ja) * | 1973-12-03 | 1975-07-16 | ||
| JPS5795691A (en) * | 1980-12-08 | 1982-06-14 | Matsushita Electric Ind Co Ltd | Compact electronic circuit and method of producing same |
-
1983
- 1983-02-02 JP JP58016576A patent/JPS59141258A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5082662U (ja) * | 1973-12-03 | 1975-07-16 | ||
| JPS5795691A (en) * | 1980-12-08 | 1982-06-14 | Matsushita Electric Ind Co Ltd | Compact electronic circuit and method of producing same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207041U (ja) * | 1985-06-14 | 1986-12-27 | ||
| EP0393671A2 (en) * | 1989-04-20 | 1990-10-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| EP0393657A2 (en) * | 1989-04-20 | 1990-10-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| EP0402793A2 (en) * | 1989-06-15 | 1990-12-19 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| FR2714250A1 (fr) * | 1993-12-21 | 1995-06-23 | Siemens Automotive Sa | Procédé de pliage d'un support métallique solidaire d'un circuit imprimé flexible et boîtier électronique comportant un tel support. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359591B2 (ja) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| JPS59141258A (ja) | 混成集積回路 | |
| JPS6011809B2 (ja) | 混成集積回路 | |
| JPH0685461B2 (ja) | 金属コアプリント配線板 | |
| US6147868A (en) | Electronic power components module | |
| JPS62217476A (ja) | 磁気ヘツドアセンブリ | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JPH0442937Y2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPS5810849A (ja) | 集積回路装置 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JPS6230719B2 (ja) | ||
| JPH056715Y2 (ja) | ||
| JPS62115761A (ja) | 混成集積回路 | |
| JPH06112361A (ja) | 混成集積回路 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH0423321Y2 (ja) | ||
| JPH05135812A (ja) | 混成集積回路装置 | |
| JP2606673B2 (ja) | 実装体 | |
| JPH0225245Y2 (ja) | ||
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH03159192A (ja) | 混成集積回路装置 | |
| JPH0423322Y2 (ja) | ||
| JP2568812B2 (ja) | 実装体 | |
| JPH0412680Y2 (ja) |