DE69029630T2 - Mehrfach umhüllte Halbleiteranordnung und Herstellungsverfahren dafür - Google Patents

Mehrfach umhüllte Halbleiteranordnung und Herstellungsverfahren dafür

Info

Publication number
DE69029630T2
DE69029630T2 DE69029630T DE69029630T DE69029630T2 DE 69029630 T2 DE69029630 T2 DE 69029630T2 DE 69029630 T DE69029630 T DE 69029630T DE 69029630 T DE69029630 T DE 69029630T DE 69029630 T2 DE69029630 T2 DE 69029630T2
Authority
DE
Germany
Prior art keywords
resin
inner resin
fatty acid
wax
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69029630T
Other languages
English (en)
Other versions
DE69029630D1 (de
Inventor
Michiya Higashi
Keiji Kamasaki
Syouichi Miyahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17017394&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69029630(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69029630D1 publication Critical patent/DE69029630D1/de
Application granted granted Critical
Publication of DE69029630T2 publication Critical patent/DE69029630T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf eine mehrfach umhüllte Halbleitervorrichtung und ein Herstellungsverfahren dafür.
  • In jüngerer Zeit haben mehrfach eingegossene Halbleitervorrichtungen, die von zwei oder mehr Harzschichten mit verschiedenen Eigenschaften eingegossen sind, weite Verbreitung gefunden. Eine typische mehrfach eingegossene Halbleitervorrichtung ist ein doppelt vergossener Fotokoppler.
  • Die oben beschriebenen, mehrfach vergossenen Fotokopplervorrichtungen wurden bisher gemäß den folgenden Verfahren hergestellt: Zuerst werden Halbleiterchips einschließlich lichtemittierender Elemente und lichtempfangender Elemente auf einem Leiterrahmen montiert, und dann werden Drähte darauf gebondet. Danach werden die Halbleiterchips in Hohlräumen einer inneren Harzgußform angeordnet, und inneres Harz wird in die innere Harzgußform eingespritzt. Die von dem gehärteten inneren Harz versiegelten Chips werden aus der inneren Harzgußform entfernt. In diesen Verfahren wird Wachs, das als Gußformtrennmittel oder Gußschmiermittel dient, den inneren, in Form einer Tablette vorbereiteten Harz hinzugefügt, so daß der mittels ausgehärteten innerem Harz versiegelte Chip einfach aus der Form entfernt werden kann. Die Hauptkomponente des dem inneren Harz hinzugefügten, herkömmlichen Wachses ist Kohlenwasserstoff. Der herkömmliche Wachs hat die folgenden Eigenschaften: (1) Die externe Aktivität ist hoch, und die Ausschwitzungsrate zur Harzoberfläche ist hoch;
  • (2) der Gießpunkt ist relativ hoch jenseits 100ºC;
  • (3) die Viskosität ist bei höheren Temperaturen hoch;
  • (4) die Polarität ist gering und die Verträglichkeit mit anderem Wachs, der aus anderen Komponenten gebildet ist, ist schlecht;
  • (5) die Oxidationsrate in Luft ist hoch, und deshalb ist die Sprödigkeit aufgrund von Oxidation hoch.
  • Wenn Wachs einschließlich Kohlenwasserstoff als Hauptkomponente dem inneren Harz hinzugefügt wird, ergibt sich somit das Problem, daß eine Wachsschicht hoher Viskosität leicht auf der äußeren Oberfläche des inneren Harzes gebildet wird. Äußeres Harz wird auf dem inneren Harz gebildet, um das innere Harz einzuschließen. Wenn Wachs auf der äußeren Oberfläche des inneren Harzes vebleibt, ist es für das Wachs auf dem inneren Harz schwierig zu fließen und sich während des Prozesses des Bildens des äußeren Harzes zu bewegen, und außerdem ist die Konformabilität mit dem Wachs, das dem äußeren Harz hinzugefügt wird, niedrig, wodurch sich verschiedene Probleme darin ergeben, daß die Adhäsionsstärke an der Grenze zwischen den inneren und äußeren Harzen gering und demgemäß die Ablösungsstärke ebenfalls gering ist. Zusätzlich werden die Feuchtigkeitsbeständigkeit und die Wärmeblösbarkeit verschlechtert.
  • Um diese Probleme zu überwinden, war bisher ein Prozeß zum Behandeln des inneren Harzes unerläßlich. Der Prozeß zum Behandeln des inneren Harzes schließt einen Schleifprozeß zum Polieren der inneren Harzoberfläche ein, einen Brennprozeß zum Entfernen des auf der inneren Harzoberfläche ausgeschwitzten Wachses mittels Brennens, einen Nachhärtungsprozeß zum Stabilisieren der Brückenbildungsreaktion des inneren Harzes, usw. Die durch das innere Harz, das so behandelt wird, versiegelten Halbleiterchips sind in Hohlräumen angeordnet, die in einer äußeren Harzgußform gebildet sind; äußeres Harz wird in diese injiziert; und die von dem gehärteten äußeren Harz umschlossenen Chips werden aus der Form entfernt. Jedoch resultiert der Prozeß des Behandelns des inneren Harzes in einem Anwachsen der Kosten und in einer Verringerung der Ausbeute.
  • Im Fall von einfach geformten, doppelt vergossenen Vorrichtungen ergibt sich in diesem Zusammenhang kein ernsthaftes Problem, weil ein einziger und einfacher Prozeß zum Behandeln des inneren Harzes ausreichend sein kann. Jedoch ist im Fall der mehrfach vergossenen Vorrichtungen (mit drei oder mehr Umhüllungen) der innere Harzbehandlungsprozeß ziemlich kompliziert und deshalb kostenträchtig. Somit ist es wünschenswert, den Prozeß der Behandlung des inneren Harzes zu eliminieren. Jedoch war es ohne Behandlung des inneren Harzes sehr schwierig zu verhindern, daß sich die Grenze zwischen den inneren und äußeren Harzen ablöst oder trennt.
  • Wenn die innere Harzbehandlung nicht durchgeführt wird, ergibt sich ein weiteres Problem darin, daß zusätzlich zur geringen Ablösungsfestigkeit die Feuchtigkeitsbeständigkeit gering ist, weil die Adhäsionsstärke zwischen den inneren und äußeren Harzen niedrig ist und Feuchtigkeit in der Luft zwischen dem Leiterrahmen und dem äußeren Harz und dann zwischen dem Leiterrahmen und dem inneren Harz in das Innere des Chips eindringt. Ferner bewirkt die geringe Adhäsionsstärke zwischen den inneren und äußeren Harzen, daß von dem Halbleiterchip erzeugte Wärme nicht effektiv von dem inneren Harz zum äußeren Harz geleitet wird, so daß die Wärme von dem Chip nicht ausreichend an die Luft abgegeben wird. Die oben erwähnten, diversen Probleme folgen aus der geringen Adhäsionsstärke zwischen den inneren und äußeren Harzen, und deshalb war es bisher schwierig, die Adhäsionsstärke zwischen den zwei Harzen ohne innere Harzbehandlung zu verbessern.
  • JP-A-144052 offenbart eine Halbleitervorrichtung mit den folgenden Harzschichten: Einer Phenol-Vorummantelung, welche den Chip bedeckt, und inneren und äußeren Phenolharzschichten mit einer Wachszwischenschicht. In JP-A-G3-151054 wird Wachs direkt auf die Oberfläche des Chips aufgebracht, bevor die Anordnung in Harz vergossen wird.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Im Hinblick auf die oben erwähnten Probleme ist es die Aufgabe der vorliegenden Erfindung, eine mehrfach vergossene Halbleitervorrichtung und ein Herstellungsverfahren dafür anzugeben, welche die Adhäsionsstärke zwischen den zwei Harzen vergrößern kann, um die Ablösungsfestigkeit, Feuchtigkeitsbeständigkeit und Wärmeabgabe zu verbessern, ohne einen Prozeß der Behandlung des inneren Harzes, wie etwa Schleifen, Brennen, usw., durchzuführen.
  • Gemäß der vorliegenden Erfindung ist die Hauptkomponente des dem inneren Harz hinzuzufügenden Wachses wenigstens eine Verbindung, die von der Gruppe gewählt wird, die besteht aus Ester, Fettsäurederivaten, Fettsäuremetallsalzderivaten, mehrwertigen Alkoholen, und Fettsäureamiden. Wachs, welches wenigstens eine dieser Komponenten als die Hauptkomponente aufweist, hat eine niedrige externe Aktivität und Ausschwitzungsrate zur Harzoberfläche. Falls außerdem der obige Wachs zur Harzoberfläche ausschwitzt und eine Wachsschicht bildet, kann er beim Bilden des äußeren Harzes leicht fließen und sich bewegen, weil sein Schmelzpunkt vergleichsweise niedrig ist, etwa 100ºC oder weniger, und außerdem die Viskosität bei hoher Temperatur gering ist. Weil außerdem seine Polarität relativ groß ist, kann der Wachs leicht mit einer anderen Wachsschicht verträglich sein, die dem äußeren Harz hinzugefügt wird. Außerdem zeigt der obige Wachs eine geringe Neigung, in Luft zu oxidieren, und wird nicht aufgrund von Oxidation spröde. Deshalb ist die Adhäsionsstärke an der Grenze zwischen den inneren und äußeren Harzen hoch, was somit wirksam die Ablösung oder Separierung zwischen den zwei Harzen verhindert und die Feuchtigkeitsbeständigkeit und Wärmeabgabe von den zwei Harzen verbessert. Weil es als Ergebnis möglich ist, den Prozeß zum Behandeln des inneren Harzes, wie etwa Schleifen, Brennen, usw., zu eliminieren, können die Herstellungskosten reduziert werden, die Ausbeute kann vergrößert werden, und die Zuverlässigkeit der Vorrichtung kann deutlich verbessert werden.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Flußdiagramm zur Erläuterung des Verfahrens zum Herstellen der mehrfach vergossenen Halbleitervorrichtung gemäß der vorliegenden Erfindung; und
  • Fig. 2 bis 6 sind longitudinale Querschnitte, welche als Beispiel einige Querschnittstrukturen von Vorrichtungen zeigen, auf welche das Verfahren der vorliegenden Erfindung angewendet werden kann.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Fig. 1 zeigt die Schritte zum Herstellen des Halbleiterchips gemäß der vorliegenden Erfindung. Halbleiterchips werden auf einem Leiterrahmen montiert, und Drähte werden an die Chips gebondet (in Schritt 101). Die Halbleiterchips werden in Hohlräumen angeordnet, die in einer inneren Harzgußforn gebildet sind, geschmolzenes inneres Harz wird in die Gußform injiziert, und die Chips werden aus der Gußform entfernt, nachdem das innere Harz ausgehärtet ist (in Schritt 102). Hier schließt der dem inneren Harz hinzugefügte Wachs als Hauptkomponente wenigstens eine Verbindung ein, die aus der Gruppe gewählt ist, die besteht aus Ester, Fettsäurederivaten, Fettsäuremetallsalzderivaten, Fettalkoholen, mehrwertigen Alkoholen und Fettsäureamiden Die von dem inneren Harz wie oben beschrieben versiegelten Halbleiterchips werden in Hohlräumen in einer äußeren Harzgußform angeordnet, und geschmolzenes äußeres Harz wird in die Gußform injiziert, ohne daß irgendeine Behandlung des inneren Harzes durchgeführt wird, und die Chips werden aus der Gußform entfernt, nachdem das äußere Harz ausgehärtet ist (in Schritt 103). Ferner wird in Schritt 103 das innere Harz entgratet oder Preßgrate werden entfernt, falls erforderlich, bevor es in der äußeren Gußform angeordnet wird. Das zuvor erwähnte innere Harz wird vorab in Form einer Tablette präpariert, gemischt mit Füller und Wachs.
  • Der dem inneren Harz gemäß der vorliegenden Erfindung hinzugefügte Wachs schließt als Hauptkomponente wenigstens eine von Ester, Fettsäurederivaten, Fettsäuremetallsalzderivaten, Fettalkoholen, mehrwertigen Alkoholen und Fettsäureamiden ein, die jeweils die folgenden Merkmale haben:
  • (1) Die externe Aktivität ist niedrig, und der Wachs schwitzt nicht leicht zur Harzoberfläche aus;
  • (2) der Schmelzpunkt ist niedriger als 100ºC;
  • (3) die Viskosität bei hohen Temperaturen ist niedrig;
  • (4) die Polarität ist groß, und deshalb ist die Verträglichkeit mit Wachs, der aus anderen Komponenten gebildet ist, hervorragend; und
  • (5) die Oxidationsrate in Luft ist niedrig. Wenn Wachs einschließlich solch einer Verbindung, wie oben beschrieben, als Hauptkomponente dem inneren Harz hinzugefügt wird, ergeben sich deshalb verschiedene Vorteile, etwa daß eine Wachsschicht nicht leicht auf der inneren Harzoberfläche gebildet wird; falls sie gebildet wird, wird der Wachs aufgrund seiner niedrigen Viskosität und guten Verträglichkeit mit anderem Wachs, der dem äußeren Harz hinzugefügt ist, einfach entfernt; deshalb kann das innere Harz stark an den äußeren Harz anhaften; das äußere Harz löst sich nicht einfach vom inneren Harz ab; somit kann die Feuchtigkeitsbeständigkeit und die Wärmeabgabe deutlich verbessert werden.
  • Fig. 2 bis 6 zeigen einige Beispiele von mehrfach vergossenen Halbleitervorrichtungen, auf welche die vorliegende Erfindung anwendbar ist.
  • Fig. 2 ist ein Querschnitt, welcher ein Beispiel eines doppelt vergossenen Fotokopplers zeigt, in welchem ein Paar von gegenüber angeordneten lichtemittierenden und -empfangenden Elementen 4 und 5 auf einem Leiterrahmen 3 montiert und außerdem mittels Bonddrähten verbunden sind. Das lichtemittierende Element 4 ist mit einem transparenten Pottingharz 10 bedeckt. Die lichtemittierenden und -empfangenden Elemente 4 und 5 sind mit einem weißen inneren Harz versiegelt, und außerdem ist das innere Harz von schwarzem äußerem Harz 2 eingeschlossen. Allgemein ist das innere Harz lichtdurchlässiges Epoxidharz, und das äußere Harz ist lichtundurchlässiges Epoxidharz.
  • Fig. 3 zeigt einen Verbund-Mehrfachchip (MCP), der aus dem Fotokoppler und einen bipolaren IC 6 (oder MOSIC) gebildet ist; Fig. 4 zeigt eine Vorrichtung, in welcher Halbleiterchips 7 von Harz 8 mit geringen thermischen Spannungen versiegelt sind; Fig. 5 zeigt ein optisches Festkörperrelais (SSOR), in welchem ein Paar von lichtemittierenden und empfangenden Elementen 14 und 15 mit transparentem Harz versiegelt und ferner von einem äußeren Harz 2 eingeschlossen sind; und Fig. 6 zeigt eine Vorrichtung einschließlich eines Starkstromsteuerelementes 6, in welcher das innere Harz 9 und das äußere Harz 112 in zwei verschiedenen Schritten gebildet werden, um einen Kühlkörper 11 zu konstruieren.
    • Beispiele
  • Halbleitervorrichtungen wurden hergestellt durch Versiegeln von Chips mit inneren Epoxidharzen, welchen Wachs zugefügt wurde, das als Hauptkomponente eine von Ester, Fettsäurederivaten, Fettsäuremetallsalzderivaten, Fettalkoholen, mehrwertigen Alkoholen und Fettsäureamiden einschließt. Die versiegelten Chips wurden ferner von äußeren Harz umschlossen, ohne irgendeinen Prozeß zur Behandlung des inneren Harzes, etwa Schleifen, Brennen, Nachhärten usw. Sowohl die inneren als auch die äußeren Harze wurden unter Gußbedingungen gebildet, daß die Gußtemperatur zwischen 150 und 200ºC lag, und die Gußzeit zwischen 20 und 360 sec.
    • Vergleichsbeispiel 1
  • Chips wurden mit innerem Epoxidharz versiegelt, welchem Wachs einschließlich Kohlenwasserstoff als Hauptkomponente hinzugefügt wurde. Die versiegelten Chips wurden außerdem nach einem Prozeß zur Behandlung des inneren Harzes, etwa Schleifen und Nachhärten, von äußerem Harz umschlossen. Die Gußbedingungen waren dieselben wie in den Beispielen.
    • Vergleichsbeispiel 2
  • Chips wurden mit innerem Epoxidharz versiegelt, welchen Wachs einschließlich Kohlenwasserstoff als Hauptkomponente hinzugefügt war, in derselben Weise wie im Vergleichsbeispiel 1. Die versiegelten Chips wurden außerdem von äußerem Harz umschlossen, ohne irgendeinen Prozeß zur Behandlung des inneren Harzes, wie in den Beispielen. Die Gußbedingungen waren dieselben wie in den Beispielen oder im Vergleichsbeispiel 1.
  • Um den Effekt der vorliegenden Erfindung zu verifizieren, wurden Tests durchgeführt durch Vorbereiten von 100 Stücken jeweils der Beispiele, des Vergleichsbeispiels 1 und des Vergleichsbeispiels 2, wie folgt.
    • Ablösungstest an der Grenze zwischen inneren und äußeren Harzen
  • Das Vorhandensein oder die Abwesenheit von Ablösung oder Separierung an der Grenzoberfläche zwischen den inneren und äußeren Harzen der Testvorrichtungen wurde mittels eines Mikroskops geprüft, unmittelbar nachdem die Vorrichtungen gegossen wurden. Tabelle 1 listet die Testergebnisse für die Auftrittsrate von Ablösung auf. Tabelle 1
    • Bruchtest nach Infrarot-Reflowlöten
  • Die Testvorrichtungen wurden in einem Gefäß mit hoher Temperatur und hoher Feuchtigkeit für eine vorbestimmte Zeitdauer zur gesättigten Feuchtigkeitsabsorption gehalten.
  • Danach wurde das Vorhandensein oder die Abwesenheit von Rissen mittels eines Mikroskops geprüft, nach Infrarot- Reflowlöten für ungefähr 10 sec bei 240ºC. Tabelle 2 listet die Testergebnisse für die Rißauftrittsrate auf. Tabelle 2
    • Rißtest nach Tauchlöten
  • Die Testvorrichtungen wurden in einem Gefäß hoher Temperatur und hoher Feuchtigkeit für eine vorbestimmte Zeitdauer zur gesättigten Feuchtigkeitsabsorption gehalten. Danach wurde das Vorhandensein oder die Abwesenheit von Rissen mittels eines Mikroskops nach Tauchlöten für ungefähr 10 sec bei 260ºC geprüft. Tabelle 3 listet die Testergebnisse für die Rißerzeugungsrate auf. Tabelle 3
    • Feuchtigkeitsbeständigkeitstest
  • Die Testvorrichtungen wurden in einem Gefäß hoher Temperatur und hoher Feuchtigkeit (125ºC, 100% rF) für 96 Stunden gehalten. Danach wurden defekte Vorrichtungen durch Messen ihrer elektrischen Eigenschaften geprüft. Tabelle 4 listet die Testergebnisse für die Rate defekter Vorrichtungen auf. Tabelle 4
  • Diese Testergebnisse zeigen, daß an der Grenzfläche zwischen den äußeren und inneren Harzen der gemäß dem Verfahren gemäß der vorliegenden Erfindung hergestellten Halbleitervorrichtungen keine Ablösung oder Separierung vorhanden ist. Außerdem treten keine Risse nach Infrarot- Reflowlöten oder Tauchlöten auf. Insbesondere war es bei den Vorrichtungen, die nach dem herkömmlichen Verfahren hergestellt wurden, unmöglich, vollständig zu verhindern, 4a8 nach Tauchlöten Risse auftreten (siehe Tabelle 3), trotz der Tatsache, daß eine Behandlung des inneren Harzes durchgeführt wurde. Bei dem Verfahren gemäß der vorliegenden Erfindung ist es möglich, die Erzeugung von Rissen selbst nach dem Tauchlöten vollständig zu verhindern, was die Anpassung von hoch zuverlässigem Tauchlöten in den Verfahren zum Herstellen der mehrfach vergossenen Halbleitervorrichtungen ermöglicht. In gleicher Weise war es unmöglich, die Feuchtigkeitsbeständigkeit in dem herkömmlichen Verfahren sicherzustellen (siehe Tabelle 4), selbst nachdem das Verfahren zur Behandlung des inneren Harzes durchgeführt wurde. Im Gegensatz dazu ist es bei dem Verfahren gemäß der vorliegenden Erfindung möglich, Vorrichtungen vollständig zu eliminieren, die defekte elektrische Charakteristika zeigen.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und beschränken nicht den Umfang.

Claims (2)

1. Mehrfach vergossene Halbleitervorrichtung mit einem Halbleiterchip (4, 5, 6, 14, 15), der auf einem Leiterrahmen (3) montiert und mit Drähten gebondet ist, innerem Harz (1, 10), welches den Halbleiterchip versiegelt und direkt darauf aufgebracht ist, und äußerem Harz (2, 12) zum Umschließen des mittels des inneren Harzes versiegelten Halbleiterchips, worin das innere Harz einen Zusatz von wenigstens einer Wachsverbindung aufweist, die von der Gruppe gewählt ist, die besteht aus Ester, Fettsäurederivaten, Fettsäuremetallsalzderivaten, Fettalkoholen, mehrwertigen Alkoholen und Fettsäureamiden
2. Verfahren zum Herstellen von Halbleitervorrichtungen, mit den Schritten:
(a) Anordnen von Halbleiterchips, die auf einem Leiterrahmen montiert und mit Drähten gebondet sind, in Hohlräumen, die in einer inneren Harzgußform gebildet sind;
(b) Injizieren von geschmolzenem innerem Harz in eine innere Harzgußform, wobei Wachs dem inneren Harz direkt hinzugefügt wird und wenigstens eine Verbindung ist, die von der Gruppe gewählt ist, die besteht aus Ester, Fettsäurederivaten, Fettsäuremetallsalzderivaten, Fettalkoholen, mehrwertigen Alkoholen und Fettsäureamiden;
(c) Entfernen der von gehärtetem inneren Harz versiegelten Halbleitervorrichtungen aus der inneren Harzgußform;
(d) Anordnen der entfernten, von innerem Harz versiegelten Halbleitervorrichtungen in Hohlräumen, die in einer äußeren Harzgußform gebildet sind;
(e) Injizieren von äußerem Harz in die äußere Harzgußform; und
(f) Entfernen der gehärteten, von äußerem Harz umschlossenen Halbleitervorrichtungen aus der äußeren Harzgußform.
DE69029630T 1989-09-13 1990-09-13 Mehrfach umhüllte Halbleiteranordnung und Herstellungsverfahren dafür Expired - Fee Related DE69029630T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1237578A JP2656356B2 (ja) 1989-09-13 1989-09-13 多重モールド型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69029630D1 DE69029630D1 (de) 1997-02-20
DE69029630T2 true DE69029630T2 (de) 1997-05-28

Family

ID=17017394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69029630T Expired - Fee Related DE69029630T2 (de) 1989-09-13 1990-09-13 Mehrfach umhüllte Halbleiteranordnung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US5057457A (de)
EP (1) EP0417787B1 (de)
JP (1) JP2656356B2 (de)
KR (1) KR940008334B1 (de)
DE (1) DE69029630T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302553A (en) * 1991-10-04 1994-04-12 Texas Instruments Incorporated Method of forming a coated plastic package
US5310702A (en) * 1992-03-20 1994-05-10 Kulicke And Soffa Industries, Inc. Method of preventing short-circuiting of bonding wires
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US5389578A (en) * 1994-01-04 1995-02-14 Texas Instruments Incorporated Optical coupler
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
JP3970377B2 (ja) 1997-04-25 2007-09-05 沖電気工業株式会社 光半導体装置およびその製造方法
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
JP2003133484A (ja) * 2001-10-30 2003-05-09 Tokai Rika Co Ltd 半導体装置及びその製造方法
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
TW586203B (en) * 2002-11-04 2004-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
US20090097222A1 (en) * 2004-06-25 2009-04-16 Wilfried Babutzka Electrical Subassembly Comprising a Protective Sheathing
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US20080122122A1 (en) * 2006-11-08 2008-05-29 Weng Fei Wong Semiconductor package with encapsulant delamination-reducing structure and method of making the package
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
US9069380B2 (en) 2011-06-10 2015-06-30 Aliphcom Media device, application, and content management using sensory input
US20120313272A1 (en) * 2011-06-10 2012-12-13 Aliphcom, Inc. Component protective overmolding
US20120313296A1 (en) * 2011-06-10 2012-12-13 Aliphcom Component protective overmolding
JP5624091B2 (ja) * 2012-08-06 2014-11-12 パナソニック株式会社 フォトカプラ装置の製造方法
CN103972181A (zh) * 2013-02-01 2014-08-06 意法半导体制造(深圳)有限公司 内含表面包覆玻璃层的硅晶片的封装器件及其封装方法
JP2015054965A (ja) * 2013-09-13 2015-03-23 株式会社東芝 封止用樹脂、半導体装置、および光結合装置
JP2015108558A (ja) * 2013-12-05 2015-06-11 日立オートモティブシステムズ株式会社 樹脂封止型センサ装置
EP3318600B1 (de) * 2015-07-02 2021-06-16 Kaneka Corporation Wärmeleitende harzzusammensetzung
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN112152871B (zh) * 2020-08-14 2021-09-24 上海纽盾科技股份有限公司 网络安全设备的人工智能测试方法、装置及系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
JPS55154755A (en) * 1979-05-23 1980-12-02 Toshiba Corp Resin composition for sealing semiconductor
JPS6076529A (ja) * 1983-10-03 1985-05-01 Toyota Central Res & Dev Lab Inc エポキシ樹脂組成物
JPS6065020A (ja) * 1983-09-21 1985-04-13 Hitachi Ltd 半導体封止用樹脂組成物
JPS60210855A (ja) * 1984-04-03 1985-10-23 Hitachi Chem Co Ltd 半導体装置の製造方法
JPS6129544A (ja) * 1984-07-20 1986-02-10 Toppan Printing Co Ltd グラビア印刷法
JPS6184041A (ja) * 1984-10-02 1986-04-28 Fujitsu Ltd 半導体装置
JPS6276747A (ja) * 1985-09-30 1987-04-08 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JPS6279654A (ja) * 1985-10-02 1987-04-13 Hitachi Ltd 半導体装置
JPS6286747A (ja) * 1985-10-14 1987-04-21 Hitachi Ltd 高密度実装部品
JPS62207355A (ja) * 1986-03-07 1987-09-11 Rishiyou Kogyo Kk エポキシ樹脂組成物
JPS6372719A (ja) * 1986-09-13 1988-04-02 Fujitsu Ltd 半導体封止用エポキシ樹脂組成物
JPS6377927A (ja) * 1986-09-19 1988-04-08 Fujitsu Ltd 半導体封止用成形材料
JPS63110661A (ja) * 1986-10-27 1988-05-16 Mitsubishi Electric Corp 半導体集積回路用樹脂封止形パツケ−ジ
JPS63151054A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp 半導体装置
JPS63230729A (ja) * 1987-03-20 1988-09-27 Sumitomo Chem Co Ltd 半導体封止用樹脂組成物
JPS6444052A (en) * 1987-08-11 1989-02-16 Nec Corp Hybrid integrated circuit
JPS6475556A (en) * 1987-09-18 1989-03-22 Fujitsu Ltd Epoxy resin composition for sealing semiconductor
JPH01216545A (ja) * 1988-02-24 1989-08-30 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5057457A (en) 1991-10-15
EP0417787A2 (de) 1991-03-20
JP2656356B2 (ja) 1997-09-24
JPH03101154A (ja) 1991-04-25
DE69029630D1 (de) 1997-02-20
KR910007067A (ko) 1991-04-30
EP0417787B1 (de) 1997-01-08
EP0417787A3 (en) 1992-03-18
KR940008334B1 (ko) 1994-09-12

Similar Documents

Publication Publication Date Title
DE69029630T2 (de) Mehrfach umhüllte Halbleiteranordnung und Herstellungsverfahren dafür
DE10149093B4 (de) Halbleiterbauelement mit Harzgehäuse
DE102008008057A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit mehreren optischen Elementen durch Formpressen
DE102008008058A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit vorderseitigen Kontakten durch Formpressen
DE4135189B4 (de) Verfahren zur Montage des Gehäuses eines Halbleiter-Bauelements
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102014104272A1 (de) Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP1699089A1 (de) Verfahren und Giessform zur Herstellung eines optischen Halbleitermoduls
DE68914927T2 (de) Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE112007002936T5 (de) Plattierelement und Verfahren zum Herstellen desselben
DE102012112957A1 (de) Drahtbonding-Verfahren bei einer Schaltungsvorrichtung
DE102013214730B4 (de) Elektronische Schaltung und Herstellungsverfahren dafür
DE69114921T2 (de) Verfahren zur automatischen Bandmontage.
DE69125884T2 (de) Leiterrahmen für Halbleiteranordnung
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE69020878T2 (de) In Harz eingekapselte elektronische Gegenstände.
DE102014117353A1 (de) Auswerferstift und Verfahren zum Herstellen desselben
DE102020123716A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE69533866T2 (de) Leiterrahmen und Leiterrahmenmaterial
DE112022004390T5 (de) Halbleiterbauelement
DE112004002761T5 (de) Eine nicht verbleite Halbleiterbaugruppe und ein Verfahren, um diese zusammenzusetzen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee