JPS6276747A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6276747A JPS6276747A JP21761385A JP21761385A JPS6276747A JP S6276747 A JPS6276747 A JP S6276747A JP 21761385 A JP21761385 A JP 21761385A JP 21761385 A JP21761385 A JP 21761385A JP S6276747 A JPS6276747 A JP S6276747A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- pellet
- thermosetting resin
- thermosetting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止型半導体装置の構造に関するものであ
る。従来の構造を第１図によって説明する。（ａ）は平
面図、Ｊｂ）は断面図、（ｃ）は説明図である。１は銅
等による金属基板、１ａは取付孔、２はシリコン等によ
る半導体ペレット、３は外装用熱可塑性樹脂、４は半導
体表面の活性化を防止するコート材（ＪＣＢ）、５は金
属基板１に半導体ペレット２を固着する半田である。
る。従来の構造を第１図によって説明する。（ａ）は平
面図、Ｊｂ）は断面図、（ｃ）は説明図である。１は銅
等による金属基板、１ａは取付孔、２はシリコン等によ
る半導体ペレット、３は外装用熱可塑性樹脂、４は半導
体表面の活性化を防止するコート材（ＪＣＢ）、５は金
属基板１に半導体ペレット２を固着する半田である。
係る従来装置において、３のごとく外装用熱可塑性樹脂
を用いた場合、樹脂成形時においては第１図（Ｃ）の実
線６にしめす外形となる。しかして、その後の加熱によ
り体積を収縮し、点線７にしめす形状に変化する。この
際、収縮による機械的ストレスが矢印に図示するごとく
半導体ペレット２に加わり、該ペレットを破損したり、
信頼性に悪影響を及ぼす等の欠点があった。このような
悪影響は熱可塑性樹脂の内でも高耐熱性を有するＰＢＴ
（ポリブチレンテレフタレート）、ＰＰＳ （ポリフ
ェニレンサルファイド）又はＰＥＴ （ポリエチレンテ
レフタレート）等の結晶性樹脂に顕著である。
を用いた場合、樹脂成形時においては第１図（Ｃ）の実
線６にしめす外形となる。しかして、その後の加熱によ
り体積を収縮し、点線７にしめす形状に変化する。この
際、収縮による機械的ストレスが矢印に図示するごとく
半導体ペレット２に加わり、該ペレットを破損したり、
信頼性に悪影響を及ぼす等の欠点があった。このような
悪影響は熱可塑性樹脂の内でも高耐熱性を有するＰＢＴ
（ポリブチレンテレフタレート）、ＰＰＳ （ポリフ
ェニレンサルファイド）又はＰＥＴ （ポリエチレンテ
レフタレート）等の結晶性樹脂に顕著である。
本発明は前記の従来装置の欠点を解消し、構造簡単で高
信頼度の樹脂封止型半導体装置を提供するものである。
信頼度の樹脂封止型半導体装置を提供するものである。
以下１図面を用いて１本発明を詳述する。第２図は本発
明の実施例を示す断面構造図である。（要部のみを図示
している）第２図以下いずれも第１図と同一符号は同一
部分を示している。第２図において、熱硬化性樹・脂８
により、半導体ペレット２及びその固着部（半田部５）
を被うようになし、更に熱可塑性樹脂３で包囲している
。この熱硬化性樹脂８は次の３つの特性、 イ、ワックス等の離型材を含まない。
明の実施例を示す断面構造図である。（要部のみを図示
している）第２図以下いずれも第１図と同一符号は同一
部分を示している。第２図において、熱硬化性樹・脂８
により、半導体ペレット２及びその固着部（半田部５）
を被うようになし、更に熱可塑性樹脂３で包囲している
。この熱硬化性樹脂８は次の３つの特性、 イ、ワックス等の離型材を含まない。
口、熱硬化後の曲げ強さが５廟／ｍｍ２以上。
ハ、熱膨張係数が２．５Ｘ１０ ／”Ｃ以下。
が必要である。
即ち、これらの特性をもつ熱硬化性樹脂８を用いて被う
と半導体ベレツト２を矢印で図示する機械的ストレスか
ら有効に守ることができる。
と半導体ベレツト２を矢印で図示する機械的ストレスか
ら有効に守ることができる。
熱硬化性樹脂８は例えばシリコーン樹脂のようなゴム状
の軟かい樹脂では効果がない。又、熱硬化性樹脂８が半
導体ペレット２を被う構造となるため、８の熱膨張、係
度が大きいと２に悪影響を及ぼす。そのため、実験にも
とづき本発明の目的に適合する熱硬化性樹脂の特性条件
イ、口、ハのごとく求めた。第３図は本発明の他の実施
例を示す断面構造図である。（要部のみ図示する。）９
は半導体ペレット２をかこむように金属基板１上に形成
した溝部である。溝部９の断面はＵ形、Ｕ形等になし得
る。このようく形成した溝部９に熱硬化性樹脂８が充て
んされるようにすることにより、８と１との結合性が高
まる。従って、外装用の熱可塑性樹脂の成形後の収縮で
生ずるストレスによる熱硬化性樹脂８の金属基板１上で
の滑りを防止することができ、半導体ペレット２を更に
有効に保護し得るものである。第４図は更に本発明の他
の実施例を示す断面構造図である。（要部のみ図示する
）１０は金属基板１に設けた複数個のλ通孔であり、半
導体ペレット２の周囲に４個以上設けるのがよい。貫通
孔１０に熱可塑性樹脂３の一部を埋め込むようになし、
金属基板ＩＫ−抗を設けるようＫした。これにより、成
形後の収縮によるストレスを低減し得るものである。第
５図は更に本発明の他の実施例を示す断面構造図である
。（要部のみ図示する。）第５図においては半導体ペレ
ットを複数個２−１．２−２．金属基板１上に設けたも
のである。本発明はダイオード、トランジスタ、サイリ
スク等、いずれの半導体装置にも適用が可能である。
の軟かい樹脂では効果がない。又、熱硬化性樹脂８が半
導体ペレット２を被う構造となるため、８の熱膨張、係
度が大きいと２に悪影響を及ぼす。そのため、実験にも
とづき本発明の目的に適合する熱硬化性樹脂の特性条件
イ、口、ハのごとく求めた。第３図は本発明の他の実施
例を示す断面構造図である。（要部のみ図示する。）９
は半導体ペレット２をかこむように金属基板１上に形成
した溝部である。溝部９の断面はＵ形、Ｕ形等になし得
る。このようく形成した溝部９に熱硬化性樹脂８が充て
んされるようにすることにより、８と１との結合性が高
まる。従って、外装用の熱可塑性樹脂の成形後の収縮で
生ずるストレスによる熱硬化性樹脂８の金属基板１上で
の滑りを防止することができ、半導体ペレット２を更に
有効に保護し得るものである。第４図は更に本発明の他
の実施例を示す断面構造図である。（要部のみ図示する
）１０は金属基板１に設けた複数個のλ通孔であり、半
導体ペレット２の周囲に４個以上設けるのがよい。貫通
孔１０に熱可塑性樹脂３の一部を埋め込むようになし、
金属基板ＩＫ−抗を設けるようＫした。これにより、成
形後の収縮によるストレスを低減し得るものである。第
５図は更に本発明の他の実施例を示す断面構造図である
。（要部のみ図示する。）第５図においては半導体ペレ
ットを複数個２−１．２−２．金属基板１上に設けたも
のである。本発明はダイオード、トランジスタ、サイリ
スク等、いずれの半導体装置にも適用が可能である。
各実施例において、要部のみ図示したが、端子、取付孔
、接続線、表面処理など各部の変形、付加、選択等は必
要においてなし得るものであり、本発明の要旨に含まれ
るものである。
、接続線、表面処理など各部の変形、付加、選択等は必
要においてなし得るものであり、本発明の要旨に含まれ
るものである。
以上の説明から明らかなごとく、本発明によれば構造簡
単で、高信頼度の樹脂封止型半導体装置を得ることがで
き、特に電力出車導体装置にＨＡであり、産業上の効果
、犬なるものである。
単で、高信頼度の樹脂封止型半導体装置を得ることがで
き、特に電力出車導体装置にＨＡであり、産業上の効果
、犬なるものである。
第１図（ａ） （ｂ） （ｃ）は従来装置すの平面図、
断面図、説明図、第２図、第３図、第４図、第５図は本
発明の実施例をしめず断面構造Ｖ、１は金属基板、１ａ
は取付孔、２は半導体ペレット、３は外装用熱可塑性樹
脂、４はコート材、５は半田、６は成形時の外形、７は
収縮時の外形、８は熱硬化性樹脂、９は溝部、１０は貫
通孔である。 特許出願人 新電元工業株式会社 り 鱈１ 口 Ｙ４児
断面図、説明図、第２図、第３図、第４図、第５図は本
発明の実施例をしめず断面構造Ｖ、１は金属基板、１ａ
は取付孔、２は半導体ペレット、３は外装用熱可塑性樹
脂、４はコート材、５は半田、６は成形時の外形、７は
収縮時の外形、８は熱硬化性樹脂、９は溝部、１０は貫
通孔である。 特許出願人 新電元工業株式会社 り 鱈１ 口 Ｙ４児
Claims (3)
- （１）金属基板の片面に半導体ペレットを固着し、該半
導体ペレット及びその固着部を熱硬化性樹脂で被い、更
に熱可塑性樹脂で包囲するようになし、前記熱硬化性樹
脂が（イ）ワツクス等の離型材を含まない、（ロ）熱硬
化後の曲げ強さが５ｋｇ／ｍｍ＾２以上、（ハ）熱膨張
係数が２．５×１０＾−＾６／℃以下であることを特徴
とする樹脂封止型半導体装置。 - （２）半導体ペレットをかこむように金属基板上に溝部
を形成し、該溝部に熱硬化性樹脂が充てんするようにし
た特許請求の範囲第（１）項の樹脂封止型半導体装置。 - （３）金属基板に複数個の貫通孔を設け、該貫通孔に熱
可塑性樹脂を埋め込むようにした特許請求の範囲第（１
）項又は第（２）項の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21761385A JPS6276747A (ja) | 1985-09-30 | 1985-09-30 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21761385A JPS6276747A (ja) | 1985-09-30 | 1985-09-30 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276747A true JPS6276747A (ja) | 1987-04-08 |
| JPH0435908B2 JPH0435908B2 (ja) | 1992-06-12 |
Family
ID=16707033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21761385A Granted JPS6276747A (ja) | 1985-09-30 | 1985-09-30 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276747A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0355955A2 (en) * | 1988-07-25 | 1990-02-28 | Hitachi, Ltd. | Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same |
| EP0417787A2 (en) * | 1989-09-13 | 1991-03-20 | Kabushiki Kaisha Toshiba | Multimold semiconductor device and the manufacturing method therefor |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| US6326678B1 (en) * | 1993-09-03 | 2001-12-04 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| US6552417B2 (en) | 1993-09-03 | 2003-04-22 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| KR100621154B1 (ko) | 2005-08-26 | 2006-09-07 | 서울반도체 주식회사 | 발광 다이오드 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210646A (ja) * | 1982-06-02 | 1983-12-07 | Kyodo Printing Co Ltd | Ｉｃチツプモ−ルド成形品 |
-
1985
- 1985-09-30 JP JP21761385A patent/JPS6276747A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210646A (ja) * | 1982-06-02 | 1983-12-07 | Kyodo Printing Co Ltd | Ｉｃチツプモ−ルド成形品 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0355955A3 (en) * | 1988-07-25 | 1991-12-27 | Hitachi, Ltd. | Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same |
| EP0355955A2 (en) * | 1988-07-25 | 1990-02-28 | Hitachi, Ltd. | Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same |
| EP0417787A2 (en) * | 1989-09-13 | 1991-03-20 | Kabushiki Kaisha Toshiba | Multimold semiconductor device and the manufacturing method therefor |
| US6326678B1 (en) * | 1993-09-03 | 2001-12-04 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| US6724071B2 (en) | 1993-09-03 | 2004-04-20 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| US6552417B2 (en) | 1993-09-03 | 2003-04-22 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| EP1039540A1 (en) * | 1995-10-24 | 2000-09-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| KR100621154B1 (ko) | 2005-08-26 | 2006-09-07 | 서울반도체 주식회사 | 발광 다이오드 제조방법 |
| WO2007024069A1 (en) * | 2005-08-26 | 2007-03-01 | Seoul Semiconductor Co., Ltd. | Manufacturing method of light emitting diode |
| US7704761B2 (en) | 2005-08-26 | 2010-04-27 | Seoul Semiconductor Co., Ltd. | Manufacturing method of light emitting diode |
| US8053259B2 (en) | 2005-08-26 | 2011-11-08 | Seoul Semiconductor Co., Ltd. | Manufacturing method of light emitting diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435908B2 (ja) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3469148A (en) | Protectively covered hybrid microcircuits | |
| US6601294B1 (en) | Method for making a packaged semiconductor device | |
| JP2008503105A (ja) | 集積回路ダイのパッケージ及びパッケージ方法 | |
| JPS6276747A (ja) | 樹脂封止型半導体装置 | |
| JP5971860B2 (ja) | 樹脂封止モジュールの製造方法、樹脂封止モジュール | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0927573A (ja) | 半導体装置 | |
| JP2579222Y2 (ja) | 樹脂封止型回路装置 | |
| JP3099864B2 (ja) | 半導体素子を有する回路装置及びその製造方法 | |
| JPH077100A (ja) | 半導体装置 | |
| JPH06349980A (ja) | 半導体素子 | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| JPS61101054A (ja) | 半導体装置およびその製造方法 | |
| JPH065928A (ja) | 樹脂封止型電子部品 | |
| JPS61148845A (ja) | 半導体装置 | |
| JP3006328B2 (ja) | パワーモジュール | |
| KR200156148Y1 (ko) | 반도체 패키지 | |
| JPH0682763B2 (ja) | 半導体装置 | |
| JPS5988854A (ja) | 半導体装置 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63281451A (ja) | 半導体装置 | |
| JPS5855601Y2 (ja) | モ−ルド電子部品 | |
| JPS6245412Y2 (ja) | ||
| JPH0351299B2 (ja) | ||
| KR200216619Y1 (ko) | 반도체패키지 |