JPH0435908B2 - - Google Patents
Info
- Publication number
- JPH0435908B2 JPH0435908B2 JP60217613A JP21761385A JPH0435908B2 JP H0435908 B2 JPH0435908 B2 JP H0435908B2 JP 60217613 A JP60217613 A JP 60217613A JP 21761385 A JP21761385 A JP 21761385A JP H0435908 B2 JPH0435908 B2 JP H0435908B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- metal substrate
- semiconductor pellet
- thermosetting resin
- thermoplastic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000008188 pellet Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 229920001187 thermosetting polymer Polymers 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229920005992 thermoplastic resin Polymers 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 polybutylene terephthalate Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229920006038 crystalline resin Polymers 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000006082 mold release agent Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は樹脂封止型半導体装置の構造に関する
ものである。従来の構造を第１図によつて説明す
る。ａは平面図、ｂは断面図、ｃは説明図であ
る。１は銅等による金属基板、１ａは取付孔、２
はシリコン等による半導体ペレツト、３は外装用
熱可塑性樹脂、４は半導体表面の活性化を防止す
るコート材（JCR）、５は金属基板１に半導体ペ
レツト２を固着する半田である。係る従来装置に
おいて、３のごとく外装用熱可塑性樹脂を用いた
場合、樹脂成形時においては第１図ｃの実線６に
しめす外形となる。しかして、その後の加熱によ
り体積を収縮し、点線７にしめす形状に変化す
る。この際、収縮による機械的ストレスが矢印に
図示するごとく半導体ペレツト２に加わり、該ペ
レツトを破損したり、信頼性に悪影響を及ぼす等
の欠点があつた。このような悪影響は熱可塑性樹
脂の内でも高耐熱性を有するPBT（ポリブチレン
テレフタレート）、PPS（ポリフエニレンサルフア
イド）又はPET（ポリエチレンテレフタレート）
等の結晶性樹脂に顕著である。
ものである。従来の構造を第１図によつて説明す
る。ａは平面図、ｂは断面図、ｃは説明図であ
る。１は銅等による金属基板、１ａは取付孔、２
はシリコン等による半導体ペレツト、３は外装用
熱可塑性樹脂、４は半導体表面の活性化を防止す
るコート材（JCR）、５は金属基板１に半導体ペ
レツト２を固着する半田である。係る従来装置に
おいて、３のごとく外装用熱可塑性樹脂を用いた
場合、樹脂成形時においては第１図ｃの実線６に
しめす外形となる。しかして、その後の加熱によ
り体積を収縮し、点線７にしめす形状に変化す
る。この際、収縮による機械的ストレスが矢印に
図示するごとく半導体ペレツト２に加わり、該ペ
レツトを破損したり、信頼性に悪影響を及ぼす等
の欠点があつた。このような悪影響は熱可塑性樹
脂の内でも高耐熱性を有するPBT（ポリブチレン
テレフタレート）、PPS（ポリフエニレンサルフア
イド）又はPET（ポリエチレンテレフタレート）
等の結晶性樹脂に顕著である。
本発明は前記の従来装置の欠点を解消し、構造
簡単で高信頼度の樹脂封止型半導体装置を提供す
るものである。以下、図面を用いて、本発明を詳
述する。第２図は本発明を示す断面構造図であ
る。（要部のみを図示している）第２図以下いず
れも第１図と同一符号は同一部分を示している。
第２図において、熱硬化性樹脂８により、半導体
ペレツト２及びその固着部（半田部５）を被うよ
うになし、更に熱可塑性樹脂３で包囲している。
この熱硬化性樹脂８は次の３つの特性、 イ ワツクス等の離型材を含まない。
簡単で高信頼度の樹脂封止型半導体装置を提供す
るものである。以下、図面を用いて、本発明を詳
述する。第２図は本発明を示す断面構造図であ
る。（要部のみを図示している）第２図以下いず
れも第１図と同一符号は同一部分を示している。
第２図において、熱硬化性樹脂８により、半導体
ペレツト２及びその固着部（半田部５）を被うよ
うになし、更に熱可塑性樹脂３で包囲している。
この熱硬化性樹脂８は次の３つの特性、 イ ワツクス等の離型材を含まない。
ロ 熱硬化後の曲げ強さが５Kg／mm2以上。
ハ 熱膨張係数が2.5×10-6／℃以下。
が必要である。
即ち、これらの特性をもつ熱硬化性樹脂８を用
いて被うと半導体ペレツト２を矢印で図示する機
械的ストレスから有効に守ることができる。熱硬
化性樹脂８は例えばシリコーン樹脂のようなゴム
状の軟かい樹脂では効果がない。又、熱硬化性樹
脂８が半導体ペレツト２を被う構造となるため、
８の熱膨張係５が大きいと２に悪影響を及ぼす。
そのため、実験にもとづき本発明の目的に適合す
る熱硬化性樹脂の特性条件イ、ロ、ハのごとく求
めた。第３図は本発明の実施例を示す断面構造図
である。（要部のみ図示する）９は半導体ペレツ
ト２をかこむように金属基板１上に形成した溝部
である。溝部９の断面はＶ形、Ｕ形等になし得
る。このように形成した溝部９に熱硬化性樹脂８
が充てんされるようにすることにより、８と１と
の結合性が高まる。従つて、外装用の熱可塑性樹
脂の成形後の収縮で生ずるストレスによる熱硬化
性樹脂８の金属基板１上での滑りを防止すること
ができ、半導体ペレツト２を更に有効に保護し得
るものである。第４図は更に本発明の他の実施例
を示す断面構造図である。（要部のみ図示する）
１０は金属基板１に設けた複数個の貫通孔であ
り、半導体ペレツト２の周囲に４個以上設けるの
がよい。貫通孔１０に熱可塑性樹脂３の一部を埋
め込むようになし、金属基板１に杭を設けるよう
にした。これにより、成形後の収縮によるストレ
スを低減し得るものである。第５図は更に本発明
の他の実施例を示す断面構造図である。（要部の
み図示する。）第５図においては半導体ペレツト
を複数個２−１，２−２、金属基板１上に設けた
ものである。本発明はダイオード、トランジス
タ、サイリスタ等、いずれの半導体装置にも適用
が可能である。
いて被うと半導体ペレツト２を矢印で図示する機
械的ストレスから有効に守ることができる。熱硬
化性樹脂８は例えばシリコーン樹脂のようなゴム
状の軟かい樹脂では効果がない。又、熱硬化性樹
脂８が半導体ペレツト２を被う構造となるため、
８の熱膨張係５が大きいと２に悪影響を及ぼす。
そのため、実験にもとづき本発明の目的に適合す
る熱硬化性樹脂の特性条件イ、ロ、ハのごとく求
めた。第３図は本発明の実施例を示す断面構造図
である。（要部のみ図示する）９は半導体ペレツ
ト２をかこむように金属基板１上に形成した溝部
である。溝部９の断面はＶ形、Ｕ形等になし得
る。このように形成した溝部９に熱硬化性樹脂８
が充てんされるようにすることにより、８と１と
の結合性が高まる。従つて、外装用の熱可塑性樹
脂の成形後の収縮で生ずるストレスによる熱硬化
性樹脂８の金属基板１上での滑りを防止すること
ができ、半導体ペレツト２を更に有効に保護し得
るものである。第４図は更に本発明の他の実施例
を示す断面構造図である。（要部のみ図示する）
１０は金属基板１に設けた複数個の貫通孔であ
り、半導体ペレツト２の周囲に４個以上設けるの
がよい。貫通孔１０に熱可塑性樹脂３の一部を埋
め込むようになし、金属基板１に杭を設けるよう
にした。これにより、成形後の収縮によるストレ
スを低減し得るものである。第５図は更に本発明
の他の実施例を示す断面構造図である。（要部の
み図示する。）第５図においては半導体ペレツト
を複数個２−１，２−２、金属基板１上に設けた
ものである。本発明はダイオード、トランジス
タ、サイリスタ等、いずれの半導体装置にも適用
が可能である。
各実施例において、要部のみ図示したが、端
子、取付孔、接続線、表面処理など各部の変形、
付加、選択等は必要においてなし得るものであ
り、本発明の要旨に含まれるものである。
子、取付孔、接続線、表面処理など各部の変形、
付加、選択等は必要においてなし得るものであ
り、本発明の要旨に含まれるものである。
以上の説明から明らかなごとく、本発明によれ
ば構造簡単で、高信頼度の樹脂封止型半導体装置
を得ることができ、特に電力用半導体装置に最適
であり、産業上の効果、大なるものである。
ば構造簡単で、高信頼度の樹脂封止型半導体装置
を得ることができ、特に電力用半導体装置に最適
であり、産業上の効果、大なるものである。
第１図ａ，ｂ，ｃは従来装置の平面図、断面
図、説明図、第２図は本発明を説明する断面構造
図、第３図、第４図、第５図は本発明の実施例を
しめす断面構造図、１は金属基板、１ａは取付
孔、２は半導体ペレツト、３は外装用熱可塑性樹
脂、４はコート材、５は半田、６は成形時の外
形、７は収縮時の外形、８は熱硬化性樹脂、９は
溝部、１０は貫通孔である。
図、説明図、第２図は本発明を説明する断面構造
図、第３図、第４図、第５図は本発明の実施例を
しめす断面構造図、１は金属基板、１ａは取付
孔、２は半導体ペレツト、３は外装用熱可塑性樹
脂、４はコート材、５は半田、６は成形時の外
形、７は収縮時の外形、８は熱硬化性樹脂、９は
溝部、１０は貫通孔である。
Claims (1)
- 【特許請求の範囲】 １ 金属基板の片面に半導体ペレツトを半田付け
固着し、該半導体ペレツト及びその固着部を熱硬
化性樹脂で被い、更に外装用熱可塑性樹脂で包囲
するようになし、前記熱硬化性樹脂が(イ)ワツクス
等の離型材を含まない、(ロ)熱硬化後の曲げ強さが
５Kg／mm2以上、(ハ)熱膨張係数が2.5×10-6／℃以
下であり、又、前記半導体ペレツトをかこむよう
に前記金属基板上に溝部を形成し、その溝部に前
記熱硬化性樹脂の一部を充てんするようにして、
前記外装用熱可塑性樹脂の加熱時における前記半
導体ペレツトへの機械的ストレスを緩和するよう
にしたことを特徴とする樹脂封止型半導体装置。 ２ 金属基板に複数個の貫通孔を設け、該貫通孔
に熱可塑性樹脂を埋め込むようにした特許請求の
範囲第１項の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21761385A JPS6276747A (ja) | 1985-09-30 | 1985-09-30 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21761385A JPS6276747A (ja) | 1985-09-30 | 1985-09-30 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276747A JPS6276747A (ja) | 1987-04-08 |
| JPH0435908B2 true JPH0435908B2 (ja) | 1992-06-12 |
Family
ID=16707033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21761385A Granted JPS6276747A (ja) | 1985-09-30 | 1985-09-30 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276747A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0355955A3 (en) * | 1988-07-25 | 1991-12-27 | Hitachi, Ltd. | Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same |
| JP2656356B2 (ja) * | 1989-09-13 | 1997-09-24 | 株式会社東芝 | 多重モールド型半導体装置及びその製造方法 |
| US6326678B1 (en) | 1993-09-03 | 2001-12-04 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| US6552417B2 (en) | 1993-09-03 | 2003-04-22 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
| KR100386061B1 (ko) | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
| KR100621154B1 (ko) | 2005-08-26 | 2006-09-07 | 서울반도체 주식회사 | 발광 다이오드 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210646A (ja) * | 1982-06-02 | 1983-12-07 | Kyodo Printing Co Ltd | Ｉｃチツプモ−ルド成形品 |
-
1985
- 1985-09-30 JP JP21761385A patent/JPS6276747A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210646A (ja) * | 1982-06-02 | 1983-12-07 | Kyodo Printing Co Ltd | Ｉｃチツプモ−ルド成形品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6276747A (ja) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208519B1 (en) | Thermally enhanced semiconductor package | |
| US3469148A (en) | Protectively covered hybrid microcircuits | |
| KR101398404B1 (ko) | 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들 | |
| KR950021435A (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| US5479050A (en) | Leadframe with pedestal | |
| JPH0435908B2 (ja) | ||
| US6838752B2 (en) | Semiconductor package with recessed leadframe and a recessed leadframe | |
| JPS5821850A (ja) | 樹脂封止型半導体装置 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS62104145A (ja) | 半導体装置 | |
| JPH0546098B2 (ja) | ||
| JPS6118862B2 (ja) | ||
| JPS60195955A (ja) | 半導体装置 | |
| JP3183715B2 (ja) | 樹脂封止型光学素子 | |
| JPH0613501A (ja) | 樹脂封止形半導体装置 | |
| JPH0627960Y2 (ja) | 樹脂封止型半導体装置 | |
| JPS61101054A (ja) | 半導体装置およびその製造方法 | |
| JP3006328B2 (ja) | パワーモジュール | |
| JPH077100A (ja) | 半導体装置 | |
| JPS62113433A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS61148845A (ja) | 半導体装置 | |
| JPS5988854A (ja) | 半導体装置 | |
| JPH0682763B2 (ja) | 半導体装置 | |
| KR200156148Y1 (ko) | 반도체 패키지 | |
| KR0125874Y1 (ko) | 반도체 패키지 |