JP2008503105A - 集積回路ダイのパッケージ及びパッケージ方法 - Google Patents

集積回路ダイのパッケージ及びパッケージ方法 Download PDF

Info

Publication number
JP2008503105A
JP2008503105A JP2007527705A JP2007527705A JP2008503105A JP 2008503105 A JP2008503105 A JP 2008503105A JP 2007527705 A JP2007527705 A JP 2007527705A JP 2007527705 A JP2007527705 A JP 2007527705A JP 2008503105 A JP2008503105 A JP 2008503105A
Authority
JP
Japan
Prior art keywords
integrated circuit
die
lead frame
carrier member
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007527705A
Other languages
English (en)
Inventor
ラジーブ ディンカル ジョシ
マリア クリスティーナ ビー． エスタシオ
デービッド チョン
ビー． エイチ． グーイ
スティーヴン エー． マーティン
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2008503105A publication Critical patent/JP2008503105A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

集積回路アセンブリはインナー部を備えた複数のリードを有するリードフレームを含んでいる。熱伝導性担持部材は、担持部材がリードフレームから電気的に絶縁されつつリードフレームに熱的に結合するようにリードのインナー部に接着されている。集積回路ダイは担持部材に接着されており、よって担持部材に熱的に結合している。ダイはワイヤボンディング部に電気的に結合している。封入材はリードのインナー部及び担持部材の少なくとも一部の上に配置されており、ダイ及びワイヤボンディング部を封入している。

Description

本発明は概ね半導体デバイスに関し、特に集積回路ダイのパッケージ及び集積回路ダイのパッケージ方法に関する。
集積回路ダイはパッケージ内に封入されており、よってダイ及び当該ダイへの電気相互接続が外部環境から保護されている。集積回路ダイをパッケージする一方法には、一般にダイをダイパドル若しくはリードフレームのパッドに接着する工程が含まれている。かかるパッケージの一構成はしばしばマイクロリード（micro-leaded）パッケージと称されている。ダイがリードフレームに接着された後、ダイ上の接着パッドはインナーリードすなわちリードフレームのリードフィンガにワイヤボンディングされ、ダイ、インナーリード及びボンディングワイヤは封入材の中に封入される。
ダイをリードフレームのパドルに接着する工程は一般にダイをダイ付着材料の層の上に設置することによって行なわれる。当該ダイ付着材料は、例えば、接着性のエポキシすなわち熱可塑性材、軟質はんだすなわち金−シリコン共晶であり、パドル上に予め設置されている。ダイ付着材料は熱伝導性を有するのが好ましく、よって熱放散を可能に及び／又は促進し、導電性はあってもなくても良い。ワイヤボンディングの工程は、ボンディング表面に対してボンディングワイヤを押し付けることによってボンディングワイヤとボンディング表面、すなわち、インナーリード及び／又はダイ接着パッドとの間の接着を形成するワイヤボンディングツールを一般に必要とする。
ダイボンディング及びワイヤボンディング工程の際、リードフレームのインナーリードはクランプ機構によって加熱ブロック若しくは他の平坦な表面に一般にクランプされる。ワイヤボンディング工程の結果生じる押圧力は、クランプされないダイパドル及びその上に搭載されたダイの移動、及び／又はリードフレームにほぼ垂直な方向の跳ね返りを生じ、よってダイ接着パッドへのワイヤボンディング工程の能力に望ましくない影響を与える。
ダイパッドは中央開口部を伴って形成され、よってダイとダイパドルとの間の接触面積が減少する。代替案としては、ダイとリードフレームとの間の接触面積は、リードフレームのインナーリードのインナー端部上に直接ダイを搭載することによって減じられる。かかる構成は、時々チップオンリードパッケージ構造と称せられ、ダイの大部分が支持されていない状態になって、インナーリードの複数のインナー端部の間に画定される空間の上に搭載される。インナーリード間及び／又はダイパドル内のかかる空間は、しかしながら、ダイの搭載表面積よりも小さくなければならない。さもなければ、ダイの支持は貧弱になるおそれがあり、若しくは開口部を経て簡単に落下してしまう。かかるダイボンディングの案は従ってある種のダイ型、及び空き面積のサイズよりも大きな接触表面積を有するダイサイズにのみ採用することが可能である。従って、ダイサイズの減少によって得られる利点は、ダイサイズの各減少に応じて製造業者がリードフレームを設計及び製作する必要があることによってかなりの割合が相殺されてしまう。更に、ダイパッドに中央開口部を形成することによって複雑さが増加し、且つかかるリードフレームの製造コストが増加する。
ダイをテープに付着し、その後テープを開口部の上においてリードフレームのインナーリードに付着することにより、開口部よりも大きな表面積を有するダイのみが使用可能なかかるダイボンディング案である上記記載の制限が手際よく処理される。しかしながら、テープの使用はダイボンディング工程の工程数、複雑さ、及びコストを増加させる。更に、テープはダイ及びリードフレームの両材料とは異なる材料から作られるので、層間剥離の問題が生じる。
ダイがリードフレームに直接搭載されるかテープを介して搭載されるかに関わらず、ダイは実質的な程度においてリードフレームのリードから熱的に離間されている。従って、リードフレームの全表面積が熱放散を促進するために使用されていない。
従って、当業者に必要とされていることは、種々のダイサイズを収納し、熱放散を促進し、及び熱応力及び層間剥離を低減する集積回路パッケージ及びパッケージング方法である。
本発明は集積回路ダイのパッケージ及び集積回路ダイのパッケージ方法を提供する。
本発明は、その一形態として集積回路アセンブリを備えており、該集積回路アセンブリは、インナー部を有する複数のリードを備えたリードフレームを有している。熱伝導性担持部材は、該担持部材が前記リードフレームから電気的に絶縁するものの熱的に結合するように前記リードの前記インナー部に接着している。集積回路ダイは前記担持部材に接着し、よって前記担持部材に熱的に結合している。ダイは前記リードにワイヤボンディングによって電気的に結合している。封入材は、前記リードの前記インナー部及び前記担持部材の少なくとも一部の上に配置されて前記ダイ及び前記ワイヤボンディング部を封入している。
本発明の利点は、単一のリードフレームの上にサイズのレンジが拡張されたダイを収納することである。
本発明の他の利点は熱放散が著しく促進されたことである。
本発明の上述の及びその他の特徴や利点、並びにそれらを達成する方法は、以下の本発明の一実施例の説明を添付図面と共に参照することによって明白となり、より良く理解されるであろう。
いくつかの図の対応する参照符号は対応する部分を示している。ここに示されている例示は本発明の好適な一実施例を一形態で示しており、かかる例示はどのような方法であっても本発明の範囲を限定するものであると解釈してはならない。
添付図面、特に図1及び図2を参照すると、本発明のパッケージの一実施例を含む集積回路デバイスが示されている。集積回路10は一般にダイ12及びパッケージ20を含んでいる。集積回路10は実質的には任意のサイズで良く、もちろんダイ12の構成に応じて例えばマイクロプロセッサ又は単一のトランジスタ等の実質的に任意のタイプの集積回路によって構成されていても良い。ダイ12はパッケージ20内に封入されている。
パッケージ20は、図１及び図２の実施例においては、マイクロリードパッケージとして構成されている。しかしながら、本発明はリードフレームが組み入れられている任意のタイプ若しくは構造の集積回路パッケージに実質的に適合可能であると理解されるべきである。パッケージ20は、リードフレーム22、担持部材24、ボンディングワイヤ26、及び封入材28を含んでいる。
リードフレーム22は従来のリードフレームであり、複数のリード32及びその中央部にあってリードフレーム22にタイバー（図示せず）によって結合されており、銅または銅合金または他の好適な材料などの導電性材料によって構成されているダイパッド34を有している。リード32は、パッケージ20内に収容すなわち包含されているインナー部すなわち端部32Aを有しており、そのアウター部は延在し、及び／又はパッケージ20の外側に配置されている（参照されていない）。
担持部材24は、少なくともその外周辺領域（参照されていない）がリード32のインナー部すなわちインナー端部34Aの上に配置され且つその中央部がダイパッド34の上に配置されるようにリードフレーム22の上に配置されている。担持部材34は、例えば、エマーソン・アンド・カミング社（Emerson & Cuming）によって提供されているエイブルボンド（Ablebond）84-3粘着性ペースト等の熱伝導性を有し且つ電気的に非導電な粘着性ペーストすなわちフィルム36によってリードフレーム22に接着されている。従って、担持部材24はリードフレーム22に熱的に結合しているものの、電気的にはリードフレーム22から絶縁している。担持部材24は、例えば銅などの導電性材料か、若しくは例えばシリコンなどの非導電材料のいずれかによって構成されている。担持部材24を、ダイ12が形成されている材料と同等の材料またはほぼ同等の熱膨張率（CTE）を有する材料から形成することによって、双方の間の熱応力が低減し、よって熱由来の層間剥離及び亀裂が低減する。
ダイ12は従来の集積回路ダイであり、担持部材24においてリードフレーム22が接着している側面とは反対側の側面に配置されている。ダイ12は担持部材24に、例えばエマーソン・アンド・カミング社（Emerson & Cuming）によって提供されているエイブルボンド（Ablebond）84-3粘着性ペーストなどの熱伝導性を有し且つ電気的に非導電なペーストまたはフィルム38によって接着している。従って、ダイ12は担持部材24に熱的に結合しているものの、担持部材24からは電気的には絶縁している。ボンディングワイヤ26はダイ12上のダイ接着パッド42をリードフレーム22の対応するリード32に電気的に結合する。ワイヤボンディング工程の後、封入材料28が、例えばトランスファーモルディングなどによってリードフレーム22のインナー部32A、ダイ12及びボンディングワイヤ26の周りに形成され、よって封入パッケージ20が形成される。
上述したように、ダイパッド34はリードフレーム22 にタイバー（図示せず）によって結合されている。一般に、かかるタイバーはダイを均一には支持しない。しかしながら、ダイ12を担持部材34に接着し、それを次にリード32のインナー部すなわち端部32A及びダイパッド34に配置して接着することによって、担持部材24はその全周上にダイ12に対して均一な支持を提供することに留意すべきである。かかる均一な支持によって、ワイヤボンディング工程の際にダイ/ダイパッドの跳ね返りが著しく低減する。更に、ダイ12を担持部材24に接着し、それを次にリード32のインナー部すなわち端部32A及びダイパッド34の上に配置して接着することによって、共通のダイパッドサイズを数多くの異なるダイサイズ及びダイタイプに使用することが可能となり、よって製造業者によって製造して在庫品目として備えなければならない異なるパッケージタイプ及びリードフレームの数が低減する。
ここで図３及び図４を参照すると、本発明のパッケージの他の実施例を含んだ集積回路デバイスが示されている。集積回路60は概ね集積回路10と等しく、対応する部分には対応する符号が付されている。集積回路60はダイ12及びパッケージ70を有している。パッケージ70はリードフレーム72、担持部材74、ボンディングワイヤ26、及び封入材28を有している。リードフレーム72はリード82を含んでおり、これはパッケージ20のリードフレーム22とは対照的に、ダイ付着パドルのないチップオンリードのリードフレームとして構成されている。担持部材74は、ダイ12は配置されている側面とは反対側の側面の周辺部に奥まった領域すなわちフラット部76を含んでいる。フラット部76にはリードフレーム72のリード82のインナー部すなわち端部が受入れられて、熱伝導性を有し且つ電気的に非導電なペースト又はフィルム86が接着されている。
ダイ12は担持部材74に、例えば、エマーソン・アンド・カミング社（Emerson & Cuming）によって提供されているエイブルボンド（Ablebond）84-3粘着性ペーストなどの熱伝導性を有し且つ電気的に非導電なペーストまたはフィルム88によって接着されている。従って、ダイ12は担持部材74に熱的に結合しているものの、担持部材74からは電気的に絶縁している。ボンディングワイヤ26はダイ12上のダイ接着パッド42を対応するリードフレーム72のリード82に電気的に結合している。ワイヤボンディング工程の後、封入材28が形成され、よってパッケージ20に関して上記にて説明した方法とほぼ同様の方法によって封入パッケージ70が形成される。
担持部材74のリードフレーム72への接着は、リードフレーム72が適用されるダイサイズの範囲を拡張するリードフレーム及び／又はパッケージングアセンブリを形成することに留意すべきである。リードフレーム72に適切に接着するには小さすぎたダイは、これにより担持部材74を介して容易且つ適切にリードフレーム72に接着される。
本チップオンリードの実施例においては、リードフレーム22は専用のダイパッドを有していない。従って、リードフレーム22の使用は、特定の最小サイズ若しくはサイズ範囲のダイ及び特定のダイタイプに通常は限られていた。特定の最小サイズより小さなダイはリード82の端部すなわちインナー部上の不適切な支持、及び／又はその間の空間を通り抜けた完全な落下を生じる。しかしながら、ダイ12を担持部材74に接着し、それを次にリード82のインナー部すなわち端部の上に設置して接着することによって、担持部材74はその全周においてダイ12に対して均一な支持を提供することに特に留意すべきである。かかる均一な支持は、ワイヤボンディング工程の際のダイの跳ね返りを著しく低減する。更に、ダイ12を担持部材74に接着し、その後それを順にリードフレーム72の上に設置して接着することは、小さなダイのリードフレーム72上の不適切な支持、及び／又はリードフレーム72の中央空間部を通り抜けた落下を防止し、よって、それ以外では不可能な、より広い範囲（すなわちより小さな）のダイサイズ及びタイプをリードフレーム72に使用することが可能となる。
また、奥まったすなわち鋳造された領域76はパッケージ70の全体的な高さを減じ、すなわちパッケージ70内のダイ12の高さを減じ、よってより低い外形のパッケージを提供し、及び／又はボンディングワイヤ26と封入材28及び／又はパッケージ70の外表面との間に更なる間隔を提供することに特に留意すべきである。
図３及び図４に示す実施例においては、担持部材74はその周辺部に奥まった領域すなわちフラット部76を含んでおり、そこにリードフレーム72のリード82のインナー部すなわち端部が受け入れられる。しかしながら、図５に示されるように、本発明は、リード82のインナー部すなわち端部に形成されて担持部材74の周辺部を受け入れる同様なフラット部78を有する構造によって代替されても良い。
ここで図６を参照すると、本発明のパッケージの他の実施例を含む集積回路デバイスが示されている。集積回路90は集積回路10及び60と概ね同等であり、対応する部分には対応する符号が付されている。集積回路90はダイ12及びパッケージ100を含んでいる。パッケージ100はリードフレーム102、担持部材124、ボンディングワイヤ26、及び封入材28を含んでいる。リードフレーム102はリード112を含んでおりマイクロリードのリードフレームとして構成されている。
本実施例においては、担持部材124はダイ付着パドル及びヒートシンク付着／インターフェース表面の両方として機能する。特に、担持部材124は、段差領域128によってフラット部130に相互連結された中央パッド領域126、及び担持部材124において中央パッド領域126が配置される側面とは反対側の側面上にあるインターフェース表面132を含んでいる。フラット部130は、例えばエマーソン・アンド・カミング社（Emerson & Cuming）によって提供されているエイブルボンド（Ablebond）84-3粘着性ペーストなどの熱伝導性を有し且つ電気的に非導電なペーストまたはフィルム136によって、リードフレーム102のリード112のインナー部すなわち端部に接着されており、よって担持部材124がリードフレーム102に接着されている。
ダイ12は担持部材124の中央パッド領域126に、例えば、エイブルボンド（Ablebond）84-3などの熱伝導性を有し且つ電気的に非導電なペーストまたはフィルム138によって接着されている。従って、ダイ12は熱的に結合されるものの、電気的には担持部材124から絶縁している。ボンディングワイヤ26はダイ12上のダイ接着パッド142をリードフレーム102の対応するリード112のインナー部すなわち端部に電気的に結合する。
ワイヤボンディング工程の後、封入材28が形成され、よってパッケージ20及び70に関して上記において説明した方法とほぼ同様の方法によって封入パッケージ100が形成される。しかしながら、本実施例においては、インターフェース表面132の少なくとも一部は封入材28によって封入されておらず、すなわち、インターフェース表面132の一部がパッケージ100の外側に露出していることに特に留意すべきである。インターフェース表面132の露出部はヒートシンク150などのヒートシンクが付着され得る表面を提供している。
担持部材124をダイ付着パッド及びヒートシンクの付着表面の両方として使用することによって、リードフレーム102の設計及び製造を簡易にし、従来のリードフレームにおいて使用されている２段のダウンセットを省くことによってダイ付着パッド126の領域が最大化されることに特に留意すべきである。
ここで図７を参照すると、本発明の集積回路リードフレーム及びパッケージの製造方法の一実施例が示されている。方法200はリードフレーム提供ステップ202、担持部材付着ステップ204、ダイ付着ステップ206、キュアステップ208、ワイヤボンディングステップ210、封入ステップ212及び単一化ステップ（singulation）214からなる。
リードフレーム提供ステップ202には、担持部材付着ステップ204にリードフレームを提供するステップが含まれている。担持部材付着ステップ204は、フィルム／ペースト層36、86、または136などの熱伝導性であるものの電気的に非導電なフィルムまたはペーストを、担持部材24、74または124などの担持部材の表面、及び／又はリードフレーム22、72または102などのリードフレームの表面の少なくとも一つの上に設置し、その適切な表面を適切な並びで配置して互いに関わりあわせるプロセスを含んでいる。同様に、ダイ付着ステップ206は、フィルム／ペースト層38、88または138などのフィルムまたはペーストの層を、担持部材24、74または124などの担持部材の適切な領域に設置し、ダイ12などのダイをかかるフィルムまたはペーストの層の上に拾い上げて設置するステップを含んでいる。
キュアステップ208は、部分的に完成したパッケージアセンブリを、フィルム／ペーストの層をキュアリングするのに十分な昇温条件及び他の調節された環境条件にさらすことが一般的に含まれており、これは集積回路パッケージングに関する当業者にとっては公知である。ワイヤボンディングプロセス210も当業者にとっては公知であり、ボンディングワイヤの一方端をダイ接着パッド42などのダイ上の接着パッドに接着し、他方端をリードフレームのインナーリードの対応するインナー部すなわち端部に接着するステップを含んでいる。封入プロセスは樹脂材料によってリードフレームのリードのインナー部、ボンディングワイヤ、及びダイをトランスファーモールドまたは他の封入するステップを一般的に含んでおり、よって集積回路パッケージを形成する。 単一化プロセス214は集積回路製造技術における当業者にとって同様に公知である。
示された実施例においては、担持部材がインナーリードの端部及び／又はリードフレームのダイパッドに付着若しくは接着される。しかしながら、担持部材は、図示して説明したようにインナーリードの端部及び／又はリードフレームのダイパッドに接着されるのに加えて、リードフレームの１以上のタイバーにも接着され得ることを理解すべきである。
本発明を好適な設計を有するものとして説明したが、本発明はかかる開示の精神と範囲内において更に変更することができる。本出願は従ってここに開示した一般的な原理を使用して本発明のいかなる変更、使用、適用をも包含することを企図している。更に、本出願は本発明に関連し且つ添付する請求項の範囲内に該当する、当業者の知識及び慣習の範囲内である本開示からの乖離部分をも包含することを企図している。
本発明のパッケージの一実施例を含む集積回路デバイスの断面図である。 図１のパッケージの底面図である。 本発明のパッケージの第２実施例を含む集積回路デバイスの断面図である。 図３のパッケージの底面図である。 本発明のパッケージの第３実施例を含む集積回路デバイスの断面図である。 本発明のパッケージの第２実施例を含む集積回路デバイスの断面図である。 本発明の集積回路リードフレーム及びパッケージの製造方法の一実施例を示す。

Claims (26)

  1. 集積回路アセンブリであって、
    インナー部を有する複数のリードを備えたリードフレームと、
    前記リードフレームから電気的に絶縁するものの前記リードフレームに熱的に結合し、前記リードの前記インナー部に接着した熱伝導性担持部材と、
    前記担持部材に熱的に結合し、前記担持部材に接着した集積回路ダイと、
    前記ダイを前記リードフレームに電気的に相互結合するワイヤボンディング部と、
    前記リードの前記インナー部及び前記担持部材の少なくとも一部の上に配置されて前記ダイ及び前記ワイヤボンディング部を封入する封入材と、からなることを特徴とする集積回路アセンブリ。
  2. 前記担持部材は前記複数のリードの各々に熱的に接着されていることを特徴とする請求項１に記載の集積回路アセンブリ。
  3. 前記リードフレームは更にダイ付着パドルを含み、前記担持部材が前記複数のリード及び前記ダイ付着パドルの少なくともいくつかに熱的に接着していることを特徴とする請求項１に記載の集積回路アセンブリ。
  4. 前記担持部材は前記集積回路ダイが構成されている材料の熱膨張率とほぼ同等の熱膨張率を有する材料から構成されていることを特徴とする請求項１に記載の集積回路アセンブリ。
  5. 前記担持部材は前記集積回路ダイが主に構成されている材料と実質的に同等の材料から構成されていることを特徴とする請求項１に記載の集積回路アセンブリ。
  6. 前記担持部材は実質的にシリコンによって構成されていることを特徴とする請求項１に記載の集積回路アセンブリ。
  7. 前記担持部材は実質的に銅によって構成されていることを特徴とする請求項１に記載の集積回路アセンブリ。
  8. 前記封入材は前記担持部材を全て封入していることを特徴とする請求項１に記載の集積回路アセンブリ。
  9. 前記担持部材は第１側面と前記第１側面の反対側にある第２側面とを含み、前記ダイは 前記第１側面に接着されており、前記封入材は前記第２側面の少なくとも一部を露出していることを特徴とする請求項１に記載の集積回路アセンブリ。
  10. 前記第２側面の露出された一部に熱的に結合するヒートシンクを更に含むことを特徴とする請求項９に記載の集積回路アセンブリ。
  11. 前記ダイは前記担持部材に電気的に結合していることを特徴とする請求項１に記載の集積回路アセンブリ。
  12. 前記担持部材は奥まったフラット部を有し、前記奥まったフラット部は前記リードの対応する前記インナー部を受け入れ且つその上に配置されており、更にそこに熱的に結合していることを特徴とする請求項１に記載の集積回路アセンブリ。
  13. 前記リードの前記インナー部は奥まったフラット部を含み、前記担持部材の周辺部が前記奥まったフラット部に受け入れられ且つその中に配置されており、更にそこに熱的に結合していることを特徴とする請求項１に記載の集積回路アセンブリ。
  14. 集積回路のパッケージングサブアセンブリであって、
    インナー部を備えた複数のリードを含んだリードフレームと、
    前記リードフレームの前記インナー部に接着した熱伝導性担持部材と、からなり、前記担持部材は前記リードフレームから電気的に絶縁しているものの熱的に結合しており、前記担持部材はそこに接着し且つ熱的に結合している集積回路ダイを有するように構成されていることを特徴とするサブアセンブリ。
  15. 前記担持部材は前記複数のリードの各々に熱的に接着していることを特徴とする請求項１４に記載のパッケージングサブアセンブリ。
  16. 前記リードフレームは更にダイ付着パドルを含み、前記担持部材は前記複数のリードの少なくともいくつか及び前記ダイ付着パドルに熱的に接着していることを特徴とする請求項１４に記載の集積回路アセンブリ。
  17. 前記担持部材は実質的にシリコンから構成されていることを特徴とする請求項１４に記載の集積回路アセンブリ。
  18. 前記担持部材は実質的に銅から構成されていることを特徴とする請求項１４に記載の集積回路アセンブリ。
  19. 前記担持部材は奥まったフラット部を含み、前記奥まったフラット部は対応する前記リードの前記インナー部を受け入れ且つその上に配置されており、更にそこに熱的に接着していることを特徴とする請求項１４に記載の集積回路アセンブリ。
  20. 前記リードの前記インナー部は奥まったフラット部を有し、前記担持部材の周辺部が前記奥まったフラット部内に受け入れられ且つ配置され、更にそこに熱的に接着していることを特徴とする請求項１４に記載の集積回路アセンブリ。
  21. 集積回路ダイを熱消散構造に結合する方法であって、
    インナー部を備えた複数のリードを有するリードフレームを提供するステップと、
    前記リードフレームから電気的に絶縁され且つ前記リードフレームに熱的に結合している熱伝導性担持部材を前記リードの前記インナー部に接着するステップと、
    前記担持部材によって前記リードフレームに熱的に結合されている集積回路ダイを前記担持部材の第１側面に熱伝導性を有するように接着するステップと、からなり、前記リードフレームは前記ダイによって発生する熱を消散し、よって前記熱消散構造の少なくとも一部を構成することを特徴とする方法。
  22. 前記方法は更に、
    前記ダイ、前記ワイヤボンディング部、前記リードの前記インナー部、及び前記担持部材において前記ダイが接着される前記第１側面とは反対側にあって、その露出部が前記封入材によって封入されないものである前記担持部材の第２側面の一部を封入材の中に封入するステップと、
    前記熱消散構造の一部を構成するヒートシンクを前記担持部材の前記第２側面の前記露出部に熱的に結合するステップと、からなることを特徴とする請求項２１に記載の方法。
  23. 集積回路のパッケージ製造方法であって、
    インナー部を備えた複数のリードを有するリードフレームを提供するステップと
    前記リードフレームから電気的に絶縁され且つ前記リードフレームに熱的に結合するように、熱伝導性担持部材を前記リードの前記インナー部に接着するステップと、
    集積回路ダイを、前記担持部材に熱的に結合するように前記担持部材の第１側面に接着させるステップと、
    前記ダイを前記リードフレームの前記リードにワイヤボンディングするステップと、
    前記ダイ、前記ワイヤボンディング部、前記リードの前記インナー部、及び前記担持部材の少なくとも一部を封入材の中に封入するステップと、からなる方法。
  24. 前記方法は更に、
    前記ダイが接着される前記担持部材の前記第１側面とは反対側のその第２側面の一部を露出するステップと、
    ヒートシンクを前記担持部材の前記第２側面の前記露出部に熱的に結合するステップと、からなることを特徴とする請求項２３に記載の方法。
  25. 前記露出するステップは前記担持部材の前記第２側面の前記露出部を前記封入材の中に封入させないステップを含むことを特徴とする請求項２４に記載の方法。
  26. 集積回路ダイを、インナー部を備えた複数のリードを有するものであって、他の点で大きめのリードフレームに接着させる方法であって、
    熱伝導性担持部材を、前記リードフレームから電気的に絶縁されつつ前記リードフレームに熱的に結合するように前記リードの前記インナー部に接着させるステップと、
    前記集積回路ダイを、前記ダイが前記担持部材に熱的に結合するように前記担持部材の第１側面に接着させるステップと、からなることを特徴とする方法。
JP2007527705A 2004-06-09 2005-06-08 集積回路ダイのパッケージ及びパッケージ方法 Pending JP2008503105A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/864,909 US20050275089A1 (en) 2004-06-09 2004-06-09 Package and method for packaging an integrated circuit die
PCT/US2005/020224 WO2005124858A2 (en) 2004-06-09 2005-06-08 Package and method for packaging an integrated circuit die

Publications (1)

Publication Number Publication Date
JP2008503105A true JP2008503105A (ja) 2008-01-31

Family

ID=35459677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007527705A Pending JP2008503105A (ja) 2004-06-09 2005-06-08 集積回路ダイのパッケージ及びパッケージ方法

Country Status (6)

Country Link
US (1) US20050275089A1 (ja)
JP (1) JP2008503105A (ja)
CN (1) CN101015054A (ja)
DE (1) DE112005001339T5 (ja)
TW (1) TW200620588A (ja)
WO (1) WO2005124858A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273767B2 (en) * 2004-12-31 2007-09-25 Carsem (M) Sdn. Bhd. Method of manufacturing a cavity package
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US7667321B2 (en) * 2007-03-12 2010-02-23 Agere Systems Inc. Wire bonding method and related device for high-frequency applications
MY169839A (en) * 2011-12-29 2019-05-16 Semiconductor Components Ind Llc Chip-on-lead package and method of forming
CN102915988A (zh) * 2012-10-31 2013-02-06 矽力杰半导体技术(杭州)有限公司 一种引线框架以及应用其的倒装封装装置
CN103928431B (zh) * 2012-10-31 2017-03-01 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
US9806029B2 (en) * 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
WO2015088658A2 (en) * 2013-12-11 2015-06-18 Fairchild Semiconductor Corporation Integrated wire bonder and 3d measurement system with defect rejection
DE102015111838B4 (de) * 2015-07-21 2022-02-03 Infineon Technologies Austria Ag Halbleiterbauelement und Herstellungsverfahren dafür
US10204844B1 (en) 2017-11-16 2019-02-12 Semiconductor Components Industries, Llc Clip for semiconductor package
JP7346372B2 (ja) * 2020-09-08 2023-09-19 株式会社東芝 半導体装置
CN113471156B (zh) * 2021-06-28 2024-03-19 广州华钻电子科技有限公司 集成电路的蒸发腔封装结构及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282806A (ja) * 2002-03-27 2003-10-03 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
US5294750A (en) * 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US6166446A (en) * 1997-03-18 2000-12-26 Seiko Epson Corporation Semiconductor device and fabrication process thereof
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
TW445615B (en) * 2000-08-04 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package with enhanced heat dissipation function
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
US7038311B2 (en) * 2003-12-18 2006-05-02 Texas Instruments Incorporated Thermally enhanced semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282806A (ja) * 2002-03-27 2003-10-03 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
WO2005124858A3 (en) 2006-09-14
WO2005124858A2 (en) 2005-12-29
US20050275089A1 (en) 2005-12-15
TW200620588A (en) 2006-06-16
DE112005001339T5 (de) 2007-05-16
CN101015054A (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
JP2008503105A (ja) 集積回路ダイのパッケージ及びパッケージ方法
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US8049313B2 (en) Heat spreader for semiconductor package
US6001672A (en) Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
CN102683221A (zh) 半导体装置及其组装方法
WO2007080785A1 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JPH08111491A (ja) 半導体装置
TW201802956A (zh) 形成具有導電的互連框的半導體封裝之方法及結構
US6677665B2 (en) Dual-die integrated circuit package
JP2003031736A (ja) 半導体装置およびその製造方法
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
US9305898B2 (en) Semiconductor device with combined power and ground ring structure
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS62109326A (ja) 半導体装置の製造方法
US9117807B2 (en) Integrated passives package, semiconductor module and method of manufacturing
EP2545584B1 (en) Package having spaced apart heat sink
US9196576B2 (en) Semiconductor package with stress relief and heat spreader
JPH0837256A (ja) 半導体装置
JP3686267B2 (ja) 半導体装置の製造方法
JPH1117082A (ja) 樹脂封止型半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JP4126811B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03265161A (ja) 樹脂封止型半導体装置
JP3555790B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116