KR940008334B1 - 다중몰드형 반도체장치 및 그 제조방법 - Google Patents

다중몰드형 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR940008334B1
KR940008334B1 KR1019900014437A KR900014437A KR940008334B1 KR 940008334 B1 KR940008334 B1 KR 940008334B1 KR 1019900014437 A KR1019900014437 A KR 1019900014437A KR 900014437 A KR900014437 A KR 900014437A KR 940008334 B1 KR940008334 B1 KR 940008334B1
Authority
KR
South Korea
Prior art keywords
resin
internal
internal resin
external
wax
Prior art date
Application number
KR1019900014437A
Other languages
English (en)
Other versions
KR910007067A (ko
Inventor
쇼우이치 미야하라
게이지 가마사키
미치야 히가시
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17017394&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR940008334(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910007067A publication Critical patent/KR910007067A/ko
Application granted granted Critical
Publication of KR940008334B1 publication Critical patent/KR940008334B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

다중몰드형 반도체장치 및 그 제조방법
제1도는 본 발명에 따른 다중몰드형 반도체장치의 제조방법을 나타낸 플로우 차트.
제2도는 종래의 다중몰드형 반도체장치의 제조방법을 나타낸 플로우 차트.
제3도 내지 제7도는 본 발명에 다중몰드형 반도체장치의 제조방법의 적용이 가능한 장치의 단면 구조를 나타낸 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 내부 수지 2 : 외부 수지
3 : 리드프레임 4 : 발광소자
5 : 수광소자 6 : 바이폴라IC
8 : 저응력 수지(低應力 樹脂) 9 : 고열전도 수지(高熱傳導 樹脂)
10 : 본딩 수지 11 : 히트싱크
[산업상의 이용분야]
본 발명은 다중몰드형 반도체장치 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
다중몰드형의 반도체장치중에서, 가장 일반적인 것으로서, 이중몰드형 포토커플러가 있는바, 그 단면 구조를 제3도에 나타낸다.
제3도에서 발광소자(4)와 수광소자(5)가 대향한 상태로 리드프레임(3)에 마운트되면서 각각 와이어 본딩에 의해 접속되어 있는바, 상기 발광소자(4)는 투명한 본딩수지(10)로 덮여 있고, 또 상기 발광소자(4)와 수광소자(25)는 백색의 내부 수지(1)로 밀봉되며, 이 내부 수지(1)는 흑색의 외부 수지(2)에 의해 에워 싸여 있다. 일반적으로 상기 내부 수지(1)는 산화 티탄이 혼합된 에폭시 수지가 이용되고, 외부 수지(2)는 카본이 혼합된 에폭시 수지가 이용되고 있다.
그 외에도 제4도에 나타낸 바와 같은 바이폴라IC(6) 혹은 MOS IC 등의 복합형 다중칩(multi-chip ; MCP)에 의한 것이나, 제5도에 나타낸 바와 같은 반도체칩(7)을 저열 응력형(低熱 應力型)의 수지(8)로 밀봉한 장치도 다중몰드형의 장치로서 존재한다.
제6도는 고체상태의 광학적 복사선(SSOR)을 나타낸 것으로, 발광소자(14)와 수광소자(15)가 투명 수지(10)에 의해 밀봉되고 있고, 그 주위가 외부 수지(2)에 의해 에워싸여 있다.
제7도에 나타낸 장치는 대전류 제어소자(6)를 내장한 것으로, 히트싱크(11)를 내장시키기 위해 2회로 나누어서 내부 수지(9)와 외부 수지(12)를 형성한 구조로 되어 있다.
이와 같은 다중몰드형 장치는 제2도에 나타낸 바와 같은 공정을 거쳐서 제조되고 있다. 먼저, 발광소자나 수광소자 등의 반도체칩을 리드프레임상에 마운트하고, 와이어 본딩을 행한다(스텝 101). 그리고 이 반도체칩을 내부 수지용 금형의 캐비티에 탑재해서 용융시킨 내부 수지를 주입하고, 경화한 후 꺼낸다(스텝 102). 여기서 내부 수지에는 금형으로부터 끄집어 내기 쉽도록 이형재(離型材)로서의 왁스가 첨가되어 있다. 다음에, 내부 수지를 에워싸도록 외부 수지를 형성하게 되는데, 내부 수지와 외부 수지의 경계면의 밀착성이 낮으면, 박리가 발생되기 때문에 이를 방지하기 위해 내부 처리공정이 도입되고 있다. 이 공정은 내부 수지 표면을 연마하는 호닝공정(honing 工程)이나, 내부 수지 표면에 떠오른 왁스를 연소시켜서 제거하는 버닝공정(burning 工程), 또 내부 수지내부에서 가교반응(架橋反應)이 일어나면 필요 이상으로 단단해지기 때문에 이 반응을 포화시켜 경도를 낮추는 애프터 큐어공정(after cure 工程)등이 있다(스텝 201). 그리고, 내부 수지로 밀봉된 반도체칩을 외부 수지용 금형의 캐비티에 탑재시키고, 외부 수지를 주입해서 경화시킨 후에 꺼낸다(스텝 103).
그러나, 스탭(201)에서의 내부 처리공정의 도입은 가격의 증대나 수율의 저하를 초래하게 된다.
제3도에 나타낸 이중몰드형 포토커플러와 같은 장치에서 내부 처리공정의 도입은 1회로서 만족될 수 있고, 더욱이 내부의 형상도 단순하기 때문에 비교적 문제는 적지만, 제4도 내지 제7도에 나타낸 장치와 같은 형상이 복잡한 것이나, 3중 또는 4중 이상 다중몰드형의 장치가 증가하는 경향이다. 이 때문에 이와 같은 내부 처리공정 도입의 삭감이 요구되고 있지만, 도입시키지 않고서 내부 수지와 외부 수지 경계면 박리를 방지하는 것은 곤란하였다.
또, 내부 처리공정을 도입하지 않을 경우에는 박리가 발생되기 쉬울 뿐만 아니라 대습성(對濕性)이 낮다는 문제도 있었다. 즉, 내부 수지와 외부 수지 밀착성이 낮기 때문에 리드프레임과 외부 수지, 더욱이 리드프레임과 내부 수지의 극간(隙間)을 차례로 공기중의 수분이 전달되어 내부로 파고 들어가기 때문이다. 또, 밀착성이 낮기 때문에 반도체칩에서 발생된 열이 내부 수지로 부터 외부 수지로 전달되어 공기중에 방열되는 것이 방해된다는 문제도 존재하였다. 이들은 모두, 내부 수지와 외부 수지의 밀착성이 낮은 것이 원인이지만, 내부의 처리를 도입하지 않고 밀착성을 높인다고 하는 것은 곤란하였다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 호닝 공정등의 내부의 처리 공정을 삭감하는 한편, 수지간의 밀착성을 높여 박리의 방지, 대습성 및 방열성의 향상을 달성할 수 있는 다중몰드형 반도체장치 및 그 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 리드프레임에 마운트되어 와이어 본딩된 반도체칩과, 이 반도체칩을 밀봉하도록 형성된 내부 수지, 이 내부 수지를 에워싸도록 형성된 외부 수지를 구비하여 구성되고, 상기 내부 수지에 첨가된 왁스의 주성분이 에스테르류와 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 및 지방산 아미드로 이루어진 군으로부터 선택된 적어도 한 종류의 화합물인 것을 특징으로 하고 있다.
또한 본 발명에 따른 장치는 리드프레임상에 마운트되어 와이어 본딩된 반도체 칩을 내부 수지용 금형의 캐비티에 탑재하는 공정과, 상기 내부 수지용 금형의 내부에 용융된 내부 수지를 주입해서 경화시킨 후 꺼내는 공정, 끄집어낸 상기 내부 수지에 밀봉된 상기 반도체칩을 외부 수지용 금형의 캐비티에 탑재하는 공정, 상기 외부 수지용 금형의 내부에 용융된 외부 수지를 주입해서 경화시킨 후에 꺼내는 공정을 구비하여 이루어지고, 상기 내부 수지에 첨가시키는 왁스의 주성분이 에스테르류와 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 및 지방산 아미드로 이루어진 군으로부터 선택된 적어도 한 종류의 화합물인 것을 특징으로 하는 제조방법에 의해서 제조된다.
(작용)
상기와 같이 구성된 본 발명은, 내부 수지에 첨가되는 왁스의 주성분이 에스테르류, 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 지방산 아미드중의 적어도 어느 한 종류의 화합물인 경우에는 이들을 주성분으로 하는 왁스는 흡습량이 적어 흡습상승도 지연되기 때문에 어느것도 외부 활성이 낮은 내부 수지의 표면으로 드러내기 어렵게 된다. 또, 표면에 드러내어 왁스층을 형성한다고 하여도 융점이 100℃ 이하인 비교적 낮은 온도에서는 점도(粘度)가 낮기 때문에 외부의 수지를 형성할 경우 상기 왁스층이 흐르기 쉽게 되고, 더욱이 극성이 크기 때문에 외부 수지에 첨가되고 있는 왁스층 모두 상용(相溶)하기 쉽게 된다. 또, 공기중에서 산화되기 어렵고, 산화에 의해 저항력이 약해지게 되는 일도 없다. 이 때문에 내부 수지와 외부 수지의 경계면이 밀착되어 박리를 유효·효과적으로 방지할 수 있게 된다. 더욱이, 수지의 상호간이 밀착되는 것에 의해 대습성 및 방열성이 향상된다.
한편, 내부 수지에 첨가되는 왁스의 주성분이 탄화수소류인 경우에는 반대로 외부 활성이 낮은 내부 수지 표면에 드러내기 쉽기 때문에 융점이 높은 온도에서의 점도(粘度)도 높아지게 된다. 또, 극성이 작은 공기중에서 산화되기 쉽기 때문에 외부 수지와의 밀착성이 나쁨으로써 박리되기 쉬워 대습성, 방열성이 낮아지게 된다. 이 때문에, 박리 방지용으로 내부 수지 표면을 연마하는 호닝공정이나 내부 수지 표면에 떠오른 왁스를 연소시켜서 제거하는 버닝공정, 내부 수지 내부에서의 가교 반응을 포화시켜 경도를 낮추는 애프터큐어 공정 등의 처리 공정이 필요하게 되어, 가격의 증대나 수율의 저하를 초래하게 되지만, 본 발명에 따른 제조방법에 의하면, 이와 같은 처리공정을 도입하지 않고 모두 유효하게 박리가 방지되어 대습성, 방열성이 모두 향상되게 된다. 이 결과, 이 방법에 의해 제조하는 것으로 가격의 저하 및 수율의 향상이 초래된다.
실시예
이하, 예시 도면을 참조하여 본 발명에 따른 다중몰드형 반도체장치 및 그 제조방법에 대해 상세히 설명한다.
제1도는 본 발명에 따른 반도체장치의 제조방법에 따른 공정을 나타낸 것으로, 먼저 반도체칩을 리드프레임상에 마운트하고, 와이어 본딩을 행하여 접속한다(스텝 101). 그리고, 이 반도체칩을 내부 수지용 금형의 캐비티에 탑재해서 용융한 내부 수지를 주입해서 경화한 후에 꺼낸다(스텝 102). 여기서, 내부 수지에 첨가하는 왁스로서, 그 주성분이 에스테르류, 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 지방산 아미드중의 적어도 어느 한 종류의 화합물인 것을 사용한다. 그리고, 이와 같은 내부 수지로 밀봉된 반도체칩을 외부 수지용 금형의 캐비티에 탑재하고, 외부 수지를 주입하여 경화 후에 꺼낸다(스텝 103).
종래는 제2도를 이용하여 설명한 바와 같이, 내부 수지와 외부 수지의 경계면의 밀착성을 높이기 위해서 호닝 공정이나 버닝 공정, 애프터 큐어 공정 등의 내부의 처리공정(스텝 201)을 외부 수지 성형전에 도입할 필요가 있었지만, 본 발명에서는 도입하지 않아도 밀착성은 충분히 많아지게 된다. 종래의 제조방법에서 밀착성이 낮은 원인으로서, 형성된 내부 수지의 표면에 떠오르는 수지 첨가물에 주목하였다. 특히, 저응력제 등의 특별한 첨가물을 첨가하지 않은 수지에 있어서는 이형재로서 첨가되는 왁스의 영향이 크다고 추측해서 내부 수지의 왁스의 성분의 선정을 행하였다. 종래 첨가되었던 왁스의 주성분은 탄화수소류인바, 이 왁스의 특징은 다음과 같다. (1) 외부 활성이 강하고, 수지 표면에 드러내기 쉽다. (2) 융점이 100℃ 이상으로 비교적 높다. (3) 고온에서의 점도가 높다. (4) 극성이 작아서 다른 성분으로 이루어지는 왁스와의 상용성(相溶性)이 뒤떨어진다. (5) 공기중에서 산화되기 쉽고 산화에 의해 저항력이 약해진다는 점을 들 수 있다. 이 때문에 내부 수지로서 탄화수소류를 주서운으로 한 왁스를 첨가시킨 것을 이용하면, 내부 수지 표면에 고점도의 왁스층이 형성되기 쉽고, 더욱이 이 왁스층은 외부 수지 형성시에 흐르기 어렵고, 또 외부 수지에 첨가된 왁스와 친숙하기 어렵게 된다. 이 결과 내부 수지와 외부 수지의 경계면의 밀착도가 낮아져서 박리가 생기기도 하고 대습성이나 열전도성이 저하하기도 하는 것으로 된다.
이것에 대하여, 에스테르류, 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 지방산 아미드를 주성분으로 한 왁스는 (1) 외부 활성이 약하여 수지 표면에 드러내기 어렵다. (2) 융점이 100℃보다도 낮다. (3) 고온에서의 점도가 낮다. (4) 극성이 크고 다른 성분으로 이루어지는 왁스와의 상용성에 뛰어나다. (5) 공기중에서 산화되기 어렵다는 특징이 있다. 이 때문에 내부 수지에 첨가시키는 왁스로서, 이와 같은 화합물을 주성분으로 한 것을 이용하면, 내부 수지 표면에 왁스층이 형성되기 어렵고, 형성되었다 해도 점도가 낮기 때문에 외부 수지 형성시에 흐르기 어려우며, 또 외부 수지에 첨가된 왁스와도 친숙하기 쉬워지게 된다. 따라서 내부 수지와 외부 수지가 밀착하기 쉽게 되고, 박리가 방지되어 더욱 더 내습성 및 열전도성이 향상하는 것으로 된다.
다음에는 본 발명을 이하의 예를 참조하여 구체적으로 설명한다.
[실시예]
에스테르류, 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 지방산 아미드중의 어느 한 개의 화합물을 주성분으로 하는 왁스를 첨가한 에폭시 수지를 내부 수지로서 이용하여 형성하고, 이후 호닝고정이나 버닝공정, 애프터 큐어 공정 등의 내부 처리공정을 거치지 않고서 외부의 수지로 에워싼다. 수지 성형 조건으로서는 내부 수지, 외부 수지 모두 금형 온도가 150∼200℃, 성형 시간은 20∼360초로 했다.
[비교예 1]
탄화수소류를 주성분으로 하는 왁스를 첨가한 에폭시 수지를 내부 수지로서 이용하여 형성하고, 호닝 공정이나 버닝 공정, 애프터 큐어 공정 등의 내부 처리공정을 거친 후에 외부 수지로 에워싼다. 수지 형성 조건은 실시예와 마찬가지로 내부 수지와 외부 수지 모두 금형 온도가 150∼200℃ 성형 조건은 20∼360초로 했다.
[비교예 2]
탄화수소류를 주성분으로 하는 왁스를 첨가한 에폭시 수지를 내부 수지로서 이용하여 형성하고, 내부 처리공정을 거치지 않고 외부 수지로 에워싼다. 수지 형성조건으로서는 실시예 및 비교예 1과 마찬가지로, 내부 수지, 외부 수지 모두 금형 온도가 150∼200℃, 성형 시간은 20∼360초로 했다.
내부 수지, 외부 수지 경계면의 박리 검사
상기의 실시예, 비교에 1, 2에 따라서 각각 100개씩 얻어진 반도체장치의 경계면을 형성 직후에 현미경으로 관찰하여 박리의 유무를 조사하였다. 그 박리의 발생률의 검사 결과를 표 1에 나타낸다.
[표 1]
Figure kpo00001
적외선 리플로우 후의 크랙 검사
실시예, 비교예 1, 2에 따라서 각각 100개씩 얻어진 반도체장치를 고온·고습조에서 일정시간 포화 흡습시킨 후, 적외선 리플로우를 240℃, 시간을 약 10초간의 조건으로서 크랙 발생의 유무를 현미경에 의해서 조사했다. 그 결과를 표 2에 나타낸다.
[표 2]
Figure kpo00002
납땜후의 크랙 검사
실시예, 비교예 1, 2에 따라서 각각 100개씩 얻어진 반도체장치를 고온·고습조에서 일정시간 포화 흡습시킨 후, 약 260℃의 땜납으로 약 10초간 전체를 담가 납땜을 행한 다음에 크랙 발생의 유무를 현미경에 의해서 조사했다. 그 크랙의 발생률의 검사 결과를 표 3에 나타낸다.
[표 3]
Figure kpo00003
대습성(對濕性) 검사
실시예, 비교예 1, 2에 따라서 각각 100개씩 얻어진 반도체장치를 고온·고습조(온도 125℃, 습도 100% RH)의 내부에 96시간 방치한 후, 전기적 특성을 검사하여 불량 발생률을 조사했다. 그 결과를 표 4에 나타낸다.
[표 4]
Figure kpo00004
이상의 검사 결과로부터, 본 발명에 따른 제조방법에 의해 제조된 반도체장치에서는 내부 수지와 외부 수지의 경계면에 박리가 생기지 않는 것을 알 수 있다. 더욱이, 납땜 혹은 적외선 리플로우에 의해 납땜을 행한 경우에도 크랙이 발생되지 않았다. 종래의 제조방법에 의하면, 내부 처리공정을 도입한 경우에도 납땜후의 크랙의 발생을 방지할 수 없었지만, 본 발명에 따른 제조방법에 의하면, 방지가 가능하기 때문에 납땜 보증이 가능하다. 또, 대습성에 관해서도 종래는 내부 처리공정을 도입한 경우에도 대습성의 보증이 불가능했지만, 본 발명에 의하면 전체적인 전기적 특성에 불량이 발생되지 않았고, 대폭적으로 향상하고 있는 것을 알 수 있다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 다중몰드형 반도체장치의 제조방법에 의하면, 내부 수지에 첨가되는 왁스의 주성분으로서 에스테르류, 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜, 지방산 아미드중의 적어도 어느 한 종류의 화합물을 이용함으로써 왁스의 외부 활성은 낮은 내부 수지의 표면으로 드러내기 어렵기 때문에 표면에 드러내서 왁스층을 형성해도 융점이 낮은 고온에서의 점도(粘度)도 낮기 때문에 외부 수지를 형성할 때에 이 왁스층은 흐르기 쉽게 되고, 또한 극성이 크기 때문에 외부 수지에 첨가되어 있는 왁스층 모두 상용하기 쉬워지게 된다. 또, 공기중에서 산화되기 어려워 산화에 의해 약하게 되지도 않는다.
이 때문에 이 방법에 의해서 제조된 장치는 내부 수지와 외부 수지의 경계면이 밀착되어 박리가 유효하게 방지됨과 동시에 수지간이 밀착됨에 따라서 대습성 및 방열성이 향상된다. 이 결과, 호닝공정 등의 내부의 처리공정을 삭감할 수 있고, 가격의 저하 및 수율의 향상을 달성할 수 있게 된다.

Claims (2)

  1. 리드프레임(3)에 마운트되어 와이어 본딩된 반도체칩(4, 5)과, 이 반도체칩(4, 5)을 밀봉하도록 형성된 내부 수지(1), 이 내부 수지(1)를 에워싸도록 형성된 외부 수지(2)를 구비하여 구성되고, 상기 내부 수지(1)에 첨가된 왁스의 주성분이 에스테르류와 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜 및 지방산 아미드로 이루어진 군으로부터 선택된 적어도 한 종류의 화합물인 것을 특징으로 하는 다중몰드형 반도체장치.
  2. 리드프레임(3)상에 마운트되어 와이어 본딩된 반도체칩(4, 5)을 내부 수지용 금형의 캐비티에 탑재하는 공정과, 상기 내부 수지용 금형의 내부에 용융된 내부 수지(1)를 주입해서 경화시킨 후에 꺼내는 공정, 끄집어 낸 상기 내부 수지(1)에 밀봉된 상기 반도체칩(4, 5)을 외부 수지용 금형의 캐비티에 탑재하는 공정, 상기 외부 수지용 금형의 내부에 용융된 외부 수지(2)를 주입해서 경화시킨 후에 꺼내는 공정을 구비하여 이루어지고, 상기 내부의 수지(1)에 첨가시키는 왁스의 주성분이 에스테르류와 지방산계, 지방산 금속염계, 지방알콜, 다가의 알콜 및 지방산 아미드로 이루어진 군으로부터 선택된 적어도 한 종류의 화합물인 것을 특징으로 하는 다중몰드형 반도체장치의 제조방법.
KR1019900014437A 1989-09-13 1990-09-13 다중몰드형 반도체장치 및 그 제조방법 KR940008334B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1237578A JP2656356B2 (ja) 1989-09-13 1989-09-13 多重モールド型半導体装置及びその製造方法
JP1-237578 1989-09-13

Publications (2)

Publication Number Publication Date
KR910007067A KR910007067A (ko) 1991-04-30
KR940008334B1 true KR940008334B1 (ko) 1994-09-12

Family

ID=17017394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014437A KR940008334B1 (ko) 1989-09-13 1990-09-13 다중몰드형 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5057457A (ko)
EP (1) EP0417787B1 (ko)
JP (1) JP2656356B2 (ko)
KR (1) KR940008334B1 (ko)
DE (1) DE69029630T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302553A (en) * 1991-10-04 1994-04-12 Texas Instruments Incorporated Method of forming a coated plastic package
US5310702A (en) * 1992-03-20 1994-05-10 Kulicke And Soffa Industries, Inc. Method of preventing short-circuiting of bonding wires
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US5389578A (en) * 1994-01-04 1995-02-14 Texas Instruments Incorporated Optical coupler
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
JP3970377B2 (ja) 1997-04-25 2007-09-05 沖電気工業株式会社 光半導体装置およびその製造方法
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
JP2003133484A (ja) * 2001-10-30 2003-05-09 Tokai Rika Co Ltd 半導体装置及びその製造方法
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
TW586203B (en) * 2002-11-04 2004-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
US20090097222A1 (en) * 2004-06-25 2009-04-16 Wilfried Babutzka Electrical Subassembly Comprising a Protective Sheathing
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US20080122122A1 (en) * 2006-11-08 2008-05-29 Weng Fei Wong Semiconductor package with encapsulant delamination-reducing structure and method of making the package
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
US9069380B2 (en) 2011-06-10 2015-06-30 Aliphcom Media device, application, and content management using sensory input
US20120313272A1 (en) * 2011-06-10 2012-12-13 Aliphcom, Inc. Component protective overmolding
US20120313296A1 (en) * 2011-06-10 2012-12-13 Aliphcom Component protective overmolding
JP5624091B2 (ja) * 2012-08-06 2014-11-12 パナソニック株式会社 フォトカプラ装置の製造方法
CN103972181A (zh) * 2013-02-01 2014-08-06 意法半导体制造(深圳)有限公司 内含表面包覆玻璃层的硅晶片的封装器件及其封装方法
JP2015054965A (ja) * 2013-09-13 2015-03-23 株式会社東芝 封止用樹脂、半導体装置、および光結合装置
JP2015108558A (ja) * 2013-12-05 2015-06-11 日立オートモティブシステムズ株式会社 樹脂封止型センサ装置
EP3318600B1 (en) * 2015-07-02 2021-06-16 Kaneka Corporation Thermally conductive resin composition
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN112152871B (zh) * 2020-08-14 2021-09-24 上海纽盾科技股份有限公司 网络安全设备的人工智能测试方法、装置及系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
JPS55154755A (en) * 1979-05-23 1980-12-02 Toshiba Corp Resin composition for sealing semiconductor
JPS6076529A (ja) * 1983-10-03 1985-05-01 Toyota Central Res & Dev Lab Inc エポキシ樹脂組成物
JPS6065020A (ja) * 1983-09-21 1985-04-13 Hitachi Ltd 半導体封止用樹脂組成物
JPS60210855A (ja) * 1984-04-03 1985-10-23 Hitachi Chem Co Ltd 半導体装置の製造方法
JPS6129544A (ja) * 1984-07-20 1986-02-10 Toppan Printing Co Ltd グラビア印刷法
JPS6184041A (ja) * 1984-10-02 1986-04-28 Fujitsu Ltd 半導体装置
JPS6276747A (ja) * 1985-09-30 1987-04-08 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JPS6279654A (ja) * 1985-10-02 1987-04-13 Hitachi Ltd 半導体装置
JPS6286747A (ja) * 1985-10-14 1987-04-21 Hitachi Ltd 高密度実装部品
JPS62207355A (ja) * 1986-03-07 1987-09-11 Rishiyou Kogyo Kk エポキシ樹脂組成物
JPS6372719A (ja) * 1986-09-13 1988-04-02 Fujitsu Ltd 半導体封止用エポキシ樹脂組成物
JPS6377927A (ja) * 1986-09-19 1988-04-08 Fujitsu Ltd 半導体封止用成形材料
JPS63110661A (ja) * 1986-10-27 1988-05-16 Mitsubishi Electric Corp 半導体集積回路用樹脂封止形パツケ−ジ
JPS63151054A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp 半導体装置
JPS63230729A (ja) * 1987-03-20 1988-09-27 Sumitomo Chem Co Ltd 半導体封止用樹脂組成物
JPS6444052A (en) * 1987-08-11 1989-02-16 Nec Corp Hybrid integrated circuit
JPS6475556A (en) * 1987-09-18 1989-03-22 Fujitsu Ltd Epoxy resin composition for sealing semiconductor
JPH01216545A (ja) * 1988-02-24 1989-08-30 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5057457A (en) 1991-10-15
EP0417787A2 (en) 1991-03-20
JP2656356B2 (ja) 1997-09-24
JPH03101154A (ja) 1991-04-25
DE69029630D1 (de) 1997-02-20
KR910007067A (ko) 1991-04-30
DE69029630T2 (de) 1997-05-28
EP0417787B1 (en) 1997-01-08
EP0417787A3 (en) 1992-03-18

Similar Documents

Publication Publication Date Title
KR940008334B1 (ko) 다중몰드형 반도체장치 및 그 제조방법
JPS60208847A (ja) 表面実装型ｉｃに内在する水分の排出方法
JPH093161A (ja) エポキシ樹脂組成物および半導体封止装置
JPH09172110A (ja) 半導体装置
JPH0570562A (ja) 封止用樹脂組成物および半導体封止装置
JPH051210A (ja) 封止用樹脂組成物および半導体封止装置
JPH0753669A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0673154A (ja) エポキシ樹脂組成物および半導体封止装置
JPH05255478A (ja) エポキシ樹脂組成物および半導体封止装置
JPH07304850A (ja) エポキシ樹脂組成物および半導体封止装置
JPH1171445A (ja) エポキシ樹脂組成物および半導体封止装置
JPH05247177A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0680759A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0673158A (ja) エポキシ樹脂組成物および半導体封止装置
JPH093160A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0790053A (ja) エポキシ樹脂組成物および半導体封止装置
JPH06239968A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0790049A (ja) エポキシ樹脂組成物および半導体封止装置
JPH04248828A (ja) 封止用樹脂組成物および半導体封止装置
JPS60140832A (ja) 半導体装置
JPH06228273A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0790051A (ja) エポキシ樹脂組成物および半導体封止装置
JPH06220165A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0673153A (ja) エポキシ樹脂組成物および半導体封止装置
JPH0656960A (ja) エポキシ樹脂組成物および半導体封止装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee