JPH01216545A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01216545A
JPH01216545A JP63042741A JP4274188A JPH01216545A JP H01216545 A JPH01216545 A JP H01216545A JP 63042741 A JP63042741 A JP 63042741A JP 4274188 A JP4274188 A JP 4274188A JP H01216545 A JPH01216545 A JP H01216545A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
chip
package
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63042741A
Other languages
English (en)
Inventor
Takeshi Mogami
最上　剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63042741A priority Critical patent/JPH01216545A/ja
Publication of JPH01216545A publication Critical patent/JPH01216545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、４！に樹脂封止
型半導体集積回路装置の製造方法に関する。
〔従来の技術〕
従来、樹脂封止型半導体集積回路装置は、半導体チップ
をリードフレーム１のアイランド上にグイボンディング
した後半導体テップ２の電極部分との間のワイヤーポン
ディングを行い、これを内面が最終樹脂封止形状をした
封止金型ではさみ、この金星内にモールド樹脂を射出す
ることＫよシ製造される。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の樹脂封止方法では、単一
樹脂による唯だ１回の成形工程でパッケージを形成する
為、以下に示す欠点を有している。
その第１は唯だ１回の成形工程でパッケージを形成する
為、通常、キャビティと呼ばれている封止金型内の空間
へ射出すべきモールド樹脂量は、パッケージ形状を形成
するのに必要な量だけ準備されていなければならない。
従って比較的容積の大きいパッケージの場合は射出量が
多くなるので、キャビティ内圧おける樹脂の流量および
流速が大きくなシ、ワイヤ・ボンディングされているワ
イヤーや、リードフレームの内部リードと々る部分およ
び半導体チップがグイボンディングされているアイラン
ド部分に変形が生じるという問題をおこす。この変形が
ひどくなると隣接するワイヤ同志また社内部リード同志
が互いに接触したシ、さらにはワイヤが破断が生じたシ
する。すなわち、短絡または断線による製造歩留シの不
良をひきおこす。また、その第２はコストに関する仁と
である。
すなわち最近の高密度メモ９　Ｉ　Ｃなどの場合は、使
用する樹脂の純度が低いと不純物からα線等の放射巌が
出て、それが半導体チップに影響を及ぼし、回路な誤動
作させるという問題が有るので１価格の高い高純度樹脂
を自ら使用せざるを得ないということである。更にその
第３は樹脂の特性に関することである。一般事項として
封入樹脂材には半導体チップ近傍部においてチップ材と
近い熱膨張率を示し且つ電気的特性が良いこと、また、
外周部では透湿性が低く且つ機械的特性が良いこと、更
にはインク又はレーザを利用した捺印に対してインクの
付着性やレーザによる発色性が良いこと等が要求されて
いる。しかし単一樹脂ではこれらの全てを満足させるこ
とは非常に困難であ、９、ＩＣの品質をある面では犠牲
にせざるを得ないのが実状である。
本発明の目的は、上記の情況に鑑み、モールド封止にお
ける樹脂の射出条件、価格および材質の選択等の問題点
を全て解決し得るパッケージ形成工程を備えた半導体装
置の製造方法を提供することである。
〔課題を解決するための手段〕
本発明によれば、半導体装置の製造方法は、半導体チッ
プの近傍部分とその周辺部分とを性質の異なる樹脂材を
用いそれぞれ独立に射出モールド成形するパッケージ形
成工程を備えることを含んで構成される。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す半導体
装置のパッケージ形成工程図である。本実施例によれば
、半導体チップ２は従来技術に従いリードフレーム１の
アイランド４上に載置され、その電極はワイヤー３で内
部リード５にポンデイフグ接続される（第１図（ａ）参
照）。ついで半導体チップ２の近傍部分のみを封脂封止
する第１回目の樹脂射出工程が行われる（第１図（ｂ）
参照）。この射出工程では半導体チップ材に近い熱膨張
率をもつ電気的特性が良い樹脂材６を選択して使用する
。つぎに第２回目の封脂封止工程が半導体チップ２の周
辺部に対して行われる（第１図（ｃ）参照）。この際用
いられる樹脂材７には透湿性が低く、機械的に丈夫で且
つインク捺印或いはレーザ発色に良好な性質を示すもの
が選択される。第１図（ｄ）はこのように２回の樹脂射
出工程を経てパッケージ成形された半導体装置の断面図
を示すもので、半導体チップ２が材質の異なる２つの樹
脂材６．７によって２層に包まれている状態が明らかＫ
されている。
〔発明の効果〕
以上説明したように、本発明によればυ導体装置のパッ
ケージは、２種類の樹脂による２回の成形工程を経て形
成されることによシ以下の効果を有する。
（１）１回目の成形工程で樹脂封止するのは中心部の半
導体チップ近傍部分のみであるので、キャビティの内部
容積が小さく且つ使用する樹脂量は少なくなる。従って
、キャビティ内の樹脂の流量、流速は小さくなシ、ワイ
ヤーや内部リード、アイランド等の変形を容易に防止す
ることができる。尚内部リードやアイランドの変形に対
しては樹脂の流量、流速による影響はかシでなく、キャ
ビティが小さくなった分だけ内部リードやアイ２ンドが
、より中央部照会型によシ保持されるので、以上の効果
がよシー層増大する。
（２）半導体チップにα線等による悪影響を与えない為
に使用する高純度樹脂を、チップの近傍部だけの必要最
少限の範囲に限定して使用することが可能なので、製品
コストを低減することができる。
（３）半導体チップ近傍部とパッケージ外周部では使用
する樹脂に要求される特性がそれぞれ異なるが、それら
に適合する樹脂をそれぞれ選択使用することができるの
で半導体装置の品質を向上させることができる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例を示す半導体
装置のパッケージ形成工程図である。 １・・・・・・リードフレーム、２・・・・・・半導体
チップ、３・・・・・・ワイヤー、４・・・・・・アイ
ランド、５・・・・・・内部リード、６・・・・・・１
回目の成形工程に用いた樹脂材、７・・・・・・２回目
の成形工程に用いた樹脂材。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップの近傍部分とその周辺部分とを性質の異
    なる樹脂材を用いそれぞれ独立に射出モールド成形する
    パッケージ形成工程を備えることを特徴とする半導体装
    置の製造方法。
JP63042741A 1988-02-24 1988-02-24 半導体装置の製造方法 Pending JPH01216545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63042741A JPH01216545A (ja) 1988-02-24 1988-02-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042741A JPH01216545A (ja) 1988-02-24 1988-02-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01216545A true JPH01216545A (ja) 1989-08-30

Family

ID=12644445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042741A Pending JPH01216545A (ja) 1988-02-24 1988-02-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01216545A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101154A (ja) * 1989-09-13 1991-04-25 Toshiba Corp 多重モールド型半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101154A (ja) * 1989-09-13 1991-04-25 Toshiba Corp 多重モールド型半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US6353257B1 (en) Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
JPH0350758A (ja) 樹脂封止型半導体装置
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
JPH01216545A (ja) 半導体装置の製造方法
JPS61147555A (ja) 半導体装置
JP3246769B2 (ja) 半導体装置及びその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPS63310140A (ja) 電子回路装置とその製造方法
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPH0653266A (ja) 半導体装置
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ
JPH08288428A (ja) 樹脂封止型半導体装置
JPH065928A (ja) 樹脂封止型電子部品
JPH0358453A (ja) 樹脂封止型半導体集積回路装置
JP2503053B2 (ja) Ｉｃモジュ―ルの製造方法
KR100244509B1 (ko) 반도체 패키지의 제조방법
KR0134168Y1 (ko) 반도체 패키지
JPH08186137A (ja) 半導体チップの樹脂封止方法
JPH1167800A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09181223A (ja) 半導体装置
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置