DE68918066T3 - Dreidimensionale gestapelte LSI. - Google Patents

Dreidimensionale gestapelte LSI.

Info

Publication number
DE68918066T3
DE68918066T3 DE68918066T DE68918066T DE68918066T3 DE 68918066 T3 DE68918066 T3 DE 68918066T3 DE 68918066 T DE68918066 T DE 68918066T DE 68918066 T DE68918066 T DE 68918066T DE 68918066 T3 DE68918066 T3 DE 68918066T3
Authority
DE
Germany
Prior art keywords
power
layers
layer
circuit
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68918066T
Other languages
English (en)
Other versions
DE68918066T2 (de
DE68918066D1 (de
Inventor
Shigenobu Akiyama
Yoshiyuki Takagi
Yasuhiro Tomita
Kenichi Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Energy and Industrial Technology Development Organization
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18189378&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE68918066(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE68918066D1 publication Critical patent/DE68918066D1/de
Publication of DE68918066T2 publication Critical patent/DE68918066T2/de
Application granted granted Critical
Publication of DE68918066T3 publication Critical patent/DE68918066T3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Diese Erfindung bezieht sich auf die Struktur eines dreidimensional gestapelten LSI.
  • Bei einem dreidimensional gestapelten LSI sind Siliziumeinkristalischichten, in denen Bauelemente, wie etwa Transistoren ausgebildet sind, dreidimensional mit Zwischenlagenisolatoren dazwischen aufeinander gestapelt, während Bauelemente bei konventionellen integrierten schaltungen in einer Ebene integriert sind. wegen seiner Struktur bietet ein dreidimensional gestapelter LSI zusätzlich zu der verbesserten Integrationsdichte die folgenden Vorteile: Erstens ist dte Leitungslänge erheblich kürzer als eine Leitungslänge zwischen mehreren Ebenen, weil dreidimensionale Zwischenschichtleitungen möglich sind. Im Ergebnis ist die Signalübertragungsverzögerungszeit verkürzt und der Leistungsverbrauch vermindert. Zweitens ist er geeignet für ultraparallele Verarbeitung, weil er die gleichzeitige Übertragung einer Anzahl Signale in der gleichen Ebene zwischen Schichten erlaubt.
  • Beim Herstellen eines dreidimensional gestapelten LSI ist es erforderlich, eine Siliziumeinkristallschicht mit der Zwischenlage eines Zwischenlagenisolators, wie etwa Siliziumdioxid, auf bereits ausgebildete Bauelemente zu stapeln und zu Bauelementen zu verarbeiten. Als Techniken zum Wachsenlassen von Schichtkristallen sind das Lasertempern und das Elektronenstrahltempern entwickelt worden. Bei beiden Verfahren werden Siliziumeinkristalle durch lokales Schmelzen von polykristallinem oder amorphem Silizium mittels eines Lasers oder eines Elektronenstrahls und Rekristallisieren desselben erhalten. Daher werden die Leitungen und die Bauelemente bei den Prozessen des Ausbildens der Siliziumeinkristallschicht zuoberst, des Ausbildens des Gateisolationsfilms, des Aktivierens der Dotierung usw. hohen Tenperaturen ausgesetzt. Die bei gewöhnlichen integrierten Schaltungen verwendeten Leitungen mit einem Metall mit niedrigem Schmelzpunkt (z. B. Aluminium) werden bei diesen Prozeßtemperaturen leicht reagieren oder schmelzen, wodurch Probleme, wie etwa Verbindungsunterbrechungen, verursacht werden. Daher muß bei einem dreidimensional gestapelten LSI ein hitzebeständiges Leitungsmaterial verwendet werden, das bei diesen Prozeßtemperaturen nicht schmilzt oder leicht reagiert. Wolfram, Titan und Molybdän, oder ein Silizid davon, sind als als solches hitzebeständiges Leitungsmaterial geeignet bekannt. Diese Metalle zeigen jedoch einen elektrischen Widerstand, der eine Größenordnung höher als Aluminium liegt, das bei gewöhnlichen integrierten Schaltungen verwendet wird. Zum Beispiel ist der elektrische Widerstand einer 0,8 µm dicken Aluminiumschicht 0,05 Ω/ , während der einer 0,3 µm dicken Wolframschicht etwa 0,5 Ω/ ist. Der elektrische Widerstand kann durch Vergrößern der Filmdicke vermindert werden. Mit Rücksicht auf Spannungen und auf die Planarisierung ist eine übermäßige Filmdicke jedoch nicht wünschenswert.
  • Nun bringt die Verwendung eines Materials mit einem hohen elektrischen Widerstand für Leitungen verschiedene Probleme einschließlich Schaltungsfehlfunktionen wegen des Spannungsabfalls und einer Verminderung der Arbeitsgeschwindigkeit mit sich. Im besonderen stellt ein Spannungsabfall in den Leistungsleitungen ein Problem dar im Fall eines dreidimensional gestapelten LSI für hochparallelen Schaltungsbetrieb. Bei einer parallelen Schaltung wächst die Anzahl der gleichzeitig arbeitenden Bauelemente im Verhältnis zu dem Grad der Parallelität der Schaltung, was zu einem Anwachsen des Dissipati onsstroms der ganzen Schaltung führt&sub1; und im Fall einer CMOS- Schaltung zu einem Anwachsen des Spitzenwertes des Dissipationsstromes. Bei einem dreidimensional gestapelten LSI, der hochparallele Verarbeitung rückspringen läßt (richtig: ausführt), führt ein Spannungsabfall wegen des Leistungsleitungs widerstandes zu einer Verminderung der Arbeitsgeschwindigkeit, einer herabgesetzten Leistungsgrenze, Fehlfunktionen der logischen Gatter usw.. Wenn im Fall von Leitungen mit hohem Widerstand ein Maskenlayout benutzt wird, bei dem breite Leistungsleitungen verwendet werden und bei dem diesen breiten Lei stungsleitungen Priorität gegenüber anderen Arten von Leitungen eingeräumt wird, um das obige Problem zu vermeiden, werden die Leistungsleitungen unvermeidlicherweise die Bauelemente umgeben, was zu einer großen Layoutfläche und einem verminderten Maß von Flexibilität beim Layout der Zwischenbauelement Signalleitungen führt.
  • Eine typische LSI-Struktur wird vorgeschlagen in: Solid-State Technology, Februar 1988, Seiten 81-89: "Trends in 3-Dimensional Integration", Y. Akasaka et al..
    • ZUSAMMENFASSENDE BESCHREIBUNG DER ERFINDUNG
  • Diese Erfindung ist im Hinblick auf das oben erwähnte Problem gemacht worden. Es ist dementsprechend eine Aufgabe dieser Erfindung, einen dreidimensional gestapelten LSI anzugeben, dessen Leitungsstruktur so ist, daß die Leistungsspannung den internen Schaltungselementen auf stabile Weise zugeführt wird und daß das Maß von Flexibilität bei der Leitungslegung sichergestellt wird, selbst wenn ein Leitungsmaterial mit hohem Widerstand und eine hochparallele Schaltungsstruktur verwendet werden.
  • Eine andere Aufgabe dieser Erfindung ist, eine Verminderung der Arbeitsgeschwindigkeit wegen eines Leistungsspan nungsabfalls, eine Verminderung der Leistungsgrenze und eine Fehlfunktion der logischen Gatter in einem dreidimensional gestapelten LSI vermeiden zu können.
  • Nach der Erfindung ist ein dreidimensional gestapelter LSI vorgesehen, wie in Anspruch 1 festgelegt. Bevorzugte Ausführungsbeispiele sind in den Unteransprüchen beansprucht.
  • Da die Leitungsschicht der obersten Integrierte-Schaltungs-Schicht (der zuletzt auszubildenden Schicht) keinen Hochtemperaturprozessen ausgesetzt ist, kann dort ein Material mit niedrigem Widerstand verwendet werden, wie etwa Aluminium, das bei den üblichen integrierten Schaltungen verwendet wird. Bei den Integrierte-Schaltungs-Schichten, die die unterste und die mittleren Schichten bilden und für deren Leitungen ein Material mit hohem Widerstand, wie etwa Wolfram, verwendet wird, sind die Bauelemente in jeder Schicht in Gruppen eingeteilt, wobei die Anzahl der Bauelemente in jeder Gruppe so ist, daß kein wesentlicher Spannungsabfall auftritt. Diese Gruppen bilden Schaltungselemente, für deren jede ein Leistungsanschluß vorgesehen ist. Diese Leistungsanschlüsse sind über Durchgangsverbindungen (via-hole wiring) zwischen den gestapelten Schichten mit den Leistungsleitungen der obersten Integrierte- Schaltungs-Schicht verbunden, wodurch die Leistung für alle Integrierte-Schaltungs-Schichten von den Leistungsleitungen der obersten Integrierte-Schaltungs-Schicht zugeführt wird. Selbst wenn viele Schaltungselemente gleichzeitig arbeiten und ein großer Dissipationsstrom durch die ganze Schaltung fließt, fließt daher der ganze Dissipationsstrom durch die Leistungsleitungen mit niedrigem Widerstand in der obersten Schicht, so daß es möglich ist, die Verminderung und die Schwankung der Leistungsspannung auf einem Minimum zu halten.
  • Die Fig. 1(a) bis 1(h) sind Schnittansichten, die die Herstellungsprozesse eines dreidimensional gestapelten LSI mit vier Schichten nach einem ersten Ausführungsbeispiel dieser Erfindung zeigen.
  • Fig. 2 ist eine schematische Schnittansicht eines dreidimensional gestapelten LSI nach einem zweiten Ausfüh rungsbeispiel dieser Erfindung;
  • Die Fig. 3(a) und 3(b) sind Maskenlayoutdiagramme, die die Verbesserung der Flexibilität der Leitungslegung zeigen, die bei den Schaltungselementen einer mittleren Schicht durch zwischen den gestapelten Schichten vorgesehene Durchgangsverbindungen erreicht wird; und
  • Fig. 4 ist ein Musterlayoutdiagramm, das ein Beispiel für Schaltungselemente in einem dreidimensional gestapelten LSI zeigt.
  • Es wird nun ein Ausführungsbeispiel dieser Erfindung anhand der begleitenden Zeichnung beschrieben. Die Fig. 1(a) bis 1(h) sind Schnittansichten, die die Herstellungsprozesse eines dreidimensional gestapelten LSI mit vier Schichten nach einem ersten Ausführungsbeispiel dieser Erfindung zeigen. In Fig. 1(a) bezeichnet die Bezugsziffer 1 ein Si-Halbleitersubstrat mit der ersten aktiven Schicht, und 2 bezeichnet ein aus einer Vielzahl elektronischer Bauelemente, wie etwa MOS-Transistoren, zusammengesetztes Schaltungselement. Die Bezugsziffer 3 bezeichnet Zwischenbauelementleitungen, die die Bauelemente im Schaltungselement 2 miteinander verbinden. Da die Leitungen 3 beim Ausbilden der oberen Schicht einer hohen Temperatur von etwa 900 ºC ausgesetzt sind, sind die Leitungen 3 aus einem hitzebeständigem Metall ausgebildet, wie etwa Wolfram, dessen Schmelzpunkt 3411 ºC ist. Die Bezugsziffer 4 bezeichnet mit- den Leistungsleitungen des Schaltungselements 2 verbundene Leistungsanschlüsse. Genauso wie die Zwischenbauelementleitungen 3 sind die Leistungsanschlüsse 4 aus Wolfram ausgebildet. Nach der Ausbildung der Zwischenbauelementleitungen 3 und der Leistungsanschlüsse 4 der ersten aktiven Schicht wird ein Zwischenlagenisolator 5 zum Trennen und Isolieren der Schichten voneinander ausgebildet, wie in Fig. 1(b) gezeigt. Dieser Zwischenlagenisolator 5 ist aus SiO&sub2; oder dergleichen hergestellt und hat eine Dicke von etwa 0,5 µm bis 0,7 µm. In dem in Fig. 1(c) gezeigten Schritt wird mit chemischer Gasphasenabscheidung polykristallines Silizium oder amorphes Siliziuin gebildet, welches mit einem Strahlkristallisationsverfahren, wie etwa Laserkristallisation oder Elektronenstrahlkristallisation kristallisiert wird, wodurch eine zweite aktive Schicht 6 mit einer Dicke von etwa 0,5 µm gebildet wird.
  • Als nächstes werden in dem in Fig. 1(d) gezeigten Schritt Durchgangslöcher 7 und 8 mit einem Durchmesser von etwa 2 µm und einer Tiefe von etwa 3 µm in der zweiten Schicht 6 und dem Isolator 5 ausgebildet. Diese Durchgangslöcher 7 und 8 werden verwendet, wenn Durchgangsverbindungen zwischen den gestapelten Schichten zur Zwischenschichtverbindung ausgebildet werden. Diese Durchgangslöcher können mit einem gewöhnlichen Halbleiterätzprozeß ausgebildet werden. D. h. die Durchgangslöcher werden mit Trockenätzen ausgebildet, nachdem sie mit der Photoätzmethode positioniert worden sind. Das Durchgangsloch 7 dient zum Verbinden der Bauelemente der Schaltungselemente 2 der ersten Schicht mit den Bauelementen des Schaltungselements einer dritten Schicht, welche unten beschrieben wird. Das Durchgangsloch 8 wird beim Zuführen von Leistung von der obersten Schicht zum Schaltungselement 2 der ersten Schicht verwendet. Wie in Fig. 1(e) gezeigt, werden in diesen Durchgangslöchern 7 und 8 Wolframstücke eingebettet, wodurch Durchgangsverbindungen 9 ausgebildet werden. Die Ausbildung der Durchgangsverbindungen 9 kann durchgeführt werden durch selektive Abscheidung von Wolfram (W) ausschließlich in den Flächen der Durchgangslöcher 7 und 8.
  • Danach werden Bauelemente, wie etwa MOS-Transistoren, in der aktiven Schicht 6 zusammen mit ihren Zwischenbauelementleitungen ausgebildet. Dieser Herstellungsschritt ist in Fig. 1(f) gezeigt. Die Bezugsziffer 10 bezeichnet ein aus einer Vielzahl in der zweiten aktiven Schicht 6 ausgebildeter Bauelemente bestehendes Schaltungselement. Hier wird ein üblicher MOS-Transistorherstellprozeß bei einer Temperatur von etwa 900 ºC durchgeführt. Die Bezugsziffer 11 bezeichnet die Bauelemente in den Schaltungselementen 10 miteinander verbindende Zwischenbauelementleitungen, und 12 bezeichnet mit den Leistungsleitungen des Schaltungselements 10 verbundene Leistungsanschlüsse. Die Bezugsziffer 13 bezeichnet Übertragungsanschlüsse zum Verbinden der Bauelemente des Schaltungselements 2 der ersten Schicht mit den Bauelementen eines Schaltungselements einer dritten Schicht. Die Bezugsziffer 14 bezeichnet Leistungsübertragungsanschlüsse, die beim Zuführen von Leistung von den Leistungsleitungen der obersten Schicht zu dem Schaltungselement 2 der ersten Schicht verwendet werden. Die Zwischenbauelementleitungen 11, die Leistungsanschlüsse 12, die Übertragungsanschlüsse 13 und die Leistungsübertragungsanschlüsse 14 sind aus Wolfram gebildet, weil sie beim Ausbilden der oberen Schicht einer hohen Temperatur ausgesetzt sind.
  • Danach werden die gleichen Prozesse wie die der Fig. 1(b) bis 1(f) wiederholt, wodurch die dritte Schicht ausgebildet wird. Fig. 1(g) zeigt den Zustand, bei dem die dritte Schicht ausgebildet worden ist. Die Bezugsziffer 15 bezeichnet die mit Strahlkristallisation ausgebildete und aus einkristallinem Silizium oder dergleichen bestehende dritte aktive Schicht. Die dritte aktive Schicht 15 kann mit demselben Verfahren ausgebildet werden, das beim Ausbilden der Schicht 6 verwendet worden ist.
  • Die dritte aktive Schicht 15 weist ein Schaltungselement 16, einen die Bauelemente des Schaltungselementes 2 der ersten Schicht mit den Bauelementen des Schaltungselements 16 der dritten Schicht verbindenden Verbindungsanschluß 17, einen Leistungsanschluß 18, Zwischenbauelementleitungen 19 für das Schaltungselement 16, einen Leistungsübertragungsanschluß 20 zum Zuführen von Leistung zu dem Schaltungselement 10 der zweiten Schicht, einen Leistungsübertragungsanschluß 21 zum Zuführen von Leistung zu dem Schaltungselement 2 der ersten Schicht, und die zweite und die dritte Schicht miteinander verbindende und, wie die Durchgangsverbindungen 9, mit selektiver Abscheidung von W in Durchgangslöchern ausgebildete Durchgangsverbindungen 22 auf. Der Verbindungsanschluß 17, die Zwischenbauelementleitungen 19, der Leistungsanschluß 18 und die Leistunqsübertragungsanschlüsse 20 und 21 sind aus Wolfram gebildet, weil sie beim Ausbilden der oberen Schicht einer hohen Temperatur ausgesetzt sind.
  • Durch Wiederholen der gleichen Prozesse wie die der Fig. 1(b) bis 1(f) kann eine vierte Schicht ausgebildet werden. Fig. 1(h) zeigt den Zustand, bei deni die vierte Schicht ausgebildet worden ist. Die Bezugsziffern 5A und 5B bezeichnen aus einem Material wie etwa SiO&sub2; oder dergleichen hergestellte Zwischenlagenisolatoren, und 23 bezeichnet die aus einkristallinem Silizium oder dergleichen bestehende vierte aktive Schicht. Die Bezugsziffern 24 und 25 bezeichnen aus Aluminium gebildete Leistungsleitungen, und 26 bezeichnet genauso aus Aluminium gebildete Zwischenbauelementleitungen für die vierte Schicht. Die Leistungsleitungen 24, 25 und die Zwischenbauelementleitungen 26 sind mit der dritten Schicht über mit selektiver Abscheidung von W ausgebildete Durchgangsverbindungen 27 verbunden.
  • Wie oben festgestellt, ist der Aluminiumschichtwiderstand viel kleiner als der Wolframschichtwiderstand, so daß, selbst wenn die Leistungsanschlüsse und Leitungen der unteren Schichten zusammen damit verbunden sind, eine sehr geringe Gefahr eines Leistungsspannungsabfalls usw. besteht, so daß sich keine Schwierigkeit für den Schaltungsbetrieb ergibt. Da die Aluminiumleitungen 24, 25 und 26 auf der obersten Schicht vorgesehen sind und nach ihrer Ausbildung kein weiterer Hochtemperaturprozeß durchgeführt wird, besteht keine Gefahr einer Verbindungsunterbrechung oder dergleichen, wodurch die Realisierung einer Musterausbildung mit einem hohen Maß von Flexibilität bei der Anordnung ermöglicht wird.
  • Fig. 4 zeigt ein Beispiel für das Schaltungselement 2 usw.. Auf dem Halbleitersubstrat oder der Schicht sind viele Leitungen aus Polysilizium, Wolfram oder dergleichen und acht MOS-Transistoren ausgebildet und bilden so einen geeigneten Schaltungsblock oder eine Schaltungsfläche oder eine Schaltungszone. Daher hat dieses Schaltungselement die gleiche Struktur wie beispielsweise ein Teil eines gewöhnlichen MOS- LSI. Es sei jedoch hinzugefügt, daß ein hitzebeständiges Material, wie etwa Wolfram, für die Leitungen der in den unteren und mittleren Schichten ausgebildeten Elemente verwendet ist.
  • Die Anzahl der Bauelemente in einem Schaltungselement, die die Intensität des Dissipationsstroms bestimmt, wird so bestimmt, daß der Spannungsabfall wegen des elektrischen Widerstandes der Zwischenbauelementleistungsleitungen in dem Schaltungselement und des Leistungsanschlusses und wegen des Widerstandes der Durchgangsverbindungen zur Leistungszufuhr den Schaltungsbetrieb nicht beeinträchtigen werden.
  • Dies wird im folgenden in Einzelheiten beschrieben.
  • Unter der Annahme, daß die Minimalspannung zur Gewährleistung des Betriebs des Schaltungselements VMIN ist, die Leistungsspannung der Leistungsleitungen in der obersten Schicht VDD ist, die Gesamtsumme des Leistungsleitungswiderstandes zwischen den Bauelementen in dem Schaltungselement (dieser neigt dazu, mit der Fläche eines Schaltungselements anzuwachsen), der elektrische Widerstand des Leistungsanschlusses und der Widerstand der Leistungsdurchgangsverbindungen zwischen den gestapelten Schichten R ist und der durch die Leistungsdurchgangsverbindungen zwischen den gestapelten Schichten fließende Dissipationsstrom (dieser neigt dazu, mit der Anzahl der Bauelemente in dem Schaltungselement anzuwachsen, wobei seine Größe von Leistungsspannung abhängt) I ist, wird dann die Skalierung des Schaltungselements (seine Fläche und Anzahl von Bauelementen) so bestimmt, daß die folgende Beziehung gilt:
  • VMIN < VDD - R * I (VDD)
  • Selbst in dem Fall, daß in jeder Schicht eine große Anzahl von Schaltungselementen vorgesehen ist und diese gleichzeitig betrieben werden, fließt dementsprechend der Dissipationsstrom des ganzen Schaltungselements mit einer großen Amperezahl durch die Aluminiumleistungsleitung mit niedrigem Widerstand auf der obersten Schicht, wodurch ein Leistungsspannungsabfall effektiv vermieden wird.
  • Da bei dieser Leistungsleitungsstruktur Leistung durch verschiedene gestapelte Schichten zugeführt wird, wird ferner das Maß der Flexibilität bei der Leitungsanordnung erhöht, was zur Verkleinerung der Layoutf läche beiträgt.
  • Dies wird anhand der Fig. 3(a) und 3(b) erklärt, die das Layout von vier Transistoren in einem Schaltungselement einer mittleren Schicht zeigen. In dem in Fig. 3(a) gezeigten Layout mit der Struktur dieser Erfindung sind Durchgangsver bindungen zwischen den gestapelten Schichten vorgesehen, während das in Fig. 3(b) gezeigte, diese Erfindung nicht anwendende Layout keine Durchgangsverbindungen zwischen den gestapelten Schichten aufweist.
  • In Fig. 3(a) bezeichnet die Bezugsziffer 32 aus rekristallisiertem Silizium (z. B. die Schicht 6: vgl. Fig. 1) gebildete und von Siliziumdioxid umgebene Siliziuminseln. Auf diesen Siliziuminseln 32 sind Transistoren ausgebildet. Dieses Schaltungselement ist aus vier Bauelementen aufgebaut. Die Bezugsziffer 31 bezeichnet Polysiliziumleitungen, die die Gates und die Leitungen der Transistoren bilden. Die Bezugsziffer 35 bezeichnet Wolframleitungen, und 33 bezeichnet mit den Drain- und Source-Anschlüssen der Transistoren und den Wolframleitungen verbundene Kontaktlöcher. Die Bezugsziffern 36 und 38 be zeichnen Wolframleistungsanschlüsse, die über Durchgangsverbindungen 37, 39 mit den Leistungsleitungen der integrierten Schaltung in der obersten Schicht verbunden sind.
  • In Fig. 3(b) bezeichnen die Bezugsziffern 336 und 338 den Schaltungselementen in derselben Schicht gemeinsame und die Schaltungselemente umgebende Leistungsleitungen. Die Wolframleitungen 335 entsprechen den Wolframleitungen 35 aus Fig. 3(a). Wegen der Anwesenheit der Leistungsleitungen 336 sind die Wolframleitungen 335 mit den Wolframleitungen 343 mit Hilfe von Polysiliziumleitungen 342 verbunden. Daher sind die Leistungsleitungen 336 mit einer großen Fläche in dieser Leitungsstruktur extern angeordnet. Ferner ist es erforderlich, zusätzliche Kontaktiöcher 341 und Polysiliziumleitungen 342 vorzusehen. Daher wird in der Leistungsleitungsstruktur dieser Erfindung nur die Fläche erhöht, die die (richtig: die Verbindung der) Zwischenbauelementleitungen mit den Leistungsleitungen erlaubt, wodurch zusätzliche Leitungsschichten und Kontaktlöcher eingespart werden.
  • Es sei hier angemerkt, daß ein dreidimensional gestapelter LSI mit aufeinander gestapelten Integrierte-Schaltungs- Schichten mit dazwischen angeordneten schlecht wärmeleitenden Isolatoren, wie etwa Siliziumdioxid, das Problem einer schlechten Wärmeabstrahlung der in den mittleren Integrierte- Schaltungs-Schichten erzeugten Wärme hat. Bei der Leistungsleitungsstruktur dieser Erfindung wirken die Durchgangsverbindungen zwischen den gestapelten Schichten und die damit verbundenen Leistungsleitungen auf der obersten Schicht als Senke für die in den mittleren Schichten erzeugte Wärme, wodurch es möglich wird, die Temperatur der Schaltungselemente nicht ansteigen zu lassen. Die Möglichkeit, den Temperaturanstieg in den Schaltungselementen zu beschränken, ist wichtig, weil sie die Zuverlässigkeit erhöht und eine sehr dichte Packung der Schaltungselemente ermöglicht.
  • Hier muß hinzugefügt werden, daß die Wärmeabstrahlung und der den Leistungsspannungsabfall beschränkende Effekt am besten sind, wenn die Fläche der Leistungsleitungen auf der obersten Schicht so vergrößert ist, daß sie die ganze Oberfläche der Schaltungselemente bedecken.
  • Fig. 2 ist eine schematische Schnittansicht eines dreidimensional gestapelten LSI nach dem zweiten Ausführungsbeispiel dieser Erfindung. Wie in deni ersten Ausführungsbeispiel weist der LSI dieses Ausführungsbeispiels vier Schichten auf. Die Bezugsziffern 221, 222 und 223 bezeichnen Schaltungselemente in der ersten, zweiten bzw. dritten Schicht. Die Bezugsziffer 224 bezeichnet Leistungsanschlüsse, die so angeordnet sind, daß sie von oben gesehen miteinander fluchten. Die Durchgangsverbindungen 225 verbinden die Leistungsansschlüsse 224 der Schaltungselemente in der ersten, zweiten und dritten Schicht gemeinsam mit den Leistungsleitungen 226. Durch eine soche Verwendung eines einzigen Durchgangsverbindungssystems zum Zuführen von Leistung zu einer Vielzahl von Schaltungsele menten in verschiedenen Schichten können die Durchgangsverbindungen zwischen den gestapelten Schichten effektiv verwendet werden, wobei die Layoutfläche verringert und dadurch die Integrationsdichte verbessert wird.
  • Wie aus dem obigen ersichtlich, sind in einem dreidimensional gestapelten LSI mit einer Vielzahl aufeinander gestapelter Integrierte-Schaltungs-Schichten Leistungsanschlüsse einzeln für Schaltungselemente in den verschiedenen Integrierte-Schaltungs-Schichten vorgesehen und über Durchgangsverbindungen zwischen den gestapelten Schichten mit Leistungsleitungen mit niedrigem Widerstand auf der obersten Schicht verbunden, wodurch das stabile Zuführen von Leistungspannung zu den Schaltungselementen in den verschiedenen Schichten und eine hohe Arbeitsgeschwindigkeit, wobei (richtig: wobei sonst) Fehlfunktionen nicht unwahrscheinlich wären, ermöglicht werden. Wegen der Verbesserung der Flexibilität bei der Leitungsanordnung ist ferner die Layoutdichte erhöht, was die Verkleinerung der Schaltungsbauelementfläche ermöglicht. Durch Anordnen der Schaltungselemente auf solche Weise, daß die Positionen ihrer jeweiligen Leistungsanschlüsse von oben gesehen fluchten und durch gemeinsames Verbinden dieser Leistungsanschlüsse mit den Leistungsleitungen auf der obersten Schicht ist die Layoutdichte weiter erhöht. Ferner wirken die Leistungsleitungen auf der obersten Schicht und die damit verbundenen Durchgangsverbindungen als Wärmesenke, was zur Verbesserung der Wärmeabführcharaktistik der Schaltungsbauelemente beiträgt. Dies führt zu erhöhter Zuverlässigkeit und einer verbesserten Packungsdichte.

Claims (5)

1. Dreidimensional gestapelte LSI mit einem Siliziumsubstrat (1), einer Anzahl von auf dem Siliziumsubstrat (1) gebildeten Silizium-IC(integrierte Schaltung)-Schichten (6, 15, 22) mit dazwischen angeordneten Zwischenlagenisolatoren (5, 5A, 5B); und einer Anzahl von in dem Substrat (1) und in jeder der IC-Schichten (6,15) gebildeten Schaltungselementen (2,10,16), wobei die Schaltungselemente (2,10,16) Gruppen aus Bauelementen sind, wobei die Anzahl der Bauelemente in jeder Gruppe so ist, daß kein wesentlicher Spannungsabfall auftritt, und jeweils mit einem entsprechenden Leistungsanschluß (4, 28,18) ausgestattet sind, wobei jeder der Leistungsanschlüsse (4, 28,18) der Schaltungselemente (2,10,16) in dem Substrat (1) und in den unteren Schaltungsschichten (6,15) nur durch eine entsprechende Durchgangslochverdrahtung (9, 22, 27) zwischen gestapelten Schichten mit einer Leistungsverdrahtung (24, 25) der obersten IC-Schicht (23) verbunden ist.
2. Dreidimensional gestapelte LSI nach Anspruch 1, bei der die entsprechende Leistungsanschlüsse (2248, 224A, 224) der Schaltungselemente (221, 222, 223) in der Anzahl von IC-Schichten (229, 230, 231) außer denen in der obersten Schicht (232) auf solche Weise angeordnet sind, daß sie von oben gesehen miteinander ausgerichtet sind, die in dieser Weise ausgerichtet angeordneten Leistungsanschlüsse (224B, 224A, 224) kollektiv durch eine Durchgangslochverdrahtung (225B, 225, 225A) zwischen gestapelten Schichten mit der Leistungsverdrahtung (226) der obersten IC-Schicht (232) verbunden sind.
3. Dreidimensional gestapelte LSI nach Anspruch 1 oder 2, bei der die Verdrahtung (24, 25, 26) der obersten IC-Schicht (23) aus Aluminium gebildet ist und die Verdrahtung (3,11,19) des Substrats (1) und der unteren IC-Schichten (6,15), die Leistungsanschlüsse und die Durchgangslochverdrahtung (9, 22, 27) zwischen gestapelten Schichten (6,15, 23) und ferner zwischen dem Substrat (1) und der Untersten (6) der gestapelten Schichten aus einem hitzebeständigen Material gebildet sind.
4. Dreidimensional gestapelte LSI nach Anspruch 3, bei der das hitzebeständige Material Wolfram, Titan, Molybdän oder ein Silizid davon ist.
5. Dreidimensional gestapelte LSI nach einem der Ansprüche 1 bis 4, bei der auf den mittleren IC-Schichten (6,15) Leistungsrelaisanschlüsse (14, 21) gebildet sind, wobei die Durchgangslochverdrahtung (9, 22, 27) in Durchgangslöchern (7, 8) über und unter diesen Leistungsrelaisanschlüssen gebildet ist.
DE68918066T 1988-12-23 1989-12-23 Dreidimensionale gestapelte LSI. Expired - Fee Related DE68918066T3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32657888 1988-12-23

Publications (3)

Publication Number Publication Date
DE68918066D1 DE68918066D1 (de) 1994-10-13
DE68918066T2 DE68918066T2 (de) 1995-04-27
DE68918066T3 true DE68918066T3 (de) 1998-03-05

Family

ID=18189378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68918066T Expired - Fee Related DE68918066T3 (de) 1988-12-23 1989-12-23 Dreidimensionale gestapelte LSI.

Country Status (3)

Country Link
US (1) US5191405A (de)
EP (1) EP0374971B2 (de)
DE (1) DE68918066T3 (de)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5041884A (en) * 1990-10-11 1991-08-20 Mitsubishi Denki Kabushiki Kaisha Multilayer semiconductor integrated circuit
JP3130575B2 (ja) * 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
JPH05304153A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
DE59508684D1 (de) * 1994-02-16 2000-10-05 Siemens Ag Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5378649A (en) * 1994-04-08 1995-01-03 United Microelectronics Corporation Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6150722A (en) * 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6140702A (en) * 1996-05-31 2000-10-31 Texas Instruments Incorporated Plastic encapsulation for integrated circuits having plated copper top surface level interconnect
US6115233A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
EP2270845A3 (de) 1996-10-29 2013-04-03 Invensas Corporation Integrierte Schaltungen und Verfahren zu ihrer Herstellung
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6140150A (en) * 1997-05-28 2000-10-31 Texas Instruments Incorporated Plastic encapsulation for integrated circuits having plated copper top surface level interconnect
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6593645B2 (en) * 1999-09-24 2003-07-15 United Microelectronics Corp. Three-dimensional system-on-chip structure
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
AU2001286432A1 (en) 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US7170115B2 (en) * 2000-10-17 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method of producing the same
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6815781B2 (en) 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US7018878B2 (en) * 2001-11-07 2006-03-28 Matrix Semiconductor, Inc. Metal structures for integrated circuits and methods for making the same
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
JP3908147B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
US7675166B2 (en) 2005-05-11 2010-03-09 Maxim Integrated Products, Inc. Integrated circuit package device comprising electrical contacts making solderless and bondless electrical-mechanical connection
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7514797B2 (en) * 2007-05-31 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die wafer level packaging
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8304888B2 (en) * 2009-12-22 2012-11-06 Fairchild Semiconductor Corporation Integrated circuit package with embedded components
US8115260B2 (en) * 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
FR2966268B1 (fr) * 2010-10-18 2013-08-16 St Microelectronics Rousset Procédé comprenant une détection d'une remise en boitier d'un circuit intégré après une mise en boitier initiale, et circuit intégré correspondant.
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US20130285049A1 (en) * 2012-04-27 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Standard cell and semiconductor integrated circuit
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9355205B2 (en) * 2013-12-20 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of a three dimensional integrated circuit
JP2016058655A (ja) * 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
US10049979B2 (en) * 2016-10-13 2018-08-14 Globalfoundries Inc. IC structure including TSV having metal resistant to high temperatures and method of forming same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5853822A (ja) * 1981-09-25 1983-03-30 Toshiba Corp 積層半導体装置
JPS59155951A (ja) * 1983-02-25 1984-09-05 Fujitsu Ltd 半導体装置の製造方法
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS62145774A (ja) * 1985-12-20 1987-06-29 Agency Of Ind Science & Technol 半導体装置
JPH0612799B2 (ja) * 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
JPS63156348A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
EP0374971B2 (de) 1997-08-06
EP0374971A3 (en) 1990-09-19
US5191405A (en) 1993-03-02
EP0374971A2 (de) 1990-06-27
DE68918066T2 (de) 1995-04-27
DE68918066D1 (de) 1994-10-13
EP0374971B1 (de) 1994-09-07

Similar Documents

Publication Publication Date Title
DE68918066T3 (de) Dreidimensionale gestapelte LSI.
DE3850855T2 (de) Halbleitervorrichtung.
DE3853046T2 (de) Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage.
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE69531085T2 (de) Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
EP0750352B1 (de) Halbleiter-Bauelement-Konfiguration
DE2826847A1 (de) Halbleiterschaltungsanordnung mit grossbereichintegration
DE102016114784B4 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
DE3879333T2 (de) Halbleiteranordnung mit mehrschichtleiter.
EP0022176A1 (de) Modul für Schaltungschips
DE10349185A1 (de) Halbleiterbaugruppe
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE102014101074A1 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE3855775T2 (de) Integrierte Schaltung mit kombinierten komplementären bipolaren und MOS-Transistoren auf gemeinsamem Substrat und Verfahren zu ihrer Herstellung
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE3686709T2 (de) Gattermatrix.
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
DE3881032T2 (de) Verbindungssystem von hoher Leistungsfähigkeit für eine integrierte Schaltung.
DE3853963T2 (de) Basiszelle für eine Gatematrixvorrichtung.

Legal Events

Date Code Title Description
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: NEW ENERGY AND INDUSTRIAL TECHNOLOGY DEVELOPMENT O

8339 Ceased/non-payment of the annual fee