DE60113215T2 - Halbleitervorrichtung und Verfahren zu dessen Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE60113215T2
DE60113215T2 DE60113215T DE60113215T DE60113215T2 DE 60113215 T2 DE60113215 T2 DE 60113215T2 DE 60113215 T DE60113215 T DE 60113215T DE 60113215 T DE60113215 T DE 60113215T DE 60113215 T2 DE60113215 T2 DE 60113215T2
Authority
DE
Germany
Prior art keywords
layer
titanium nitride
titanium
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60113215T
Other languages
English (en)
Other versions
DE60113215D1 (de
Inventor
Takenobu Settsu-shi Osaka Kishida
Takeshi Takatsuki-shi Harada
Toru Takatsuki-shi Hinomura
Hiromitsu Kyoto-shi Abe
Mitsunari Katano-shi Satake
Kenichi Neyagawa-shi Kunimitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60113215D1 publication Critical patent/DE60113215D1/de
Application granted granted Critical
Publication of DE60113215T2 publication Critical patent/DE60113215T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu dessen Herstellung, insbesondere betrifft sie eine Technik zum Ausbilden eines Stöpsels durch Auffüllen eines Kontaktlochs oder eines Vias mit einer Wolframschicht.
  • Aus der US A 6001461 ist ein Verfahren zum Verbessern der Zuverlässigkeit von metallischen Verbindungen bekannt.
  • Herkömmlicherweise wird ein Stöpsel aus Wolfram (Wolframstecker) benutzt, um eine untere Interconnect und eine obere Interconnect in einem integrierten Halbleiterschaltkreis zu verbinden. Ein Wolframstöpsel wird wie folgt ausgebildet: eine Haftschicht aus einer Titanschicht oder einer Titannitridschicht wird auf einer isolierenden Zwischenschicht und auf einem Boden und einer Wand eines Vias, das in der isolierenden Zwischenschicht ausgebildet ist, abgeschieden, eine Wolframschicht wird durch CVD auf der Haftschicht abgeschieden, und danach werden überstehende Abschnitte der Haftschicht und der Wolframschicht, die auf der isolierenden Zwischenschicht ausgebildet sind, durch CMP (chemisch-mechanisches Polieren) entfernt.
  • Beim Ausbilden des Wolframstöpsels ist es besonders wichtig, wie genau der CMP-Endpunkt bei der Entfernung der Abschnitte der Haftschicht und der Wolframschicht, die auf der isolierenden Zwischenschicht vorhanden sind, durch CMP gesteuert wird.
  • Für den Fall, dass der CMP-Endpunkt der Wolframschicht nicht genau erfasst werden kann, wird die Wolframschicht übermäßig poliert, wodurch sich der Kontaktwiderstand des Wolframstöpsels stark erhöht oder die Wolframschicht wird nicht ausreichend poliert, wodurch es zu Kurzschlüssen zwischen benachbarten Wolframstöpseln kommen kann.
  • Daher offenbart beispielsweise die japanische Patentveröffentlichung JP A-8-139060 ein Verfahren zum Erfassen eines Polierendpunkts einer Metallschicht, wie beispielsweise einer Wolframschicht, wenn CMP benutzt wird. Bei diesem Verfahren zum Bestimmen des Endpunkt wird der Endpunkt als der Zeitpunkt bestimmt, zu dem sich das Drehmoment eines Substrathalters oder eines Drehtischs ändert, wenn eine isolierende Zwischenschicht bei der Polierung einer Haftschicht und einer Metallschicht freigelegt wird.
  • Beim herkömmlichen CMP wird jedoch der Zeitpunkt, zu dem die isolierende Zwischenschicht freigelegt wird, als der Polierendpunkt angesehen, wodurch übermäßiges Polieren leicht hervorgerufen werden kann.
  • Daher wurde das folgende Verfahren vorgeschlagen: der Polierendpunkt einer Wolframschicht wird erfasst, indem die Änderung des Drehmoments eines Substrathalters oder eines Drehtisches erfasst wird, wenn die durch CMP polierte Schicht von der Wolframschicht zur Haftschicht wechselt. Danach wird die Zeit, die benötigt wird, um die Haftschicht (Polierzeit) zu polieren, basierend auf der Dicke und der Polierrate der Haftschicht berechnet, so dass ein Zeitpunkt, zu dem die Polierzeit der Haftschicht abgelaufen ist, als CMP-Endpunkt erfasst werden kann.
  • Es tritt jedoch immernoch das Problem auf, dass der CMP-Endpunkt der Wolframschicht nicht genau erfasst werden kann.
  • Die 8A und 8B zeigen den Zusammenhang zwischen Zeit und Drehmoment, der sich beim CMP einer durch CVD abgeschiedenen Haftschicht und einer durch CVD auf der Haftschicht abgeschiedenen Wolframschicht ergibt. Im Fall der 8A nimmt das Drehmoment abrupt zu, wodurch der Wechsel der polierten Schicht von der Wolframschicht zur Haftschicht eindeutig erfasst werden kann. Im Gegensatz dazu ist im Falle der 8B die Änderung des Drehmoments zu gering, um den Wechsel der polierten Schicht von der Wolframschicht zur Haftschicht, also den CMP-Endpunkt für die Wolframschicht, eindeutig zu erfassen.
  • Wenn der CMP-Endpunkt der Wolframschicht nicht eindeutig erfasst werden kann, so ändert sich die Menge der Wolframschicht, die poliert werden soll, stark, so dass die Wolframschicht unzureichend poliert werden kann oder sich in der Wolframschicht eine Ausnehmung ausbilden kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Unter Berücksichtigung der oben genannten herkömmlichen Probleme ist es eine Aufgabe der Erfindung beim CMP einer Mehrlagenschicht, die aus einer ersten Metallschicht, die auf einer Isolierschicht und auf einem Boden und einer Wand einer Ausnehmung, die in der Isolierschicht ausgebildet ist, abgeschieden ist, und einer zweiten Metallschicht, die auf der ersten Metallschicht abgeschieden ist, aufgebaut ist, den CMP-Endpunkt der zweiten Metallschicht genau zu erfassen. Die Erfindung selbst betrifft Ti- oder TiN- oder TiN/Ti-Metallschichten als erste Metallschicht und polykristallines Wolfram für die zweites Metallschicht.
  • Um die Aufgabe zu lösen, umfasst die Halbleitervorrichtung dieser Erfindung eine erste Metallschicht, die auf einem Boden und einer Wand einer Ausnehmung, die in einer Isolierschicht auf einem Halbleitersubstrat ausgebildet ist, und eine zweite Metallschicht, die in die Ausnehmung auf die erste Metallschicht gefüllt ist, wobei die zweite Metallschicht eine polykristalline Wolframschicht mit einer Kristallfläche mit einer (110) Orientierung ist.
  • Da in der Halbleitervorrichtung dieser Erfindung die zweite Metallschicht eine polykristalline Wolframschicht mit einer Kristallfläche mit einer (110) Orientierung ist, kann ein CMP-Endpunkt der zweiten Metallschicht beim Durchführen des CMPs auf der zweiten Metallschicht und der ersten Metallschicht genau erfasst werden. Demgemäß kann übermäßiges Polieren oder nicht ausreichendes Polieren beim CMP verhindert werden.
  • In der Halbleitervorrichtung ist die Kristallfläche der zweiten Metallschicht bevorzugt mit einer Halbwertsbreite von 4 Grad oder weniger ausgerichtet.
  • Dadurch kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • In der Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine Titanschicht mit einer Kristallfläche mit einer (0002) Ausrichtung mit einer Halbwertsbreite von 4 Grad oder weniger.
  • Also kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden, und dadurch kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • In der Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine untere Titanschicht und eine obere Titannitridschicht, wobei die untere Titanschicht eine Dicke von vorzugsweise 10 nm oder mehr aufweist.
  • Also kann die Kristallausrichtung der oberen Titannitridschicht verbessert werden und dadurch kann die Kristallorientierung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden. In Folge dessen kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • In der Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine untere Titanschicht und eine obere Titannitridschicht, wobei die obere Titannitridschicht bevorzugt aus einer Mehrlagenschicht, die mehrere Titannitridschichten, die jeweils eine Dicke von 4 nm oder weniger aufweisen, gebildet ist.
  • Dadurch kann die Kristallorientierung der Wolframschicht, die als zweite Metallschicht dient und die auf der oberen Titannitridschicht ausgebildet ist, auf jeden Fall verbessert werden. Entsprechend kann der CMP-Endpunkt der zweiten Metallschicht genauer bestimmt werden.
  • In der Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine Titannitridschicht, die eine Kristallfläche mit einer (220) Ausrichtung mit einer Halbwertsbreite von 2 Grad oder weniger aufweist, wobei dies mit einer 2 θ-Methode unter Nutzung eines Röntgendiffraktometers gefunden wurde.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden, und dadurch kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • In diesem Fall beinhaltet die Titannitridschicht vorzugsweise Kohlenstoff mit einer Konzentration von 5 Gew.-% oder weniger.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall noch mehr verbessert werden, und daher kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • Auch in diesem Fall wird die Titannitridschicht bevorzugt durch CVD unter Nutzung eines organischen Titanmaterials gebildet.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall noch mehr verbessert werden und daher kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • Das Verfahren zur Herstellung einer Halbleitervorrichtung dieser Erfindung umfasst die Schritte: Ablagern einer ersten Metallschicht auf einer isolierenden Schicht, die auf einem Halbleitersubstrat ausgebildet ist, und auf einem Boden und einer Wand einer Ausnehmung, die in der Isolierschicht ausgebildet ist; Auffüllen einer zweiten Metallschicht in die Ausnehmung auf der ersten Metallschicht; und Entfernen mit CMP von Abschnitten der zweiten Metallschicht und der ersten Metallschicht, die sich auf der Isolierschicht befinden, wobei die zweite Metallschicht eine polykristalline Wolframschicht mit einer Kristallfläche mit einer (110) Orientierung ist.
  • Da in dem Verfahren zur Herstellung einer Halbleitervorrichtung dieser Erfindung die zweite Metallschicht eine polykristalline Wolframschicht mit einer Kristallfläche mit einer (110) Orientierung ist, kann ein CMP-Endpunkt der zweiten Metallschicht beim Anwenden von CMP auf die zweite Metallschicht und die erste Metallschicht genau erfasst werden. Demgemäß kann exzessives Polieren oder nicht ausreichendes Polieren beim CMP verhindert werden.
  • Beim Verfahren zur Herstellung einer Halbleitervorrichtung ist die Kristallfläche der zweiten Metallschicht vorzugsweise mit einer Halbwertsbreite von 4 Grad oder weniger ausgerichtet.
  • Daher kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • Beim Verfahren zur Herstellung einer Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine Titanschicht, wobei die Titanschicht eine Kristallfläche mit einer (0002) Ausrichtung mit einer Halbwertsbreite von 4 Grad oder weniger aufweist.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden, und dadurch kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • Beim Verfahren zur Herstellung einer Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine untere Titanschicht und eine obere Titannitridschicht, und die untere Titanschicht weist vorzugsweise eine Dicke von 10 nm oder mehr auf.
  • Daher kann die Kristallausrichtung der oberen Titannitridschicht verbessert werden, und deshalb kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden. Infolge dessen kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • Beim Verfahren zur Herstellung einer Halbleitervorrichtung umfasst die erste Metallschicht eine untere Titanschicht und eine obere Titannitridschicht, und die obere Titannitridschicht ist vorzugsweise aus einer Mehrlagenschicht mit mehreren Titannitridschichten, die jeweils eine Dicke von 4 nm oder weniger ausweisen, gebildet.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient und die auf der oberen Titannitridschicht ausgebildet ist, auf jeden Fall verbessert werden, und daher kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • Beim Verfahren zum Herstellen einer Halbleitervorrichtung beinhaltet die erste Metallschicht vorzugsweise eine Titannitridschicht, die eine Kristallfläche mit einer (220) Ausrichtung mit einer Halbwertsbreite von 2 Grad oder weniger aufweist, wobei dies mit einer 2 θ-Methode unter Ausnutzung eines Röntgendiffraktometers gefunden wurde.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden und daher kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • In diesem Fall beinhaltet die Titannitridschicht vorzugsweise Kohlenstoff mit einer Konzentration von 5 Gew.-% oder weniger.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden und daher kann der CMP-Endpunkt der zweiten Metallschicht genauer bestimmt werden.
  • Auch in diesem Fall wird die Titannitridschicht vorzugsweise durch CVD unter Nutzung eines organischen Titanmaterials gebildet.
  • Daher kann die Kristallausrichtung der Wolframschicht, die als zweite Metallschicht dient, auf jeden Fall verbessert werden, und daher kann der CMP-Endpunkt der zweiten Metallschicht genauer erfasst werden.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1A, 1B, 1C und 1D sind Querschnittsansichten, die Verfahrensschritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den Ausführungsformen 1, 2 oder 3 der vorliegenden Erfindung darstellen;
  • 2A, 2B und 2C sind Querschnittsansichten, die andere Verfahrensschritte im Verfahren zum Herstellen einer Halbleitervorrichtung der Ausführungsformen 1, 2 oder 3 darstellen;
  • 3 ist ein charakteristisches Kurvenschaubild, das das Verhältnis zwischen der Dicke einer zweiten Titanschicht, die durch Sputtering mit hoher Richtkraft abgeschieden wurde, und einer Halbwertsbreite der Ausrichtung der (110) Ebene einer Wolframschicht im Verfahren zur Herstellung einer Halbleitervorrichtung der Ausführungsform 1 darstellt;
  • 4 ist ein charakteristisches Kurvenschaubild, das den Zusammenhang zwischen der Dicke einer Titannitridschicht, die in einem Zyklus zum Ausbilden einer dritten Titannitridschicht aufgewachsen wurde, und der Halbwertsbreite der Ausrichtung der (110) Ebene einer Wolframschicht im Verfahren zum Herstellen einer Halbleitervorrichtung der Ausführungsform 2 darstellt;
  • 5 ist ein charakteristisches Kurvenschaubild, das den Zusammenhangs zwischen Plasmaprozesszeit, die auf eine Titannitridschicht, die in einem Zyklus zum Ausbilden der dritten Titannitridschicht aufgewachsen wurde, durchgeführt wurde, und der Halbwertsbreite der Orientierung der (110) Ebene einer Wolframschicht im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 2 darstellt;
  • 6 ist ein charakteristisches Kurvenschaubild, das den Zusammenhang zwischen der Strömungsgeschwindigkeit von WF6-Gas beim Wachsen der Wolframschicht und der Halbwertsbreite der Ausrichtung der (110) Ebene des sich daraus ergebenden Wolframfilms im Verfahren zum Herstellen einer Halbleitervorrichtung der Ausführungsform 3 darstellt;
  • 7 ist ein charakteristisches Kurvenschaubild, das die Beziehung zwischen der Strömungsgeschwindigkeit von SiH4-Gas beim Wachsen der Wolframschicht und der Halbwertsbreite der Ausrichtung der (110) Ebene des sich daraus ergebenden Wolframfilms im Verfahren zum Herstellen einer Halbleitervorrichtung der Ausführungsform 3 darstellt; und
  • 8A und 8B sind charakteristische Kurvenschaubilder zum Darstellen der Beziehung zwischen Zeit und Drehmoment in einem herkömmlichen Verfahren, bei dem CMP auf eine Haftschicht, die durch CVD abgeschieden wird, und auf eine Wolframschicht, die durch CVD auf die Haftschicht abgeschieden wird, angewandt wird.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • AUSFÜHRUNGSFORM 1
  • Eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß Ausführungsform 1 der Erfindung wird nun unter Bezugnahme auf die 1A bis 1D und 2A bis 2C beschrieben.
  • Als erstes wird, wie in 1A gezeigt, ein unterer Metallinterconnect, der aus einer ersten Titanschicht 11, einer ersten Titannitridschicht 12, einer ersten Aluminiumschicht 13 und einer zweiten Titannitridschicht 14 aufgebaut ist, auf einem Halbleitersubstrat 10 gebildet. Danach wird eine Zwischenisolierschicht 15 aus einer nicht dotierten Siliziumoxidschicht (SiO2) oder aus einer fluordotierten Siliziumoxidschicht (SiOF) über dem Halbleitersubstrat 10 einschließlich dem unteren Metallinterconnect ausgebildet.
  • Als nächstes wird durch Plasma-CVD eine Siliziumoxidnitridschicht 16, die als harte Maske dient, auf der Zwischenisolierschicht 15 ausgebildet, und dann wird die Zwischenisolierschicht 15 selektiv unter Ausnutzung der Siliziumoxidnitridschicht 16 als Maske geätzt, wodurch Vias 17 in der Zwischenisolierschicht 15 ausgebildet werden. Die erste Titanschicht 11 und die erste Titannitridschicht 12 dienen als Haftschicht und die zweite Titannitridschicht 14 dient als Antireflexionsschicht bei der Ausbildung der Vias 17. Die Siliziumoxidnitridschicht 16 dient nicht nur als harte Maske, sondern erfüllt auch die Rolle einer Haftschicht zwischen der Zwischenisolierschicht 15 und einem oberen Metallinterconnect, der später ausgebildet wird.
  • Für den Fall, dass bei der Ausbildung der Vias 17 in der Zwischenisolierschicht 15, die Ätzselektivität zwischen der Siliziumoxidschicht, die benutzt wird, um die Zwischenisolierschicht 15 auszubilden, und der Siliziumoxidnitridschicht 16, die als harte Maske benutzt wird, nicht ausreichend hoch ist, kann die Oberfläche der Siliziumoxidnitridschicht 16 rau werden. Wenn die Siliziumoxidnitridschicht 16 eine raue Oberfläche aufweist, besteht die Gefahr einer Verschlechterung der kristallinen Ausrichtung einer zweiten Titanschicht 18 (in 1C gezeigt), einer dritten Titannitridschicht 19 (in 1D gezeigt) und einer Wolframschicht 20 (in 2A gezeigt), die in nachfolgenden Prozessschritten abgeschieden werden.
  • Daher wird die Oberflächenmorphologie der Siliziumoxidnitridschicht 16 verbessert, wenn die Siliziumoxidnitridschicht 16 einem Sputterätzen unter Nutzung von Argon un terzogen wird, wobei entsprechend bis zu einer Dicke von 10 nm oder mehr auf der Basis einer thermisch oxidierten Schicht geätzt wird. Daher werden auch die Böden der Vias 17 geätzt und somit werden die Böden der Vias 17 bis auf ein Niveau herabgesetzt, das einem Oberflächenabschnitt der ersten Aluminiumschicht 13, wie in 1b gezeigt, entspricht.
  • Als nächstes wird, wie in 1C gezeigt, die zweite Titanschicht 18 mit einer Dicke von 10 nm oder mehr auf den Böden und Wänden der Vias 17 und auf der Zwischenisolierschicht 15 mit Hilfe von einem hoch ausgerichteten Sputtering, wie beispielsweise ionisiertem Sputtering, kolimiertem Sputtering oder long throw Sputtering abgeschieden. In dieser Art und Weise kann die zweite Titanschicht 18 nicht nur eine verbesserte kristalline Ausrichtung in der (0002) Ebene, d.h. in der dichtest gepackten Kristallausrichtungsebene, erzielen, sondern auch eine Halbwertsbreite der Ausrichtung von 4 Grad oder weniger. In der zweiten Titanschicht 18 ist der atomare Abstand zwischen den am nähesten aneinander liegenden Atomen ungefähr 0,295 nm.
  • Dann wird, wie in 1D gezeigt, mehrmals die dritte Titannitridschicht 19 auf der zweiten Titanschicht 18 durch Durchführung von LPCVD unter Nutzung von TDMAT (Tetrakisdimethylaminotitan) abgeschieden.
  • Die Abscheidung der dritten Titannitridschicht 19 beinhaltet einen ersten Schritt zum Ausbilden eines TiCN-Films durch thermische Zersetzung des TDMATs, wobei der Film Kohlenstoff (C) aufweist, und einen zweiten Schritt zum Entfernen des Kohlenstoffs aus der TiCN-Schicht durch einen Plasmaprozess in einer Stickstoff- und Wasserstoffatmosphäre. Da die ersten und zweiten Schritte wiederholt ausgeführt werden, nimmt die Dicke der sich daraus ergebenden Schicht nach und nach zu, bis eine gewünschte Dicke erzielt wird.
  • Im ersten Schritt wird die Strömungsgeschwindigkeit des TDMATs auf 250 ml/min eingestellt (unter normalen Bedingungen), wird die Oberflächentemperatur des Substrats auf ungefähr 450°C und die Wachstumsdauer auf 9 Sekunden eingestellt. Im zweiten Schritt wird der Druck der Kammer im Plasmaprozess auf 173,3 Pa eingestellt, wird die Biasleistung, die am Substrat angelegt wird, auf 800 W eingestellt und wird die Plas maprozesszeit auf 50 Sekunden eingestellt. In diesem Fall ist der Absolutwert der Beschleunigungsspannung des RF-Plasmas 30 V oder mehr.
  • Da ein Zyklus des LPCVDs zur Ausbildung einer Titannitridschicht mit einer Dicke von ungefähr 5,0 nm führt, wird in der Ausführungsform 1 das LPCVD-Verfahren in zwei Zyklen durchgeführt, so dass die dritte Titannitridschicht 19 mit einer Dicke von ungefähr 10,0 nm ausgebildet wird.
  • Da die zweite Titanschicht 18 eine verbesserte Kristallausrichtung in der (0002) Ebene, d.h. der dichtest gepackten Kristallausrichtungsebene, hat und eine Halbwertsbreite der Ausrichtung von 4 Grad oder weniger hat, kann die kristalline Ausrichtung der dritten Titannitridschicht 19, die auf der zweiten Titanschicht 18 abgeschieden wird, verbessert werden. Insbesondere findet man, beim 2 θ Verfahren unter Nutzung eines Oberflächenröntgendeffraktometers zum Messen der Ausrichtung einer Ebene senkrecht zur Substratoberfläche, dass die dritte Titannitridschicht 19 eine verbesserte Kristallausrichtung in der (220) Ebene und eine Halbwertsbreite der Ausrichtung von 2 Grad oder weniger aufweist.
  • Als nächstes wird mit Hilfe von CVD, wie in 2A gezeigt, die Wolframschicht 20 auf der dritten Titannitridschicht 19 abgeschieden. Die Abscheidung der Wolframschicht 20 umfasst einen ersten Schritt und einen zweiten Schritt. Im ersten Schritt wird ein Kristallisationskem für eine Wolframschicht durch Reduktion von WF6 mit SiH4 ausgebildet, und im zweiten Schritt wird die Wolframschicht 20 durch Reduktion von WF6 mit H2 in die Vias 17 gefüllt.
  • Da die dritte Titannitridschicht 19 die verbesserte Kristallausrichtung aufweist, ist die Ausrichtung der (110) Ebene, d.h. der dichtest gepackten Kristallebene, der Wolframschicht 20, die auf der dritten Titannitridschicht 19 ausgebildet ist, verbessert. Durch die üblicherweise benutzte Rocking-Curve-Messung bei der Röntgenbeugung wurde eine Halbwertsbreite der Ausrichtung von 4 Grad oder weniger gefunden.
  • Dann werden, wie in 2B gezeigt, die Wolframschicht 20, die dritte Titannitridschicht 19 und die zweite Titanschicht 18 einem CMP-Verfahren unterzogen, um die Abschnitte dieser Schichten, die auf und über der Siliziumoxidnitridschicht 16 liegen, zu entfernen.
  • Somit wird ein Stöpsel 21, der aus der Wolframschicht 20, der dritten Titannitridschicht 19 und der zweiten Titanschicht 18 aufgebaut ist, in jedem Via 17 ausgebildet.
  • Danach wird, wie in 2C gezeigt, ein oberer Metallinterconnect, der aus einer dritten Titanschicht 22, einer vierten Titannitridschicht 23, einer zweiten Aluminiumschicht 24 und einer fünften Titannitridschicht 25 aufgebaut ist, auf den Stöpseln 21 und der Siliziumoxidnitridschicht 16 gebildet.
  • Da im ersten Ausführungsbeispiel die zweite Titanschicht 18 mit einer Dicke von 10 nm oder mehr durch hoch ausgerichtetes Sputtering abgeschieden wird, erreicht die zweite Titanschicht 18 in der (0002) Ebene, d.h. der dichtest gepackten Kristallebene, die verbesserte Kristallausrichtung und eine Halbwertsbreite der Ausrichtung von 4 Grad oder weniger. Dadurch kann die Kristallausrichtung der dritten Titannitridschicht 19, die auf der zweiten Titanschicht 18 abgeschieden wird, verbessert werden, und somit kann die Kristallausrichtung der (110) Ebene, d.h. der dichtest gepackten Kristallebene, der Wolframschicht 20, die auf die dritte Titannitridschicht 19 abgeschieden wurde, verbessert werden.
  • 3 zeigt den Zusammenhang zwischen der Dicke der zweiten Titanschicht 18, die durch hoch ausgerichtetes Sputtering abgeschieden wurde, und der Halbwertsbreite der Ausrichtung der (110) Ebene der Wolframschicht 20. Man versteht aus dieser Kurve, dass die Halbwertsbreite der Ausrichtung der (110) Ebene des Wolframfilms 20 4 Grad oder weniger ist, wenn die Dicke der zweiten Titanschicht 18 10 nm oder mehr ist.
  • Dementsprechend kann der CMP-Endpunkt der Wolframschicht 20 genau erfasst werden, so dass der CMP-Endpunkt der dritten Titannitridschicht 19 und der zweiten Titanschicht 18, die als Haftschicht dienen, genau erfasst werden kann. Infolgedessen kann übermäßiges Polieren oder nicht ausreichendes Polieren vermieden werden.
  • Im Fall, in dem die Zwischenisolierschicht 15 aus einer SiOF-Schicht gemacht ist, wenn die Siliziumoxidnitridschicht 16 nach dem CMP der Wolframschicht 20 und der Haftschicht eine Dicke von 100 nm oder weniger aufweist, wird freies Fluor, das in der Zwischenisolierschicht 15 enthalten ist, im oberen Metallinterconnect angesammelt. Infol gedessen kann der obere Metallinterconnect leicht von der Zwischenisolierschicht 15 abgeschält werden.
  • Da jedoch der CMP-Endpunkt im ersten Ausführungsbeispiel genau erfasst werden kann, so dass übermäßiges Polieren vermieden wird, kann die Dicke der Siliziumoxidnitridschicht 16 auf 100 nm oder mehr eingestellt werden. Dementsprechend kann der obere Metallinterconnect auf jeden Fall am Abschälen von der Zwischenisolierschicht 15 gehindert werden.
  • ZWEITE AUSFÜHRUNGSFORM
  • Eine Halbleitervorrichtung und ein Verfahren zu dessen Herstellung gemäß der zweiten Ausführungsform der Erfindung wird nun unter Bezugnahme auf die 1A bis 1D und 2A bis 2C beschrieben.
  • Wie in der ersten Ausführungsform wird ein unterer Metallinterconnect, der aus einer ersten Titanschicht 11, einer ersten Titannitridschicht 12, einer ersten Aluminiumschicht 13 und einer zweiten Titannitridschicht 14 aufgebaut wird, auf einem Halbleitersubstrat 10 ausgebildet, und danach wird eine Zwischenisolierschicht 15 über dem Halbleitersubstrat 10, wie in 1A gezeigt, ausgebildet. Darauf folgend wird, nach Ausbildung einer Siliziumoxidnitridschicht 16 auf der Zwischenisolierschicht 15, die Zwischenisolierschicht 15 unter Ausnutzung der Siliziumoxidnitridschicht 16 als Maske selektiv geätzt, wodurch Vias 17 in der Zwischenisolierschicht 15 ausgebildet werden.
  • Als nächstes wird, wie in 1D gezeigt, die Siliziumoxidnitridschicht 16 einem Sputteringätzen unter Nutzung von Argon unterzogen, und dadurch dessen Oberflächenmorphologie zu verbessern. Dann wird durch ein hoch ausgerichtetes Sputtering, wie in 1C gezeigt, eine zweite Titanschicht 18 mit einer Dicke von ungefähr 5 nm auf den Böden und Wänden der Vias 17 und auf der Zwischenisolierschicht 15 abgeschieden.
  • Danach wird, wie in 1D gezeigt, LPCVD unter Nutzung von TDMAT als Material mehrmals ausgeführt, um so eine dritte Titannitridschicht 19 auf der zweiten Titanschicht 18 abzuscheiden.
  • Die Abscheidung der dritten Titannitridschicht 19 beinhaltet einen ersten Schritt zum Ausbilden durch thermische Zersetzung von TDMAT einer TiCN-Schicht, die Kohlenstoff (C) beinhaltet, und einen zweiten Schritt zum Entfernen des Kohlenstoffs aus der TiCN-Schicht durch ein Plasmaverfahren in einer Stickstoff- und Wasserstoffatmosphäre. Indem der erste und zweite Schritt wiederholt durchgeführt wird, wird die Dicke des sich daraus ergebenden Schicht nach und nach anwachsen, bis eine gewünschte Dicke erzielt wird.
  • Im ersten Schritt wird die Strömungsgeschwindigkeit des TDMATs auf 250 ml/min eingestellt (unter normalen Bedingungen), wird die Oberflächentemperatur des Substrats auf ungefähr 400°C und die Wachstumsdauer auf 7 Sekunden eingestellt. Da die Oberflächentemperatur des Substrats etwas geringer und die Wachstumsdauer etwas kürzer als im herkömmlichen Verfahren und im ersten Ausführungsbeispiel ist, ist die Dicke der gewachsenen TiCN-Schicht im ersten Schritt etwa 3,5 nm, was geringer ist als die Dicke, die in der herkömmlichen Technik und im ersten Ausführungsbeispiel (nämlich ungefähr 5,0 nm) erzielt wird. Dadurch kann die Effizienz des Herauslösens des Kohlenstoffs aus der TiCN-Schicht im zweiten Schritt verbessert werden. Genauer kann, da die Dicke der TiCN-Schicht, die im ersten Schritt gewachsen ist, ungefähr 3,5 nm ist, im zweiten Schritt der Kohlenstoff effizient aus der TiCN-Schicht entfernt werden, um so die Kristallausrichtung der Titannitridschicht zu verbessern. Im zweiten Schritt ist der Druck in der für das Plasmaverfahren benutzten Kammer auf 173,3 Pa eingestellt, die Biasleistung, die am Substrat angelegt wird, wird auf 800 W eingestellt und die Plasmaverfahrensdauer wird auf 50 Sekunden eingestellt. In diesem Fall ist die Biasleistung, die am Substrat angelegt wird, größer und die Plasmaverfahrensdauer länger als in der herkömmlichen Technik, um die in der Titannitridschicht übrig bleibende Kohlenstoffmenge zu verringern.
  • Wenn der erste und zweite Schritt unter herkömmlichen Bedingungen durchgeführt wird, so beträgt die übrig bleibende Kohlenstoffmenge in der TiCN-Schicht untefähr 10% und die Titannitridschicht ist geringfügig zur (111) Ebene hin ausgerichtet, d.h. in der dichtest gepackten Kristallebene. Wird im Gegensatz dazu der erste und zweite Schritt unter den Bedingungen der zweiten Ausführungsform durchgeführt, kann die verbleibende Kohlenstoffmenge in der TiCN-Schicht bis auf ungefähr 5% oder weniger reduziert werden und die kristalline Ausrichtung der Titannitridschicht kann verbessert werden. Insbeson dere wurde, durch das 2 θ Verfahren unter Nutzung eines Oberflächenröntgendeffraktometers, herausgefunden, dass die Kristallebene der Titannitridschicht eine (220) Ausrichtung aufweist und dass die Halbwertsbreite der Ausrichtung 2 Grad oder weniger ist.
  • Ein Zyklus des LPCVDs führt zur Ausbildung einer Titannitridschicht mit einer Dicke von ungefähr 3,5 nm. Dadurch wird, im zweiten Ausführungsbeispiel, LPCVD in Zyklen durchgeführt, um so die dritte Titannitridschicht 19 mit einer Dicke von ungefähr 7,0 nm auszubilden.
  • Obwohl die Dicke der TiCN-Schicht, die im ersten Schritt gewachsen wurde, ungefähr 3,5 nm in der zweiten Ausführungsform beträgt, kann im zweiten Schritt der Kohlenstoff effizient aus der TiCN-Schicht entfernt werden, solange die TiCN-Schicht eine Dicke von 4 nm oder weniger aufweist.
  • Da die dritte Titannitridschicht 19 unter den oben dargestellten Bedingungen in der zweiten Ausführungsform abgeschieden wird, kann die kristalline Ausrichtung der dritten Titannitridschicht 19 verbessert werden. Zusätzlich ist der interatomare Abstand zwischen den zueinander am nächsten liegenden Atomen der zweiten Titanschicht 18, die im Wesentlichen in der (0002) Ebene ausgerichtet ist (d.h. 0,295 nm) dem interatomaren Abstand zwischen zueinander am nächsten liegenden Atomen der (111) Ebene der dritten Titannitridschicht 19 (d.h. 0,299 nm) sehr ähnlich. Dadurch kann die kristalline Ausrichtung der dritten Titannitridschicht 19 weiter verbessert werden.
  • Als nächstes wird durch CVD, wie in 2A gezeigt, eine Wolframschicht 20 auf der dritten Titannitridschicht 19 abgeschieden. Die Abscheidung der Wolframschicht 20 umfasst einen ersten Schritt und einen zweiten Schritt. Im ersten Schritt wird ein Kristallisationskem einer Wolframschicht durch Reduktion von WF6 mit SiH4 ausgebildet, und im zweiten Schritt wird durch Reduktion von WF6 mit H2 die Wolframschicht 20 in die Vias 17 gefüllt.
  • Da die Kristallausrichtung der dritten Titannitridschicht 19 verbessert ist, kann die kristalline Ausrichtung der (110) Ebene, d.h. der dichtest gepackten Kristallebene, der Wolframschicht 20, die auf der dritten Titannitridschicht 19 abgeschieden ist, verbessert wer den. Die Halbwertsbreite der Ausrichtung wurde durch die üblicherweise benutzte Rocking-Curve-Messung bei der Röntgenbeugung auf 4 Grad oder weniger bestimmt.
  • Dann werden, wie in 2B gezeigt, die Wolframschicht 20, die dritte Titannitridschicht 19 und die zweite Titanschicht 18 einem CMP-Verfahren unterzogen, um so Abschnitte dieser Schichten, die auf und über der Siliziumoxidnitridschicht 16 liegen, zu entfernen.
  • Danach wird, wie in 2C gezeigt, ein oberer Metallinterkonnekt, der aus einer dritten Titanschicht 22, einer vierten Titannitridschicht 23, einer zweiten Aluminiumschicht 24 und einer fünften Titannitridschicht 25 aufgebaut ist, auf den Stöpseln 21 und der Siliziumoxidnitridschicht 16 ausgebildet.
  • In der zweiten Ausführungsform wird die dritte Titanschicht 19 durch Überlagerung mehrerer, beispielsweise, zweier Titannitridschichtlagen mit einer Dicke von 4 nm oder weniger, die durch LPCVD abgeschieden werden, gebildet. Daher kann die kristalline Ausrichtung der dritten Titannitridschicht 19 verbessert werden und die Halbwertsbreite der Ausrichtung beträgt 4 Grad oder weniger. Dementsprechend kann die kristalline Ausrichtung der (110) Ebene, d.h. der dichtest gepackten Kristallebene, der Wolframschicht 20, die auf der dritten Titanschicht 19 ausgebildet ist, verbessert werden.
  • 4 zeigt den Zusammenhang zwischen der Dicke einer Titannitridschicht, die in einem Zyklus zum Ausbilden der dritten Titannitridschicht aufgewachsen wurde, und der Halbwertsbreite der Ausrichtung der (110) Ebene der Wolframschicht 20. Man versteht aus dieser Kurve, dass die Halbwertsbreite der Ausrichtung der (110) Ebene der Wolframschicht 20 4 Grad oder weniger ist, wenn die Dicke der Titannitridschicht, die in einem Zyklus aufgewachsen wird, 4 nm oder weniger ist.
  • 5 zeigt den Zusammenhang zwischen der Plasmaprozessdauer der Titannitridschicht, die in einem Zyklus zur Ausbildung der dritten Titannitridschicht aufgewachsen wurde, und der Halbwertsbreite der Ausrichtung der (110) Ebene der Wolframschicht 20.
  • Dementsprechend kann der CMP-Endpunkt der Wolframschicht 20 genau erfasst werden, und dadurch kann der CMP-Endpunkt der dritten Titannitridschicht 19 und der zweiten Titanschicht 18, die als Haftschicht dienen, genau erfasst werden. Infolgedes sen kann ein übermäßiges Polieren oder ein nicht ausreichendes Polieren verhindert werden.
  • DRITTE AUSFÜHRUNGSFORM
  • Eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung gemäß der dritten Ausführungsform der Erfindung wird nun unter Bezugnahme auf die 1A bis 1D und 2A bis 2C beschrieben.
  • In der gleichen Art und Weise wie in der ersten Ausführungsform wird ein unterer Metallinterkonnekt, der aus einer ersten Titanschicht 11, einer ersten Titannitridschicht 12, einer ersten Aluminiumschicht 13 und einer zweiten Titannitridschicht 14 aufgebaut ist, auf einem Halbleitersubstrat 10 ausgebildet, und dann wird eine Zwischenisolierschicht 15, wie in 1A gezeigt, über dem Halbleitersubstrat 10 ausgebildet. Darauf folgend wird eine Siliziumoxidnitridschicht 16 auf der Zwischenisolierschicht 15 ausgebildet, und die Zwischenisolierschicht 15 wird selektiv, unter Ausnutzung der Siliziumoxidnitridschicht 16 als Maske, geätzt, wodurch Vias 17 in der Zwischenisolierschicht 15 ausgebildet wird.
  • Als nächstes wird, wie in 1B gezeigt, die Siliziumoxidnitridschicht 16 einem Sputterätzverfahren unter Nutzung von Argon unterzogen, um dessen Oberflächenmorphologie zu verbessern. Dann wird, wie in 1C gezeigt, durch hoch ausgerichtetes Sputtering eine zweite Titanschicht 18 mit einer Dicke von ungefähr 5 nm auf den Böden und den Wänden der Vias 17 und auf der Zwischenisolierschicht 15 abgeschieden.
  • Dann wird, wie in 1D gezeigt, LPCVD unter Ausnutzung von TDMAT als Material mehrmals durchgeführt. Dadurch wird auf der zweiten Titanschicht 18 eine dritte Titannitridschicht 19 abgeschieden.
  • Die Abscheidung der dritten Titannitridschicht 19 umfasst, ähnlich wie bei der ersten Ausführungsform, einen ersten Schritt, wobei mit Hilfe der thermischen Zersetzung von TDMAT eine TiCN-Schicht, die Kohlenstoff (C) beinhaltet, ausgebildet wird und einen zweiten Schritt, wobei durch ein Plasmaprozessverfahren in einer Stickstoff- und Wasserstoffatmosphäre der Kohlenstoff aus der TiCN-Schicht entfernt wird. Durch wieder holtes Durchführen der ersten und zweiten Schritte wird die Titannitridschicht 19 mit einer Dicke von ungefähr 10,0 nm ausgebildet.
  • Als nächstes wird, wie in 2A gezeigt, eine Wolframschicht 20 auf der dritten Titannitridschicht 19 abgeschieden.
  • Die Abscheidung der Wolframschicht 20 umfasst einen ersten und einen zweiten Schritt. Im ersten Schritt wird durch Reduktion von WF6 mit SiH4 ein Kristallisationskem einer Wolframschicht gebildet. Im ersten Schritt wird die Strömungsgeschwindigkeit des WF6-Gases auf 40 ml/min eingestellt (unter normalen Bedingungen), wird die Strömungsgeschwindigkeit des SiH4-Gases auf 30 ml/min eingestellt (unter normalen Bedingungen), wird die Oberflächentemperatur des Substrats auf ungefähr 400°C eingestellt, die Aufwachsdauer auf 20 Sekunden eingestellt und das WF6-Gas wird nur 1 Sekunde vor dem SiH4-Gas eingeführt. Im zweiten Schritt wird die Wolframschicht 20 durch Reduktion von WF6 mit H2 in die Vias 17 eingefüllt. Im zweiten Schritt wird die Strömungsgeschwindigkeit des WF6-Gases auf 100 ml/min eingestellt (unter normalen Bedingungen) und die Strömungsgeschwindigkeit des Wasserstoffgases wird auf 1000 ml/min eingestellt (unter normalen Bedingungen).
  • Da in diesem Falle das Geschwindigkeitsverhältnis des gemischten Gases, das im ersten Schritt eingeführt wird, nämlich der Wert (Strömungsgeschwindigkeit des SiH4-Gases)/(Strömungsgeschwindigkeit des WF6-Gases) auf 1 oder weniger eingestellt wird, ist der Anteil von Silizium in der Wolframschicht, die als Kristallisationskem dient, am Anfang der Schichtausbildung gering. Dadurch kann die Kristallisierung des Kristallisationskerns leicht an die darauf aufwachsende Wolframschicht weitergegeben werden. Demetnsprechend kann die Kristallausrichtung der (110) Ebene, d.h. der dichtest gepackten Kristallebene, der Wolframschicht 20 verbessert werden. Die Halbwertsbreite der Ausrichtung wird durch die üblicherweise benutzte Rocking-Curve-Messung bei der Röntgenbeugung mit 4 Grad oder weniger gemessen.
  • Da im ersten Schritt der dritten Ausführungsform auch das WF6-Gas nur eine Sekunde von dem SiH4-Gas eingeführt wird, kann die Kristallausrichtung der (110) Ebene der Wolframschicht weiter verbessert werden. Dies liegt daran, dass der Anteil des Siliziums in der Wolframschicht, das als Kristallisationskem dient, am Anfang der Schichtbildung noch geringer ist.
  • Als nächstes werden, wie in 2B gezeigt, die Wolframschicht 20, die dritte Titannitridschicht 19 und die zweite Titanschicht 18 einem CMP-Verfahren unterzogen, wobei Abschnitte dieser Schichten, die auf und über der Siliziumoxidnitridschicht 16 liegen, entfernt werden.
  • Dann wird, wie in 2C dargestellt, ein oberer Metallinterkonnekt, der aus einer dritten Titanschicht 22, einer vierten Titannitridschicht 23, einer zweiten Aluminiumschicht 24 und einer fünften Titannitridschicht 25 aufgebaut ist, auf den Stöpseln 21 und der Siliziumoxidnitridschicht 16 ausgebildet.
  • Da in der dritten Ausführungsform SiH4/WF6, d.h. das Mischungsverhältnis der im ersten Schritt der Abscheidung der Wolframschicht 20 eingeführten Gase, auf 1 oder weniger eingestellt wird, kann die Kristallausrichtung der (110) Ebene, d.h. der dichtest gepackten Kristallebene, der Wolframschicht 20 verbessert werden, und die Halbwertsbreite der Ausrichtung beträgt 4 Grad oder weniger.
  • 6 zeigt den Zusammenhang zwischen der Strömungsgeschwindigkeit des WF6-Gases und der Halbwertsbreite der Ausrichtung der (110) Ebene der Wolframschicht 20, die mit der Strömungsgeschwindigkeit des SiH4-Gases, die konstant auf 30 ml/min (unter normalen Bedingungen) gehalten wurde, erzielt wurde.
  • 7 zeigt den Zusammenhang zwischen der Strömungsgeschwindigkeit des SiH4-Gases und der Halbwertsbreite der Ausrichtung der (110) Ebene der Wolframschicht 20, die mit der Strömungsgeschwindigkeit des WF6-Gases, die konstant auf 40 ml/min (unter normalen Bedingungen) gehalten wurde, erzielt wurde.
  • Entsprechend kann der CMP-Endpunkt der Wolframschicht 20 genau erfasst werden und dadurch kann der CMP-Endpunkt der dritten Titannitridschicht 19 und der zweiten Titanschicht 18, die als Haftschicht dienen, genau erfasst werden. Infolge dessen kann ein übermäßiges Polieren oder ein nicht ausreichendes Polieren verhindert werden.
  • Wie oben beschrieben, wird die Kristallausrichtung der (110) Ebene der Wolframschicht 20 durch Abscheiden der zweiten Titanschicht 18 mit einer Dicke von 10 nm oder mehr durch hoch ausgerichtetes Sputtering in der ersten Ausführungsform, durch Ausbilden der dritten Titannitridschicht 19 durch Stapeln mehrerer Titannitridschichten jeweils mit einer Dicke von 4 nm oder weniger, die durch LPCVD ausgebildet werden, in der zweiten Ausführungsform und durch Einstellen des Wertes von SiH4/WF6, d.h. des Mischungsverhältnisses der Gase, die im ersten Schritt eingeführt werden, auf 1 oder weniger in der dritten Ausführungsform verbessert. Die Kristallausrichtung der (110) Ebene der Wolframschicht 20 kann durch Kombination zweier oder mehrerer der Ausführungsformen 1, 2 und 3 weiter verbessert werden.

Claims (15)

  1. Halbleitervorrichtung mit: einer ersten Metallschicht aus Ti, TiN oder TiN/Ti, die auf die Oberfläche einer Isolierschicht (15), einem Boden und einer Wand einer Ausnehmung (17), die in der Isolierschicht (15) auf einem Halbleitersubstrat (10) ausgebildet ist, abgelagert ist, und einer zweiten Metallschicht (20), die in die Ausnehmung (17) auf die erste Metallschicht gefüllt ist, dadurch gekennzeichnet, dass die zweite Metallschicht eine polykristalline Wolframschicht (20) mit einer Kristallfläche mit einer (110) Orientierung ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Kristallfläche der zweiten Metallschicht (20) bezüglich der (110) Ebene mit einer Halbwertsbreite von 4° oder weniger ausgerichtet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die erste Metallschicht eine Titanschicht (18) aufweist, wobei die Titanschicht (18) eine Kristallfläche mit einer (0002) Ausrichtung mit einer Halbwertsbreite von 4° oder weniger aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die erste Metallschicht eine untere Titanschicht (18) und eine obere Titannitridschicht (19) aufweist, und die unter Titanschicht (18) eine Dicke von 10 nm oder mehr aufweist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die erste Metallschicht eine untere Titanschicht (18) und eine obere Titannitridschicht (19) aufweist, und die obere Titannitridschicht (19) aus einer Mehrlagenschicht mit mehreren Titannitridschichten, die jeweils eine Dicke von 4 nm oder weniger aufweisen, gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei die erste Metallschicht eine Titannitridschicht (19) aufweist, die eine Kristallfläche mit einer (220) Ausrichtung mit eine Halbwertsbreite von 2 Grad oder weniger aufweist, wobei dies mit einer 2theta Methode unter Nutzung eines Röntgendiffraktiometers gefunden wurde.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die Titannitridschicht (19) Kohlenstoff mit einer Konzentration von 5 Gewichtsprozent oder weniger aufweist.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: Ablagern einer ersten Metallschicht aus Ti, TiN oder TiN/Ti auf der Oberfläche einer Isolierschicht (15), die auf einem Halbleitersubstrat (10) ausgebildet ist, und auf einem Boden und einer Wand einer Ausnehmung (17), die in der Isolierschicht (15) ausgebildet ist, Ablagern einer zweiten Metallschicht (20) auf die erste Metallschicht und über die Isolierschicht (15) und über die Ausnehrnung (17) um die Ausnehmung (17) aufzufüllen, und Entfernen mit CMP von Abschnitten der zweiten Metallschicht (20) und der ersten Metallschicht, die sich auf der Isolierschicht (15) befinden, dadurch gekennzeichnet, dass die zweite Metallschicht eine polykristalline Wolframschicht (20) mit einer Kristallfläche mit einer (110) Orientierung ist.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die Kristallfläche der zweiten Metallschicht (20) mit einer Halbwertsbreite von 4° oder weniger ausgerichtet ist.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die erste Metallschicht eine Titanschicht (18) aufweist, wobei die Titanschicht (18) eine Kristallfläche mit einer (0002) Ausrichtung mit einer Halbwertsbreite von 4° oder weniger aufweist.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die erste Metallschicht eine untere Titanschicht (18) und eine obere Titannitridschicht (19) aufweist, und die unter Titanschicht (18) eine Dicke von 10 nm oder mehr aufweist.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die erste Metallschicht eine untere Titanschicht (18) und eine obere Titannitridschicht (19) aufweist, und die obere Titannitridschicht (19) aus einer Mehrlagenschicht mit mehreren Titannitridschichten, die jeweils eine Dicke von 4 nm oder weniger aufweisen, gebildet ist.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die erste Metallschicht eine Titannitridschicht (19) aufweist, die eine Kristallfläche mit einer (220) Ausrichtung mit eine Halbwertsbreite von 2 Grad oder weniger aufweist, wobei dies mit einer 2theta Methode unter Nutzung eines Röntgendiffraktiometers gefunden wurde.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die Titannitridschicht (19) Kohlenstoff mit einer Konzentration von 5 Gewichtsprozent oder weniger aufweist.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei die Titannitridschicht (19) mit CVD unter Nutzung eines organischen Titanmaterials gebildet wird.
DE60113215T 2000-10-26 2001-10-24 Halbleitervorrichtung und Verfahren zu dessen Herstellung Expired - Lifetime DE60113215T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000326604 2000-10-26
JP2000326604 2000-10-26

Publications (2)

Publication Number Publication Date
DE60113215D1 DE60113215D1 (de) 2005-10-13
DE60113215T2 true DE60113215T2 (de) 2006-01-12

Family

ID=18803764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60113215T Expired - Lifetime DE60113215T2 (de) 2000-10-26 2001-10-24 Halbleitervorrichtung und Verfahren zu dessen Herstellung

Country Status (7)

Country Link
US (1) US6746962B2 (de)
EP (1) EP1204140B1 (de)
JP (1) JP3408527B2 (de)
KR (1) KR100829653B1 (de)
CN (1) CN1205666C (de)
DE (1) DE60113215T2 (de)
TW (1) TW521324B (de)

Families Citing this family (265)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447970B1 (ko) * 2001-12-15 2004-09-10 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20030089591A (ko) * 2002-05-16 2003-11-22 삼성전자주식회사 반도체 소자의 금속배선 구조 및 그의 제조방법
KR20040025110A (ko) * 2002-09-18 2004-03-24 아남반도체 주식회사 반도체 소자의 텅스텐 플러그 형성 방법
US20040210248A1 (en) 2003-03-12 2004-10-21 Spiration, Inc. Apparatus, method and assembly for delivery of intra-bronchial devices
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP4579621B2 (ja) * 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
JP4916092B2 (ja) * 2004-02-26 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7394154B2 (en) * 2005-09-13 2008-07-01 International Business Machines Corporation Embedded barrier for dielectric encapsulation
US7341950B2 (en) 2005-12-07 2008-03-11 Infineon Technologies Ag Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
KR100857009B1 (ko) * 2006-12-28 2008-09-04 동부일렉트로닉스 주식회사 반도체 소자의 수직 배선 및 그 형성 방법
KR100859477B1 (ko) * 2006-12-29 2008-09-24 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5375497B2 (ja) * 2009-10-01 2013-12-25 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
WO2011081202A1 (ja) * 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5649441B2 (ja) * 2009-12-29 2015-01-07 キヤノンアネルバ株式会社 金属膜を埋め込む工程を有する電子部品の製造方法
US8580690B2 (en) 2011-04-06 2013-11-12 Nanya Technology Corp. Process of planarizing a wafer with a large step height and/or surface area features
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
CN103811411B (zh) * 2012-11-13 2016-08-17 上海华虹宏力半导体制造有限公司 通孔的制作方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6315699B2 (ja) * 2014-03-17 2018-04-25 東京エレクトロン株式会社 炭窒化チタン膜を形成する方法
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) * 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10796996B2 (en) * 2017-03-10 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
JP7283036B2 (ja) 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3598177A (en) * 1968-10-29 1971-08-10 Gen Electric Conduit having a zero contact angle with an alkali working fluid and method of forming
US5221449A (en) 1990-10-26 1993-06-22 International Business Machines Corporation Method of making Alpha-Ta thin films
WO1992007968A1 (en) 1990-10-26 1992-05-14 International Business Machines Corporation STRUCTURE AND METHOD OF MAKING ALPHA-Ta IN THIN FILMS
JPH065604A (ja) 1992-06-22 1994-01-14 Hitachi Metals Ltd 集積回路の配線形成方法および集積回路の配線構造
US6001461A (en) 1992-08-27 1999-12-14 Kabushiki Kaisha Toshiba Electronic parts and manufacturing method thereof
JPH06112155A (ja) 1992-09-25 1994-04-22 Matsushita Electron Corp コンタクトプラグ形成方法
KR100320364B1 (ko) 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5420072A (en) 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
JP3313505B2 (ja) * 1994-04-14 2002-08-12 株式会社日立製作所 研磨加工法
JPH08139060A (ja) 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
US6251758B1 (en) 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
JPH1064907A (ja) 1996-08-13 1998-03-06 Toshiba Corp 電気的固体装置及びその製造方法
JPH1064908A (ja) 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
US5969425A (en) 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
JPH11186260A (ja) 1997-12-18 1999-07-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2001085430A (ja) 1999-09-14 2001-03-30 Toshiba Corp 半導体装置の配線形成方法
US6274472B1 (en) * 2000-01-21 2001-08-14 Advanced Micro Devices, Inc. Tungsten interconnect method

Also Published As

Publication number Publication date
EP1204140A3 (de) 2003-05-28
US20020050648A1 (en) 2002-05-02
CN1351369A (zh) 2002-05-29
KR100829653B1 (ko) 2008-05-16
TW521324B (en) 2003-02-21
JP3408527B2 (ja) 2003-05-19
JP2002203858A (ja) 2002-07-19
DE60113215D1 (de) 2005-10-13
CN1205666C (zh) 2005-06-08
EP1204140B1 (de) 2005-09-07
US6746962B2 (en) 2004-06-08
EP1204140A2 (de) 2002-05-08
KR20020032400A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
DE60113215T2 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
EP0269095B1 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE102006004430B4 (de) Verfahren und System für eine fortschrittliche Prozesssteuerung in einem Ätzsystem durch Gasflusssteuerung auf der Grundlage von CD-Messungen
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE4214091C2 (de)
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE3727264A1 (de) Chemisches dampf-ablagerungsverfahren und vorrichtung zur durchfuehrung derselben
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19805531C1 (de) Verfahren zum Herstellen eines Messelements für Platin-Widerstandsthermometer
DE19752637B4 (de) Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE19706763B4 (de) Verfahren zum Ätzen einer Metallschicht
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102004062472B4 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE102005046976B4 (de) Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102013100709A1 (de) Vorrichtungen und Verfahren zum Polieren, Ätzen und Reinigen mit einer mit Gas gemischten Flüssigkeit
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
EP0211318B1 (de) Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens
EP0199030A2 (de) Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP