DE4117703C2 - Verfahren zur Herstellung eines Halbleiterspeicherbauelementes - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterspeicherbauelementes.

Ein solches Halbleiterspeicherbauelement besteht aus einem Spei­ cherzellenmatrixbereich, in dem DRAM(dynamischer Schreib/Lese- Speicher)-Zellen, die jeweils einen Transistor, einen Kondensa­ tor und eine mit einer Bitleitung verbundene Wortleitung enthal­ ten, matrixförmig angeordnet sind, sowie aus einem peripheren Schaltkreisbereich zur Datenspeicherung und -übermittlung und zum Treiben der Zellenmatrix.

Die Miniaturisierung der Einheitszellen zur Erhöhung der Spei­ cherkapazität, das Schalten mit hoher Geschwindigkeit, um Daten schneller zu übertragen und zu speichern, sowie das fehlerfreie Lesen und Schreiben der Daten der Zellenmatrix sind Gegenstand intensiver Untersuchungen von Halbleiterspeicherbauelementen.

Fig. 2 zeigt im Querschnitt eine Zellenmatrix und eine periphere Schaltung, wie sie durch ein bekanntes Herstellungsverfahren er­ zeugt werden. Gezeigt ist das Halbleiterspeicherbauelement im Grenzbereich zwischen dem Zellenmatrixbereich und dem peripheren Schaltkreisbereich; anhand dieser Darstellung lassen sich die Veränderungen in der Zuverlässigkeit des Speicherbauelements in Abhängigkeit von Änderungen der Transistorcharakteristika in den beiden Bereichen veran­ schaulichen.

Der in dieser Zeichnung dargestellte DRAM-Zellenmatrixbereich enthält zum einen Transistoren, die jeweils in üblicher Weise innerhalb eines durch eine Feldoxidschicht (12) definierten Bereichs ein Drain- und ein Source-Gebiet (100) sowie eine Gate-Elektrode (14) besitzen, sowie zum anderen jeweils mit dem Source-Gebiet eines Transistors in Verbindung stehende Konden­ satoren (C1, C2) mit einer Speicherelektrode (30), einer di­ elektrischen Schicht (32) und einer Deckelektrode (34). Zum peripheren Schaltkreis gehörige Transistoren sind an der Peripherie der Zellenmatrix angeordnet. Üblicherweise wird der Störstellendiffusionsbereich eines Transistors dadurch gebil­ det, daß zunächst eine Gate-Elektrode auf dem Substrat ausge­ bildet und daß daraufhin mit Fremdatomen unter Verwendung der Gate-Elektrode als Maske dotiert wird.

Wenn die Transistorabmessungen zur Herstellung eines effekti­ ven, hochintegrierten Speicherbauelements verkleinert werden, während die zugeführte Leistung unabhängig von dieser Redu­ zierung der Abmessungen konstant bleibt, führt dies zu einer erhöhten elektrischen Feldstärke innerhalb des Transistors. Insbesondere im Abschnürbereich in der Nähe des Drain-Gebietes wird das elektrische Feld so stark, daß sogenannte heiße Ladungsträger, d. h. solche mit gegenüber der thermischen stark erhöhter Energie, erzeugt werden. Die heißen Ladungsträger werden durch das elektrische Feld beschleunigt und dadurch in die Gate-Oxidschicht injiziert. Zudem erhalten die heißen Ladungsträger eine Energie, die die Bandlücke des als Substrat dienenden Siliziums übersteigt, so daß neue Elektron/Loch-Paare durch Stoßionisation erzeugt werden; ein Teil der neu erzeugten Elektronen werden aufgrund der Stärke des elektrischen Feldes am Drain-Gebiet in die Gate-Oxidschicht injiziert und ein anderer Teil fließt in das Substrat und bildet so einen Substratstrom.

Wenn heiße Ladungsträger in die Gate-Oxidschicht injiziert werden, generiert dies einen neuen Grenzflächenzustand zwischen Substrat und Oxidschicht, der die Schwellenspannung ändert oder die Transistorsteilheit herabsetzt. Wenn ein Teil der Löcher in das Substrat fließt, erhöht dies die Substratspannung und ver­ ursacht einen parasitären Bipolardurchbruch, wodurch sich die Haltespannung im Drain-Gebiet verschlechtert, was wiederum die Speichereigenschaften negativ beeinflußt.

Zur Abschwächung des oben beschriebenen, von einem starken elektrischen Feld verursachten Effektes heißer Ladungsträger ist es bekannt, einen Transistor mit einem doppeltdotierten Störstellendiffusionsgebiet herzustellen. Hierzu werden zu­ nächst Fremdatome mit geringer Konzentration in das Substrat in geringe Tiefe unter Verwendung der Gate-Elektrode als Maske eindotiert und danach eine Abstandsschicht an den Seitenwänden der Gate-Elektrode erzeugt und Fremdatome in hoher Konzentra­ tion unter Verwendung der Abstandsschicht als Maske eindotiert. In dieser, LDD (leicht dotiertes Drain-Gebiet) genannten Struk­ tur ist in dem der Gate-Elektrode benachbarten Teil des Drain- Gebietes ein Störstellendiffusionsbereich geringer Konzentra­ tion gebildet, was den Effekt heißer Ladungsträger aufgrund einer dort erfolgenden Abschwächung des elektrischen Feldes herabsetzt. Zur Erzeugung der LDD-Struktur werden üblicherweise zunächst erste Störstellendiffusionsbereiche (100) mit geringer Tiefe durch Dotierung mit Phosphor unter Verwendung der Gate- Elektroden als Maske gebildet. Daraufhin werden zweite Stör­ stellendiffusionsbereiche (200) hoher Konzentration mit größe­ rer Tiefe gebildet, wozu Abstandsschichtabschnitte (18a) an den Seitenwänden der Gate-Elektrode (14) angebracht und daraufhin mit Arsen unter Verwendung der Abstandsschichtabschnitte als Maske dotiert wird.

Die Verwendung der LDD-Struktur bei dem bekannten Halbleiter­ bauelement mit Zellenmatrixbereich und peripherem Schaltkreis­ bereich kann zwar durch die obenerwähnten Effekte die Strom­ treiberfähigkeit verbessern, der in zwei Schritten ausgeführte Störstellendiffusionsprozeß verursacht jedoch Leckströme in den Speicherzellen des Zellenmatrixbereiches, wodurch Dateninver­ sionsphänomene generiert und die Auffrischcharakteristika der Speicherzellen verschlechtert werden. Dies deshalb, weil gering­ fügige Defekte im Halbleitersubstrat selbst existieren, die durch den Prozeß des Aufbringens und Ätzens einer Oxidschicht auf dem Substrat, auf dem zuvor die Gate-Elektroden gebildet wurden, zur Erzeugung des zweiten Störstellendiffusionsbereichs oder durch den Prozeß der Dotierung mit Fremdatomen hoher Kon­ zentration entstehen. Die Defekte sind eine Ursache für den Substratleckstrom und verursachen so eine Inversion der in den Kondensatoren gespeicherten Daten.

Als Verbesserungsmaßnahme ist es aus der EP 0 186 889 A2, die die Merkmale a)-e), g), h) und l) des Anspruchs 1 zeigt, und aus der EP 0 401 113 A2, aus der die Merkmale a)-c), k) und l) des Anspruchs 1 vorbekannt sind, bekannt, die Störstellendiffusionsbereiche der Transistoren im Zellenmatrixbereich schwächer zu dotieren als im peripheren Schaltkreisbereich. Weitergehend ist in Fig. 1 und 9 nebst Beschreibung der DE 40 34 169 A1 ein Verfahren zur Herstellung eines Halbleiterspeicherbauelementes offenbart, das die Merkmale a)-e), g)-i), k) und l) aufweist und bei dem die Störstellendiffusionsbereiche im Zellenmatrixbereich einfachdotiert und die Störstellendiffusionsbereiche im peripheren Schaltkreisbereich doppeltdotiert sind, wobei die spätere Dotierung in eine größere Tiefe erfolgt als die vorangegangene. Darüber hinaus sind die Störstellendiffusionsbereiche im Zellenmatrixbereich und im peripheren Schaltkreisbereich jeweils auf unterschiedliche Weise doppeltdotiert, wobei die zweite Dotierung im Zellenmatrixbereich durch Wärmediffusion von Fremdatomen aus angrenzenden unteren Kondensatorelektroden und Bitleitungen in eine gegenüber der ersten Diffusion größere Tiefe erfolgt.

Der Erfindung liegt die Aufgabe zugrunde, ein effizientes und zuverlässiges Verfahren zur Herstellung eines derartigen Halb­ leiterspeicherbauelementes, bei dem die obenerwähnten Eigen­ schaften, insbesondere seine Zuverlässigkeit, verbessert sind, bereitzustellen.

Diese Aufgabe wird durch ein Herstellungsverfahren für ein Halbleiterspeicherbauelement mit den Merkmalen des Patent­ anspruchs 1 gelöst. Die höhere Störstellenkonzentration im peripheren Schaltkreis bewirkt dessen gute Stromtreiberfähig­ keit, während gleichzeitig eine solch hohe Dotierung selbst­ justiert zu Abstandsschichtabschnitten an den Seiten der Tran­ sistor-Gate-Elektroden im Zellenmatrixbereich unterbleibt, so daß dort keine dadurch verursachten Speicherzellendefekte auf­ treten. Dabei wird die zweite Dotierung der doppeltdotierten Störstellendiffusionsgebiete des Zellenmatrixbereichs jeweils mittels Einbringen der Dotieratome durch zuvor in diesem Be­ reich erzeugte Kontaktöffnungen für den Anschluß der Konden­ sator-Speicherelektroden beziehungsweise der Bitleitungen hin­ durch ausgeführt.

Eine bevorzugte Ausführungsform der Erfindung sowie zu deren besserem Verständnis bekannte Halbleiterspeicherbauelemente sind in den Zeichnungen dargestellt und werden nachfolgend be­ schrieben. Es zeigen:

Fig. 1 einen Ausschnitt eines Halbleiterspeicherbauelements mit einfachdotierten Störstellendiffusionsbereichen in einem Zellenmatrixbereich und doppeltdotierten Störstellendiffusionsbereichen in einem peripheren Schaltkreisbereich im Querschnitt,

Fig. 2 einen Ausschnitt eines durch ein bekanntes Verfahren hergestellten Halbleiterspeicherbauelements mit auf gleiche Weise doppeltdotierten Störstellendiffusions­ bereichen im Zellenmatrixbereich und im peripheren Schaltkreisbereich im Querschnitt,

Fig. 3A bis 3D Querschnitte aufeinanderfolgender Herstellungsstufen des Halbleiterspeicherbauelements der Fig. 1,

Fig. 4 einen Querschnitt eines Halbleiterspeicherbauelements mit einfachdotierten Störstellendiffusionsbereichen in einem Zellenmatrixbereich und doppeltdotierten Störstellendiffusionsbereichen in peripheren Schalt­ kreisbereichen nach Art der EP 0 401 113 A2 und der DE 40 34 169 A1 und

Fig. 5 einen Querschnitt eines erfindungsgemäß hergestellten Halbleiterspeicherbauelements mit unterschiedlich doppeltdotierten Störstellendiffusionsbereichen im Zellenmatrixbereich und im peripheren Schaltkreis­ bereich.

In dem in Fig. 1 im Querschnitt dargestellten Ausschnitt aus einem Halbleiterspeicherbauelement ist eine DRAM-Zelle inner­ halb eines Zellenmatrixbereichs angeordnet, welche zwei Tran­ sistoren, die üblicherweise innerhalb eines durch eine Feld­ oxidschicht (12) definierten aktiven Gebietes jeweils ein Drain- und ein Source-Gebiet (100) sowie eine Gate-Elektrode (14) besitzen, und zwei Kondensatoren (C1, C2) aufweist, von denen jeder mit dem Source-Gebiet eines Transistors verbunden ist und aus einer Speicherelektrode (30), einer dielektrischen Schicht (32) und einer Deckelektrode (34) besteht. An der Peri­ pherie des Zellenmatrixbereiches sind zu einem peripheren Schaltkreis gehörige Transistoren angeordnet. Die die Source- und Drain-Gebiete bildenden Störstellendiffusionsbereiche der Transistoren im Zellenmatrixbereich weisen eine geringere Stör­ stellenkonzentration auf als die Source- und Drain-Störstellen­ diffusionsbereiche der Transistoren im peripheren Schaltkreis­ bereich.

Aus den Fig. 3A bis 3D sind die aufeinanderfolgenden Herstel­ lungsschritte zur Gewinnung eines solchen Halbleiterspeicher­ bauelements ersichtlich.

Wie in Fig. 3A illustriert, erfolgt zunächst ein Prozeßschritt zur Bildung der Gate-Elektroden (14) und der ersten Stör­ stellendiffusionsbereiche (100) auf einem Halbleitersubstrat (10). Auf dem p-leitenden Halbleitersubstrat (10) ist eine Feldoxidschicht (12) gebildet, um das Halbleitersubstrat in aktive und inaktive Bereiche zu unterteilen. Daraufhin wird die gesamte Oberseite mit einer dünnen Gateoxidschicht (13) und einer polykristallinen Siliziumschicht zur Bildung der Gate- Elektroden beschichtet. Die gesamte Oberfläche der poly­ kristallinen Siliziumschicht wird mit einem Fotolack bedeckt und eine Maskenstruktur (16) zur Bildung der Elektroden mittels eines Belichtungs- und Ätzprozesses gefertigt. Die Gate- Elektroden (14) entstehen durch anisotropes Ätzen der poly­ kristallinen Siliziumschicht und der Gate-Oxidschicht mit der Maskenstruktur (16) als Maske. Daraufhin wird die gesamte Oberfläche des Substrats unter Verwendung der Gate-Elektroden als Maske einer Diffusion mit n-leitenden Störstellen, zum Beispiel Phosphor, unterworfen, wodurch sich selbstjustierte, erste Störstellendiffusionsbereiche als Source- und Drain­ gebiete der Transistoren ausbilden. Die Dotieratomkonzentration des ersten Störstellendiffusionsbereichs ist hierbei geeignet niedrig, z. B. geringer als 10¹⁸/cm³.

Fig. 3B stellt den Verfahrensschritt zur Bildung von Abstands­ schichtabschnitten an den Seiten der Gate-Elektroden dar. Ein Abstandsschichtmaterial (18), welches ein leitendes oder ein isolierendes Material sein kann, wird in einer Dicke von ungefähr 170 nm auf das Halbleitersubstrat, auf dem die ersten Störstellendiffusionsbereiche (100) selbstjustiert angebracht worden sind, aufgebracht. Die gesamte Oberfläche wird an­ schließend mit einem Fotolack abgedeckt. Der Fotolack wird nunmehr nur im Bereich oberhalb des peripheren Schaltkreis­ bereiches durch einen fotolithographischen Prozeß unter Bildung eines Fotolackmusters (20) entfernt, so daß der auf dem peri­ pheren Schaltkreisbereich gebildete Teil des Abstandsschicht­ materials (18) freigelegt wird. Das freigelegte Abstands­ schichtmaterial wird anisotrop geätzt, wodurch ein Rest an den Seitenwänden der Gate-Elektroden (14) verbleibt, so daß sich die Abstandsschichtabschnitte (18a) bilden.

In Fig. 3C ist der Verfahrensschritt zur Bildung der zweiten Störstellendiffusionsbereiche (200) im peripheren Schaltkreis­ bereich veranschaulicht. Bevor oder nachdem das Fotolackmuster (20) entfernt wird, wird mit n-leitenden Störstellen, wie z. B. Arsen, mit hoher Konzentration größer als 10²⁰/cm³ dotiert, um die Störstellen mit hoher Konzentration in die im peripheren Schaltkreisbereich gebildeten, ersten Störstellendiffusions­ bereiche einzudiffundieren und so die zweiten Störstellen­ diffusionsbereiche (200) zu erzeugen. Diese Störstellenbereiche sind zu den Abstandsschichtabschnitten (18a) an den Seiten der Gate-Elektroden selbstjustiert angeordnet.

Dementsprechend werden im peripheren Schaltkreisbereich als Störstellendiffusionsbereiche, d. h. als Source- und Drain- Gebiete, erste Störstellendiffusionsbereiche geringer Konzen­ tration unter Verwendung der Gate-Elektroden als Maske und zweite Störstellendiffusionsbereiche höherer Konzentration unter Verwendung der Abstandsschichtabschnitte (18a) als Maske erzeugt. Demgegenüber werden im Zellenmatrixbereich nur erste Störstellendiffusionsbereiche geringer Konzentration unter Ver­ wendung der Gate-Elektroden als Maske gebildet, während der an­ isotrope Ätzprozeß zur Bildung der Abstandsschichtabschnitte und der Dotierschritt mit Störstellen hoher Konzentration zur Bildung der zweiten Störstellendiffusionsbereiche dort nicht stattfinden. Da Beschädigungen der Störstellendiffusions­ bereiche der Zellenmatrix aufgrund der beiden zusätzlichen Prozesse, i.e. dem Ätzprozeß und dem Dotierschritt, vermieden werden, treten von diesen zwei Prozeßschritten verursachte Gitterdefekte in diesen Bereichen, i.e. den Source- und Drain- Gebieten, nicht auf. Die Erzeugung der Gitterfehler im Stör­ stellendiffusionsbereich generiert üblicherweise einen Leck­ strom. Wenn ein solcher Leckstrom im Source-Gebiet eines Transistors aufgrund der Gitterfehler in einem DRAM auftritt, kann eine Inversion der Daten in dem mit dem Source-Gebiet ver­ bundenen Kondensator auftreten. Außerdem wird die Auffrisch­ charakteristik des Bauelements verschlechtert.

In Fig. 3D ist der Verfahrensschritt zur Vervollständigung des Zellenmatrixbereiches und des peripheren Schaltkreisbereiches dargestellt. Nachdem das gesamte Substrat durch Bildung einer zwischenliegenden Isolationsschicht auf der gesamten Substrat­ oberfläche, in welcher die zweiten Störstellendiffusionsbe­ reiche (200) erzeugt wurden, isoliert wurde, wird ein speziel­ ler Prozeß durchgeführt, um die DRAM-Zellen im Zellenmatrix­ bereich matrixförmig anzuordnen. Hierzu werden, genauer gesagt, Kontaktöffnungen zu den Source-Gebieten der im Zellenmatrix­ bereich gebildeten Transistoren eingebracht, um Kondensatoren (C1 und C2) anzufertigen, die jeweils aus einer Speicherelek­ trode (30), einer dielektrischen Schicht (32) und einer Deckel­ elektrode (34) bestehen, woraufhin dann eine Isolationsschicht über die gesamte Oberfläche des Substrats, auf der zuvor die Kondensatoren gebildet wurden, aufgebracht wird. Die Isolations­ schicht wird daraufhin über den Drain-Gebieten dieser Transisto­ ren entfernt, um Kontaktöffnungen zur Erzeugung einer Bitlei­ tung (40) einzubringen, wonach ein leitfähiges Material abge­ schieden wird, was schließlich den Zellenmatrixbereich, in dem DRAM-Zellen matrixförmig angeordnet sind, vervollständigt. Der periphere Schaltkreisbereich wird dadurch vervollständigt, daß die zwischenliegende Isolationsschicht im Bereich über den Störstellendiffusionsbereichen der Transistoren entfernt wird, ein leitfähiges Material abgeschieden und zur Bildung von Elektroden (50) strukturiert wird.

Da jeweils erste Störstellendiffusionsbereiche geringer Konzen­ tration und zweite Störstellendiffusionsbereiche hoher Konzen­ tration gemeinsame Störstellendiffusionsbereiche im peripheren Schaltkreisbereich bilden, wird der ursprünglich aufgrund des Effektes heißer Ladungsträger höhere Widerstand zwischen Source- und Drain-Gebieten nunmehr reduziert, was die Strom­ treiberfähigkeit der Transistoren verbessert. Weil andererseits im Zellenmatrixbereich nur die ersten Störstellendiffusionsbe­ reiche geringer Konzentration gebildet sind, werden dort Leck­ ströme verhindert, was die bekannte Dateninversionsproblematik ebenso löst wie das Problem der verschlechterten Auffrisch­ charakteristik. Somit entsteht ein Halbleiterspeicherbauelement mit hoher Zuverlässigkeit.

Ein weiteres Beispiel eines Halbleiterspeicherbauelements ist im Querschnitt in Fig. 4 dargestellt. Bei diesem Beispiel sind in den aus ersten und zweiten Störstellendiffusionsbereichen bestehenden Störstellendiffusionsbereichen des peripheren Schaltkreisbereichs, wie dies z. B. auch in Fig. 1 der DE 40 34 169 A1 oder in der EP 0 401 113 A1 gezeigt ist, die zweiten Störstellendiffusionsbereiche nunmehr mit größerer Tiefe gebildet als die ersten Störstellen­ diffusionsbereiche, so daß nur ein Teil der zweiten Stör­ stellendiffusionsbereiche jeweils in den ersten Störstellen­ diffusionsbereichen enthalten ist. Im Beispiel der Fig. 3A bis 3D befinden sich dagegen die zweiten Störstellendiffusions­ bereiche vollständig innerhalb der ersten Störstellendiffu­ sionsbereiche.

Ein Beispiel eines erfindungsgemäß hergestellten Halbleiter­ speicherbauelements ist im Querschnitt in Fig. 5 gezeigt. In den Source- und Drain-Störstellendiffusionsgebieten innerhalb des Zellenmatrixbereichs sind zunächst erste Störstellen­ diffusionsbereiche mit geringer Konzentration gebildet. Das Bauelement wird anschließend analog zu demjenigen in Fig. 1 hergestellt, mit dem Unterschied, daß jeweils vor dem Auffüllen der Kontaktöffnungen für den Anschluß der Kondensator-Speicher­ elektroden und der Bitleitung Dotieratome durch diese Kontakt­ öffnungen hindurch eingebracht werden, wodurch sich zu diesen Kontaktöffnungen selbstjustiert angeordnete dritte (300) und vierte (400) Störstellendiffusionsbereiche bilden. Im peri­ pheren Schaltkreisbereich werden, wie im Beispiel der Fig. 1, zweite Störstellendiffusionsbereiche (200) hoher Konzentration in den Source- und Drain-Gebieten zusätzlich zu den ersten Störstellendiffusionsbereichen geringer Konzentration erzeugt. Bei diesem resultierenden Haltleiterspeicherbauelement sind die Kontakteigenschaften zwischen den Störstellendiffusionsbe­ reichen und den Speicherelektroden bzw. der Bitleitung ver­ bessert.

Claims (11)

1. Verfahren zur Herstellung eines Halbleiterspeicher­ bauelements mit einer Speicherzellenmatrix und einem peripheren Schaltkreis, die jeweils Feldeffekttransistoren mit als Source- und Drain-Gebiet dienenden Störstellenbereichen enthalten, welches folgende Schritte enthält:

• a) Erzeugen einer Feldoxidschicht (12) auf einem Halbleiter­ substrat (10) eines ersten Leitfähigkeitstyps;
• b) Aufbringen einer Gate-Oxidschicht und einer ersten leitenden Schicht auf die gesamte Oberseite des Halbleitersubstrats (10) und Ätzen derselben zur Bildung der Gate-Elektroden (14);
• c) Dotieren der gesamten, mit den Gate-Elektroden (14) ver­ sehenen Oberseite des Halbleitersubstrats (10) mit Stör­ stellen des zweiten Leitfähigkeitstyps zur Bildung erster Störstellendiffusionsbereiche (100);
• d) Aufbringen eines Abstandsschichtmaterials (18) auf die gesamte, mit den ersten Störstellendiffusionsbereichen (100) ver­ sehene Substratoberseite;
• e) Abdecken der gesamten Oberseite mit einem Fotolack (20) und Entfernen des Fotolacks im peripheren Schaltkreisbereich durch einen fotolithographischen Prozeß;
• f) teilweises Entfernen des abstandsschichtbildenden Materials durch anisotropes Ätzen, um Abstandsschichtabschnitte (18a) an den Seitenwänden der Gate-Elektroden (14) der im peri­ pheren Schaltkreisbereich angeordneten Transistoren zu bil­ den, und anschließendes Entfernen des restlichen Fotolacks;
• g) Dotieren mit Störstellen des zweiten Leitfähigkeitstyps unter Verwendung der Abstandsschichtabschnitte (18a) als Maske zur Bildung zweiter Störstellendiffusionsbereiche (200);
• h) Bildung einer isolierenden Zwischenschicht auf der gesamten Oberseite des Substrates, in dem die zweiten Störstellen­ diffusionsbereiche (200) gebildet wurden;
• i) Einbringen von Kontaktöffnungen für eine Kontaktierung zu bildender Speicherelektroden (30) von Kondensatoren (C1, C2) oberhalb eines Teils der zuvor durch Dotieren mit Störstel­ len unter Verwendung der Gate-Elektroden (14) der Transisto­ ren als Maske erzeugten ersten Störstellendiffusionsbereiche (100) innerhalb der Zellenmatrix;
• j) Erzeugen dritter Störstellendiffusionsbereiche (300) mittels Dotieren durch diese zuvor gebildeten Kontaktöffnungen hin­ durch;
• k) Bilden der Kondensatoren (C1, C2) im Bereich der Kontaktöff­ nungen durch einen nachfolgenden Prozeß;
• l) Einbringen von Kontaktöffnungen für Bitleitungskontakte oberhalb des anderen Teils der ersten Störstellendiffusions­ bereiche (100) innerhalb des Zellenmatrixbereichs; und
• m) Erzeugen vierter Störstellendiffusionsbereiche (400) mittels Dotieren durch diese zuvor gebildeten Kontaktöffnungen hin­ durch.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Störstellen des ersten Leitfähigkeitstyps p-leitende Stör­ stellen und diejenigen des zweiten Leitfähigkeitstyps n-lei­ tende Störstellen sind.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die zweiten Störstellendiffusionsbereiche (200) mit höherer Störstellenkonzentration gebildet werden als die ersten Störstellendiffusionsbereiche (100).

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Störstellenkonzentration der ersten Störstellendiffusions­ bereiche (100) 10¹⁷/cm³ bis 10 ¹⁸/cm³ und diejenige der zweiten Störstellendiffusionsbereiche (200) 10²⁰/cm³ bis 10²¹/cm³ be­ trägt.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeich­ net, daß die ersten Störstellendiffusionsbereiche (100) durch Injektion von Fremdatomen mit 1,6·10¹² Ionen/cm² bei 80 KeV und die zweiten Störstellendiffusionsbereiche durch Injektion von Fremdatomen mit 5,0·10¹⁵ Ionen/cm² bei 60 KeV gebildet werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zur Bildung der ersten Störstellen­ diffusionsbereiche (100) P-Ionen und zur Bildung der zweiten Störstellendiffusionsbereiche (200) As-Ionen eindiffundiert werden.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Abstandsschichtmaterial eine Oxidschicht verwendet wird.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Dicke des aufgebrachten Abstandsschicht­ materials ungefähr 170 nm beträgt.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die zweiten Störstellendiffusionsbereiche (200) flacher als die ersten Störstellendiffusionsbereiche (100) gebildet werden.

10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die zweiten Störstellendiffusionsbereiche (200) mit größerer Tiefe als die ersten Störstellendiffusions­ bereiche (100) gebildet werden.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die dritten und vierten Störstellendiffu­ sionsbereiche (300, 400) eine größere Tiefe aufweisen als die ersten Störstellendiffusionsbereiche (100).