FR2674373A1 - Dispositif de memoire a semiconducteurs et procede pour fabriquer celui-ci. - Google Patents
Dispositif de memoire a semiconducteurs et procede pour fabriquer celui-ci. Download PDFInfo
- Publication number
- FR2674373A1 FR2674373A1 FR9106512A FR9106512A FR2674373A1 FR 2674373 A1 FR2674373 A1 FR 2674373A1 FR 9106512 A FR9106512 A FR 9106512A FR 9106512 A FR9106512 A FR 9106512A FR 2674373 A1 FR2674373 A1 FR 2674373A1
- Authority
- FR
- France
- Prior art keywords
- impurity
- region
- memory device
- impurity diffusion
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 126
- 238000009792 diffusion process Methods 0.000 claims abstract description 99
- 230000002093 peripheral effect Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 4
- 238000005553 drilling Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 claims 3
- 239000002356 single layer Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 18
- 230000005684 electric field Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229940082150 encore Drugs 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
La présente invention concerne un dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, et le procédé de fabrication de celui-ci. On réalise un dispositif de mémoire à semiconducteurs et un procédé de fabrication dans lesquels les régions de sources et de drains à diffusion d'impureté de transistors constituant l'ensemble de cellules ont une concentration d'impureté inférieure à celle des régions de sources et de drains à diffusion d'impureté de transistors constituant le circuit périphérique. Ainsi, la caractéristique de tension disruptive de la jonction du transistor dans la zone à ensemble de cellules est améliorée, et le phénomène d'inversion de données et le problème de dégradation des caractéristiques de rafraîchissement dus au courant de fuite du transistor dans la zone à circuit périphérique sont évités tous les deux.
Description
DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS ET PROCEDE POUR
FABRIQUER CELUI-CI
La présente invention est relative à un dispositif à semiconducteurs et au procédé pour fabriquer celui-ci, et, plus particulièrement, à un dispositif de mémoire à semiconducteurs et au procédé pour fabriquer celui-ci, o la concentration d'impuretés des régions de sources et de drains de transistors dans un ensemble de cellules est
inférieure à celle existant dans un circuit périphérique.
Le dispositif de mémoire à semiconducteurs est constitué d'une zone à ensemble de cellules dans laquelle des cellules DRAM (mémoire vive dynamique) sont disposées sous forme de matrice, chacune d'elles comprenant un transistor, d'un condensateur, d'une ligne de mots reliée à une ligne de bits, et d'une zone à circuit périphérique pour stocker et transmettre des données et qui
commande l'ensemble de cellules.
Dans les dispositifs de mémoire à semiconducteurs, la miniaturisation des cellules individuelles pour accroître la mémoire, la commutation rapide pour transmettre et stocker plus rapidement les données, et la lecture et l'écriture précises de données dans l'ensemble de cellules
font toutes actuellement l'objet de nombreuses études.
La Fig 1 représente une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués selon le procédé classique et est dessinée pour montrer la limite entre la zone à ensemble de cellules et la zone à circuit périphérique constituant un dispositif de mémoire à semiconducteurs, vérifiant de ce fait la variation de fiabilité du dispositif de mémoire d'après la variation des caractéristiques des transistors constituant les deux régions. Sur ce dessin, une zone à ensemble de cellules DRAM est constituée par un transistor ayant en commun une région de drain dans une région active définie par une pellicule 12 d'oxyde de champ et ayant une région de source et une électrode de grille, et par un condensateur au contact de la région de source du transistor et ayant une électrode de mémoire, une pellicule de diélectrique et une anode Les transistors constituant le circuit périphérique sont
disposés sur le pourtour de l'ensemble de cellules.
Globalement, la région à diffusion d'impuretés d'un transistor est réalisée en formant une électrode de grille sur le substrat, puis en dopant une impureté en se servant
de l'électrode de grille comme d'un masque.
Lorsqu'on utilise un transistor miniaturisé pour fabriquer un dispositif de mémoire efficace à forte intégration, le courant fourni est constant quelle que soit la miniaturisation, ce qui renforce l'intensité du champ électrique à l'intérieur du transistor En particulier, dans la région à pincement proche du drain, le champ électrique devient plus puissant, si bien que des porteurs excités sont produits dans la région par le puissant champ électrique Le champ électrique provoque une accélération des porteurs excités
qui sont injectés dans la pellicule d'oxyde de grille.
Autrement, les porteurs excités acquièrent une énergie qui leur fait franchir la largeur de bande interdite du silicium du substrat, si bien que de nouvelles paires électron-trou sont produites en fonction de l'ionisation par impact, une partie des électrons nouvellement produits étant injectés dans la pellicule d'oxyde de grille selon la force du champ électrique du drain et une partie pénétrant
dans le substrat pour constituer le courant de substrat.
Si un porteur excité est injecté dans la pellicule d'oxyde de grille, un nouvel état interfacial est créé entre le substrat et la pellicule d'oxyde, au point de modifier la tension de seuil ou de dégrader la transconductance Si une partie des trous pénètrent dans le substrat, la tension du substrat augmente et provoque une décharge disruptive bipolaire parasite, ce qui nuit à la tension de maintien de la région de drain et empêche donc
la caractéristique de mémoire.
Afin de réduire l'effet des porteurs excités dû à un champ électrique puissant comme décrit ci-dessus, un transistor est fabriqué pour avoir une double région à diffusion d'impureté en dopant sur une faible épaisseur dans le substrat une impureté peu concentrée, l'électrode de grille servant de masque, puis en formant un séparateur sur la paroi latérale de l'électrode de grille, et en dopant à nouveau une impureté très concentrée en utilisant le séparateur comme masque Dans cette structure appelée structure LDD (drain légèrement dopé), une région à diffusion d'impureté peu concentrée est formée près de l'électrode de grille et dans la région de drain, ce qui contrarie l'effet des porteurs excités en y affaiblissant le champ électrique Globalement, dans la structure LDD, une région 100 à diffusion d'impureté est tout d'abord formée sur une faible épaisseur par dopage au phosphore en utilisant l'électrode de grille comme masque, puis, successivement, une seconde région 200 à diffusion d'impureté très concentrée est formée sur une grande épaisseur en disposant un séparateur 18 a sur la paroi latérale de l'électrode 14 de grille, puis par un dopage à
l'arsenic en utilisant le séparateur comme masque.
La zone à ensemble de cellules et la zone à circuit périphérique du dispositif à semiconducteurs classique utilisant la structure LDD peut améliorer la capacité d'excitation de courant par les effets précités, mais un processus de diffusion d'impureté effectué en deux temps crée un courant de fuite dans les cellules de mémoire de la zone à ensemble de cellules, ce qui engendre un phénomène d'inversion de données et nuit à la caractéristique de rafraîchissement des cellules de mémoire En effet, le substrat semiconducteur lui-même comporte d'infimes défauts résultant du procédé d'application et de gravure d'une pellicule d'oxyde sur un substrat sur lequel a été formé une électrode de grille, afin de former la seconde région à diffusion d'impureté, ou du procédé de dopage avec une impureté très concentrée Les défauts deviennent un facteur de courant de fuite dans le substrat, ce qui entraîne
l'inversion des données stockées dans le condensateur.
La présente invention vise à réaliser un dispositif de mémoire à semiconducteurs dans lequel la concentration de diffusion d'impureté d'un transistor présent dans un ensemble de cellules est inférieure à la concentration de diffusion dans un circuit périphérique, pour réaliser un dispositif de mémoire très fiable qui améliore les conditions du dispositif de mémoire à semiconducteurs selon
la technique antérieure décrite plus haut.
La présente invention vise également à réaliser un procédé de fabrication permettant de fabriquer le
dispositif de mémoire à semiconducteurs.
Pour réaliser le premier objectif de la présente invention, le dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique est caractérisé en ce que les régions de sources et de drains à diffusion d'impureté des transistors constituant l'ensemble de cellules ont une concentration d'impureté inférieure à celle des régions de sources et de drains à diffusion d'impureté des transistors constituant le circuit
périphérique.
Pour réaliser l'autre objectif de la présente invention, dans le dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, les transistors constituant l'ensemble de cellules et le circuit périphérique sont fabriqués par les étapes de: formation d'une pellicule d'oxyde d'excitation sur un premier substrat semiconducteur du type conducteur; stratification et gravure d'une pellicule d'oxyde de grille et d'une première couche conductrice sur toute la surface du substrat semiconducteur pour former une électrode de grille; dopage, avec une seconde impureté de type conducteur, de toute la surface du substrat semiconducteur, sur laquelle a été formée une électrode de grille, pour former une première région à diffusion d'impureté; formation d'un matériau de séparation sur toute la surface du substrat sur laquelle a déjà été formée la première région à diffusion d'impureté; application d'une résine photosensible sur toute la surface et élimination de la résine photosensible de la zone à circuit périphérique par un procédé photolithographique; gravure par anisotropie du matériau formant séparateur pour former un séparateur sur la paroi latérale de l'électrode de grille du transistor disposé dans la zone à circuit périphérique, et élimination du reste de résine photosensible; et dopage par une seconde impureté de type conducteur en utilisant le séparateur comme masque pour former une
seconde région à diffusion d'impureté.
Les objectifs précités et d'autres avantages de la présente invention apparaîtront plus clairement dans la
description des formes préférées de réalisation de la
présente invention, en référence aux dessins annexés, sur lesquels: la Fig 1 est une vue en coupe d'un -ensemble de cellules et d'un circuit périphérique fabriqués par un procédé classique; la Fig 2 est une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués par une forme de réalisation de la présente invention; les figures 3 A à 3 D sont des vues en coupe représentant les étapes de fabrication d'un ensemble de cellules et d'un circuit périphérique par une forme de réalisation de la présente invention; la Fig 4 est une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués par une autre forme de réalisation de la présente invention; et la Fig 5 est une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués par encore
une autre forme de réalisation de la présente invention.
La Fig 2 est une vue en coupe représentant un dispositif de mémoire à semiconducteur selon la présente
invention.
Dans une zone à ensemble de cellules est disposée une cellule DRAM qui a deux transistors possédant en commun une région de drain dans une région active définie par une pellicule 12 d'oxyde de champ et possédant des régions de sources et des électrodes de grilles respectives, et deux condensateurs dont chacun est au contact de la région de source du transistor et est constitué par une électrode de mémoire, une pellicule de diélectrique et une anode Sur le pourtour de la zone à ensemble de cellules sont disposés des transistors constituant un-circuit périphérique Dans ce cas, les régions de sources et de drains à diffusion d'impureté des transistors présents dans la zone à ensemble de cellules ont une concentration d'impureté inférieure à celle des régions de sources et de drains à diffusion d'impureté des transistors présents dans la zone à circuit périphérique. Les figures 3 A à 3 D sont des vues en coupe représentant les étapes du procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la présente invention. Tout d'abord, la Fig 3 A représente le procédé pour former des électrodes de grilles 14 et des premières régions 100 à diffusion d'impureté sur un substrat semiconducteur 10 Une pellicule 12 d'oxyde de champ est formée sur le substrat semiconducteur 10 de type -p pour séparer le substrat semiconducteur en régions active et inactive Ensuite, une fine pellicule 13 d'oxyde de grille et une couche de silicium polycristallin servant à former l'électrode de grille sont stratifiées sur toute la surface Successivement, une résine photosensible est appliquée sur toute la surface de la couche de silicium polycristallin, et un motif de masquage 16 pour former une électrode est réalisé par une exposition et une gravure On termine les électrodes de grilles 14 par une gravure par anisotropie de la couche de silicium polycristallin et de la pellicule d'oxyde de grille en utilisant le motif de masquage 16 comme masque Successivement, une impureté de type N telle que du phosphore est diffusée sur toute la surface du substrat en utilisant l'électrode de grille comme masque, en formant de ce fait sur les régions de source et de drain de chaque transistor la première région auto-alignée à diffusion d'impureté Dans ce cas, la concentration d'impureté de la première région à diffusion d'impureté a une valeur faible appropriée, par exemple
inférieure à 1018/cm 3.
La Fig 3 B représente un procédé pour former des séparateurs sur les parois latérales des électrodes de grilles Un matériau de séparation 18, de nature conductrice ou isolante, est accumulé sur une épaisseur d'environ 1 700 A sur le substrat semiconducteur sur lequel a été auto-alignée la première région 100 à diffusion d'impureté, et une résine photosensible est appliquée sur toute la surface du matériau Successivement, la résine photosensible appliquée uniquement sur la zone à circuit périphérique est éliminée par un procédé de photolithographie pour former un motif 20 en résine photosensible, de façon que le matériau de séparation 18 formé sur la zone à circuit périphérique soit découvert Le matériau de séparation découvert est gravé par anisotropie pour laisser des parties résiduelles sur les parois latérales des électrodes de grilles 14, et les séparateurs
18 a sont ainsi réalisés.
La Fig 3 C représente un procédé pour former une seconde région 200 à diffusion d'impureté sur la zone à circuit périphérique Avant ou après l'élimination du motif en résine photosensible, on effectue un dopage avec une impureté de type N telle que de l'arsenic à une forte concentration, supérieure à 1020/cm 3, pour obtenir la diffusion de l'impureté à forte concentration sur la première région à diffusion d'impureté formée sur la zone à circuit périphérique, en formant de ce fait la seconde
région 200 à diffusion d'impureté L'impureté est auto-
alignée par les séparateurs 18 a formée sur les parois
latérales des électrodes de grilles.
Ainsi, dans la zone à circuit périphérique, la première région à diffusion d'impureté à faible concentration utilisant l'électrode de grille comme masque, et la seconde région à diffusion d'impureté utilisant le séparateur 18 a comme masque, sont formées sur une région à diffusion d'impureté, à savoir les régions de source et de drain En revanche, dans une zone à ensemble de cellules, seule la première région à diffusion d'impureté à faible concentration est formée en utilisant l'électrode de grille comme masque, si bien que l'étape de gravure par anisotropie pour former le séparateur et l'étape de dopage en impureté à forte concentration pour former la seconde région à diffusion d'impureté sont supprimées toutes les deux Comme l'endommagement de la région à diffusion d'impureté de l'ensemble de cellules dû aux deux étapes supplémentaires, à savoir le procédé de gravure et le procédé de dopage, sont évités, les défauts du réseau
cristallin dans la région à diffusion d'impureté, c'est-à-
dire les régions de source et de drain, provoqués pendant les deux étapes, sont réduits Généralement, l'apparition de défauts de réseau dans la région à diffusion d'impureté génère un courant de fuite Dans une cellule DRAM, si un courant de fuite est produit dans la région de source d'un transistor à cause de défauts du réseau cristallin, les données stockées dans le condensateur situé au contact de la région de source peuvent être inversées En outre, la caractéristique de rafraîchissement du dispositif est dégradée. La Fig 3 D représente un procédé pour terminer la zone
à ensemble de cellules et la zone à circuit périphérique.
Après l'isolation de tout le substrat, effectuée en réalisant une pellicule isolante formant une couche intermédiaire sur toute la surface du substrat dans lequel a été formée la seconde région 200 à diffusion d'impureté, un procédé global est mis en oeuvre pour disposer sous forme de matrice les cellules DRAM de la zone à ensemble de cellules Plus précisément, un trou de contact est fermé sur la zone à ensemble de cellules pour former des condensateurs Ci -et C 2, comprenant chacun une électrode de mémoire 30, une pellicule 32 de diélectrique et une anode, puis une pellicule isolante est appliquée sur toute la surface du
substrat sur lequel ont été formés les condensateurs.
Successivement, la pellicule isolante formée sur la région de drain du transistor est éliminée afin de percer un trou de contact pour former une ligne 40 de bits, et un matériau conducteur est déposé pour former une ligne 40 de bits, et, pour l'essentiel, termine la zone à ensemble de cellules dans laquelle les cellules DRAM sont disposées sous forme de matrice On termine la zone à circuit périphérique en éliminant la pellicule isolante formant une couche intermédiaire constituée sur la région à diffusion d'impureté du transistor, en déposant le matériau conducteur et en modelant le matériau conducteur pour
former une électrode 50.
Ainsi, dans la zone à circuit périphérique comme la première région à diffusion d'impureté à faible concentration et la seconde région à diffusion d'impureté à forte concentration forment une seule région à diffusion d'impureté, la résistance entre la source et drain, qui était plus forte en raison d'un effet de porteur excité, est maintenant réduite, ce qui améliore la capacité d'excitation de courant du transistor D'autre part, dans la zone à ensemble de cellules, comme seule la première région à diffusion d'impureté est réalisée, on évite le courant de fuite, ce qui résout les problèmes classiques d'inversion de données et de dégradation des caractéristiques de rafraîchissement, pour constituer un
dispositif de mémoire à semiconducteurs très fiable.
La Fig 4 représente une vue en coupe d'une dispositif de mémoire à semiconducteurs fabriqué par une autre forme de réalisation de la présente invention Dans la région à diffusion d'impureté de la zone à circuit périphérique ayant une première et une seconde régions à diffusion d'impureté, la seconde région à diffusion d'impureté est plus épaisse que la première région à diffusion d'impureté, si bien qu'une partie de la seconde région à diffusion d'impureté est incluse dans la première région à diffusion d'impureté Dans la forme de réalisation précédente représentée sur les figures 3 A à 3 D, la seconde région à il 2674373 diffusion d'impureté est complètement englobée par la première
région à diffusion d'impureté.
La fig 5 représente une vue en coupe d'un dispositif de mémoire à semiconducteurs fabriqué selon encore un autre mode de réalisation Dans les régions de sources et de drains à diffusion d'impureté de la zone à ensemble de cellules, seule la première région à diffusion d'impureté à faible concentration est formée, puis des trous de contact sont formés pour relier l'électrode de mémoire et la ligne de bits, avec la première région à diffusion d'impureté 100, et les troisième et quatrième région à diffusion d'impureté 300 et 400 sont formées dans la première région à diffusion d'impureté 100 à travers les trous de contact de façon à être auto-alignées avec les trous de contact Les secondes régions à diffusion d'impureté de concentration élevée sont formées en plus, des -premières régions à diffusion d'impureté de faible concentration dans les régions à diffusion d'impureté de source et de drains de la zone à circuit périphérique En conséquence le dispositif selon ce mode de réalisation présente des caractéristiques améliorées de contact entre les régions à diffusion d'impureté et l'électrode de mémoire
et la ligne de bits.
Il est évident que la présente invention ne se limite pas à ces formes de réalisation, et que des variantes peuvent être apportées par les spécialistes de la technique
sans s'écarter du principe de l'invention.
Claims (14)
1 Dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, caractérisé en ce que les régions de sources et de drains à diffusion d'impureté de transistors constituant ledit ensemble de cellules ont une concentration d'impureté inférieure à celle de régions de sources et de drains à diffusion d'impureté de transistors constituant ledit
circuit périphérique.
2 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que la région à diffusion d'impureté d'un transistor appartenant audit
ensemble de cellules est formée d'une seule couche.
3 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que la région à diffusion d'impureté d'un transistor appartenant audit
ensemble de cellules est composée de plusieurs couches.
4 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que ladite région multicouche consiste en une région mince de diffusion d'impureté auto-alignée avec une électrode de grille, et
une région épaisse de diffusion d'impureté qui est auto-
alignée avec un trou de contact.
Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que la région à diffusion d'impureté d'un transistor constituant ledit
circuit périphérique est composée de plusieurs couches.
6 Dispositif de mémoire à semiconducteurs selon la revendication 5, caractérisé en ce que ladite région multicouche consiste en une première région ( 100) à
diffusion d'impureté faiblement concentrée qui est auto-
alignée avec une électrode de grille ( 14), et une seconde région ( 200) de diffusion d'impureté fortement concentrée qui est auto-alignée avec un séparateur ( 18 a) formé sur les
parois latérales de l'électrode de grille.
7 Dispositif de mémoire à semiconducteur selon la revendication 6, caractérisé en ce que ladite première région ( 100) à diffusion d'impureté englobe entièrement ladite seconde région ( 200) à diffusion d'impureté ou contient partiellement ladite seconde région à diffusion d'impureté. 8 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, caractérisé en ce qu'il comprend les étapes de: formation d'une pellicule ( 12) d'oxyde de champ sur un premier substrat semiconducteurs ( 10) de type conducteur; stratification et gravure d'une pellicule d'oxyde de grille et d'une première couche conductrice sur toute la surface dudit substrat semiconducteur ( 10), en réalisant de ce fait une électrode de grille ( 14); dopage, avec une seconde impureté de type conducteur, de toute la surface du substrat semiconducteur ( 10) sur laquelle a été formée ladite électrode de grille ( 14), en réalisant de ce fait une première région ( 100) à diffusion d'impureté; formation d'un matériau de séparation, sur toute la surface sur laquelle a été formée ladite première région ( 100) à diffusion d'impureté; application d'une résine photosensible sur toute la surface et élimination de la résine photosensible de la zone à circuit périphérique par un procédé de photolithographie; élimination dudit matériau de formation de séparateur par gravure anisotrope pour former un séparateur ( 18 a) sur les parois latérales de l'électrode de grille ( 14) d'un transistor disposé dans ledit circuit périphérique, puis élimination du reste de résine photosensible; et dopage avec une seconde impureté de type conducteur en utilisant ledit séparateur ( 18 a) comme un masque, en formant de ce fait une seconde région ( 200) -de diffusion d'impureté. 9 Procédé pour fabriquer une dispositif de mémoire à semiconducteur selon la revendication 8, caractérisé en ce que la première impureté de type conducteur est une impureté de type p, et la seconde impureté de type
conducteur est une impureté de type n.
Dispositif de mémoire à semiconducteur selon la revendication 8, caractérisé en ce que ladite seconde région ( 200) de diffusion d'impureté a une concentration d'impureté supérieure à celle de ladite première région
( 100) de diffusion d'impureté.
11 Procédé pour fabriquer un dispositif de mémoire à semiconducteur selon la revendication 10, caractérisé en ce que la concentration d'impureté de ladite première région ( 100) de diffusion d'impureté est de 1017 à 1018/cm 3, et la concentration d'impureté de ladite seconde région ( 200) de
diffusion d'impureté est de 1020 à 1021/cm 3.
12 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 10, caractérisé en ce que ladite première région ( 100) de diffusion d'impureté est réalisée en injectant 1,6 E 12 ions/cm 2 @ 80 Ke V et ladite seconde région ( 200) de diffusion d'impureté est réalisée en injectant 5,OE 15 ions/cm 2 @ 60 Ke V. 13 Procédé pour fabriquer un dispositif de mémoire à semiconducteur selon la revendication 10, caractérisé en ce que ladite seconde région ( 200) de diffusion d'impureté est réalisée par diffusion d'ions As, et ladite première région ( 100) de diffusion d'impureté est réalisée par diffusion
d'ions P -.
14 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce
que ledit matériau séparateur est une pellicule d'oxyde.
Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que l'épaisseur dudit matériau séparateur est d'environ 1
700 .
16 Procédé pour fabriquer une dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ladite seconde région ( 200) à diffusion d'impureté est plus mince que ladite première région ( 100) à diffusion d'impureté. 17 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ladite seconde région ( 200) de diffusion d'impureté est plus épaisse que ladite première région ( 100) de diffusion d'impureté.
18 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs, dans lequel la concentration d'impureté de la région à diffusion d'impureté d'une zone à ensemble de cellules est inférieure à celle de la zone à circuit périphérique, caractérisé en ce que la région à diffusion d'impureté d'un transistor appartenant à ladite zone à ensemble de cellules est terminée en perçant un trou de contact pour le contact de l'électrode de mémoire sur un substrat semiconducteur ( 10), o la première région ( 100) de diffusion d'impureté a été formée par dopage avec une impureté en utilisant l'électrode de grille ( 14) dudit transistor comme masque, en formant une troisième région ( 300) de diffusion d'impureté, en formant un condensateur par un procédé ultérieur, et en formant une quatrième
région ( 400) de diffusion d'impureté.
19 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 18, caractérisé en ce que le même type d'impureté est utilisé pour doper lesdites troisième et quatrième régions ( 300, 400) de
diffusion d'impureté.
Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 18, caractérisé en ce que lesdites troisième et quatrième régions ( 300, 400) à diffusion d'impureté sont plus épaisses que ladite première
région ( 100) à diffusion d'impureté.
21 Dispositif de mémoire à semiconducteurs, dans lequel la concentration d'impureté de la région de diffusion d'impureté est plus grande dans la zone à circuit périphérique que dans la zone à ensemble de cellules, caractérisé en ce que la région de diffusion d'impureté d'un transistor appartenant audit ensemble de cellules est terminée en perçant un trou de contact pour le contact de la ligne de bits sur un substrat semiconducteur, sur lequel a été formée une première région ( 100) de diffusion d'impureté, par dopage avec une impureté, en utilisant l'électrode de grille ( 14) dudit transistor comme masque, en formant une quatrième région ( 400) de diffusion d'impureté, en terminant une ligne de bits par un procédé ultérieur, en perçant un trou de contact pour le contact de l'électrode de mémoire, et en formant une troisième région
( 300) de diffusion d'impureté.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004394A KR940000510B1 (ko) | 1991-03-20 | 1991-03-20 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2674373A1 true FR2674373A1 (fr) | 1992-09-25 |
| FR2674373B1 FR2674373B1 (fr) | 2001-07-06 |
Family
ID=19312269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9106512A Expired - Fee Related FR2674373B1 (fr) | 1991-03-20 | 1991-05-30 | Dispositif de memoire a semiconducteurs et procede pour fabriquer celui-ci. |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JP2564712B2 (fr) |
| KR (1) | KR940000510B1 (fr) |
| DE (1) | DE4117703C2 (fr) |
| FR (1) | FR2674373B1 (fr) |
| GB (1) | GB2253937B (fr) |
| IT (1) | IT1247968B (fr) |
| TW (1) | TW199236B (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258671B1 (en) * | 1997-05-13 | 2001-07-10 | Micron Technology, Inc. | Methods of providing spacers over conductive line sidewalls, methods of forming sidewall spacers over etched line sidewalls, and methods of forming conductive lines |
| DE10121011B4 (de) * | 2001-04-28 | 2004-11-04 | Infineon Technologies Ag | Verfahren zur maskenlosen Kontaktlochdotierung bei DRAMs/eDRAMs und entsprechend hergestellter Speicherchip |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218165A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体記憶装置及び製造方法 |
| JPH01231364A (ja) * | 1988-03-11 | 1989-09-14 | Hitachi Ltd | 半導体集積回路装置 |
| US4882289A (en) * | 1987-04-24 | 1989-11-21 | Hitachi, Ltd. | Method of making a semiconductor memory device with recessed array region |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4364075A (en) * | 1980-09-02 | 1982-12-14 | Intel Corporation | CMOS Dynamic RAM cell and method of fabrication |
| JPS60164570A (ja) * | 1984-02-06 | 1985-08-27 | 株式会社東芝 | 扉ロツク装置 |
| JPS61156962A (ja) * | 1984-12-27 | 1986-07-16 | Nec Corp | 構内電子交換システム |
| JPS61156862A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 半導体記憶装置 |
| JP2810042B2 (ja) * | 1987-09-16 | 1998-10-15 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0821687B2 (ja) * | 1989-05-31 | 1996-03-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2673385B2 (ja) * | 1989-10-26 | 1997-11-05 | 三菱電機株式会社 | 半導体装置 |
| DE4034169C2 (de) * | 1989-10-26 | 1994-05-19 | Mitsubishi Electric Corp | DRAM mit einem Speicherzellenfeld und Herstellungsverfahren dafür |
-
1991
- 1991-03-20 KR KR1019910004394A patent/KR940000510B1/ko not_active IP Right Cessation
- 1991-05-27 TW TW080104126A patent/TW199236B/zh not_active IP Right Cessation
- 1991-05-30 DE DE4117703A patent/DE4117703C2/de not_active Expired - Lifetime
- 1991-05-30 FR FR9106512A patent/FR2674373B1/fr not_active Expired - Fee Related
- 1991-06-04 IT ITMI911513A patent/IT1247968B/it active IP Right Grant
- 1991-06-05 GB GB9112136A patent/GB2253937B/en not_active Expired - Lifetime
- 1991-06-20 JP JP3148392A patent/JP2564712B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218165A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体記憶装置及び製造方法 |
| US4882289A (en) * | 1987-04-24 | 1989-11-21 | Hitachi, Ltd. | Method of making a semiconductor memory device with recessed array region |
| JPH01231364A (ja) * | 1988-03-11 | 1989-09-14 | Hitachi Ltd | 半導体集積回路装置 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 11, no. 59 (E-482)(2506) 24 Février 1987 & JP-A-61 218 165 (HITACHI LTD ) 27 Septembre 1986 * |
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 558 (E-858)(3906) 12 Décembre 1989 & JP-A-1 231 364 (HITACHI LTD ) 14 Septembre 1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI911513A1 (it) | 1992-12-04 |
| GB2253937B (en) | 1995-10-25 |
| GB2253937A (en) | 1992-09-23 |
| FR2674373B1 (fr) | 2001-07-06 |
| TW199236B (fr) | 1993-02-01 |
| JPH04320059A (ja) | 1992-11-10 |
| KR940000510B1 (ko) | 1994-01-21 |
| DE4117703A1 (de) | 1992-09-24 |
| IT1247968B (it) | 1995-01-05 |
| GB9112136D0 (en) | 1991-07-24 |
| KR920018890A (ko) | 1992-10-22 |
| JP2564712B2 (ja) | 1996-12-18 |
| ITMI911513A0 (it) | 1991-06-04 |
| DE4117703C2 (de) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1947686B1 (fr) | Dispositif à MOSFET sur SOI | |
| EP1959481B1 (fr) | Procédé de réalisation de transistor | |
| FR2782415A1 (fr) | Dipositif de memoire a semiconducteur haute densite et son procede de fabrication | |
| FR2780553A1 (fr) | Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l'isolation en tranchee | |
| FR2886761A1 (fr) | Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor | |
| FR2932609A1 (fr) | Transistor soi avec plan de masse et grille auto-alignes et oxyde enterre d'epaisseur variable | |
| EP1722422A2 (fr) | Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant | |
| FR2795554A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs | |
| FR2930073A1 (fr) | Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif. | |
| WO1994001892A1 (fr) | Memoire eeprom de type flash a triples grilles et son procede de fabrication | |
| FR2597262A1 (fr) | Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage | |
| EP0581625A1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| WO2007093741A2 (fr) | Transistor mos a seuil reglable | |
| FR2489579A1 (fr) | Cellule de memoire dynamique a acces selectif, du type a semiconducteur oxyde-metal a symetrie complementaire et procede de fabrication | |
| FR2911007A1 (fr) | Capteur d'image comprenant des pixels a un transistor | |
| FR2673325A1 (fr) | Dispositif de memoire a semiconducteurs avec un condensateur empile. | |
| FR2674373A1 (fr) | Dispositif de memoire a semiconducteurs et procede pour fabriquer celui-ci. | |
| WO2002056370A1 (fr) | Circuit integre et procede de fabrication | |
| EP2157608A1 (fr) | Stockage d'une image dans un circuit intégré | |
| FR2549274A1 (fr) | Cellule de memoire vive dynamique a rendement eleve et procede de fabrication | |
| EP2556533B1 (fr) | Point memoire ram a un transistor | |
| FR3091004A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| FR3091786A1 (fr) | Diode de type PIN comportant une couche conductrice, et procédé de fabrication | |
| EP0607075A1 (fr) | Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100129 |