DE4019659A1

DE4019659A1 - Digitaler entstoerer

Info

Publication number: DE4019659A1
Application number: DE4019659A
Authority: DE
Inventors: Masahiro Ishikawa
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-06-22
Filing date: 1990-06-20
Publication date: 1991-01-10
Also published as: JP2653177B2; JPH0324815A; US5151612A; DE4019659C2

Description

Die Erfindung betrifft einen digitalen Entstörer zur Unter drückung von Störimpulsen, die über einer bestimmten Frequenz bzw. unterhalb einer vorbestimmten Periode liegen, und ins besondere einen digitalen Entstörer, dessen Störunter drückungszeit (Störimpulsbreite bzw. Störimpulsfrequenz) durch eine Verschiebungszeit eines Schieberegisters bestimmt werden kann, das in Abhängigkeit von einem Bezugstakt akti viert wird. Der Entstörer ist geeignet für die Anwendung bei einem Mehrkanalkommunikationssystem, das beispielsweise in Kraftfahrzeugen untergebracht werden kann.

Ein Beispiel für bekannte digitale Entstörer ist in der ver öffentlichten japanischen Patentanmeldung Nr. 61-7718 be schrieben. Dieser Entstörer ist geeignet für die Unter drückung von Störung, die einem Synchronisiersignal eines TV-Sets überlagert ist, wie es in Fig. 1(A) dargestellt ist.

Dieser bekannte Entstörer enthält ein Flipflop 2, eine UND-Schaltung 4, ein Zählerflipflop 6, einen monostabilen Multivibrator, der aus zwei NOR-Schaltungen 8 und 12 zusam mengesetzt ist, einen Inverter 14 und eine weitere UND-Schaltung 10 und arbeitet, wie es in dem in Fig. 1(B) dar gestellten Zeitdiagramm gezeigt ist. Im einzelnen erzeugt hierzu der oben erwähnte monostabile Multivibrator einen einzelnen Impuls OUT mit einer Impulsbreite t in Abhängigkeit von einer Anstiegsflanke eines Eingangssignals Qn. Um zu ver hindern, daß der Multivibrator 8 und 12 durch ein Störsignal aktiviert wird, zählt das Zähler-Flipflop 6 Signale der UND-Schaltung 2 nur dann, wenn das Eingangssignal IN bei "1" ist und das Ausgangssignal OUT bei "0" ist. Der einzelne Impuls wird zu einem Zeitpunkt erzeugt, an welchem der Zähler 6 eine bestimmte Anzahl an Ausgangssignalen der UND-Schaltung zählt. Bei dieser bekannten Schaltung kann zwar ein Stör signal A, welches dann erzeugt wird, wenn das Ausgangssignal bei "0" ist, unterdrückt werden, wie es in Fig. 1(C) darge stellt, jedoch ist es nicht möglich, ein Störsignal B, wel ches dann erzeugt wird, wenn das Ausgangssignal bei "1" ist, zu unterdrücken, wie es in Fig. 1(C) dargestellt ist.

Wenn daher in einer Umgebung, in welcher verschiedene Stör signale ständig aufgrund von Überlagerungsstörungen zwischen einem Signalfeld mit einem anderen Signalfeld erzeugt werden, wie das beispielsweise in einem Kraftfahrzeug der Fall ist, ergibt sich das noch vorhandene Problem, daß es schwierig ist, Störsignale ausreichend zu unterdrücken.

Ein weiteres bekanntes Beispiel eines Entstörers ist in der veröffentlichten japanischen Gebrauchsmusteranmeldung Nr. 61-75 637 beschrieben. Wie die Fig. 2(A) und (B) zeigen, unterdrückt dieser Entstörer Eingangssignale mit Frequenzen, die höher liegen als ein vorbestimmter Wert.

In der Fig. 2(A) besitzt dieser Entstörer 1 einen P-Kanal-MOS-FET 3, einen N-Kanal-MOS-FET 5, einen Inverter 17, eine NAND-Schaltung 19, eine NOR-Schaltung 21, einen weiteren P-Kanal-MOS-FET 23, einen weiteren N-Kanal-MOS-FET 25, einen Kondensator 11 und einen weiteren Inverter 13. Ferner be zeichnet in der Fig. 2(A) das Bezugszeichen 7 eine Eingangs klemme, 15 bezeichnet eine Ausgangsklemme und 9 bezeichnet eine Versorgungsspannungsklemme.

Der Betrieb der in Fig. 2(A) gezeigten Schaltung wird unter Bezugnahme auf die Fig. 2(B) im folgenden erläutert. Wenn ein Eingangssignal von einem Niedrigpegel ("L") auf einen Hochpegel ("H") sich ändert, wird aufgrund der Einschaltung des N-MOS-FET 5 der Kondensator 11 über den N-MOS-FET 5 ent laden, so daß die Spannung an einem Knotenpunkt 26 abfällt, wie es dargestellt ist. Wenn in diesem Fall der H-Pegel des Eingangssignals breit genug ist und mithin der Spannungs pegel am Knotenpunkt 26 bis zu einem Schwellenwert 30 der NOR-Schaltung 21 abfällt, wird aufgrund der Einschaltung des N-MOS-FET 25 der Kondensator 11 sofort auf "L" entladen, so daß sich der Zustand der Ausgangsklemme auf "H" normalerweise über den Inverter 13 ändert. Wenn jedoch das Eingangssignal sich von "H" auf "L" aufgrund eines Störsignals abnormal ändert, bevor der Spannungspegel am Knotenpunkt 26 den Schwellenwert 30 der NOR-Schaltung 21 erreicht, wird der Kondensator aufgrund der Einschaltung des P-MOS-FET 3 sofort entladen, so daß sich die Ausgangsklemme 15 über den Inver ter 13 auf "L" ändert.

Wenn im Gegensatz dazu das Eingangssignal sich von "H" auf "L" ändert, wird aufgrund der Einschaltung des P-MOS-FET 3 die Ladung des Kondensators 11 geändert, so daß der Span nungspegel am Knotenpunkt 26 ansteigt, wie es dargestellt ist. In diesem Fall ist der L-Pegel des Eingangssignals breit genug, so daß der Spannungspegel am Knotenpunkt 26 bis zu einem Schwellenwert 31 der NAND-Schaltung 19 ansteigt und mithin der Kondensator 11 aufgrund der gleichzeitigen Ein schaltung des P-MOS-FET 23 sofort auf "H" geändert wird, so daß die Ausgangsklemme sich normalerweise über den Inverter 13 auf "L" ändert. Wenn jedoch das Eingangssignal sich von "L" auf "H" abnormal aufgrund eines Störsignals ändert, be vor der Spannungspegel am Knotenpunkt 26 den Schwellenwert 31 der NAND-Schaltung 19 erreicht, wird wegen der Einschal tung des N-MOS-FET 25 der Kondensator 11 sofort entladen, so daß die Ausgangsklemme 15 sich über den Inverter 13 auf "H" ändert.

Mit der erläuterten bekannten Schaltung ist es daher möglich, einen Störimpuls mit einer Impulsbreite, die kleiner als eine vorbestimmte Impulsbreite ist, unabhängig davon, ob die Signale "H"- oder "L"-Pegel haben, zu unterdrücken. Hierbei wird die vorbestimmte Impulsbreite bestimmt auf der Basis einer Zeitkonstanten des aus dem Kondensator 11 und dem N-MOS-FET 5 bestehenden Entladungsschaltkreises bzw. des aus dem Kondensator 11 und dem P-MOS-FET bestehenden Entladungs schaltkreises.

Da bei dem oben erläuterten zweiten bekannten Entstörer die Entstörungszeitperiode (bzw. die unterdrückbare Impulsbreite bzw. Frequenz) jedoch bestimmt ist durch Zeitkonstanten (zusammengesetzt aus dem Kondensator und den beiden N- bzw. P-Kanal-MOS-FETS 5 bzw. 3) und die beiden Schwellenwerte 30 und 31 (der NOR- bzw. NAND-Schaltungen 21 bzw. 19), unter liegt die Entstörungszeitperiode dem Einfluß von Element charakteristikunterschieden (Dispersion) beim Herstellungs prozeß und ferner Temperatur- und Spannungsschwankungen. Es besteht daher eine Schwierigkeit darin, daß die Entstörungs wirkung nicht ausreicht, wenn der Unterschied bei der Frequenz bzw. Periode zwischen dem normalen Impuls und der Störung gering ist. Wenn ferner eine lange Entstörungszeit periode erforderlich ist, benötigen Langzeitkonstante-Transi storen und große Kondensatoren ein erhöhtes Volumen, so daß sich als weitere Schwierigkeit ergibt, daß das IC-Chip volumen anwächst und die Herstellungskosten sich erhöhen, wenn die bekannte Schaltung in einen einzelnen IC-Chip inte griert wird.

Aufgabe der Erfindung ist es daher, zur Beseitigung der angesprochenen Schwierigkeiten einen digitalen Entstörer zu schaffen, der eine einfache und stabile Bestimmung der Entstörungszeitperiode erlaubt und der unbeeinflußt bleibt durch Bauelementcharakteristikstreuung beim Herstellprozeß sowie Temperatur- und Spannungsschwankungen, wobei diese Ein flüsse insbesondere dann wirksam sind, wenn der Unterschied bei der Frequenz bzw. Periode zwischen normalem Impuls und Störsignal gering ist, so daß man im Falle der Integration in einen IC-Chip einen geringen Platzbedarf hat und geringe Herstellungskosten erreicht.

Diese Aufgabe wird erfindungsgemäß gelöst durch den Gegen stand des Anspruchs 1 bzw. durch den Gegenstand des An spruchs 2.

Zur Lösung der Aufgabe wird durch die Erfindung ein digitaler Entstörer geschaffen, der folgende Bestandteile aufweist:

a) Verschiebemittel, die auf ein Eingangssignal IN und we nigstens ein Taktsignal CK ansprechen zur Übertragung des Eingangssignals als ein Ausgangssignal OUT nur dann, wenn N-Stücke (N≧2) von Flanken des Taktsignals in der gleichen Zustandsperiode des Eingangssignals enthalten sind zum N-ten Flankenzeitpunkt des Zeitsignals und zur Unterdrückung des Eingangssignal als Störsignal nur dann, wenn (N-1)-Stücke der Flanken des Taktsignals in der gleichen Zustandsperiode des Eigangssignals enthalten sind;
b) Einstellmittel, die auf das Eingangssignal und das Ausgangssignal ansprechen zum Einstellen der Verschiebemittel, wenn die Eingangs- und Aus gangssignalpegel jeweils auf einem ersten Signalspannungspegel sind; und
c) Rücksetzmittel, die auf das Eingangs signal und das Ausgangssignal ansprechen zum Zurücksetzen der Verschiebemittel, wenn die Eingangs- und Ausgangssignal pegel jeweils sich auf einem zweiten Signalspannungspegel befinden.

Für den Fall, daß N=2, enthält der digitale Entstörer gemäß der Erfindung folgende Bestandteile:

a) Verschiebemittel, die auf ein Eingangssignal IN und wenigstens ein Taktsignal CK ansprechen, zur Übertragung des Eingangssignals als ein Ausgangssignal OUT nur dann, wenn zwei Anstiegsflanken des Taktsignals in dem einzelnen Eingangssignal zum Zeitpunkt einer zweiten Anstiegsflanke des Taktsignals enthalten sind und zur Unterdrückung des Eingangssignals als Störsignal nur dann, wenn eine Anstiegsflanke des Taktsignals in dem einzelnen Eingangssignal enthalten ist;
b) Einstellmittel, die auf das Eingangssignal und das Ausgangssignal ansprechen, zum Einstellen der Verschiebemittel, wenn die Eingangs- und Ausgangssignalpegel jeweils auf einem ersten binären Signal spannungspegel sich befinden; und
c) Rücksetzmittel, die auf das Ausgangssignal ansprechen, zum Zurücksetzen der Verschiebemittel, wenn die Eingangs- und Ausgangssignalpegel jeweils sich auf einem zweiten binä ren Signalspannungspegel befinden.

Bei einem ersten Ausführungsbeispiel der Erfindung enthalten die Verschiebemittel folgende Bestandteile:

a) eine erste D-Flipflop-Schaltung, die auf das Eingangssignal IN, das Taktsignal CKs, die Einstellmittel und die Rücksetzmittel anspricht, zur Übertragung des Eingangssignals als ein erstes Ausgangssignal OUT1 zum Zeitpunkt einer ersten An stiegsflanke des Taktsignals, nachdem das Eingangssignal eingegeben worden ist; und
b) eine zweite D-Flipflop-Schaltung, die auf die erste D-Flipflop-Schaltung, die Ein stellmittel und die Rücksetzmittel anspricht, zur Übertra gung des ersten Ausgangssignals OUT1, das von der ersten D-Flipflop-Schaltung geliefert wird, als ein Ausgangssignal OUT2 zum Zeitpunkt der ersten Anstiegsflanke des Takt signals, nachdem das erste Ausgangssignal OUT1 in die zweite D-Flipflop-Schaltung eingegeben worden ist. Die Einstellmittel können als UND-Schaltung mit zwei Eingangsklemmen, die auf das Eingangssignal IN und das Ausgangssignal OUT2 ansprechen, und mit einer Ausgangsklemme, die an die Set-Anschlüsse der ersten und zweiten D-Flipflop-Schaltungen geschlossen ist. Die Rücksetzmittel können als NOR-Schaltung ausgebildet sein mit zwei Eingangsanschlüssen, die auf das Eingangssignal IN und das Ausgangssignal OUT2 ansprechen, und mit einem Ausgangsanschluß, der mit den beiden Rück setzanschlüssen der ersten und zweiten D-Flipflop-Schaltun gen verbunden ist. Beim ersten Ausführungsbeispiel kann ein Eingangssignal IN mit einer Impulsbreite größer als die doppelte Periode des Taktsignals übertragen werden. Ein Ein gangssignal IN mit einer Impulsbreite kleiner als eine Periode des Taktsignals kann beim ersten Ausführungsbeispiel unterdrückt werden. Ein Eingangssignal IN mit einer Impuls breite zwischen einer doppelten Periode und einer einzelnen Periode des Taktsignals kann übertragen oder unterdrückt werden in Abhängigkeit von dem Zeitunterschied zwischen dem Eingangssignal IN und dem Taktsignal CK.

Bei einem zweiten Ausführungsbeispiel der Erfindung enthal ten die Verschiebemittel folgende Bestandteile:

a) eine erste Übertragungstorschaltung, die auf das Eingangssignal IN und ein erstes Taktsignal CK1 anspricht und in Abhängig keit vom ersten Taktsignal CK1 eingeschaltet ist;
b) eine zweite Übertragungstorschaltung, die auf das Eingangssignal IN und ein zweites Taktsignal CK2 anspricht und in Abhängig keit vom zweiten gegenüber dem ersten Taktsignal verzögerten Taktsignal CK2 eingeschaltet ist; und
c) einen Verschiebungsinverter, der zwischen die erste und zweite Übertra gungstorschaltung geschaltet ist, zum Invertieren eines binären Signalpegels eines eingegebenen Signals.

Die Einstellmittel können folgende Bauteile aufweisen:

a) einen Eingangsinverter, der auf das Eingangssignal anspricht und einen Eingangssignalpegel invertiert;
b) ein erstes Schaltelement mit einem Ausgang, der zwischen die erste Übertragungstorschaltung und den Verschiebungsinverter geschaltet ist und in Abhängigkeit von einem binären Spannungspegel des über den Eingangsinverter invertierten Eingangssignals IN eingeschaltet ist; und
c) ein zweites Schaltelement, das zwischen das erste Schaltelement und eine Versorgungs spannung geschaltet ist und in Abhängigkeit von dem gleichen ersten binären Spannungspegel des über den Verschiebungs inverter invertierten Eingangssignals eingeschaltet ist, wenn die beiden Übertragungstorschaltungen jeweils gleichzei tig eingeschaltet sind in Abhängigkeit von dem ersten und zweiten Taktsignal, wobei das erste und das zweite Schalt mittel einen Ausgang der ersten Übertragungstorschaltung auf einen hohen Spannungspegel bringen, wenn beide eingeschaltet sind.

Die Rückstellmittel können folgende Bestandteile aufweisen:

a) ein drittes Schaltelement mit einem Ausgang, der an die erste Übertragungstorschaltung und den Verschiebungs inverter angeschlossen ist und in Abhängigkeit von einem zweiten binären Spannungspegel des über den Eingangsinverter invertierten Eingangssignals IN eingeschaltet ist; und
b) ein viertes Schaltelement, das an das dritte Schaltelement und Masse angeschlossen ist und in Abhängigkeit des gleichen zweiten binären Spannungspegels des über den Verschiebungs inverter invertierten Eingangssignals eingeschaltet ist, wenn die beiden Übertragungstorschaltungen in Abhängigkeit von den ersten und zweiten Taktsignalen gleichzeitig eingeschaltet sind, wobei die dritten und vierten Schaltmittel den Aus gang der ersten Übertragungstorschaltung auf einen Niedrig spannungspegel bringen, wenn beide eingeschaltet sind. Beim zweiten Ausführungsbeispiel kann ein Eingangssignal IN mit einer Impulsbreite größer als die zwischen einer Abfallflanke des ersten Taktsignals CK1 und einer zweiten auftretenden Anstiegsflanke des zweiten Taktsignals CK2 bestimmt ist, übertragen werden. Ein Eingangssignal IN, welches eine Im pulsbreite hat, die geringer ist als die, die zwischen einer Abstiegsflanke des ersten Taktsignals CK1 und einer erstmals auftretenden Anstiegsflanke des zweiten Taktsignals CK2 be stimmt ist, kann unterdrückt werden. Ferner kann ein Ein gangssignal IN, das eine Impulsbreite zwischen zwei Anstiegs flanken des zweiten Taktsignals CK2 hat, übertragen oder unterdrückt werden in Abhängigkeit von einer Zeitdifferenz zwischen dem Eingangssignal IN und den beiden Taktsignalen CK1 und CK2.

Da bei dem erfindungsgemäßen Entstörer die Entstörungszeit bzw. Störimpulsbreite bzw. -frequenz in Abhängigkeit der Verschiebungszeit wenigstens eines Schieberegisters, das auf ein Bezugstaktsignal anspricht, bestimmt werden kann, ist es möglich, die Entstörungszeit auf der Basis des Bezugstakt signals genau zu bestimmen. Wenn ferner der Entstörer in einer sogenannten dynamischen digitalen Schaltung eingeformt ist, ist es möglich, das IC-Volumen zu minimieren, wenn die Entstörer zusammen mit anderen Schaltungen eingebaut bzw. integriert sind.

Anhand der Figuren wird die Erfindung noch näher erläutert. Es zeigt

Fig. 1(A) ein Schaltbild einer ersten bekannten Ausführungs form eines digitalen Entstörers;

Fig. 1(B) ein Zeitdiagramm zur Erläuterung der Arbeits weise des in Fig. 1(A) gezeigten Entstörers;

Fig. 1(C) ein Zeitdiagramm zur Erläuterung eines beim Entstörer in der Fig. 1(A) auftretenden Problems;

Fig. 2(A) ein Schaltbild für eine zweite bekannte Ausführungsform eines digitalen Entstörers;

Fig. 2(B) ein Zeitdiagramm zur Erläuterung des Entstörungsbetriebs der in der Fig. 2(A) gezeigten Schaltung;

Fig. 3(A) ein Schaltbild eines ersten Ausführungs beispiels eines erfindungsgemäßen digitalen Entstörers;

Fig. 3(B) ein Zeitdiagramm zur Erläuterung des Ent störungsbetriebs der in Fig. 3(A) gezeigten Schaltung;

Fig. 4(A) ein Schaltbild für ein zweites Ausführungs beispiel eines erfindungsgemäßen digitalen Entstörers;

Fig. 4(B) ein Zeitdiagramm zur Erläuterung des Ent störungsbetriebs der in Fig. 4(A) gezeigten Schaltung;

Fig. 4(C) ein Diagramm zur Erläuterung der Beziehung zwischen der Impulsbreite und dem Signal durchlaß/Unterdrückungsbetrieb beim zweiten Ausführungsbeispiel der Erfindung, welches in Fig. 4(A) dargestellt ist,

Fig. 4(D) ein Zeitdiagramm zur Erläuterung der Verringerung eines instabilen Unterdrückungs bereichs in Abhängigkeit von zwei Taktsignalen;

Fig. 4(E) ein Ausführungsbeispiel eines Taktsignal generators für zwei Taktsignale, die in den in Fig. 4(A) dargestellten Entstörer integriert sind;

Fig. 5(A) ein drittes Ausführungsbeispiel eines erfin dungsgemäßen digitalen Entstörers;

Fig. 5(B) ein Zeitdiagramm zur Erläuterung von Impuls durchlaß- und Impulsunterdrückungszeiten beim dritten, in der Fig. 5(A) dargestellten Aus führungsbeispiel; und

Fig. 5(C) ein Zeitdiagramm zur Erläuterung der Impuls durchlaß- und Impulsunterdrückungszeiten einer modifizierten Ausführungsform des in der Fig. 5(A) dargestellten dritten Ausfüh rungsbeispiels des digitalen Entstörers.

Unter Bezugnahme auf die Figuren werden die Ausführungs beispiele der Erfindung nunmehr im einzelnen erläutert. Die Fig. 3(A) zeigt ein erstes erfindungsgemäßes Ausfüh rungsbeispiel, das durch ein Schieberegister mit statischem Betrieb verkörpert ist. Der statische Betrieb beinhaltet hier, daß in einer digitalen Schaltung, bei welcher die in ternen digitalen Pegel und die digitalen Ausgangspegel in Abhängigkeit von einem Eingangssignalpegel sich ändern, wenn das Eingangssignal anhält, die internen digitalen Pegel und die digitalen Ausgangspegel bei den vorherigen Pegeln gehalten bzw. gespeichert werden. Der Entstörer, welcher in der Fig. 3(A) dargestellt ist, beinhaltet im wesentlichen ein Schieberegister, das zwei D-Flipflop-Schal tungen (im folgenden mit D-FF bezeichnet) aufweist.

Im einzelnen enthält die dargestellte Entstörerschaltung einen ersten (Master) D-FF 201, einen zweiten (Slave) D-FF 202, eine UND-Schaltung 203 und eine NOR-Schaltung 204. Der D-FF besitzt einen Eingangsanschluß D, einen Taktanschluß CK, eine Ausgangsklemme Q, einen Setzeingang S und einen Rücksetzeingang R. Beim ersten D-FF 201 wird ein Eingangs signal IN, das der Eingangsklemme D1 zugeführt wird, von der Ausgangsklemme Q1 (205) als erstes Ausgangssignal OUT1 ab gegeben in Abhängigkeit von einem Verschiebungstaktsignal CKs, das dem Taktanschluß CK1 zugeführt ist, wobei das Aus gangssignal um eine Bitzeit (maximal eine Periode) des Ver schiebungstaktsignals CKs verschoben bzw. verzögert ist. Das heißt, es ist möglich, den Betrieb des D-FF wie folgt zu definieren:
Der Eingangssignal(IN)-Pegel wird als der Ausgangssignal(OUT1)-Pegel gehalten, wenn eine Anstiegs flanke des Verschiebungstaktsignals CKs ansteigt, und dieser gehaltene Ausgangssignal(OUT1)-Pegel ändert sich nicht, unab hängig von einer Änderung beim Eingangssignal(IN)-Pegel, bis die nachfolgende Anstiegsflanke des Verschiebungstaktsignals CKs ansteigt und damit der nachfolgende Eingangssignal(IN)-Pegel als der nachfolgende Ausgangssignal(OUT1)-Pegel gehal ten wird, wie es in Fig. 3(B) dargestellt ist. In der glei chen Weise wird beim zweiten D-FF 202 das der Eingangsklemme D2 zugeführte Ausgangssignal OUT1 (205) von der Ausgangs klemme Q2 als zweites Ausgangssignal OUT2 ausgegeben in Ab hängigkeit vom gleichen Verschiebungstaktsignal CKs, das dem Taktanschluß CK2 zugeführt ist. Das zweite Ausgangs signal ist hierbei um eine Bitzeit des Verschiebungstakt signals CKs verzögert bzw. verschoben. Ferner werden das erste D-FF 201 und das zweite D-FF 202 auf "1" gesetzt in Abhängigkeit von einem UND-verknüpften Signal, das über eine UND-Schaltung 203, welche auf das Eingangssignal IN und das zweite Ausgangssignal OUT2 anspricht, erhalten wird, und die beiden Flipflops werden auf "0" zurückgesetzt in Abhängigkeit von einem NOR-verknüpften Ausgangssignal, das über eine NOR-Schaltung 204 erhalten wird, welche auf das Eingangs signal IN und das zweite Ausgangssignal OUT2 anspricht.

Unter Bezugnahme auf die Fig. 3(B) wird der Betrieb der statischen Entstörungsschaltung, welche in Fig. 3(A) darge stellt ist, erläutert. Die Entstörungsschaltung enthält die beiden D-FF 201 und 202. Da das Eingangssignal IN durch eine Bitzeit durch das eine D-FF verzögert ist, ist es mög lich, ein Signal zu übertragen, das eine Impulsbreite hat, die größer ist als die doppelte Periode ELIMmax des Ver schiebungstaktsignals CKs, jedoch ein Signal zu unterdrücken, das eine Impulsbreite hat, die geringer ist als eine Periode PASSmin des Verschiebungstaktsignals CKs. Das heißt, ein Signal, welches eine Frequenz hat, die geringer ist als die halbe Frequenz des Verschiebungstaktsignals CKs, kann über tragen werden, jedoch läßt sich ein Signal mit einer Frequenz höher als die des Verschiebungstaktsignals CKs unterdrücken.

Ferner kann gezeigt werden, daß die maximale Impuls(Stö rungs)-Unterdrückungszeit (Periode) ELIMmax eine doppelte Periode des Verschiebungstaktsignales CKs ist und eine mini male Impuls(Signal) -Übertragungszeit PASSmin eine Periode des Verschiebungstaktsignales CKs ist. Daher kann ein Ein gangssignal, das eine Impulsbreite hat, die größer ist als die doppelte Periode des Taktsignals, übertragen werden. Ferner kann ein Eingangssignal, das eine Impulsbreite hat, die kleiner ist als eine Periode des Taktsignals, unter drückt werden. Schließlich kann ein Eingangssignal, das eine Impulsbreite zwischen der doppelten Periode und einer einzelnen Periode des Taktsignales hat, übertragen oder eli miniert werden in Abhängigkeit von dem Zeitunterschied zwi schen dem Eingangssignal IN und dem Taktsignal CKs, wie es in Fig. 3(B) dargestellt ist.

Es wird beispielsweise angenommen, daß dann, wenn der Aus gangssignalpegel von OUT2 bei "0" ist, ein Signal erzeugt wird und fortschreitet, während der Eingangssignalpegel IN bei "1" ist. Wenn in diesem Fall die Anstiegsflanke des Verschiebungstaktsignals CKs einmal vorhanden ist, wie es durch 301 in Fig. 3(B) gezeigt ist, schreitet eine Änderung im Eingangssignalpegel nicht fort, und es können daher Stör signale unterdrückt werden. Wenn jedoch die Anstiegsflanke des Verschiebungstaktsignals CKs das zweite Mal vorhanden ist, wie es durch 302 in Fig. 3(B) gezeigt ist, wird eine Änderung beim Eingangssignal beim zweiten zeitlichen Auf treten der Anstiegsflanke des Verschiebungstaktsignals CKs weitergegeben.

Wenn jedoch der Eingangssignal(IN) -Pegel zu dem gleichen Ausgangssignal(OUT2)-Pegel ("0") bei A1 in Fig. 3(B) zurück gebracht ist, bevor der Ausgangssignal(OUT1)-Pegel durch das zweite D-FF 202 verschoben ist, werden die beiden D-FF 201 und 201 zum Zeitpunkt der Abfallflanke des Eingangs signals IN über die NOR-Schaltung 204 auf "0" zurückgesetzt, so daß sich der Ausgangssignal(OUT2)-Pegel nicht ändert.

Im Gegensatz dazu wird angenommen, daß dann, wenn der Aus gangssignalpegel von OUT2 bei "1" ist, ein Signal erzeugt und weitergegeben wird, während welchem der Eingangspegel IN bei "0" ist. Wenn in diesem Fall die Anstiegsflanke des Verschiebungstaktsignals CKs das erste Mal auftritt, wie es in Fig. 3(B) durch 303 gezeigt ist, wird eine Änderung im Eingangssignalpegel nicht weitergegeben, und ein Störsignal kann daher unterdrückt werden. Wenn jedoch die Anstiegs flanke des Verschiebungstaktsignals CKs das zweite Mal auf tritt, wie es durch 304 in Fig. 3(B) gezeigt ist, wird eine Änderung im Eingangssignalpegel weitergegeben, und zwar beim zeitlichen Auftreten der zweiten Anstiegsflanke des Verschie bungstaktsignals CKs.

Wenn jedoch der Eingangssignal(IN)-Pegel auf den gleichen Ausgangssignal(OUT2)-Pegel "1" bei A2 in Fig. 3(B) zurück gebracht wird, bevor der Ausgangssignal(OUT1)-Pegel durch das zweite D-FF 202 verschoben wird, werden zum Zeitpunkt der Anstiegsflanke des Eingangssignals IN die beiden D-FF 201 und 202 über die UND-Schaltung 203 auf "1" gebracht, so daß sich der Ausgangssignal(OUT2)-Pegel nicht ändert.

Wie oben erläutert wurde, kann beim ersten Ausführungs beispiel die Störsignalunterdrückungszeit bestimmt werden auf der Basis der Periode bzw. Frequenz des Verschiebungs taktsignals. Ferner ist es möglich, immer Störsignale zu unterdrücken, unabhängig davon, ob das Ausgangssignal OUT2 den "1"- oder "0"-Pegel hat, da ein Eingangssignal (bei spielsweise ein Störsignal) mit einem Pegel "1" oder "0", welcher entgegengesetzt ist zu dem des Ausgangssignals OUT2, eliminiert werden kann. Da der Entstörer ferner nur durch digitale Schaltungen, ohne Verwendung analoger Schaltungen, gebildet werden kann, ist es möglich, die Prüfeffizienz zu verbessern, insbesondere, wenn der Entstörer in einen ein zelnen Chip mit anderen Schaltkreisen integriert ist. Dies beruht darauf, daß im Falle einer Analogschaltung das Prüf verfahren modifiziert werden muß in Abhängigkeit von den Arten der analogen Schaltkreise und der Prüfvorgang daher kompliziert wird.

Die Fig. 4(A) zeigt das Schaltbild eines zweiten Ausführungs beispiels, das durch ein Setz/Rücksetz-Schieberegister mit dynamischem Betrieb gebildet ist. Der dynamische Betrieb ver anlaßt hier einen durch Taktimpulse in regelmäßigen Zeitab ständen aktivierten digitalen Schaltkreis, seinen Betrieb beizubehalten ohne Verwendung von Flipflop-Schaltungen (sta tischen Schaltkreisen). Obgleich Signalpegel bei der Ein gangstorschaltung eines MOS-Inverters oder durch Ändern des Ladungszustandes eines Kondensators, der zwischen einem Kno tenpunkt und dem Substrat gebildet wird, gespeichert werden können, muß das gespeicherte Signal auf die nächste Stufe in Abhängigkeit von Taktimpulsen übertragen werden, bevor es entladen worden ist.

Im einzelnen beinhaltet der Entstörer ein dynamisches Setz/Rücksetz-Schieberegister, das zusammengesetzt ist aus einer ersten Übertragungstorschaltung 105, einer zweiten Über tragungstorschaltung 106, einem Schiebeinverter 113, einer Setz/Rücksetz(Lade/Entlade)-Schaltung 115, bestehend aus einem ersten P-Kanal-MOS-FET 110, einen zweiten P-Kanal-MOS-FET 109, einem ersten N-Kanal-MOS-FET 111 und einem zweiten N-Kanal-MOS-FET 112, einem Eingangsknotenpunkt 117 zwischen der ersten Übertragungstorschaltung 105 und dem Schiebe inverter 113 und einem Ausgangsknotenpunkt 114, der zwischen den Schiebeinverter 113 und die zweite Übertragungstorschaltung 106 geschaltet ist, einen ersten Eingangsinverter 104 und einen zweiten Ausgangsinverter 107.

Die erste Übertragungstorschaltung 105 wird in Abhängigkeit von einem ersten Taktsignal CK1 geschaltet, und die zweite Übertragungstorschaltung 106 wird in Abhängigkeit eines zweiten Taktsignals CK2 geschaltet. Der erste P-Kanal-MOS-FET 110 wird in Abhängigkeit von einem "0"-Pegelsignal einge schaltet, das durch Invertierung eines Eingangssignal(IN)-Pegels "1" durch den ersten Eingangsinverter 104 erhalten wird. Der erste N-Kanal-MOS-FET 111 wird in Abhängigkeit von einem "1"-Pegelsignal eingeschaltet, das durch Invertie rung eines Eingangssignal(IN)-Pegels "0" durch den ersten Eingangsinverter 104 erhalten wird. Der zweite P-Kanal-MOS-FET 109 wird in Abhängigkeit von einem "0"-Pegelsignal am Knotenpunkt 116 zwischen der zweiten Übertragungstorschaltung 106 und dem Ausgangsinverter 107 eingeschaltet. Der zweite N-Kanal-MOS-FET 112 wird in Abhängigkeit von einem "1"-Pegel am gleichen Knotenpunkt 116 eingeschaltet. Die ersten und zweiten P-Kanal-MOS-FETs 110 und 109 werden daher beide ein geschaltet, um den Knotenpunkt 117 zu setzen, wenn die Ein gangs- und Ausgangssignale beide bei "1" sind, wie es in Fig. 4(A) gezeigt ist. Wenn jedoch die ersten und zweiten N-Kanal-MOS-FETs 111 und 112 beide eingeschaltet sind, wird der Knotenpunkt 117 zurückgesetzt, wenn die Eingangs- und Ausgangssignale beide bei "0" sind.

Unter Bezugnahme auf die Fig. 4(B) wird der Betrieb des in der Fig. 4(A) gezeigten dynamischen Entstörers noch näher erläutert. Der Entstörer enthält die beiden Übertragungs torschaltungen 105 und 106. Da das Eingangssignal IN durch eine Zeitdifferenz zwischen den beiden Anstiegsflanken der beiden Taktsignale CK1 und CK2 verzögert ist, ist es möglich, ein Signal weiterzuleiten, das eine Periode bzw. Impulsbreite hat, die größer ist als eine Zeitdifferenz ELIMmax (121) zwischen einer Abstiegsflanke des ersten Taktsignals CK1 und der zweiten auftretenden Anstiegsflanke des zweiten Takt signals CK2. Ferner ist es möglich, ein Signal mit einer Periode bzw. Impulsbreite, die geringer ist als eine Zeit differenz PASSmin (120), zwischen einer Abstiegsflanke des ersten Taktsignals CK1 und einer erstmalig auftretenden Anstiegsflanke des zweiten Taktsignals CK2 zu unterdrücken. Ferner kann ein Signal mit einer Periode bzw. einer Impuls breite zwischen den beiden Zeitdifferenzen PASSmin und ELIMmax weitergeleitet oder unterdrückt werden in Abhängig keit von dem relativen Zeitverlauf des Eingangssignals und der Taktsignale.

Insbesondere, wenn ein Eingangssignal(IN)-Pegel sich von "0" auf "1" bei B1 in Fig. 4(B) ändert und anschließend das erste Taktsignal CK1 bei B2 auf "1" ansteigt, wird nur die erste Übertragungstorschaltung 105 eingeschaltet, und es fällt der Knotenpunkt 114 somit auf "0". Da jedoch die zweite Übertragungstorschaltung 106 noch nicht eingeschaltet ist, wird nur der erste P-Kanal-MOS-FET 110 eingeschaltet, und die anderen MOS-FETs werden ausgeschaltet gehalten. Da die Setz/Rücksetz(Lade/Entlade)-Schaltung 115 mit dem Kno tenpunkt 117 dann nicht verbunden ist, bleibt der Ausgangs signal(OUT)-Pegel unverändert. Wenn anschließend das zweite Taktsignal CK2 auf "1" bei B3 ansteigt, wird die zweite Übertragungstorschaltung 106 eingeschaltet, so daß der Aus gangssignal(OUT)-Pegel 108 sich über den Ausgangsinverter 107 auf "1" ändert. Da bei diesen Betriebsbedingungen der zweite P-Kanal-MOS-FET 109 eingeschaltet ist (der erste P-Kanal-MOS-FET 110 bleibt eingeschaltet), wird der Knoten punkt 117 über die beiden P-Kanal-MOS-FETs 110 und 109 ge setzt bzw. auf "1" geändert.

Wenn bei diesen Betriebsbedingungen der Eingangssignal(IN) Pegel und das zweite Taktsignal CK2 auf "0" bei B4 abfallen, wird nur der erste N-Kanal-MOS-FET 111 eingeschaltet, und die Setz/Rücksetz-Schaltung 115 wird nicht mit dem Knoten punkt 117 verbunden, so daß der Knotenpunkt(114)-Pegel und der Ausgangssignal(OUT)-Pegel unverändert bleiben.

Wenn anschließend das erste Taktsignal CK1 bei B5 ansteigt, nachdem der Eingangssignal(IN)-Pegel auf "0" abgefallen ist, wird die erste Übertragungstorschaltung 105 eingeschaltet, und der Knotenpunkt ändert sich über den Schiebeinverter 113 auf "1". Da jedoch die zweite Übertragungstorschaltung 106 ausgeschaltet ist, wird, da nur der erste N-Kanal-MOS-FET 111 eingeschaltet ist, die Setz/Rücksetz-Schaltung 115 nicht mit dem Knotenpunkt 117 verbunden, so daß der Ausgangs signal(OUT)-Pegel unverändert bei "1" bleibt.

Wenn jedoch bei diesen Betriebsbedingungen das zweite Takt signal CK2 bei B6 auf "1" ansteigt, wird die zweite Über tragungstorschaltung 106 eingeschaltet und der Knotenpunkt 116 auf "1" gebracht, so daß der zweite N-Kanal-MOS-FET 112 eingeschaltet wird (der erste N-Kanal-MOS-FET 111 bleibt eingeschaltet). Hierdurch wird der Knotenpunkt 117 zurück gesetzt bzw. auf "0" geändert, und der Ausgangssignal(OUT)-Pegel ändert sich über den Ausgangsinverter 107 auf "0".

Wenn sich der Eingangssignal(IN)-Pegel von "0" auf "1" bei B7 ändert und anschließend das zweite Taktsignal CK2 auf "1" bei B8 ansteigt, wird der erste P-Kanal-MOS-FET 110 eingeschaltet und der erste N-Kanal-MOS-FET 111 ausgeschal tet. Da der zweite P-Kanal-MOS-FET 109 ausgeschaltet ist und der zweite N-Kanal-MOS-FET 112 eingeschaltet ist (und der Knotenpunkt 114 bei "1" ist), wird die Setz/Rücksetz-Schaltung 115 nicht angeschlossen, so daß der Knotenpunkt 114 unverändert bei "1" bleibt und mithin der Ausgangs signal(OUT)-Pegel ebenfalls unverändert bei "1" bleibt.

Wenn ferner das erste Taktsignal CK1 bei B9 auf "1" an steigt und der Eingangssignal(IN)-Pegel bei "1" ist, wird die erste Übertragungstorschaltung 105 eingeschaltet, und der Knotenpunkt 114 wird über den Schiebeinverter 114 auf "0" geändert. Wenn jedoch der Eingangssignal(IN)-Pegel bei B10 von "1" sich auf "0" ändert, ändert sich der Knotenpunkt 114 ebenfalls über den Schiebeinverter 113 auf "1".

Wenn anschließend das zweite Taktsignal CK2 bei B11 auf "1" ansteigt, sind die Betriebsbedingungen die gleichen wie bei B6, da der Eingangssignal(IN)-Pegel bei "0" ist. Der Aus gangspegel OUT ist somit auf "0" zurückgesetzt.

Als Zusammenfassung ergibt sich, daß eine Änderung des Ein gangssignal(IN)-Pegels zwischen einer Abstiegsflanke des ersten Taktsignals CK1 und einer zum zweiten Mal auftreten den Anstiegsflanke des zweiten Taktsignals CK2, wie es durch das Intervall ELIMmax (121) gezeigt ist, diese Änderung an die Ausgangsklemme OUT übertragen werden kann. Ferner kann eine Änderung des Eingangssignal(IN)-Pegels zwischen einer Abstiegsflanke des ersten Taktsignals CK1 und einer erst malig auftretenden Anstiegsflanke des zweiten Taktsignals CK2, wie es durch das Intervall PASSmin (120) gezeigt ist, auf die Ausgangsklemme OUT nicht übertragen werden. Mithin läßt sich die Entstörungszeit in Abhängigkeit der zeitlichen Abläufe des Eingangssignals (IN) und des ersten Taktsignals CK1 bestimmen.

Die Fig. 4(C) zeigt die Beziehung der Schaltungs-Durchlaß/Unter drückungs-Charakteristiken und der Impulsbreite des Eingangssignals. Die Fig. 4(C) zeigt, daß dann, wenn der Eingangsimpuls eine Impulsbreite hat, die größer ist als die maximale Impulsunterdrückungszeit ELIMmax (121), in einem mit 124 bezeichneten Bereich das impulsförmige Ein gangssignal durchgelassen wird bzw. weitergeleitet wird. Wenn die Impulsbreite geringer ist als die minimale Impuls durchlaßzeit PASSmin (120) in einem mit 122 bezeichneten Bereich, wird das Eingangssignal nicht hindurchgeleitet bzw. weitergeleitet, so daß ein Störsignal unterdrückt werden kann. Wenn die Impulsbreite zwischen den beiden Zeitabläufen PASSmin und ELIMmax in einem mit 123 bezeichneten Bereich liegt, wird der Eingangsimpuls hindurchgelassen oder nicht hindurchgelassen bei instabilen Bedingungen.

Um die Störungsunterdrückungszeit zu erhöhen bzw. um den oben bezeichneten instabilen Bereich 123 zu verringern, ist es von Vorteil, die Zeitdauer (120) zwischen der Abstiegs flanke des ersten Taktsignals CK1 und der Anstiegsflanke des zweiten Taktsignals CK2 so lang wie möglich zu machen, wie das in Fig. 4(D) dargestellt ist. Auf diese Weise wird der Bereich 123 zwischen dem Impulsdurchlaßbereich 124 und dem Impulsunterdrückungsbereich 122 relativ gegenüber dem oben genannten Zeitablauf 120 verringert. Die Fig. 4(E) zeigt ein Ausführungsbeispiel für eine Schaltung zur Verringerung des instabilen Bereiches 123. Diese Schaltung wird gebildet von ersten und zweiten Exklusiv-ODER-Schaltungen 125 und 126 so wie sechs Invertern 127a, 127b, 128a, 128b, 129a und 129b. In einer Exklusiv-ODER-Schaltung erreicht man ein "1"-Pegel signal, wenn die beiden Eingangssignalpegel unterschiedlich zueinander sind. Wenn daher ein Bezugstaktsignal CKf über zwei in Reihe geschaltete Inverter durch die Umschaltzeit an der Eingangstorschaltung eines jeden Inverters verzögert wird, ist es möglich, ein verzögertes "1"-Pegelsignal über eine Exklusiv-ODER-Schaltung in Abhängigkeit des gleichen Bezugstaktsignals zu erhalten, das direkt an die eine Ein gangsklemme der ODER-Schaltung gelegt ist, und indirekt an die andere Eingangsklemme der ODER-Schaltung über die beiden in Reihe geschalteten Inverter mit Verzögerung geliefert ist.

Die Fig. 5(A) zeigt ein drittes Ausführungsbeispiel der Er findung, bei welchem zwei Setz/Rücksetz(Lade/Entlade)-Schie beregister 115 zusammengesetzt sind aus ersten und zweiten P-Kanal-MOS-FETs 110 und 109, ersten und zweiten N-Kanal-MOS-FETs 111 und 112 und ein Schiebeinverter 113 in Reihe geschaltet ist mit einer dazwischengeschalteten Übertragungs torschaltung 150. Die Fig. 5(B) zeigt die minimale Impuls durchlaßzeit PASSmin (130) und die maximale Impulsunter drückungszeit ELIMmax (131) des in Fig. 5(A) dargestellten Entstörers. Die Zeiten PASSmin und ELIMmax 130 und 131 sind beide nur in Abhängigkeit des ersten Taktsignals CK1 einge stellt.

Wenn daher das weitere Schieberegister 115 zusammengesetzt ist aus den MOS-FETs 109, 110, 111 und 112, und der Inverter 113 zusätzlich in Reihe geschaltet ist zu der in Fig. 5(A) gezeigten Schaltung (drei Schaltungen 115 insgesamt), sind die minimale Impulsdurchlaßzeit PASSmin (140) und die maxi male Impulsunterdrückungszeit ELIMmax (141) des Entstörers in der Weise festgelegt, wie es in Fig. 5(C) dargestellt ist.

Die instabile Entstörungszeit 123, welche in Fig. 4(C) ge zeigt ist, wird aufgrund der Zeitdifferenz zwischen dem Eingangssignal IN und dem ersten Taktsignal CK1 bei ihrem Maximum erzeugt, unabhängig von der Anzahl der Stufen der Schieberegister, wie es in den Fig. 4(D), 5(B) und 5(C) dargestellt ist. Wenn jedoch die Schieberegister in Mehrfachstufenanordnung in Reihe geschaltet sind, ist es möglich, die Wahrscheinlichkeit zu verringern, daß die Zeitdifferenz zwischen dem Eingangssignal IN und dem ersten Taktsignal CK1 ihr Maximum bei allen Stufen hat. Auf diese Weise läßt sich in der Praxis die instabile Entstörungszeit 123 verringern.

Wenn die Entstörerschaltung mehrstufig ausgebildet ist, er höht sich zwar die Anzahl der Schieberegisterschaltungen, jedoch ist es möglich, aufgrund der Ausbildung der Schiebe registerschaltungen durch dynamische Schaltungen, welche in Abhängigkeit von Taktsignalen gesteuert sind, das Volumen jedes Elements zu verringern und damit die Entstörerschal tungen in einem kleinen Bereich innerhalb eines IC-Chips unterzubringen, wenn die Integration in andere Schaltkreise erfolgt. Da ferner die ersten und zweiten Taktsignale CK1 und CK2 auf der Basis eines Bezugstaktsignales, das von einem Taktgenerator mit einfachem Schaltungsaufbau, wie in Fig. 4(E) gezeigt, erzeugt wird, gewonnen werden kann, ist es möglich, bei der Integrierung mehrerer Entstörer schaltungen in einem einzelnen IC-Chip den Taktgenerator gemeinsam zu verwenden, ohne daß das IC-Volumen für die Entstörerschaltungen merklich erhöht wird.

Das Konzept des digitalen Entstörers gemäß der Erfindung läßt sich wie folgt noch erweitern:
Die Verschiebemittel übertragen ein Eingangssignal IN nur dann, wenn N-Stücke (N≧2) der Flanken des Taktsignales CK in der gleichen Zustandsperiode des Eingangssignales bei einer N-ten Flankenzeit des Taktsignales als ein Ausgangs signal OUT enthalten sind, zur Unterdrückung des Eingangs signals als Störsignal nur dann, wenn (N-1)-Stücke der Flanken des Taktsignals in der gleichen Zustandsperiode des Eingangssignals enthalten sind.

Wie oben beschrieben, kann bei dem digitalen Entstörer ge mäß der Erfindung die Entstörungszeit bestimmt werden in Abhängigkeit von der Verschiebungszeit wenigstens eines Schieberegisters, so daß es möglich ist, die Entstörungs zeit bzw. Störungsunterdrückungszeit auf der Basis eines Bezugstaktsignals genau zu bestimmen. Wenn die Entstörungs schaltung ferner vom dynamischem Typ ist, ist es möglich, das IC-Volumen zu minimieren. Der Entstörer gemäß der Er findung kann daher wirkungsvoll in einem Mehrfachnachrichten system (die Übertragungsgeschwindigkeiten sind mehr als einige zehn kHz) in Kraftfahrzeugen wirkungsvoll angewendet werden, bei denen verschiedene Störsignale höher als einige hundert kHz immer erzeugt werden ohne Erhöhung der Herstel lungskosten.

Claims

1. Digitaler Entstörer, gekennzeichnet durch

a) Verschiebemittel (201, 202; 105, 106, 113), die auf ein Eingangssignal (IN) und wenigstens ein Taktsignal (CK) ansprechen, zur Übertragung des Eingangssignals als ein Ausgangssignal (OUT) nur dann, wenn N-Stücke (N≧2) von Flanken des Taktsignals in der gleichen Zustandsperiode des Eingangssignals zu einer N-ten Flankenzeit des Takt signals enthalten sind, und zur Unterdrückung des Eingangs signals als Störsignal nur dann, wenn (N-1)-Stücke von Flanken des Taktsignals in der gleichen Zustandsperiode des Eingangssignals enthalten sind;
b) Setzmittel (203; 104, 109, 110), die auf das Eingangs signal und das Ausgangssignal ansprechen, zum Setzen der Verschiebemittel (201, 202; 105, 106, 113), wenn die Ein gangs- und Ausgangssignalpegel beide einen ersten Signal spannungspegel aufweisen; und
c) Rücksetzmittel (204; 111, 112), die auf das Eingangs signal und das Ausgangssignal ansprechen, zum Zurücksetzen der Verschiebemittel (201, 202; 105, 106, 113), wenn die Eingangs- und Ausgangssignalpegel beide sich auf einem zweiten Signalspannungspegel befinden.

2. Digitaler Entstörer, gekennzeichnet durch

a) Verschiebemittel (201, 202; 105, 106, 113), welche auf ein Eingangssignal (IN) und wenigstens ein Taktsignal (CK) ansprechen, zur Übertragung des Eingangssignals als Aus gangssignal (OUT) nur dann, wenn zwei Anstiegsflanken des Taktsignals in dem einzelnen Eingangssignal beim zweiten zeitlichen Vorhandensein der Anstiegsflanke des Taktsignals im einzelnen Eingangssignal enthalten sind, und zur Unter drückung des Eingangssignals als Störsignal nur dann, wenn eine Anstiegsflanke des Störsignals im einzelnen Eingangs signal enthalten ist;
b) Setzmittel (203; 104, 109, 110), die auf das Eingangs signal und das Ausgangssignal ansprechen, zum Setzen der Verschiebemittel (201, 202; 105, 106, 113), wenn die Ein gangs- und Ausgangssignalpegel beide auf einem ersten binären Signalspannungspegel sich befinden; und
c) Rücksetzmittel (204; 111, 112), die auf das Eingangs signal und das Ausgangssignal ansprechen, zum Zurücksetzen der Verschiebemittel (201, 202; 105, 106, 113), wenn die Eingangs- und Ausgangssignalpegel beide auf einem zweiten binären Signalspannungspegel liegen.

3. Digitaler Entstörer nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß die Verschiebemittel folgende Bestandteile aufweisen:

a) eine erste D-Flipflop-Schaltung (201), die auf das Eingangssignal (IN), das Taktsignal (CKs), die Setzmittel (203) und die Rücksetzmittel (204) anspricht, zur Übertra gung des Eingangssignals zum Zeitpunkt einer ersten An stiegsflanke des Taktsignals als erstes Ausgangssignal (OUT1), nachdem das Eingangssignal eingegeben worden ist; und
b) eine zweite D-Flipflop-Schaltung (202), die auf die erste D-Flipflop-Schaltung (201), die Setzmittel (203) und die Rücksetzmittel (204) anspricht, zur Übertragung des ersten Ausgangssignals (OUT1), welches von der ersten D-Flipflop-Schaltung (201) zum Zeitpunkt einer ersten An stiegsflanke des Taktsignals ausgegeben worden ist, als Aus gangssignal (OUT2), nachdem das erste Ausgangssignal (OUT1) eingegeben worden ist.

4. Digitaler Entstörer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Setzmittel eine UND-Schal tung (203) aufweisen, die zwei Eingangsklemmen besitzt und auf das Eingangssignal (IN) und das Ausgangssignal (OUT2) anspricht, und ferner eine Ausgangsklemme aufweist, die mit dem Setzeingang der ersten und zweiten D-Flipflop-Schaltung (201, 202) verbunden ist.

5. Digitaler Entstörer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Rücksetzmittel eine NOR-Schaltung (204) aufweisen, die zwei Eingangsklemmen besitzt, welche auf das Eingangssignal (IN) und das Ausgangssignal (OUT2) ansprechen, und ferner eine Ausgangsklemme haben, die mit den beiden Rücksetzeingängen der ersten und zweiten D-Flipflop-Schaltung (201 und 202) verbunden ist.

6. Digitaler Entstörer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Eingangssignal (IN) mit einer Impulsbreite, die größer ist als die doppelte Periode des Taktsignals, übertragen werden kann, daß ein Eingangs signal (IN) mit einer Impulsbreite, die geringer ist als eine Periode des Taktsignals, unterdrückt werden kann, und daß ein Eingangssignal (IN) mit einer Impulsbreite zwischen einer doppelten Periode und einer einzelnen Periode des Takt signals übertragen oder unterdrückt werden kann in Abhängig keit von der Zeitdifferenz zwischen dem Eingangssignal (IN) und dem Taktsignal (CK).

7. Digitaler Entstörer nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß die Verschiebemittel folgende Bestandteile aufweisen:

a) eine erste Übertragungstorschaltung (105), die auf das Eingangssignal (IN) und ein erstes Taktsignal (CK1) an spricht und in Abhängigkeit vom ersten Taktsignal (CK1) eingeschaltet ist;
b) eine zweite Übertragungstorschaltung (106), die auf das Eingangssignal (IN) und ein zweites Taktsignal (CK2) an spricht und in Abhängigkeit vom gegenüber dem ersten Takt signal (CK1) verzögerten zweiten Taktsignal (CK2) einge schaltet ist; und
c) einen Schiebeinverter (113), der zwischen die erste Übertragungstorschaltung (105) und die zweite Übertragungs torschaltung (106) geschaltet ist, zur Invertierung eines binären Signalpegels eines ihm zugeleiteten Signals.

8. Digitaler Entstörer nach Anspruch 1 oder 2 sowie An spruch 7, dadurch gekennzeichnet, daß die Setzmittel fol gende Bestandteile aufweisen:

a) einen Eingangsinverter (104), der auf das Eingangs signal anspricht, zur Invertierung eines Eingangssignal pegels;
b) ein erstes Schaltelement (110) mit einer Ausgangs klemme, die zwischen die erste Übertragungstorschaltung (105) und den Schiebeinverter (113) geschaltet ist und in Abhängigkeit von einem ersten binären Spannungspegel des durch den Eingangsinverter (104) invertierten Eingangs signals (IN) eingeschaltet ist; und
c) ein zweites Schaltelement (109), das zwischen das erste Schaltelement (110) und eine Versorgungsspannung geschaltet ist und in Abhängigkeit von dem gleichen ersten binären Spannungspegel des durch den Schiebeinverter (113) invertier ten Eingangssignals eingeschaltet ist, wenn die beiden Übertragungstorschaltungen gleichzeitig in Abhängigkeit von den ersten und zweiten Taktsignalen eingeschaltet sind, wo bei das erste und das zweite Schaltelement (110 und 109) eine Ausgangsklemme (117) der ersten Übertragungstorschaltung (105) auf einen Hochvoltpegel setzen, wenn beide eingeschal tet sind.

9. Digitaler Entstörer nach Anspruch 1 oder 2 sowie 7 und 8, dadurch gekennzeichnet, daß die Rücksetzmittel folgende Bestandteile aufweisen:

a) ein drittes Schaltelement (111) mit einer Ausgangs klemme, die zwischen die erste Übertragungstorschaltung (105) und den Schiebeinverter (113) geschaltet ist, wobei das dritte Schaltelement eingeschaltet ist in Abhängigkeit von einem zweiten binären Spannungspegel des durch den Ein gangsinverter (104) invertierten Eingangssignals (IN); und
b) ein viertes Schaltelement (112), das zwischen das dritte Schaltelement (111) und Masse geschaltet ist und in Abhängig keit von dem gleichen zweiten binären Spannungspegel des durch den Schiebeinverter (113) invertierten Eingangssignals eingeschaltet ist, wenn die beiden Übertragungstorschaltun gen (105, 106) gleichzeitig in Abhängigkeit von den ersten und zweiten Taktsignalen eingeschaltet sind, wobei das dritte und das vierte Schaltelement (111 und 112) die Aus gangsklemme (117) der ersten Übertragungstorschaltung (105) auf einen Niedrigspannungspegel zurücksetzen, wenn beide eingeschaltet sind.

10. Digitaler Entstörer nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß ein Eingangssignal (IN) mit einer Impulsbreite, die größer ist als der zeitliche Abstand zwischen einer Abstiegsflanke des ersten Taktsignals (CK1) und des zweiten Auftretens einer Anstiegsflanke des zweiten Taktsignals (CK2) übertragen werden kann, daß ein Eingangs signal (IN) mit einer Impulsbreite, die geringer ist als der zeitliche Abstand zwischen einer Abstiegsflanke des ersten Taktsignals (CK1) und der zuerst auftretenden An stiegsflanke des zweiten Taktsignals (CK2), unterdrückt werden kann, und daß ein Eingangssignal (IN) mit einer Impulsbreite zwischen den beiden Anstiegsflanken des zweiten Taktsignals (CK2) übertragen oder unterdrückt werden kann in Abhängigkeit von der Zeitdifferenz zwischen dem Eingangs signal (IN) und den beiden Taktsignalen (CK1 und CK2).

11. Digitaler Entstörer nach einem der Ansprüche 7 bis 10, gekennzeichnet durch einen weiteren Taktgenerator, welcher folgende Bestandteile aufweist:

a) eine erste Exklusiv-ODER-Schaltung (125) mit einer ersten Eingangsklemme, die auf ein Bezugstaktsignal (CKf) anspricht, und einer zweiten Eingangsklemme, die über zwei in Reihe geschaltete Inverter (127a, 127b) mit dem Bezugs taktsignal verbunden ist zur Erzeugung eines ersten Takt signals (CK1); und
b) eine zweite Exklusiv-ODER-Schaltung (126) mit einer ersten Eingangsklemme, die mit der zweiten Eingangsklemme der ersten Exklusiv-ODER-Schaltung (125) über zwei weitere in Reihe geschaltete Inverter (128a, 128b) verbunden ist, und eine zweite Eingangsklemme aufweist, die mit ihrer ersten Eingangsklemme über zwei weitere in Reihe geschaltete Inverter (129a, 129b) verbunden ist zur Erzeugung eines zweiten Taktsignals (CK2) mit einer Verzögerung gegenüber dem ersten Taktsignal (CK1).

12. Digitaler Entstörer nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß mehrere Setz-Rücksetz-Schiebe register, die jeweils den Schiebeinverter (112) und die ersten bis vierten Schaltelemente (109 bis 112) aufweisen, in Mehrfachstufenanordnung zwischen zwei von wenigstens drei Übertragungstorschaltungen geschaltet sind.