DE4019659C2 - - Google Patents
Info
- Publication number
- DE4019659C2 DE4019659C2 DE4019659A DE4019659A DE4019659C2 DE 4019659 C2 DE4019659 C2 DE 4019659C2 DE 4019659 A DE4019659 A DE 4019659A DE 4019659 A DE4019659 A DE 4019659A DE 4019659 C2 DE4019659 C2 DE 4019659C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- circuit
- inverter
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 26
- 230000004044 response Effects 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000008030 elimination Effects 0.000 claims description 4
- 238000003379 elimination reaction Methods 0.000 claims description 4
- 230000001629 suppression Effects 0.000 description 23
- 230000000630 rising effect Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000881711 Acipenser sturio Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Description
Die Erfindung bezieht sich auf eine digitale
Rauschbeseitigungsschaltung der im Oberbegriff des Patentanspruchs
1 genannten Art.
Bei einer solchen aus der DE-OS 25 35 916 bekannten digitalen
Rauschbeseitigungsschaltung werden Eingangssignale,
deren Periodendauer kleiner als der Abstand zwischen Taktsignalen
ist, als Störsignale behandelt und beseitigt. Diese
bekannte Schaltung entspricht in ihrer Wirkungsweise im wesentlichen
dem bereits in Verbindung mit Fig. 1 der Zeichnung
gewürdigten Stand der Technik.
Der Erfindung liegt die Aufgabe zugrunde, eine digitale
Rauschbeseitigungsschaltung der im Oberbegriff des Patentanspruchs
1 genannten Art so weiterzubilden, daß diese auftretende
Störimpulse bei minimalem Schaltungsaufwand zuverlässig
beseitigt.
Bei einer Schaltung der genannten Art ist diese Aufgabe
durch die im kennzeichnenden Teil des Patentanspruchs 1
angegebenen Merkmale gelöst.
Ein weiteres Beispiel für einen bekannten digitalen Entstörer ist in der ver
öffentlichten japanischen Patentanmeldung 61-7 718 be
schrieben. Dieser Entstörer ist geeignet für die Unter
drückung von Störungen, die einem Synchronisiersignal eines
TV-Sets überlagert sind, wie es in Fig. 4(A) dargestellt ist.
Dieser bekannte Entstörer enthält ein Flipflop 2, eine
UND-Schaltung 4, ein Zählerflipflop 6, einen monostabilen
Multivibrator, der aus zwei NOR-Schaltungen 8 und 12 zusam
mengesetzt ist, einen Inverter 14 und eine weitere UND-
Schaltung 10 und arbeitet, wie es in dem in Fig. 4(B) dar
gestellten Zeitdiagramm gezeigt ist. Im einzelnen erzeugt
hierzu der oben erwähnte monostabile Multivibrator einen
einzelnen Impuls OUT mit einer Impulsbreite t in Abhängigkeit
von einer Anstiegsflanke eines Eingangssignals Qn. Um zu ver
hindern, daß der Multivibrator 8 und 12 durch ein Störsignal
aktiviert wird, zählt das Zähler-Flipflop 6 Signale der UND-
Schaltung 2 nur dann, wenn das Eingangssignal IN bei "1" ist
und das Ausgangssignal OUT bei "0" ist. Der einzelne Impuls
wird zu einem Zeitpunkt erzeugt, an welchem der Zähler 6
eine bestimmte Anzahl an Ausgangssignalen der UND-Schaltung
zählt. Bei dieser bekannten Schaltung kann zwar ein Stör
signal A, welches dann erzeugt wird, wenn das Ausgangssignal
bei "0" ist, unterdrückt werden, wie es in Fig. 4(C) darge
stellt, jedoch ist es nicht möglich, ein Störsignal B, wel
ches dann erzeugt wird, wenn das Ausgangssignal bei "1" ist,
zu unterdrücken, wie es in Fig. 4(C) dargestellt ist.
Wenn daher in einer Umgebung, in welcher verschiedene Stör
signale ständig aufgrund von Überlagerungsstörungen zwischen
einem Signalfeld mit einem anderen Signalfeld erzeugt werden,
wie das beispielsweise in einem Kraftfahrzeug der Fall ist,
ergibt sich das noch vorhandene Problem, daß es schwierig
ist, Störsignale ausreichend zu unterdrücken.
Ein weiteres bekanntes Beispiel eines Entstörers ist in der
veröffentlichten japanischen Gebrauchsmusteranmeldung
61-75 637 beschrieben. Wie die Fig. 5(A) und (B) zeigen,
unterdrückt dieser Entstörer Eingangssignale mit Frequenzen,
die höher liegen als ein vorbestimmter Wert.
In der Fig. 5(A) besitzt dieser Entstörer 1 einen
P-Kanal-MOS-FET 3, einen N-Kanal-MOS-FET 5, einen Inverter 17, eine
NAND-Schaltung 19, eine NOR-Schaltung 21, einen weiteren
P-Kanal-MOS-FET 23, einen weiteren N-Kanal-MOS-FET 25, einen
Kondensator 11 und einen weiteren Inverter 13. Ferner be
zeichnet in der Fig. 5(A) das Bezugszeichen 7 eine Eingangs
klemme, 15 bezeichnet eine Ausgangsklemme und 9 bezeichnet
eine Versorgungsspannungsklemme.
Der Betrieb der in Fig. 5(A) gezeigten Schaltung wird unter
Bezugnahme auf die Fig. 5(B) im folgenden erläutert. Wenn
ein Eingangssignal von einem Niedrigpegel ("L") auf einen
Hochpegel ("H") sich ändert, wird aufgrund der Einschaltung
des N-MOS-FET 5 der Kondensator 11 über den N-MOS-FET 5 ent
laden, so daß die Spannung an einem Knotenpunkt 26 abfällt,
wie es dargestellt ist. Wenn in diesem Fall der H-Pegel des
Eingangssignals breit genug ist und mithin der Spannungs
pegel am Knotenpunkt 26 bis zu einem Schwellenwert 30 der
NOR-Schaltung 21 abfällt, wird aufgrund der Einschaltung des
N-MOS-FET 25 der Kondensator 11 sofort auf "L" entladen, so
daß sich der Zustand der Ausgangsklemme auf "H" normalerweise
über den Inverter 13 ändert. Wenn jedoch das Eingangssignal
sich von "H" auf "L" aufgrund eines Störsignals abnormal
ändert, bevor der Spannungspegel am Knotenpunkt 26 den
Schwellenwert 30 der NOR-Schaltung 21 erreicht, wird der
Kondensator aufgrund der Einschaltung des P-MOS-FET 3 sofort
entladen, so daß sich die Ausgangsklemme 15 über den Inver
ter 13 auf "L" ändert.
Wenn im Gegensatz dazu das Eingangssignal sich von "H" auf
"L" ändert, wird aufgrund der Einschaltung des P-MOS-FET 3
die Ladung des Kondensators 11 geändert, so daß der Span
nungspegel am Knotenpunkt 26 ansteigt, wie es dargestellt
ist. In diesem Fall ist der L-Pegel des Eingangssignals breit
genug, so daß der Spannungspegel am Knotenpunkt 26 bis zu
einem Schwellenwert 31 der NAND-Schaltung 19 ansteigt und
mithin der Kondensator 11 aufgrund der gleichzeitigen Ein
schaltung des P-MOS-FET 23 sofort auf "H" geändert wird, so
daß die Ausgangsklemme sich normalerweise über den Inverter
13 auf "L" ändert. Wenn jedoch das Eingangssignal sich von
"L" auf "H" abnormal aufgrund eines Störsignals ändert, be
vor der Spannungspegel am Knotenpunkt 26 den Schwellenwert 31
der NAND-Schaltung 19 erreicht, wird wegen der Einschal
tung des N-MOS-FET 25 der Kondensator 11 sofort entladen,
so daß die Ausgangsklemme 15 sich über den Inverter 13 auf
"H" ändert.
Mit der erläuterten bekannten Schaltung ist es daher möglich,
einen Störimpuls mit einer Impulsbreite, die kleiner als
eine vorbestimmte Impulsbreite ist, unabhängig davon, ob die
Signale "H"- oder "L"-Pegel haben, zu unterdrücken. Hierbei
wird die vorbestimmte Impulsbreite bestimmt auf der Basis
einer Zeitkonstanten des aus dem Kondensator 11 und dem
N-MOS-FET 5 bestehenden Entladungsschaltkreises bzw. des aus
dem Kondensator 11 und dem P-MOS-FET bestehenden Entladungs
schaltkreises.
Da bei dem oben erläuterten zweiten bekannten Entstörer die
Entstörungszeitperiode (bzw. die unterdrückbare Impulsbreite
bzw. Frequenz) jedoch bestimmt ist durch Zeitkonstanten
(zusammengesetzt aus dem Kondensator und den beiden N- bzw.
P-Kanal-MOS-FETS 5 bzw. 3) und die beiden Schwellenwerte 30
und 31 (der NOR- bzw. NAND-Schaltungen 21 bzw. 19), unter
liegt die Entstörungszeitperiode dem Einfluß von Element
charakteristikunterschieden (Dispersion) beim Herstellungs
prozeß und ferner Temperatur- und Spannungsschwankungen. Es
besteht daher eine Schwierigkeit darin, daß die Entstörungs
wirkung nicht ausreicht, wenn der Unterschied bei der
Frequenz bzw. Periode zwischen dem normalen Impuls und der
Störung gering ist. Wenn ferner eine lange Entstörungszeit
periode erforderlich ist, benötigen Langzeitkonstante-Transi
storen und große Kondensatoren ein erhöhtes Volumen, so daß
sich als weitere Schwierigkeit ergibt, daß das IC-Chip
volumen anwächst und die Herstellungskosten sich erhöhen,
wenn die bekannte Schaltung in einen einzelnen IC-Chip inte
griert wird.
Da bei dem erfindungsgemäßen Entstörer bzw. der Rauschbeseitigungsschaltung die Entstörungszeit
bzw. Störimpulsbreite bzw. -frequenz in Abhängigkeit der
Verschiebungszeit wenigstens eines Schieberegisters, das auf
ein Bezugstaktsignal anspricht, bestimmt werden kann, ist es
möglich, die Entstörungszeit auf der Basis des Bezugstaktsignals
genau zu bestimmen. Wenn ferner der Entstörer in
einer sogenannten dynamischen digitalen Schaltung ausgebildet
ist, ist es möglich, das IC-Volumen zu minimieren, wenn die
Entstörer zusammen mit anderen Schaltungen
integriert sind.
Anhand der Figuren wird die Erfindung noch näher erläutert.
Es zeigt
Fig. 1(A) ein Schaltbild eines ersten Ausführungs
beispiels eines erfindungsgemäßen digitalen
Entstörers;
Fig. 1(B) ein Zeitdiagramm zur Erläuterung des Ent
störungsbetriebs der in Fig. 1(A) gezeigten
Schaltung;
Fig. 2(A) ein Schaltbild für ein zweites Ausführungs
beispiel eines erfindungsgemäßen digitalen
Entstörers;
Fig. 2(B) ein Zeitdiagramm zur Erläuterung des Ent
störungsbetriebs der in Fig. 2(A) gezeigten
Schaltung;
Fig. 2(C) ein Diagramm zur Erläuterung der Beziehung
zwischen der Impulsbreite und dem Signal
durchlaß/Unterdrückungsbetrieb beim zweiten
Ausführungsbeispiel der Erfindung, welches
in Fig. 2(A) dargestellt ist,
Fig. 2(D) ein Zeitdiagramm zur Erläuterung der
Verringerung eines instabilen Unterdrückungs
bereichs in Abhängigkeit von zwei Taktsignalen;
Fig. 2(E) ein Ausführungsbeispiel eines Taktsignal
generators für zwei Taktsignale, die in den
in Fig. 2(A) dargestellten Entstörer integriert
sind;
Fig. 3(A) ein drittes Ausführungsbeispiel eines erfin
dungsgemäßen digitalen Entstörers;
Fig. 3(B) ein Zeitdiagramm zur Erläuterung von Impuls
durchlaß- und Impulsunterdrückungszeiten beim
dritten, in der Fig. 3(A) dargestellten Aus
führungsbeispiel;
Fig. 3(C) ein Zeitdiagramm zur Erläuterung der Impuls
durchlaß- und Impulsunterdrückungszeiten
einer modifizierten Ausführungsform des in
der Fig. 3(A) dargestellten dritten Ausfüh
rungsbeispiels des digitalen Entstörers;
Fig. 4(A) ein Schaltbild einer ersten bekannten Ausführungs
form eines digitalen Entstörers;
Fig. 4(B) ein Zeitdiagramm zur Erläuterung der Arbeits
weise des in Fig. 4(A) gezeigten Entstörers;
Fig. 4(C) ein Zeitdiagramm zur Erläuterung eines beim
Entstörer in der Fig. 4(A) auftretenden
Problems;
Fig. 5(A) ein Schaltbild für eine zweite bekannte
Ausführungsform eines digitalen Entstörers; und
Fig. 5(B) ein Zeitdiagramm zur Erläuterung des
Entstörungsbetriebs der in der Fig. 5(A)
gezeigten Schaltung.
Die Fig. 1(A) zeigt ein erstes erfindungsgemäßes Ausfüh
rungsbeispiel, das durch ein Schieberegister mit statischem
Betrieb gebildet ist. Der statische Betrieb beinhaltet
hier, daß in einer digitalen Schaltung, bei welcher die in
ternen digitalen Pegel und die digitalen Ausgangspegel in
Abhängigkeit von einem Eingangssignalpegel sich ändern,
wenn das Eingangssignal anhält, die internen digitalen
Pegel und die digitalen Ausgangspegel bei den vorherigen
Pegeln gehalten bzw. gespeichert werden. Der Entstörer,
welcher in der Fig. 1(A) dargestellt ist, beinhaltet im
wesentlichen ein Schieberegister, das zwei D-Flipflop-Schal
tungen (im folgenden mit D-FF bezeichnet) aufweist.
Im einzelnen enthält die dargestellte Entstörerschaltung
einen ersten (Master) D-FF 201, einen zweiten (Slave) D-FF
202, eine UND-Schaltung 203 und eine NOR-Schaltung 204. Der
D-FF besitzt einen Eingangsanschluß D, einen Taktanschluß
CK, eine Ausgangsklemme Q, einen Setzeingang S und einen
Rücksetzeingang R. Beim ersten D-FF 201 wird ein Eingangs
signal IN, das der Eingangsklemme D1 zugeführt wird, von der
Ausgangsklemme Q1 (205) als erstes Ausgangssignal OUT1 ab
gegeben in Abhängigkeit von einem Verschiebungstaktsignal
CKs, das dem Taktanschluß CK1 zugeführt ist, wobei das Aus
gangssignal um eine Bitzeit (maximal eine Periode) des Ver
schiebungstaktsignals CKs verschoben bzw. verzögert ist.
Das heißt, es ist möglich, den Betrieb des D-FF wie folgt
zu definieren:
Der Eingangssignal(IN)-Pegel wird als der
Ausgangssignal(OUT1)-Pegel gehalten, wenn eine Anstiegs
flanke des Verschiebungstaktsignals CKs ansteigt, und dieser
gehaltene Ausgangssignal(OUT1)-Pegel ändert sich nicht, unab
hängig von einer Änderung beim Eingangssignal(IN)-Pegel, bis
die nachfolgende Anstiegsflanke des Verschiebungstaktsignals
CKs ansteigt und damit der nachfolgende Eingangssignal(IN)-Pegel
als der nachfolgende Ausgangssignal(OUT1)-Pegel gehal
ten wird, wie es in Fig. 1(B) dargestellt ist. In der glei
chen Weise wird beim zweiten D-FF 202 das der Eingangsklemme
D2 zugeführte Ausgangssignal OUT1 (205) von der Ausgangs
klemme Q2 als zweites Ausgangssignal OUT2 ausgegeben in Ab
hängigkeit vom gleichen Verschiebungstaktsignal CKs, das
dem Taktanschluß CK2 zugeführt ist. Das zweite Ausgangs
signal ist hierbei um eine Bitzeit des Verschiebungstakt
signals CKs verzögert bzw. verschoben. Ferner werden das
erste D-FF 201 und das zweite D-FF 202 auf "1" gesetzt in
Abhängigkeit von einem UND-verknüpften Signal, das über eine
UND-Schaltung 203, welche auf das Eingangssignal IN und das
zweite Ausgangssignal OUT2 anspricht, erhalten wird, und die
beiden Flipflops werden auf "0" zurückgesetzt in Abhängigkeit
von einem NOR-verknüpften Ausgangssignal, das über eine
NOR-Schaltung 204 erhalten wird, welche auf das Eingangs
signal IN und das zweite Ausgangssignal OUT2 anspricht.
Unter Bezugnahme auf die Fig. 1(B) wird der Betrieb der
statischen Entstörungsschaltung, welche in Fig. 1(A) darge
stellt ist, erläutert. Die Entstörungsschaltung enthält
die beiden D-FF 201 und 202. Da das Eingangssignal IN durch
eine Bitzeit durch das eine D-FF verzögert ist, ist es mög
lich, ein Signal zu übertragen, das eine Impulsbreite hat,
die größer ist als die doppelte Periode ELIMmax des Ver
schiebungstaktsignals CKs, jedoch ein Signal zu unterdrücken,
das eine Impulsbreite hat, die geringer ist als eine Periode
PASSmin des Verschiebungstaktsignals CKs. Das heißt, ein
Signal, welches eine Frequenz hat, die geringer ist als die
halbe Frequenz des Verschiebungstaktsignals CKs, kann über
tragen werden, jedoch läßt sich ein Signal mit einer Frequenz
höher als die des Verschiebungstaktsignals CKs unterdrücken.
Ferner kann gezeigt werden, daß die maximale Impuls(Stö
rungs)-Unterdrückungszeit (Periode) ELIMmax eine doppelte
Periode des Verschiebungstaktsignales CKs ist und eine mini
male Impuls(Signal) -Übertragungszeit PASSmin eine Periode
des Verschiebungstaktsignales CKs ist. Daher kann ein Ein
gangssignal, das eine Impulsbreite hat, die größer ist als
die doppelte Periode des Taktsignals, übertragen werden.
Ferner kann ein Eingangssignal, das eine Impulsbreite hat,
die kleiner ist als eine Periode des Taktsignals, unter
drückt werden. Schließlich kann ein Eingangssignal, das
eine Impulsbreite zwischen der doppelten Periode und einer
einzelnen Periode des Taktsignales hat, übertragen oder eli
miniert werden in Abhängigkeit von dem Zeitunterschied zwi
schen dem Eingangssignal IN und dem Taktsignal CKs, wie es
in Fig. 3(B) dargestellt ist.
Es wird beispielsweise angenommen, daß dann, wenn der Aus
gangssignalpegel von OUT2 bei "0" ist, ein Signal erzeugt
wird und fortschreitet, während der Eingangssignalpegel IN
bei "1" ist. Wenn in diesem Fall die Anstiegsflanke des
Verschiebungstaktsignals CKs einmal vorhanden ist, wie es
durch 301 in Fig. 1(B) gezeigt ist, schreitet eine Änderung
im Eingangssignalpegel nicht fort, und es können daher Stör
signale unterdrückt werden. Wenn jedoch die Anstiegsflanke
des Verschiebungstaktsignals CKs das zweite Mal vorhanden
ist, wie es durch 302 in Fig. 1(B) gezeigt ist, wird eine
Änderung beim Eingangssignal beim zweiten zeitlichen Auf
treten der Anstiegsflanke des Verschiebungstaktsignals CKs
weitergegeben.
Wenn jedoch der Eingangssignal(IN) -Pegel zu dem gleichen
Ausgangssignal(OUT2)-Pegel ("0") bei A1 in Fig. 1(B) zurück
gebracht ist, bevor der Ausgangssignal(OUT1)-Pegel durch
das zweite D-FF 202 verschoben ist, werden die beiden
D-FF 201 und 201 zum Zeitpunkt der Abfallflanke des Eingangs
signals IN über die NOR-Schaltung 204 auf "0" zurückgesetzt,
so daß sich der Ausgangssignal(OUT2)-Pegel nicht ändert.
Im Gegensatz dazu wird angenommen, daß dann, wenn der Aus
gangssignalpegel von OUT2 bei "1" ist, ein Signal erzeugt
und weitergegeben wird, während welchem der Eingangspegel IN
bei "0" ist. Wenn in diesem Fall die Anstiegsflanke des
Verschiebungstaktsignals CKs das erste Mal auftritt, wie es
in Fig. 1(B) durch 303 gezeigt ist, wird eine Änderung im
Eingangssignalpegel nicht weitergegeben, und ein Störsignal
kann daher unterdrückt werden. Wenn jedoch die Anstiegs
flanke des Verschiebungstaktsignals CKs das zweite Mal auf
tritt, wie es durch 304 in Fig. 1(B) gezeigt ist, wird eine
Änderung im Eingangssignalpegel weitergegeben, und zwar beim
zeitlichen Auftreten der zweiten Anstiegsflanke des Verschie
bungstaktsignals CKs.
Wenn jedoch der Eingangssignal(IN)-Pegel auf den gleichen
Ausgangssignal(OUT2)-Pegel "1" bei A2 in Fig. 1(B) zurück
gebracht wird, bevor der Ausgangssignal(OUT1)-Pegel durch
das zweite D-FF 202 verschoben wird, werden zum Zeitpunkt
der Anstiegsflanke des Eingangssignals IN die beiden D-FF 201
und 202 über die UND-Schaltung 203 auf "1" gebracht, so daß
sich der Ausgangssignal(OUT2)-Pegel nicht ändert.
Wie oben erläutert wurde, kann beim ersten Ausführungs
beispiel die Störsignalunterdrückungszeit bestimmt werden
auf der Basis der Periode bzw. Frequenz des Verschiebungs
taktsignals. Ferner ist es möglich, immer Störsignale zu
unterdrücken, unabhängig davon, ob das Ausgangssignal OUT2
den "1"- oder "0"-Pegel hat, da ein Eingangssignal (bei
spielsweise ein Störsignal) mit einem Pegel "1" oder "0",
welcher entgegengesetzt ist zu dem des Ausgangssignals OUT2,
eliminiert werden kann. Da der Entstörer ferner nur durch
digitale Schaltungen, ohne Verwendung analoger Schaltungen,
gebildet werden kann, ist es möglich, die Prüfeffizienz zu
verbessern, insbesondere, wenn der Entstörer in einen ein
zelnen Chip mit anderen Schaltkreisen integriert ist. Dies
beruht darauf, daß im Falle einer Analogschaltung das Prüf
verfahren modifiziert werden muß in Abhängigkeit von den
Arten der analogen Schaltkreise und der Prüfvorgang daher
kompliziert wird.
Die Fig. 2(A) zeigt das Schaltbild eines zweiten Ausführungs
beispiels, das durch ein Setz/Rücksetz-Schieberegister mit
dynamischem Betrieb gebildet ist. Der dynamische Betrieb ver
anlaßt hier einen durch Taktimpulse in regelmäßigen Zeitab
ständen aktivierten digitalen Schaltkreis, seinen Betrieb
beizubehalten ohne Verwendung von Flipflop-Schaltungen (sta
tischen Schaltkreisen). Obgleich Signalpegel bei der Ein
gangstorschaltung eines MOS-Inverters oder durch Ändern des
Ladungszustandes eines Kondensators, der zwischen einem Kno
tenpunkt und dem Substrat gebildet wird, gespeichert werden
können, muß das gespeicherte Signal auf die nächste Stufe in
Abhängigkeit von Taktimpulsen übertragen werden, bevor es
entladen worden ist.
Im einzelnen beinhaltet der Entstörer ein dynamisches
Setz/Rücksetz-Schieberegister, das zusammengesetzt ist aus einer
ersten Übertragungstorschaltung 105, einer zweiten Über
tragungstorschaltung 106, einem Schiebeinverter 113, einer
Setz/Rücksetz(Lade/Entlade)-Schaltung 115, bestehend aus
einem ersten P-Kanal-MOS-FET 110, einen zweiten P-Kanal-MOS-FET 109,
einem ersten N-Kanal-MOS-FET 111 und einem zweiten
N-Kanal-MOS-FET 112, einem Eingangsknotenpunkt 117 zwischen
der ersten Übertragungstorschaltung 105 und dem Schiebe
inverter 113 und einem Ausgangsknotenpunkt 114, der zwischen
den Schiebeinverter 113 und die zweite Übertragungstorschaltung 106
geschaltet ist, einen ersten Eingangsinverter
104 und einen zweiten Ausgangsinverter 107.
Die erste Übertragungstorschaltung 105 wird in Abhängigkeit
von einem ersten Taktsignal CK1 geschaltet, und die zweite
Übertragungstorschaltung 106 wird in Abhängigkeit eines
zweiten Taktsignals CK2 geschaltet. Der erste P-Kanal-MOS-FET
110 wird in Abhängigkeit von einem "0"-Pegelsignal einge
schaltet, das durch Invertierung eines Eingangssignal(IN)-Pegels "1"
durch den ersten Eingangsinverter 104 erhalten
wird. Der erste N-Kanal-MOS-FET 111 wird in Abhängigkeit
von einem "1"-Pegelsignal eingeschaltet, das durch Invertie
rung eines Eingangssignal(IN)-Pegels "0" durch den ersten
Eingangsinverter 104 erhalten wird. Der zweite P-Kanal-MOS-FET 109
wird in Abhängigkeit von einem "0"-Pegelsignal am
Knotenpunkt 116 zwischen der zweiten Übertragungstorschaltung
106 und dem Ausgangsinverter 107 eingeschaltet. Der zweite
N-Kanal-MOS-FET 112 wird in Abhängigkeit von einem "1"-Pegel
am gleichen Knotenpunkt 116 eingeschaltet. Die ersten und
zweiten P-Kanal-MOS-FETs 110 und 109 werden daher beide ein
geschaltet, um den Knotenpunkt 117 zu setzen, wenn die Ein
gangs- und Ausgangssignale beide bei "1" sind, wie es in
Fig. 2(A) gezeigt ist. Wenn jedoch die ersten und zweiten
N-Kanal-MOS-FETs 111 und 112 beide eingeschaltet sind, wird
der Knotenpunkt 117 zurückgesetzt, wenn die Eingangs- und
Ausgangssignale beide bei "0" sind.
Unter Bezugnahme auf die Fig. 2(B) wird der Betrieb des in
der Fig. 2(A) gezeigten dynamischen Entstörers noch näher
erläutert. Der Entstörer enthält die beiden Übertragungs
torschaltungen 105 und 106. Da das Eingangssignal IN durch
eine Zeitdifferenz zwischen den beiden Anstiegsflanken der
beiden Taktsignale CK1 und CK2 verzögert ist, ist es möglich,
ein Signal weiterzuleiten, das eine Periode bzw. Impulsbreite
hat, die größer ist als eine Zeitdifferenz ELIMmax (121)
zwischen einer Abstiegsflanke des ersten Taktsignals CK1 und
der zweiten auftretenden Anstiegsflanke des zweiten Takt
signals CK2. Ferner ist es möglich, ein Signal mit einer
Periode bzw. Impulsbreite, die geringer ist als eine Zeit
differenz PASSmin (120), zwischen einer Abstiegsflanke des
ersten Taktsignals CK1 und einer erstmalig auftretenden
Anstiegsflanke des zweiten Taktsignals CK2 zu unterdrücken.
Ferner kann ein Signal mit einer Periode bzw. einer Impuls
breite zwischen den beiden Zeitdifferenzen PASSmin und
ELIMmax weitergeleitet oder unterdrückt werden in Abhängig
keit von dem relativen Zeitverlauf des Eingangssignals und
der Taktsignale.
Insbesondere, wenn ein Eingangssignal(IN)-Pegel sich von
"0" auf "1" bei B1 in Fig. 2(B) ändert und anschließend
das erste Taktsignal CK1 bei B2 auf "1" ansteigt, wird nur
die erste Übertragungstorschaltung 105 eingeschaltet, und
es fällt der Knotenpunkt 114 somit auf "0". Da jedoch die
zweite Übertragungstorschaltung 106 noch nicht eingeschaltet
ist, wird nur der erste P-Kanal-MOS-FET 110 eingeschaltet,
und die anderen MOS-FETs werden ausgeschaltet gehalten. Da
die Setz/Rücksetz(Lade/Entlade)-Schaltung 115 mit dem Kno
tenpunkt 117 dann nicht verbunden ist, bleibt der Ausgangs
signal(OUT)-Pegel unverändert. Wenn anschließend das zweite
Taktsignal CK2 auf "1" bei B3 ansteigt, wird die zweite
Übertragungstorschaltung 106 eingeschaltet, so daß der Aus
gangssignal(OUT)-Pegel 108 sich über den Ausgangsinverter
107 auf "1" ändert. Da bei diesen Betriebsbedingungen der
zweite P-Kanal-MOS-FET 109 eingeschaltet ist (der erste
P-Kanal-MOS-FET 110 bleibt eingeschaltet), wird der Knoten
punkt 117 über die beiden P-Kanal-MOS-FETs 110 und 109 ge
setzt bzw. auf "1" geändert.
Wenn bei diesen Betriebsbedingungen der Eingangssignal(IN)-
Pegel und das zweite Taktsignal CK2 auf "0" bei B4 abfallen,
wird nur der erste N-Kanal-MOS-FET 111 eingeschaltet, und
die Setz/Rücksetz-Schaltung 115 wird nicht mit dem Knoten
punkt 117 verbunden, so daß der Knotenpunkt(114)-Pegel und
der Ausgangssignal(OUT)-Pegel unverändert bleiben.
Wenn anschließend das erste Taktsignal CK1 bei B5 ansteigt,
nachdem der Eingangssignal(IN)-Pegel auf "0" abgefallen ist,
wird die erste Übertragungstorschaltung 105 eingeschaltet,
und der Knotenpunkt ändert sich über den Schiebeinverter
113 auf "1". Da jedoch die zweite Übertragungstorschaltung
106 ausgeschaltet ist, wird, da nur der erste N-Kanal-MOS-FET
111 eingeschaltet ist, die Setz/Rücksetz-Schaltung 115 nicht
mit dem Knotenpunkt 117 verbunden, so daß der Ausgangs
signal(OUT)-Pegel unverändert bei "1" bleibt.
Wenn jedoch bei diesen Betriebsbedingungen das zweite Takt
signal CK2 bei B6 auf "1" ansteigt, wird die zweite Über
tragungstorschaltung 106 eingeschaltet und der Knotenpunkt
116 auf "1" gebracht, so daß der zweite N-Kanal-MOS-FET 112
eingeschaltet wird (der erste N-Kanal-MOS-FET 111 bleibt
eingeschaltet). Hierdurch wird der Knotenpunkt 117 zurück
gesetzt bzw. auf "0" geändert, und der Ausgangssignal(OUT)-Pegel
ändert sich über den Ausgangsinverter 107 auf "0".
Wenn sich der Eingangssignal(IN)-Pegel von "0" auf "1" bei
B7 ändert und anschließend das zweite Taktsignal CK2 auf
"1" bei B8 ansteigt, wird der erste P-Kanal-MOS-FET 110
eingeschaltet und der erste N-Kanal-MOS-FET 111 ausgeschal
tet. Da der zweite P-Kanal-MOS-FET 109 ausgeschaltet ist
und der zweite N-Kanal-MOS-FET 112 eingeschaltet ist (und
der Knotenpunkt 114 bei "1" ist), wird die Setz/Rücksetz-Schaltung 115
nicht angeschlossen, so daß der Knotenpunkt
114 unverändert bei "1" bleibt und mithin der Ausgangs
signal(OUT)-Pegel ebenfalls unverändert bei "1" bleibt.
Wenn ferner das erste Taktsignal CK1 bei B9 auf "1" an
steigt und der Eingangssignal(IN)-Pegel bei "1" ist, wird
die erste Übertragungstorschaltung 105 eingeschaltet, und
der Knotenpunkt 114 wird über den Schiebeinverter 114 auf
"0" geändert. Wenn jedoch der Eingangssignal(IN)-Pegel bei
B10 von "1" sich auf "0" ändert, ändert sich der Knotenpunkt
114 ebenfalls über den Schiebeinverter 113 auf "1".
Wenn anschließend das zweite Taktsignal CK2 bei B11 auf "1"
ansteigt, sind die Betriebsbedingungen die gleichen wie bei
B6, da der Eingangssignal(IN)-Pegel bei "0" ist. Der Aus
gangspegel OUT ist somit auf "0" zurückgesetzt.
Als Zusammenfassung ergibt sich, daß eine Änderung des Ein
gangssignal(IN)-Pegels zwischen einer Abstiegsflanke des
ersten Taktsignals CK1 und einer zum zweiten Mal auftreten
den Anstiegsflanke des zweiten Taktsignals CK2, wie es durch
das Intervall ELIMmax (121) gezeigt ist, diese Änderung an
die Ausgangsklemme OUT übertragen werden kann. Ferner kann
eine Änderung des Eingangssignal(IN)-Pegels zwischen einer
Abstiegsflanke des ersten Taktsignals CK1 und einer erst
malig auftretenden Anstiegsflanke des zweiten Taktsignals
CK2, wie es durch das Intervall PASSmin (120) gezeigt ist,
auf die Ausgangsklemme OUT nicht übertragen werden. Mithin
läßt sich die Entstörungszeit in Abhängigkeit der zeitlichen
Abläufe des Eingangssignals (IN) und des ersten Taktsignals
CK1 bestimmen.
Die Fig. 2(C) zeigt die Beziehung der Schaltungs-Durchlaß/Unter
drückungs-Charakteristiken und der Impulsbreite des
Eingangssignals. Die Fig. 2(C) zeigt, daß dann, wenn der
Eingangsimpuls eine Impulsbreite hat, die größer ist als
die maximale Impulsunterdrückungszeit ELIMmax (121), in
einem mit 124 bezeichneten Bereich das impulsförmige Ein
gangssignal durchgelassen wird bzw. weitergeleitet wird.
Wenn die Impulsbreite geringer ist als die minimale Impuls
durchlaßzeit PASSmin (120) in einem mit 122 bezeichneten
Bereich, wird das Eingangssignal nicht hindurchgeleitet bzw.
weitergeleitet, so daß ein Störsignal unterdrückt werden
kann. Wenn die Impulsbreite zwischen den beiden Zeitabläufen
PASSmin und ELIMmax in einem mit 123 bezeichneten Bereich
liegt, wird der Eingangsimpuls hindurchgelassen oder nicht
hindurchgelassen bei instabilen Bedingungen.
Um die Störungsunterdrückungszeit zu erhöhen bzw. um den
oben bezeichneten instabilen Bereich 123 zu verringern, ist
es von Vorteil, die Zeitdauer (120) zwischen der Abstiegs
flanke des ersten Taktsignals CK1 und der Anstiegsflanke des
zweiten Taktsignals CK2 so lang wie möglich zu machen, wie
das in Fig. 2(D) dargestellt ist. Auf diese Weise wird der
Bereich 123 zwischen dem Impulsdurchlaßbereich 124 und dem
Impulsunterdrückungsbereich 122 relativ gegenüber dem oben
genannten Zeitablauf 120 verringert. Die Fig. 2(E) zeigt ein
Ausführungsbeispiel für eine Schaltung zur Verringerung des
instabilen Bereiches 123. Diese Schaltung wird gebildet von
ersten und zweiten Exklusiv-ODER-Schaltungen 125 und 126 so
wie sechs Invertern 127a, 127b, 128a, 128b, 129a und 129b.
In einer Exklusiv-ODER-Schaltung erreicht man ein "1"-Pegel
signal, wenn die beiden Eingangssignalpegel unterschiedlich
zueinander sind. Wenn daher ein Bezugstaktsignal CKf über
zwei in Reihe geschaltete Inverter durch die Umschaltzeit
an der Eingangstorschaltung eines jeden Inverters verzögert
wird, ist es möglich, ein verzögertes "1"-Pegelsignal über
eine Exklusiv-ODER-Schaltung in Abhängigkeit des gleichen
Bezugstaktsignals zu erhalten, das direkt an die eine Ein
gangsklemme der ODER-Schaltung gelegt ist, und indirekt an
die andere Eingangsklemme der ODER-Schaltung über die beiden
in Reihe geschalteten Inverter mit Verzögerung geliefert ist.
Die Fig. 3(A) zeigt ein drittes Ausführungsbeispiel der Er
findung, bei welchem zwei Setz/Rücksetz(Lade/Entlade)-Schie
beregister 115 zusammengesetzt sind aus ersten und zweiten
P-Kanal-MOS-FETs 110 und 109, ersten und zweiten N-Kanal-MOS-FETs 111
und 112 und ein Schiebeinverter 113 in Reihe
geschaltet ist mit einer dazwischengeschalteten Übertragungs
torschaltung 150. Die Fig. 3(B) zeigt die minimale Impuls
durchlaßzeit PASSmin (130) und die maximale Impulsunter
drückungszeit ELIMmax (131) des in Fig. 3(A) dargestellten
Entstörers. Die Zeiten PASSmin und ELIMmax 130 und 131 sind
beide nur in Abhängigkeit des ersten Taktsignals CK1 einge
stellt.
Wenn daher das weitere Schieberegister 115 zusammengesetzt
ist aus den MOS-FETs 109, 110, 111 und 112, und der Inverter
113 zusätzlich in Reihe geschaltet ist zu der in Fig. 3(A)
gezeigten Schaltung (drei Schaltungen 115 insgesamt), sind
die minimale Impulsdurchlaßzeit PASSmin (140) und die maxi
male Impulsunterdrückungszeit ELIMmax (141) des Entstörers
in der Weise festgelegt, wie es in Fig. 5(C) dargestellt ist.
Die instabile Entstörungszeit 123, welche in Fig. 2(C) ge
zeigt ist, wird aufgrund der Zeitdifferenz zwischen dem
Eingangssignal IN und dem ersten Taktsignal CK1 bei ihrem
Maximum erzeugt, unabhängig von der Anzahl der Stufen der
Schieberegister, wie es in den Fig. 2(D), 3(B) und
3(C) dargestellt ist. Wenn jedoch die Schieberegister in
Mehrfachstufenanordnung in Reihe geschaltet sind, ist es
möglich, die Wahrscheinlichkeit zu verringern, daß die
Zeitdifferenz zwischen dem Eingangssignal IN und dem ersten
Taktsignal CK1 ihr Maximum bei allen Stufen hat. Auf diese
Weise läßt sich in der Praxis die instabile Entstörungszeit
123 verringern.
Wenn die Entstörerschaltung mehrstufig ausgebildet ist, er
höht sich zwar die Anzahl der Schieberegisterschaltungen,
jedoch ist es möglich, aufgrund der Ausbildung der Schiebe
registerschaltungen durch dynamische Schaltungen, welche
in Abhängigkeit von Taktsignalen gesteuert sind, das Volumen
jedes Elements zu verringern und damit die Entstörerschal
tungen in einem kleinen Bereich innerhalb eines IC-Chips
unterzubringen, wenn die Integration in andere Schaltkreise
erfolgt. Da ferner die ersten und zweiten Taktsignale CK1
und CK2 auf der Basis eines Bezugstaktsignales, das von
einem Taktgenerator mit einfachem Schaltungsaufbau, wie
in Fig. 2(E) gezeigt, erzeugt wird, gewonnen werden kann,
ist es möglich, bei der Integrierung mehrerer Entstörer
schaltungen in einem einzelnen IC-Chip den Taktgenerator
gemeinsam zu verwenden, ohne daß das IC-Volumen für die
Entstörerschaltungen merklich erhöht wird.
Das Konzept des digitalen Entstörers gemäß der Erfindung
läßt sich wie folgt noch erweitern:
Die Verschiebemittel übertragen ein Eingangssignal IN nur dann, wenn N-Stücke (N≧2) der Flanken des Taktsignales CK in der gleichen Zustandsperiode des Eingangssignales bei einer N-ten Flankenzeit des Taktsignales als ein Ausgangs signal OUT enthalten sind, zur Unterdrückung des Eingangs signals als Störsignal nur dann, wenn (N-1)-Stücke der Flanken des Taktsignals in der gleichen Zustandsperiode des Eingangssignals enthalten sind.
Die Verschiebemittel übertragen ein Eingangssignal IN nur dann, wenn N-Stücke (N≧2) der Flanken des Taktsignales CK in der gleichen Zustandsperiode des Eingangssignales bei einer N-ten Flankenzeit des Taktsignales als ein Ausgangs signal OUT enthalten sind, zur Unterdrückung des Eingangs signals als Störsignal nur dann, wenn (N-1)-Stücke der Flanken des Taktsignals in der gleichen Zustandsperiode des Eingangssignals enthalten sind.
Wie oben beschrieben, kann bei dem digitalen Entstörer ge
mäß der Erfindung die Entstörungszeit bestimmt werden in
Abhängigkeit von der Verschiebungszeit wenigstens eines
Schieberegisters, so daß es möglich ist, die Entstörungs
zeit bzw. Störungsunterdrückungszeit auf der Basis eines
Bezugstaktsignals genau zu bestimmen. Wenn die Entstörungs
schaltung ferner vom dynamischem Typ ist, ist es möglich,
das IC-Volumen zu minimieren. Der Entstörer gemäß der Er
findung kann daher wirkungsvoll in einem Mehrfachnachrichten
system (die Übertragungsgeschwindigkeiten sind mehr als
einige zehn kHz) in Kraftfahrzeugen wirkungsvoll angewendet
werden, bei denen verschiedene Störsignale höher als einige
hundert kHz immer erzeugt werden ohne Erhöhung der Herstel
lungskosten.
Claims (6)
1. Digitale Rauschbeseitigungsschaltung mit
- (a) einer Schiebeschaltung, die auf ein Eingangssignal und auf mindestens zwei Taktsignale anspricht, zur wahlweisen Übertragung des Eingangssignals als ein Ausgangssignal oder zur Beseitigung des Eingangssignals als ein Rauschsignal;
- (b) einer Setzeinrichtung, die auf das Eingangssignal und das Ausgangssignal anspricht, um die Schiebeeinrichtung zu setzen, wenn die Eingangs- und Ausgangssignalpegel beide einen ersten binären Signalspannungspegel aufweisen, und
- (c) einer Rücksetzeinrichtung, die auf das Eingangssignal und das Ausgangssignal anspricht, um die Schiebeeinrichtung zurückzusetzen, wenn die Eingangs- und Ausgangssignalpegel beide einen zweiten binären Signalspannungspegel aufweisen,
dadurch gekennzeichnet, daß die Schiebeeinrichtung aufweist:
- (1) eine erste Übertragungstorschaltung (105), die auf das Eingangssignal (IN) und ein erstes Taktsignal (CK1) anspricht und im Ansprechen auf das erste Taktsignal (CK1) leitend geschaltet wird;
- (2) eine zweite Übertragungstorschaltung (106), die auf das zweite Taktsignal (CK2) leitend geschaltet wird, das gegenüber dem ersten Taktsignal (CK1) verzögert ist, und
- (3) einen Schiebeinverter (113), der zwischen die erste Übertragungstorschaltung (105) und die zweite Übertragungstorschaltung (106) geschaltet ist, um einen binären Signalpegel eines ihm zugeführten Signals zu invertieren.
2. Digitale Rauschbeseitigungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die Setzeinrichtung aufweist:
- (a) einen Eingangsinverter (104), der auf das Eingangssignal anspricht, um den Eingangssignalpegel zu invertieren;
- (b) ein erstes Schaltelement (110) mit einem Ausgangsanschluß, der zwischen die erste Übertragungstorschaltung (105) und den Schiebeinverter geschaltet und im Ansprechen auf einen ersten binären Spannungspegel des Eingangssignals (IN) leitend geschaltet wird, das über den Eingangsinverter (104) invertiert ist, und
- (c) ein zweites Schaltelement (109), das zwischen das erste Schaltelement (110) und eine Versorgungsspannung geschaltet ist und im Ansprechen auf den gleichen ersten binären Spannungspegel des Eingangssignals, das über den Schiebeinverter (113) invertiert ist, leitend geschaltet wird, wenn die zwei Übertragungstorschaltungen (105, 106) im Ansprechen auf die ersten und zweiten Taktsignale gleichzeitig leitend geschaltet sind, wobei die ersten und zweiten Schaltelemente (110, 109) einen Ausgangsanschluß (117) der ersten Übertragungstorschaltung (105) auf einen hohen Spannungspegel setzen, wenn beide leitend geschaltet sind.
3. Digitale Rauschbeseitigungsschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß die Setzeinrichtung aufweist:
- (a) ein drittes Schaltelement (111) mit einem Ausgangsanschluß, der zwischen die erste Übertragungstorschaltung (105) und den Schiebeinverter (113) geschaltet ist und im Ansprechen auf einen zweiten binären Spannungspegel des Eingangssignals (IN), das über den Eingangsinverter invertiert ist, leitend geschaltet wird, und
- (b) ein viertes Schaltelement (112), das zwischen das dritte Schaltelement (111) und Masse geschaltet ist und im Ansprechen auf den gleichen zweiten binären Spannungspegel des Eingangssignals, das über den Schiebeinverter (113) invertiert ist, leitend geschaltet wird, wenn die zwei Übertragungstorschaltungen (105, 106) beide im Ansprechen auf die ersten und zweiten Taktsignale gleichzeitig leitend geschaltet sind, wobei das dritte und vierte Schaltelement (111, 112) den Ausgangsanschluß der ersten Übertragungstorschaltung (105) auf einen niedrigen Spannungspegel setzt, wenn beide leitend geschaltet sind.
4. Digitale Rauschbeseitigungsschaltung nach Anspruch 3, dadurch
gekennzeichnet, daß mehrere
Setz-Rücksetz-Schieberegister, die jeweils den Schiebeinverter
(113) und die ersten bis vierten Schaltelemente (109
bis 112) aufweisen, in Mehrstufenanordnung zwischen zwei
von wenigstens drei Übertragungstorschaltungen geschaltet
sind.
5. Digitale Rauschbeseitigungsschaltung nach einem der Ansprüche
1 bis 4, gekennzeichnet durch eine
Taktverteilungsschaltung, die aufweist:
- (a) eine erste Exklusiv-ODER-Schaltung (125) mit einem ersten Eingangsanschluß, der auf ein Bezugstaktsignal (CKf) anspricht, und einem zweiten Eingangsanschluß, der über zwei in Reihe geschaltete Inverter (127a, 127b) mit dem Bezugstaktsignal zur Erzeugung des ersten Taktsignals (CK1) verbunden ist, und
- (b) eine zweite Exklusiv-ODER-Schaltung (126) mit einem ersten Eingangsanschluß, der mit dem zweiten Eingangsanschluß der ersten Exklusiv-ODER-Schaltung (125) über zwei weitere in Reihe geschaltete Inverter (128a, 128b) verbunden ist, und mit einem zweiten Eingangsanschluß, der mit dem ersten Eingangsanschluß über zwei weitere in Reihe geschaltete Inverter (129a, 129b) zur Erzeugung des zweiten Taktsignals (CK2) mit einer Verzögerung gegenüber dem ersten Taktsignal (CK1) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1158188A JP2653177B2 (ja) | 1989-06-22 | 1989-06-22 | 雑音除去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4019659A1 DE4019659A1 (de) | 1991-01-10 |
DE4019659C2 true DE4019659C2 (de) | 1992-10-22 |
Family
ID=15666193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4019659A Granted DE4019659A1 (de) | 1989-06-22 | 1990-06-20 | Digitaler entstoerer |
Country Status (3)
Country | Link |
---|---|
US (1) | US5151612A (de) |
JP (1) | JP2653177B2 (de) |
DE (1) | DE4019659A1 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5479132A (en) * | 1994-06-06 | 1995-12-26 | Ramtron International Corporation | Noise and glitch suppressing filter with feedback |
EP0825715A1 (de) * | 1996-08-19 | 1998-02-25 | Siemens Aktiengesellschaft | Eingangsschaltung für digitale Signale |
US5748021A (en) * | 1996-11-21 | 1998-05-05 | Cypress Semiconductor Corporation | Sense amplifier design with dynamic recovery |
US6670832B1 (en) * | 2002-09-19 | 2003-12-30 | National Semiconductor Corporation | Glitch detect filter |
US8319524B1 (en) | 2004-01-05 | 2012-11-27 | Marvell International Ltd. | Deglitch circuit removing glitches from input clock signal |
JP4585545B2 (ja) * | 2007-06-29 | 2010-11-24 | 株式会社豊田中央研究所 | ノイズ除去回路及びそれを備えたコンパレータ回路 |
RU2455707C2 (ru) * | 2008-03-19 | 2012-07-10 | Шарп Кабусики Кайся | Возбуждающая схема дисплейной панели, жидкокристаллическое дисплейное устройство, сдвиговый регистр, жидкокристаллическая панель и способ возбуждения дисплейного устройства |
TWI401659B (zh) * | 2008-08-22 | 2013-07-11 | Novatek Microelectronics Corp | 液晶顯示器之驅動裝置 |
KR101658211B1 (ko) * | 2010-04-29 | 2016-09-21 | 페어차일드코리아반도체 주식회사 | 펄스 폭 필터 |
JP2011244238A (ja) * | 2010-05-19 | 2011-12-01 | Koyo Electronics Ind Co Ltd | デジタルフィルタ |
CN104678188B (zh) * | 2014-12-22 | 2017-12-12 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
CN111211774B (zh) * | 2018-11-21 | 2023-12-26 | 英业达科技有限公司 | 除弹跳电路 |
US10693444B1 (en) * | 2018-11-30 | 2020-06-23 | Texas Instruments Incorporated | Mixed signal circuit spur cancellation |
CN109412558B (zh) * | 2018-12-29 | 2023-09-05 | 灿芯半导体(上海)股份有限公司 | 一种mipi中消除随机码抖动噪声的发送电路 |
US11258432B1 (en) * | 2020-12-17 | 2022-02-22 | Skyworks Solutions, Inc. | Deglitcher circuit with integrated non-overlap function |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2535916A1 (de) * | 1975-08-12 | 1977-03-03 | Bosch Gmbh Robert | Schaltungsvorrichtung zur erhoehung der stoersicherheit von elektronischen schaltungen |
DE2722981B2 (de) * | 1977-05-20 | 1980-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digitales Filter für binäre Signale |
JPS617718A (ja) * | 1984-06-22 | 1986-01-14 | Nec Ic Microcomput Syst Ltd | 雑音除去回路 |
JPS6175637A (ja) * | 1984-09-21 | 1986-04-18 | Toshiba Corp | 無線電話装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH533926A (de) * | 1971-01-22 | 1973-02-15 | Dixi Sa | Entstörschaltung für logische Signale und Verfahren zum Betriebe derselben |
US3978413A (en) * | 1975-02-07 | 1976-08-31 | Hewlett-Packard Company | Modulus counter circuit utilizing serial access |
US3993957A (en) * | 1976-03-08 | 1976-11-23 | International Business Machines Corporation | Clock converter circuit |
JPS5497413A (en) * | 1978-01-18 | 1979-08-01 | Seiko Instr & Electronics Ltd | Reference interval generating circuit |
US4250406A (en) * | 1978-12-21 | 1981-02-10 | Motorola, Inc. | Single clock CMOS logic circuit with selected threshold voltages |
US4320525A (en) * | 1979-10-29 | 1982-03-16 | Burroughs Corporation | Self synchronizing clock derivation circuit for double frequency encoded digital data |
US4525635A (en) * | 1982-12-15 | 1985-06-25 | Rca Corporation | Transient signal suppression circuit |
JPS59132224A (ja) * | 1983-01-19 | 1984-07-30 | Hitachi Ltd | デイジタル回路 |
US4554467A (en) * | 1983-06-22 | 1985-11-19 | Motorola, Inc. | CMOS Flip-flop |
US4612659A (en) * | 1984-07-11 | 1986-09-16 | At&T Bell Laboratories | CMOS dynamic circulating-one shift register |
JPS61154217A (ja) * | 1984-12-26 | 1986-07-12 | Canon Inc | 同期信号検出回路 |
JPS62151053A (ja) * | 1985-12-25 | 1987-07-06 | Iwatsu Electric Co Ltd | ノイズ除去回路 |
JPH0691431B2 (ja) * | 1987-03-02 | 1994-11-14 | 沖電気工業株式会社 | フリツプフロツプ回路用クロツク制御回路 |
JPH0674899B2 (ja) * | 1987-07-20 | 1994-09-21 | リンナイ株式会社 | 厨房家具 |
US4929850A (en) * | 1987-09-17 | 1990-05-29 | Texas Instruments Incorporated | Metastable resistant flip-flop |
US4985905A (en) * | 1988-09-30 | 1991-01-15 | Advanced Micro Devices, Inc. | Two phase CMOS shift register bit for optimum power dissipation |
US5001374A (en) * | 1989-09-08 | 1991-03-19 | Amp Incorporated | Digital filter for removing short duration noise |
-
1989
- 1989-06-22 JP JP1158188A patent/JP2653177B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-23 US US07/527,442 patent/US5151612A/en not_active Expired - Fee Related
- 1990-06-20 DE DE4019659A patent/DE4019659A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2535916A1 (de) * | 1975-08-12 | 1977-03-03 | Bosch Gmbh Robert | Schaltungsvorrichtung zur erhoehung der stoersicherheit von elektronischen schaltungen |
DE2722981B2 (de) * | 1977-05-20 | 1980-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digitales Filter für binäre Signale |
JPS617718A (ja) * | 1984-06-22 | 1986-01-14 | Nec Ic Microcomput Syst Ltd | 雑音除去回路 |
JPS6175637A (ja) * | 1984-09-21 | 1986-04-18 | Toshiba Corp | 無線電話装置 |
Also Published As
Publication number | Publication date |
---|---|
US5151612A (en) | 1992-09-29 |
JP2653177B2 (ja) | 1997-09-10 |
JPH0324815A (ja) | 1991-02-01 |
DE4019659A1 (de) | 1991-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4019659C2 (de) | ||
DE2731336C2 (de) | Taktsystem | |
DE2410957C2 (de) | Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge | |
EP0264470B1 (de) | Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen | |
DE10119051B4 (de) | Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal | |
DE2723707A1 (de) | Taktgeberschaltung | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE10044453A1 (de) | Aktiver, gegen Unterschwingen gehärteter FET-Schalter | |
DE19850476C2 (de) | Integrierte Schaltung | |
DE2755714C3 (de) | Logische Schaltung | |
EP0225960A1 (de) | CMOS-Inverterkette | |
EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
DE3329023C2 (de) | ||
EP0308623B1 (de) | Synchronisier-Flipflop-Schaltungsanordnung | |
DE2515089A1 (de) | Schaltungsanordnung zur erfassung von impulsen | |
EP0824789B1 (de) | Vorrichtung zur takterzeugung für cmos-schaltungen mit dynamischen registern | |
DE19855195C2 (de) | Anordnung zur Filterung von kurzzeitigen Spannungsimpulsen in einem digitalen Schaltkreis | |
DE3144513C1 (de) | Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt | |
DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen | |
DE19733733C2 (de) | Verfahren und Schaltungsanordnung zur Bearbeitung digitaler Signale | |
DE19637167C2 (de) | Integrierte Schaltung und Verfahren zum Betreiben derselben | |
DE4142825C2 (de) | ||
EP0545493A2 (de) | Abtastschaltung | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
EP0762650B1 (de) | Schaltungsanordnung zum Erzeugen eines binären Ausgangssignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |