KR101658211B1 - 펄스 폭 필터 - Google Patents

Abstract

본 발명은 펄스 폭 필터에 관한 것으로, 입력 신호의 상승 에지 및 하강 에지 중 하나에 동기되어 상승하고, 상승 에지 및 하강 에지 중 다른 하나에 동기되어 하강하는 변조 신호를 생성하고, 변조 신호에 따라 입력 신호를 통과시킨다. 필터부를 통과한 입력 신호는 반전되어 출력 신호가 된다. 펄스 폭 필터는 출력 신호 및 필터부를 통과한 입력 신호에 따라 변조 신호의 상승 및 하강을 제어하고, 변조 신호는 입력 신호의 펄스 폭이 소정의 컷 오프 펄스 폭 이상인지 판단하기 위한 신호이다.

Description

펄스 폭 필터{PULSE WIDTH FILTER}

본 발명은 펄스 폭 필터 및 필터 방법에 관한 것이다. 특히, 입력 신호의 왜곡을 방지할 수 있는 펄스 폭 필터에 관한 것이다.

일반적으로 펄스 폭 필터는 입력 신호의 펄스 폭이 컷 오프 펄스 이상일 때 ,입력 신호의 펄스를 통과시키고, 컷 오프 펄스 보다 작은 입력 신호의 펄스는 통과시키지 않는다. 펄스 폭 필터는 저항-커패시터(RC) 필터를 이용하여 구현될 수 있다.

입력 신호의 펄스 폭이 컷 오프 펄스보다 매우 넓을 때는 입력 신호의 펄스는 왜곡 없이 펄스 폭 필터를 통과한다. 그러나 입력 신호의 펄스 폭이 컷 오프 펄스보다 약간 넓은 경우 입력 신호의 펄스는 왜곡되어 펄스 폭 필터를 통과한다.

입력 신호가 RC 필터를 통과할 때, RC 필터의 커패시터가 충전되는 충전 기간 및 방전되는 방전 기간이 발생한다.

예를 들어, RC 필터가 커패시터의 전압이 입력되는 인버터를 포함하고, 인버터는2.5V 전압을 기준으로 출력을 반전시키고, 커패시터는 5V까지 충전될 수 있다고 가정한다. 입력 신호의 상승 에지부터 커패시터 전압이 0V부터 상승하기 시작한다. 입력 신호의 하강 에지부터 커패시터 전압은 감소하기 시작한다. 인버터는 커패시터 전압이 2.5V 이상이면 로우 레벨을 출력하고, 2.5V 미만이면 하이 레벨을 출력한다.

입력 신호의 펄스 폭이 컷 오프 펄스보다 충분히 긴 경우, 커패시터 전압은 5V까지 상승하였다가 0V까지 하강한다. 이 때, 상승 지연 기간은 커패시터 전압이 0V에서 2.5V까지 증가하는 기간으로, 하강 지연 기간은 커패시터 전압이 5V에서 2.5V까지 하강하는 기간으로 설정한다. 따라서 상승 지연 기간과 하강 지연 기간이 동일하므로, 입력 신호는 왜곡 없이 RC 필터를 통과한다.

그러나 입력 신호의 펄스 폭이 컷 오프 펄스보다 작은 경우, 커패시터 전압은 5V까지 상승할 수 없다. 커패시터 전압이 2.7V에 도달했을 때, 입력 신호의 하강 시점이 발생하면, 커패시터 전압이 2.5V에 도달했을 때, 인버터는 하이 레벨로 출력 신호를 바꾼다. 즉, 상승 지연 기간은 커패시터 전압이 0V에서 2.5V로 상승하는 기간이고, 하강 지연 기간은 커패시터 전압이 2.7V에서 2.5V로 하강하는 기간이다. 따라서 상승 지연 기간과 하강 지연 기간이 서로 다르게 되어, 입력 신호는 왜곡되어 RC 필터를 통과한다.

본 발명은 컷 오프 펄스 이상인 펄스를 왜곡 없이 출력할 수 있는 펄스 폭 필터를 제공하는 것이다.

본 발명의 한 특징에 따른 펄스 폭 필터는, 입력 신호의 상승 에지 및 하강 에지 중 하나에 동기되어 상승하고, 상기 상승 에지 및 하강 에지 중 다른 하나에 동기되어 하강하는 변조 신호를 생성하고, 상기 변조 신호에 따라 상기 입력 신호를 통과시키는 필터부; 및 상기 필터부를 통과한 입력 신호를 반전시켜 출력 신호를 생성하는 출력 인버터를 포함하고, 상기 출력 신호 및 상기 필터부를 통과한 입력 신호에 따라 상기 변조 신호의 상승 및 하강을 제어하고, 상기 변조 신호는 상기 입력 신호의 펄스 폭이 소정의 컷 오프 펄스 폭 이상인지 판단하기 위한 신호이다.

상기 필터부는, 상기 입력 신호를 반전시킨 제1 입력 신호 및 상기 출력 신호에 소스 전류 또는 제1 전압을 공급하는 상승 회로; 상기 제1 입력 신호 및 상기 필터부를 통과한 입력 신호인 제2 입력 신호에 따라 싱크 전류 또는 제2 전압을 공급하는 하강 회로; 및 상기 소스 전류, 상기 싱크 전류, 상기 제1 전압 및 상기 제2 전압을 상기 제2 입력 신호 및 상기 출력 신호에 따라 입력 받아 상기 변조 신호를 생성하는 제어부를 포함한다. 상기 제어부는, 상기 입력 신호의 상승 에지에 동기되어 상기 소스 전류를 이용해 상기 변조 신호를 증가시키고, 상기 입력 신호의 하강 에지에 동기되어 상기 싱크 전류를 이용해 상기 변조 신호를 감소시킨다. 상기 제어부는, 상기 입력 신호가 상기 컷 오프 펄스 폭 이상인 경우, 상기 입력 신호의 상승 에지에 동기되어 상기 소스 전류를 이용해 상기 변조 신호를 상승 지연 기간 동안 증가시킨 후, 상기 변조 신호를 상기 제1 전압으로 유지시키고, 상기 입력 신호의 하강 에지에 동기되어 상기 싱크 전류를 이용해 상기 변조 신호를 하강 지연 기간 동안 감소시킨 후, 상기 변조 신호를 상기 제2 전압으로 유지시킨다. 상기 상승 회로는, 상기 제1 입력 신호가 전달되는 게이트 전극, 상기 제어부에 연결되어 있는 드레인 전극 및 소스 전극을 포함하는 제1 트랜지스터; 및 상기 제1 전압에 연결되어 있는 일단, 및 상기 제1 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하는 제1 저항을 포함하고, 상기 제1 트랜지스터는 상기 제1 입력 신호의 제1 레벨에 의해 턴 온 된다. 상기 하강 회로는, 상기 제1 입력 신호가 전달되는 게이트 전극, 상기 제어부에 연결되어 있는 드레인 전극 및 소스 전극을 포함하는 제2 트랜지스터; 상기 제2 전압에 연결되어 있는 일단 및 상기 제2 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하는 제2 저항; 및 상기 제2 트랜지스터는 상기 제1 입력 신호의 제2 레벨에 의해 턴 온 된다.

상기 제어부는, 제1 커패시터; 제2 커패시터; 상기 상승 회로 및 상기 하강 회로에 연결되어 있는 입력 노드에 연결되어 있는 일단 상기 제1 커패시터의 일단에 연결되어 있는 타단을 포함하고 상기 출력 신호에 따라 스위칭하는 제1 스위치; 상기 제1 전압이 입력되는 일단 및 상기 제1 커패시터의 일단에 연결되어 있는 타단을 포함하고 상기 제2 입력 신호에 따라 스위칭하는 제2 스위치; 상기 입력 노드에 연결되어 있는 일단 및 상기 제2 커패시터의 일단에 연결되어 있는 타단을 포함하고 상기 제2 입력 신호에 따라 스위칭하는 제3 스위치; 상기 제2 커패시터에 병렬 연결되어 있고 상기 출력 신호에 따라 스위칭하는 제4 스위치; 및 상기 입력 노드에 연결되어 있는 입력단 및 상기 출력 인버터에 연결되어 잇는 출력 노드에 연결되어 있는 출력단을 포함하는 인버터를 포함하고, 상기 입력 노드의 전압이 상기 변조 신호이며, 상기 변조 신호가 상기 인버터를 통해 반전되어 상기 제2 입력 신호가 된다. 상기 하강 회로는, 상기 제2 전압에 연결되어 있는 일단 및 상기 제2 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하고, 상기 제2 입력 신호에 따라 스위칭 동작하는 스위치를 더 포함한다.

상기 상승 회로는, 상기 제1 전압에 연결되어 있는 일단 및 상기 제1 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하고, 상기 출력 신호에 따라 스위칭 동작하는 스위치를 더 포함한다. 상기 컷 오프 펄스 폭에 대응하는 컷 오프 펄스 전압에 상기 증가하는 변조 신호가 도달하면, 상기 인버터는 상기 변조 신호를 반전시켜 로우 레벨의 제2 입력 신호를 생성하고, 상기 하강하는 변조 신호가 상기 컷 오프 펄스 전압에 도달하면, 상기 인버터는 상기 변조 신호를 반전시켜 하이 레벨의 제2 입력 신호를 생성한다. 상기 필터부는, 상기 입력 신호의 하강 에지에 동기되어 상기 변조 신호를 상승시키는 상승 회로; 상기 입력 신호의 상승 에지에 동기되어 상기 변조 신호를 하강시키는 하강 회로; 상기 출력 신호에 따라 상기 상승 회로 및 상기 하강 회로의 동작을 제어하는 제1 펄스 신호 및 제2 펄스 신호를 생성하는 제어부; 및 상기 상승 회로 및 상기 하강 회로에 연결되어 있는 커패시터를 포함한다.

상기 제어부는, 상기 출력 신호의 하강 에지에 동기되어 소정 기간 하이 레벨을 가지는 상기제1 펄스 신호를 생성하고, 상기 출력 신호의 상승 에지에 동기되어 소정 기간 하이 레벨을 가지는 제2 펄스 신호를 생성한다. 상기 상승 회로는, 상기 입력 신호 및 상기 제1 펄스 신호에 따라, 소스 전류 및 제1 전압 중 적어도 하나를 이용해 상기 커패시터를 충전시킨다. 상기 상승 회로는, 상기 소스 전류를 공급하는 전류원; 상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 트랜지스터; 및 상기 커패시터의 일단 및 상기 제1 전압 사이에 연결되어 있고, 상기 제1 펄스 신호에 따라 스위칭 동작하는 스위치를 포함한다.

상기 하강 회로는, 상기 입력 신호 및 상기 제2 펄스 신호에 따라 싱크 전류 및 제2 전압 중 적어도 하나를 이용해 상기 커패시터를 방전시킨다. 상기 하강 회로는, 상기 싱크 전류를 생성하는 전류원; 상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 트랜지스터; 및 상기 커패시터의 일단 및 상기 제2 전압 사이에 연결되어 있고, 상기 제2 펄스 신호에 따라 스위칭 동작하는 스위치를 포함한다. 상기 상승 회로는, 상기 입력 신호 및 상기 제1 펄스 신호에 따라 제1 소스 전류 및 제1 싱크 전류 중 적어도 하나를 이용하여 커패시터를 충전시킨다.

상기 상승 회로는, 상기 제1 소스 전류를 생성하는 전류원; 상기 제1 싱크 전류를 복사하여 제2 소스 전류를 생성하는 전류 복사부; 상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 제1 트랜지스터; 및 상기 제1 펄스 신호가 전달되는 게이트 전극, 상기 제1 싱크 전류를 생성하는 싱크 전류원에 연결되어 있는 소스 전극, 및 상기 전류 복사부에 연결되어 있는 드레인 전극을 포함하는 제2 트랜지스터를 포함한다. 상기 전류 미러부는 상기 제2 트랜지스터의 온 기간 동안 상기 제1 싱크 전류를 복사하여 상기 제2 소스 전류를 생성하고, 상기 커패시터에 상기 제2 소스 전류를 전달한다.

상기 하강 회로는, 상기 입력 신호 및 상기 제2 펄스 신호에 따라 제1 싱크 전류 및 제2 싱크 전류 중 적어도 하나를 이용하여 상기 커패시터를 방전시킨다. 상기 하강 회로는, 상기 제1 싱크 전류를 생성하는 전류원; 상기 제2 싱크 전류를 복사하여 제1 소스 전류를 생성하는 제1 전류 복사부; 상기 제1 소스 전류를 복사하여 제3 싱크 전류를 생성하는 제2 전류 복사부; 상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 제1 트랜지스터; 및 상기 제2 펄스 신호가 전달되는 게이트 전극, 상기 제2 싱크 전류를 생성하는 싱크 전류원에 연결되어 있는 소스 전극, 및 상기 제1 전류 복사부에 연결되어 있는 드레인 전극을 포함하는 제2 트랜지스터를 포함한다.

상기 제1 전류 복사부는, 상기 제2 트랜지스터의 온 기간 동안 상기 제2 싱크 전류를 복사하여 상기 제1 소스 전류를 생성하고, 상기 제2 전류 복사부에 전달하고, 상기 제2 전류 복사부는, 상기 제1 소스 전류를 복사하여 상기 커패시터로부터 흐르는 제3 싱크 전류를 생성한다.

본 발명은 컷 오프 펄스 이상인 입력 펄스를 왜곡 없이 출력할 수 있는 펄스 폭 필터를 제공한다.

도 1은 본 발명의 제1 실시 예에 따른 펄스 폭 필터를 나타낸 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 펄스 폭 필터의 신호를 나타낸 파형도이다.
도 3은 본 발명의 제2 실시 예에 따른 펄스 폭 필터(2)를 나타낸 도면이다.
도 4는 펄스 폭 필터(2)의 동작을 설명하기 위한 파형도이다.
도 5는 본 발명의 제3 실시 예에 따른 펄스 폭 필터(3)를 나타낸 도면이다.
도 6은 펄스 폭 필터(3)의 동작을 설명하기 위한 파형도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 첨부된 도면을 참조로 하여 상세히 설명한다.

도 1은 본 발명의 제1 실시 예에 따른 펄스 폭 필터를 나타낸 도면이다.

도 1에 도시된 바와 같이, 펄스 폭 필터(1)는 입력 인버터(INV1), 필터부(100), 및 출력 인버터(INV3)를 포함한다.

입력 인버터(INV1)는 입력 신호(IN)를 반전시켜 신호(IN1)를 생성한다. 입력 신호(IN1)가 반전된 신호(IN1)를 제1 입력 신호(IN1)라 한다.

필터부(100)는 입력 신호(IN)의 펄스 폭이 컷 오프 펄스 폭 이상 인지를 판단하기 위한 변조 신호(MDS)를 생성한다. 필터부(100)는 변조 신호(MDS1)에 따라 입력 신호(IN)를 통과시킨다. 필터부(100)를 통과한 입력 신호(IN)를 제2 입력 신호(IN2)라 한다. 본 발명의 제1 실시 예에 따른 필터부(100)는 제1 입력 신호(IN1), 제2 입력 신호(IN2), 및 출력 신호(OUT)를 이용하여 변조 신호(MDS)를 생성한다.

출력 인버터(INV3)는 제2 입력 신호(IN2)를 반전시켜 출력 신호(OUT)를 생성한다. 따라서 제2 입력 신호(IN2)와 출력 신호(OUT)는 서로 반전된 신호이다.

필터부(100)는 변조 신호(MDS1)를 증가 및 유지시키는 상승 회로(110), 변조 신호(MDS1)를 하강 및 유지시키는 하강 회로(120), 제어부(130), 및 필터 인버터(INV2)를 포함한다.

상승 회로(110)는 제1 입력 신호(IN1) 및 출력 신호(OUT)에 따라 제어부(130)에 소스 전류(ISO1) 또는 전압(VDD)을 공급한다. 소스 전류(ISO1)는 전압(VDD)에 의해 발생한다. 상승 회로(110)로부터 제어부(130)에 소스 전류(ISO1)가 공급되는 기간을 상승 지연 기간이라 한다.

상승 회로(110)는 트랜지스터(P1), 저항(R1), 및 스위치(S1)을 포함한다. 트랜지스터(P1)은 제1 입력 신호(IN1)가 전달되는 게이트 전극, 제어부(130)에 연결되어 있는 드레인 전극, 및 소스 전극을 포함한다. 저항(R1)은 전압(VDD)에 연결되어 있는 일단 및 트랜지스터(P1)의 소스 전극에 연결되어 있는 타단을 포함한다. 스위치(S1)는 전압(VDD)에 연결되어 있는 일단 및 트랜지스터(P1)의 소스 전극에 연결되어 있는 타단을 포함하고, 출력 신호(OUT)에 따라 스위칭 동작한다. 출력 신호(OUT)가 하이 레벨이면 스위치(S1)는 턴 온 되고, 전압(VDD)은 턴 온 된 트랜지스터(P1)를 통해 제어부(130)로 공급된다.

하강 회로(120)는 제1 입력 신호(IN1) 및 제2 입력 신호(IN2)에 따라 제어부(130)에 싱크 전류(ISI1) 또는 접지 전압을 공급한다. 싱크 전류(ISI1)는 접지 전압에 의해 발생한다. 싱크 전류(ISI1)가 흐르는 기간을 하강 지연 기간이라 한다. 본 발명의 실시 예에서는 전압(VDD)보다 낮은 레벨의 전압의 일 예로서 접지 전압을 설정하였을 뿐, 본 발명이 이에 한정되는 것은 아니다.

하강 회로(120)는 트랜지스터(N1), 저항(R2), 및 스위치(S2)를 포함한다. 트랜지스터(N1)는 제1 입력 신호(IN1)가 전달되는 게이트 전극, 제어부(130)에 연결되어 있는 드레인 전극 및 소스 전극을 포함한다. 저항(R2)은 접지 되어 있는 일단 및 트랜지스터(N1)의 소스 전극에 연결되어 있는 타단을 포함한다. 스위치(S2)는 접지되어 있는 일단 및 트랜지스터(N1)의 소스 전극에 연결되어 있는 타단을 포함하고, 제2 입력 신호(IN2)에 따라 스위칭 동작한다. 제2 입력 신호(IN2)가 하이 레벨이면 스위치(S2)는 턴 온 되어, 제어부(130)가 접지된다.

제어부(130)는 상승 회로(110) 또는 하강 회로(120)로부터 공급되는 소스 전류(ISO1), 싱크 전류(ISI1), 전압(VDD), 및 접지 전압을 제2 입력 신호(IN2) 및 출력 신호(OUT)에 따라 입력 받아 변조 신호(MDS1)의 생성한다.

입력 신호(IN)가 컷 오프 펄스 폭 이상인 경우, 제어부(130)는 입력 신호(IN)의 상승 에지에 동기되어 소스 전류(ISO1)를 이용해 변조 신호(MDS1)를 상승 지연 기간 동안 증가시킨 후, 변조 신호(MDS1)를 전압(VDD)으로 유지시킨다. 제어부(130)는 입력 신호(IN)의 하강 에지에 동기되어 싱크 전류(ISI1)를 이용해 변조 신호(MDS1)를 하강 지연 기간 동안 감소시킨 후, 접지 전압으로 변조 신호(MDS1)를 유지시킨다.

입력 신호(IN)가 상승 지연 기간 동안 하이 레벨로 유지되지 않으면, 변조 신호(MDS1)는 컷 오프 펄스 전압까지 상승하지 못한다. 예를 들면, 변조 신호(MDS1)가 로우 레벨(본 발명의 실시 예에서는 접지 전압)에서 입력 신호(IN)의 상승 에지에 동기되어 상승하기 시작한다. 그러나 상승 지연 기간 내에 입력 신호(IN)의 하강 에지가 발생하면, 변조 신호(MDS1)는 컷 오프 펄스 전압까지 상승하지 못하고 감소한다.

입력 신호(IN)가 하강 지연 기간 동안 로우 레벨로 유지되지 않으면, 변조 신호(MDS1)는 컷 오프 펄스 전압까지 하강하지 못한다. 예를 들면, 변조 신호(MDS1)가 하이 레벨(본 발명의 실시 예에서는 전압(VDD))에서 입력 신호(IN)의 하강 에지에 동기되어 하강하기 시작한다. 그러나 하강 지연 기간 내에 입력 신호(IN)의 상승 에지가 발생하면, 변소 신호(MDS1)는 컷 오프 펄스 전압까지 하강하지 못하고 증가한다.

이와 같이 입력 신호(IN)가 상승 에지 또는 하강 에지가 자주 발생하는 컷 오프 펄스 폭 이하의 펄스 신호인 경우, 변조 신호는 입력 신호(IN)의 상승 에지 또는 하강 에지에 따라 컷 오프 펄스 전압에 도달하지 못한다. 그러면 제어부(130)로부터 출력되는 제2 입력 신호(IN2)는 입력 신호(IN)의 상승 에지 또는 하강 에지 영향을 받지 않고 현재 상태를 유지한다. 따라서 입력 신호(IN)는 펄스 폭 필터(1)를 통과하지 못하게 된다.

제어부(130)는 4 개의 스위치(S3-S6), 두 개의 커패시터(C1, C2), 및 인버터(INV2)를 포함한다. 제어부(130)는 상승 회로(110) 및 하강 회로(120)에 연결되어 있는 입력 노드(NIN), 및 출력 인버터(INV3)에 연결되어 있는 출력 노드(NOUT)을 더 포함한다.

스위치(S3)는 입력 노드(NIN)에 연결되어 있는 일단 및 커패시터(C1)의 일단에 연결되어 있는 타단을 포함한다. 스위치(S4)는 전압(VDD)이 입력되는 일단 및 커패시터(C1)의 일단에 연결되어 있는 타단을 포함한다.

스위치(S5)는 입력 노드(NIN)에 연결되어 있는 일단 및 커패시터(C2)의 일단에 연결되어 있는 타단을 포함한다. 스위치(S6)는 커패시터(C2)에 병렬 연결되어 있다.

커패시터(C1) 및 커패시터(C2)의 타단은 접지되어 있다.

인버터(INV2)는 입력 노드(NIN)에 연결되어 있는 입력단 및 출력 노드(NOUT)에 연결되어 있는 출력단을 포함하고, 입력 노드(NIN)의 전압을 반전시켜 출력 노드(NOUT)에 전달한다. 입력 노드(NIN)의 전압은 변조 신호(MDS1)이다.

이하, 본 발명의 제1 실시 예에 따른 펄스 폭 필터(1)의 동작을 도2를 참조하여 설명한다.

도 2는 본 발명의 제1 실시 예에 따른 펄스 폭 필터의 신호를 나타낸 파형도이다.

시점(T1)에 입력 신호(IN)가 상승하여 상승 에지가 발생하고, 기간 T1-T3 동안 하이 레벨로 유지된다. 인버터(INV1)는 기간 T1-T3 동안 로우 레벨의 제1 입력 신호(IN1)를 생성한다.

시점(T1)에 제1 입력 신호(IN1)가 하강하여 로우 레벨이 되면, 트랜지스터(P1)가 턴 온 되고, 트랜지스터(N1)는 턴 오프 된다. 이 때, 출력 신호(OUT)는 로우 레벨이므로 스위치(S1), 스위치(S3), 및 스위치(S6)는 오프 상태이고, 제2 입력 신호(IN2)는 하이 레벨이므로 스위치(S4) 및 스위치(S5)는 온 상태이다.

온 상태인 스위치(S4)를 통해 전압(VDD)은 커패시터(C1)의 일단에 연결되어 있으므로, 커패시터(C1)는 전압(VDD)으로 충전되어 있다. 그리고 커패시터(C2)의 일단은 온 상태인 스위치(S5)를 통해 전압(VDD)로부터 저항(R1) 및 턴 온 된 트랜지스터(P1)를 통해 공급되는 소스 전류(ISI1)에 의해 충전되기 시작한다. 따라서 입력 노드(NIN)의 전압은 증가하기 시작한다. 즉, 변조 신호(MDS1)가 시점(T1)부터 증가하기 시작한다. 기간 T1-T2 동안 전압(VDD)로부터 저항(R1) 및 트랜지스터(P1)를 통해 흐르는 소스 전류(ISI1)에 의해 커패시터(C2)는 충전된다.

시점(T2)에 상승하는 변조 신호(MDS1)가 컷 오프 펄스 전압(COPV)에 도달하면, 인버터(INV2)는 변조 신호(MDS1)를 하이 레벨로 인식하고, 이를 반전시켜 로우 레벨의 제2 입력 신호(IN2)를 생성한다. 또한, 시점(T2)에 출력 인버터(INV3)는 로우 레벨의 제2 입력 신호(IN2)를 반전시켜 하이 레벨의 출력 신호(OUT)를 생성한다. 그러면, 로우 레벨의 제2 입력 신호(IN2)에 의해 스위치(S4) 및 스위치(S5)가 턴 오프 되고, 하이 레벨의 출력 신호(OUT)에 의해 스위치(S1), 스위치(S3), 및 스위치(S6)가 턴 온 된다.

시점(T2)이전에 커패시터(C1)는 전압(VDD)으로 충전되어 있고, 시점(T2)에 스위치(S1) 및 스위치(S3)의 턴 온에 의해 입력 노드(NIN)는 전압(VDD) 및 커패시터(C1)의 일단에 연결된다. 따라서, 입력 노드(NIN)의 전압 즉, 변조 신호(MDS1)는 시점(T2)에 전압(VDD)이 된다.

본 발명의 제1 실시 예에서는 스위치(S1) 및 스위치(S4)를 모두 포함하는 것으로 설명하고 있으나, 두 개의 스위치(S1, S4) 중 스위치(S4) 하나만 포함할 수 있다. 스위치(S1)는 트랜지스터(P1)의 드레인-소스 저항을 통해 입력 노드(NIN)에 연결되어 있기 때문에 변조 신호(MDS1)를 시점(T2)에 전압(VDD)으로 바로 상승시키기 어려울 수 있다. 스위치(S4)를 통해 시점(T2) 이전에 커패시터(C1)를 전압(VDD)으로 충전시켜 놓음으로써, 스위치(S3)가 턴 온 되는 시점(T2)에 입력 노드(NIN)를 전압(VDD)으로 바로 만들 수 있다. 시점(T2)에 스위치(S5)가 턴 오프 되고 스위치(S6)가 턴 온 되면, 커패시터(C2)는 접지 전압으로 방전된다.

기간 T2-T3 동안 제1 입력 신호(IN1)에 의해 턴 온 된 트랜지스터(P1), 출력 신호(OUT)에 의해 턴 온 된 스위치(S1)를 통해 전압(VDD)이 입력 노드(NIN)에 연결되고, 턴 온 된 스위치(S3)에 의해 커패시터(C1)가 입력 노드(NIN)에 연결되어 있다. 따라서 변조 신호(MDS1)는 전압(VDD)으로 유지되고, 인버터(INV2)는 변조 신호(MDS1)를 반전시켜 로우 레벨의 제2 입력 신호(IN2)를 출력한다.

시점(T3)에 제1 입력 신호(IN1)가 하이 레벨로 상승하는 상승 에지가 발생하면, 트랜지스터(P1)는 턴 오프 되고, 트랜지스터(N1)는 턴 온 된다. 시점 (T3)에 제2 입력 신호(IN2) 및 출력 신호(OUT) 각각은 로우 레벨 및 하이 레벨이므로, 세 개의 스위치(S1, S3, S6)는 온 상태이고, 세 개의 스위치(S2, S4, S5)는 오프 상태이다.

입력 노드(NIN)는 턴 온 된 트랜지스터(N1) 및 저항(R2)을 통해 접지되므로, 커패시터(C1)는 온 상태인 스위치(S1), 트랜지스터(N1) 및 저항(R2)을 통해 방전된다. 이 때, 싱크 전류(ISI1)가 발생한다. 즉, 시점(T3)부터 변조 신호(MDS1)가 감소하기 시작한다.

시점(T4)에 감소하던 변조 신호(MDS1)가 컷 오프 펄스 전압(OCPV)에 도달하면, 인버터(INV2)는 변조 신호(MDS1)를 로우 레벨로 인식하고, 변조 신호(MDS1)를 반전시켜 하이 레벨의 제2 입력 신호(IN2)를 출력한다. 출력 인버터(INV3)는 제2 입력 신호(IN2)를 반전시켜 로우 레벨의 출력 신호(OUT)를 출력한다. 그러면, 하이 레벨의 제2 입력 신호(IN2)에 의해 스위치(S2), 스위치(S4) 및 스위치(S5)가 턴 온 되고, 로우 레벨의 출력 신호(OUT)에 의해 스위치(S1), 스위치(S3), 및 스위치(S6)가 턴 오프 된다.

시점(T4) 이전에 커패시터(C2)는 접지 전압으로 방전되어 있고, 시점(T4)에 스위치(S2) 및 스위치(S5)의 턴 온에 의해 입력 노드(NIN)는 접지 및 커패시터(C2)의 일단에 연결된다. 따라서, 입력 노드(NIN)의 전압 즉, 변조 신호(MDS1)는 시점(T4)에 접지 전압이 된다.

본 발명의 제1 실시 예에서는 스위치(S2) 및 스위치(S6)를 모두 포함하는 것으로 설명하고 있으나, 두 개의 스위치(S2, S6) 중 스위치(S6) 하나만 포함할 수 있다. 스위치(S2)는 트랜지스터(N1)의 드레인-소스 저항을 통해 입력 노드(NIN)에 연결되어 있기 때문에 변조 신호(MDS1)를 시점(T4)에 접지 전압으로 바로 하강시키기 어려울 수 있다. 스위치(S6)를 통해 시점(T4) 이전에 커패시터(C2)를 접지 전압으로 방전시켜 놓음으로써, 스위치(S5)가 턴 온 되는 시점(T4)에 입력 노드(NIN)를 접지 전압으로 바로 만들 수 있다. 시점(T4)에 스위치(S3)가 턴 오프 되고 스위치(S4)가 턴 온 되면, 커패시터(C1)는 전압(VDD)으로 충전된다.

기간 T4-T5 동안 제1 입력 신호(IN1)에 의해 턴 온 된 트랜지스터(N1), 제2 입력 신호(IN2)에 의해 턴 온 된 스위치(S2)를 통해 입력 노드(NIN)는 접지되고, 턴 온 된 스위치(S5)에 의해 커패시터(C2)가 입력 노드(NIN)에 연결되어 있다. 따라서 변조 신호(MDS1)는 접지 전압으로 유지되고, 인버터(INV2)는 변조 신호(MDS1)를 반전시켜 하이 레벨의 제2 입력 신호(IN2)를 출력한다.

기간 T1-T5이 다시 반복되므로, 시점(T5) 이후의 동작 설명은 생략한다.

이와 같이 본 발명의 제1 실시 예에 따른 펄스 폭 필터(1)는 입력 신호(IN)의 에지 시점에 동기되어 상승 및 하강하는 변조 신호를 생성하고, 변조 신호가 컷 오프 펄스 전압에 도달하면, 입력 신호(IN)를 컷 오프 펄스 폭 이상의 펄스로 판단하여 통과시킨다.

즉, 기간 T1-T2 사이에 입력 신호(IN)의 하강 에지가 발생하면, 변조 신호(MDS1)는 컷 오프 펄스 전압에 도달하지 못하므로, 출력 신호(OUT)는 하이 레벨로 상승하지 않고, 로우 레벨로 유지된다.

또한, 기간 T3-T4 사이에 입력 신호(IN)의 상승 에지가 발생하면, 변조 신호(MDS1)는 컷 오프 펄스 전압에 도달하지 못하므로, 출력 신호(OUT)는 로우 레벨로 하강하지 않고, 하이 레벨로 유지된다.

따라서 입력 신호(IN)가 상승 지연 기간 또는 하강 지연 기간 내에 하강 또는 상승하는 짧은 펄스인 경우, 본 발명의 제1 실시 예에서는 이를 차단할 수 있다. 이와 같은 방식으로 본 발명의 제1 실시 예에 따른 펄스 폭 필터는 왜곡된 출력 신호를 방지할 수 있다.

이하 도 3 및 4를 참조하여 본 발명의 제2 실시 예에 다른 펄스 폭 필터를 설명한다.

도 3은 본 발명의 제2 실시 예에 따른 펄스 폭 필터(2)를 나타낸 도면이다. 도 4는 펄스 폭 필터(2)의 동작을 설명하기 위한 파형도이다.

본 발명의 제2 실시 예에 따른 펄스 폭 필터(2)는 제1 실시 예에 따른 펄스 폭 필터(1)에 비해, 입력 인버터(INV1)를 포함하지 않는다.

펄스 폭 필터(2)는 필터부(200) 및 출력 인버터(INV4)를 포함한다.

필터부(200)의 기능은 제1 실시 예에 필터부(100)와 동일하다. 다만, 필터부(200)가 생성하는 변조 신호(MDS2)는 제1 실시 예의 변조 신호(MDS1)와 반대의 위상을 가진다. 구체적으로, 변조 신호(MDS2)는 입력 신호(IN)의 상승 에지에 동기되어 하강하고, 입력 신호(IN)의 하강 에지에 동기되어 증가하는 파형이다.

출력 인버터(INV4)는 변조 신호(MDS2)를 반전시켜 출력 신호(OUT)를 생성한다. 이는 제1 실시 예에서 출력 인버터(INV3)가 제2 입력 신호(IN2)를 반전시킨 것과 다르다.

필터부(200)는 입력 신호(IN)의 하강 에지에 동기되어 변조 신호(MDS2)를 상승 및 유지시키는 상승 회로(210), 입력 신호(IN)의 상승 에지에 동기되어 변조 신호(MDS2)를 하강 및 유지시키는 하강 회로(220), 제어부(230), 및 커패시터(C3)를 포함한다.

상승 회로(210)는 입력 신호(IN) 및 펄스 신호(SP1)에 따라 소스 전류(ISO2) 및 전압(VDD) 중 적어도 하나를 이용하여 커패시터(C3)를 충전시킨다. 펄스 신호(SP1)는 출력 신호(OUT)에 따라 생성되는 신호로서, 제어부(230)에서 생성된다. 커패시터(C3)가 전압(VDD)에 연결되지 않고, 소스 전류(ISO2)에 의해 충전되는 기간을 상승 지연 기간이라 한다.

상승 회로(210)는 전류원(211), 트랜지스터(P2), 및 스위치(S11)를 포함한다. 트랜지스터(P2)는 입력 신호(IN)가 전달되는 게이트 전극, 커패시터(C3)의 일단에 연결되어 있는 드레인 전극, 및 전류원(211)에 연결되어 있는 소스 전극을 포함한다. 스위치(S11)는 커패시터(C3)의 일단 및 전압(VDD) 사이에 연결되어 있고, 펄스 신호(SP1)에 따라 스위칭 동작한다. 전류원(211)은 전압(VDD)을 이용하여 소스 전류(ISO2)를 생성한다.

하강 회로(220)는 입력 신호(IN) 및 펄스 신호(SP2)에 따라 싱크 전류(ISI2) 및 접지 중 적어도 하나를 이용해 커패시터(C3)를 방전시킨다. 펄스 신호(SP2)는 출력 신호(OUT)에 따라 생성되는 신호로서, 제어부(230)에서 생성된다. 커패시터(C3)가 접지에 연결되지는 않고, 싱크 전류(ISI2)에 의해서 방전되는 기간을 하강 지연 기간이라 한다.

하강 회로(220)는 전류원(221), 트랜지스터(N2), 및 스위치(S12)를 포함한다. 트랜지스터(N2)는 입력 신호(IN)가 전달되는 게이트 전극, 커패시터(C3)의 일단에 연결되어 있는 드레인 전극, 및 전류원(221)에 연결되어 있는 소스 전극을 포함한다. 스위치(S12)는 커패시터(C3)의 일단 및 접지 사이에 연결되어 있고, 펄스 신호(SP2)에 따라 스위칭 동작한다. 전류원(221)은 접지로 흐르는 싱크 전류(ISI2)를 생성한다.

제어부(230)는 출력 신호에 따라 상승 회로(210) 및 하강 회로(220)의 동작을 제어하기 위한 펄스 신호(SP1) 및 펄스 신호(SP2)를 생성한다. 제어부(230)는 출력 신호(OUT)의 하강 에지에 동기되어 소정 기간 하이 레벨을 가지는 펄스 신호(SP1)를 생성하고, 출력 신호(OUT)의 상승 에지에 동기되어 소정 기간 하이 레벨을 가지는 펄스 신호(SP2)를 생성한다.

제어부(230)는 인버터(INV5), 펄스 생성부(231), 및 펄스 생성부(232)를 포함한다. 인버터(INV5)는 출력 신호(OUT)를 반전시켜 펄스 생성부(232)에 전달한다.

펄스 생성부(231)는 출력 신호(OUT)를 입력 받고, 출력 신호(OUT)의 하강 에지에 동기되어 하이 레벨의 펄스 신호(SP1)를 스위치(S11)에 전달한다. 스위치(S11)는 펄스 신호(SP1)의 하이 레벨에 의해 턴 온 된다. 펄스 신호(SP1)의 하이 레벨 기간은 커패시터(C3)를 전압(VDD)로 충전시킬 수 있는 기간이면 충분하다.

펄스 생성부(232)는 반전된 출력 신호(/OUT)를 입력 받고, 반전된 출력 신호(/OUT)의 하강 에지에 동기되어 하이 레벨의 펄스 신호(SP2)를 스위치(S12)에 전달한다. 스위치(S12)는 펄스 신호(SP2)의 하이 레벨에 의해 턴 온 된다. 펄스 신호(SP2)의 하이 레벨 기간은 커패시터(C3)를 접지 전압으로 방전시킬 수 있는 기간이면 충분하다. 펄스 생성부(232)가 상승 에지에 동기되어 소정 기간 하이 레벨의 펄스 신호(SP2)를 생성할 수 있는 경우 제어부(230)는 인버터(INV5)를 포함하지 않는다.

펄스 신호(SP1)의 하이 레벨 기간이 입력 신호(IN)의 펄스 폭과 비슷하거나 그 이상인 경우 상승 회로(210) 및 하강 회로(220)가 커패시터(C3)에 함께 연결되는 오동작이 발생할 수 있다. 펄스 신호(SP1)의 하이 레벨 기간은 입력 신호(IN)의 펄스 폭 보다 짧은 기간으로 설정해야 한다. 펄스 신호(SP2)의 하이 레벨 기간 역시 동일하다.

커패시터(C3)에 충전된 전하에 따라 결정되는 전압 즉, 커패시터(C3)의 일단 전압이 변조 신호(MDS2)가 된다.

이하, 도 4를 참조하여 본 발명의 제2 실시 예에 따른 펄스 폭 필터(2)의 동작을 상세히 설명한다.

시점(T11)에 입력 신호(IN)의 상승 에지가 발생하고, 기간 T11-T13 동안 하이 레벨로 유지된다. 시점(T11)에 입력 신호(IN)가 상승하여 하이 레벨이 되면, 트랜지스터(P2)가 턴 오프 되고, 트랜지스터(N2)는 턴 온 된다. 이 때, 출력 신호(OUT)는 로우 레벨이고, 스위치(S11), 및 스위치(S12)는 턴 오프 상태이다.

시점(T11)부터 커패시터(C3)의 일단은 턴 온 된 트랜지스터(N2)를 통해 싱크 전류(ISI2)에 의해 방전되기 시작한다. 따라서 변조 신호(MDS2)가 시점(T11)부터 감소하기 시작한다. 기간 T11-T12 동안 싱크 전류(ISI2)에 의해 커패시터(C3)는 방전된다.

시점(T12)에, 하강하는 변조 신호(MDS2)가 컷 오프 펄스 전압(COPV)에 도달하면, 출력 인버터(INV4)는 변조 신호(MDS2)를 로우 레벨로 인식하고, 이를 반전시켜 하이 레벨의 출력 신호(OUT)를 생성한다.

펄스 생성부(232)는 인버터(INV5)를 통과한 반전 출력 신호(/OUT)의 하강 에지에 동기되어 기간T12-T123 동안 하이 레벨을 가지는 펄스 신호(SP2)를 생성한다. 시점(T12)에 스위치(S12)가 턴 온 되면, 커패시터(C3)의 일단은 접지되어 변조 신호(MDS2)는 접지 전압이 된다. 스위치(S12)는 기간 T12-T123 동안 온 상태로 유지된다.

시점(T13)에 입력 신호(IN)의 하강 에지가 발생하고, 기간 T13-T15 동안 로우 레벨로 유지된다. 시점(T13)에 입력 신호(IN)가 하강하여 로우 레벨이 되면, 트랜지스터(P2)가 턴 온 되고, 트랜지스터(N2)는 턴 오프 된다. 이 때, 출력 신호(OUT)는 하이 레벨이고, 스위치(S11), 및 스위치(S12)는 턴 오프 상태이다.

시점(T13)부터 커패시터(C3)의 일단은 턴 온 된 트랜지스터(P2)를 통해 소스 전류(ISO2)에 의해 충전되기 시작한다. 따라서 변조 신호(MDS2)가 시점(T13)부터 증가하기 시작한다. 기간 T13-T14 동안 소스 전류(ISO2)에 의해 커패시터(C3)는 충전된다.

시점(T14)에, 상승하는 변조 신호(MDS2)가 컷 오프 펄스 전압(COPV)에 도달하면, 출력 인버터(INV4)는 변조 신호(MDS2)를 하이 레벨로 인식하고, 이를 반전시켜 로우 레벨의 출력 신호(OUT)를 생성한다.

펄스 생성부(231)는 출력 신호(OUT)의 하강 에지에 동기되어 기간 T14-T145 동안 하이 레벨을 가지는 펄스 신호(SP1)를 생성한다. 시점(T14)에 스위치(S11)가 턴 온 되면, 커패시터(C3)의 일단은 전압(VDD)에 연결되어 변조 신호(MDS2)는 전압(VDD)이 된다.

시점(T15) 이후의 동작은, 기간 T11-T15의 반복이므로 자세한 설명은 생략한다.

이와 같이 본 발명의 제2 실시 예에 따른 펄스 폭 필터는 입력 신호(IN)의 에지 시점에 동기되어 상승 및 하강하는 변조 신호를 생성하고, 변조 신호가 컷 오프 펄스 전압에 도달하면, 입력 신호(IN)가 컷 오프 펄스 폭 이상의 펄스로 판단하여 통과시킨다.

즉, 기간 T11-T12 사이에 입력 신호(IN)가 로우 레벨로 하강하는 하강 에지가 발생하면, 변조 신호(MDS2)는 컷 오프 펄스 전압에 도달하지 못하므로, 출력 신호(OUT)는 하이 레벨로 상승하지 않고, 로우 레벨로 유지된다.

또한, 기간 T13-T14 사이에 입력 신호(IN)가 하이 레벨로 상승하는 상승 에지가 발생하면, 변조 신호(MDS2)는 컷 오프 펄스 전압에 도달하지 못하므로, 출력 신호(OUT)는 로우 레벨로 하강하지 않고, 하이 레벨로 유지된다.

따라서 입력 신호(IN)가 상승 지연 기간 또는 하강 지연 기간 내에 하강 또는 상승하는 짧은 펄스인 경우, 본 발명의 제2 실시 예에서는 이를 차단할 수 있다. 이와 같은 방식으로 본 발명의 제2 실시 예에 따른 펄스 폭 필터는 왜곡된 출력 신호를 방지할 수 있다.

이하, 도 5 및 도 6을 참조하여 본 발명의 제3 실시 예에 따른 펄스 폭 필터(3)을 설명한다.

도 5는 본 발명의 제3 실시 예에 따른 펄스 폭 필터(3)를 나타낸 도면이다. 도 6은 펄스 폭 필터(3)의 동작을 설명하기 위한 파형도이다.

본 발명의 제3 실시 예에 따른 펄스 폭 필터(3)는 제1 실시 예에 따른 펄스 폭 필터(1)에 비해, 입력 인버터(INV1)를 포함하지 않는다.

펄스 폭 필터(3)는 필터부(300) 및 출력 인버터(INV6)를 포함한다.

필터부(300)의 기능은 제1 실시 예에 필터부(100)와 동일하다. 다만, 필터부(300)가 생성하는 변조 신호(MDS3)는 제1 실시 예의 변조 신호(MDS1)와 반대의 위상을 가진다. 구체적으로, 변조 신호(MDS3)는 입력 신호(IN)의 상승 에지에 동기되어 하강하고, 입력 신호(IN)의 하강 에지에 동기되어 증가하는 파형이다.

출력 인버터(INV6)는 변조 신호(MDS3)를 반전시켜 출력 신호(OUT)를 생성한다.

필터부(300)는 변조 신호(MDS3)를 상승 및 유지시키는 상승 회로(310), 변조 신호(MDS3)를 하강 및 유지시키는 하강 회로(320), 제어부(330), 커패시터(C4), 및 전류원(ISO5)를 포함한다.

상승 회로(310)는 입력 신호(IN) 및 펄스 신호(SP3)에 따라 소스 전류(ISO3) 및 싱크 전류(ISI4) 중 적어도 하나를 이용하여 커패시터(C4)를 충전시킨다. 펄스 신호(SP3)는 출력 신호(OUT)에 따라 생성되는 신호로서, 제어부(330)에서 생성된다. 커패시터(C4)가 소스 전류(ISO3)만으로 충전되는 기간을 상승 지연 기간이라 한다.

상승 회로(310)는 전류원(311), 트랜지스터(P3), 트랜지스터(N4) 및 전류 복사부(current mirror)(312)를 포함한다. 트랜지스터(P2)는 입력 신호(IN)가 전달되는 게이트 전극, 커패시터(C4)의 일단에 연결되어 있는 드레인 전극, 및 전류원(311)에 연결되어 있는 소스 전극을 포함한다. 트랜지스터(N4)는 펄스 신호(SP3)가 전달되는 게이트 전극, 싱크 전류(ISI4)를 생성하는 전류원(340)에 연결되어 있는 소스 전극, 및 전류 복사부(312)에 연결되어 있는 드레인 전극을 포함한다. 전류 미러부(312)는 트랜지스터(N4)의 온 기간 동안 싱크 전류(ISI4)를 복사하여 소스 전류(ISO4)를 생성하고, 커패시터(C4)에 전달한다.

하강 회로(320)는 입력 신호(IN) 및 펄스 신호(SP4)에 따라 싱크 전류(ISI3) 및 싱크 전류(ISI4) 중 적어도 하나를 이용하여 커패시터(C4)를 방전시킨다. 펄스 신호(SP4)는 출력 신호(OUT)에 따라 생성되는 신호로서, 제어부(330)에서 생성된다. 커패시터(C4)가 싱크 전류(ISI3)만으로 방전되는 기간을 하강 지연 기간이라 한다.

하강 회로(320)는 전류원(321), 트랜지스터(N2), 트랜지스터(N5), 및 두 개의 전류 복사부(322, 323)를 포함한다. 트랜지스터(N3)는 입력 신호(IN)가 전달되는 게이트 전극, 커패시터(C4)의 일단에 연결되어 있는 드레인 전극, 및 전류원(321)에 연결되어 있는 소스 전극을 포함한다. 트랜지스터(N5)는 펄스 신호(SP4)가 전달되는 게이트 전극, 싱크 전류(ISI4)를 생성하는 전류원(340)에 연결되어 있는 소스 전극, 및 전류 복사부(322)에 연결되어 있는 드레인 전극을 포함한다. 전류 복사부(322)는 트랜지스터(N5)의 온 기간 동안 싱크 전류(ISI4)를 복사하여 소스 전류(ISO5)를 생성하고, 전류 복사부(323)에 전달한다. 전류 복사부(323)는 소스 전류(ISO5)를 복사하여 커패시터(C4)로부터 흐르는 싱크 전류(ISI5)를 생성한다. 즉, 전류 복사부(323)는 커패시터(C4)로 입력되는 소스 전류(ISO5)를 싱크 전류(ISI5)로 변환한다.

제어부(330)는 출력 신호(OUT)에 따라 상승 회로(310) 및 하강 회로(320)의 동작을 제어하기 위한 펄스 신호(SP3) 및 펄스 신호(SP4)를 생성한다. 제어부(330)는 출력 신호(OUT)의 하강 에지에 동기되어 소정 기간 하이 레벨을 가지는 펄스 신호(SP3)를 생성하고, 출력 신호(OUT)의 상승 에지에 동기되어 소정 기간 하이 레벨을 가지는 펄스 신호(SP4)를 생성한다.

제어부(330)는 인버터(INV7), 펄스 생성부(331), 및 펄스 생성부(332)를 포함한다. 인버터(INV7)는 출력 신호(OUT)를 반전시켜 펄스 생성부(332)에 전달한다.

펄스 생성부(331)는 출력 신호(OUT)를 입력 받고, 출력 신호(OUT)의 하강 에지에 동기되어 하이 레벨의 펄스 신호(SP3)를 트랜지스터(N4)에 전달한다. 트랜지스터(N4)는 펄스 신호(SP3)의 하이 레벨에 의해 턴 온 된다. 펄스 신호(SP3)의 하이 레벨 기간은 커패시터(C4)를 컷 오프 펄스 전압보다 높은 전압(예를 들면, 전압(VDD))으로 충전시킬 수 있는 기간이면 충분하다.

펄스 생성부(332)는 반전된 출력 신호(/OUT)를 입력 받고, 반전된 출력 신호(/OUT)의 하강 에지에 동기되어 하이 레벨의 펄스 신호(SP4)를 트랜지스터(N5)에 전달한다. 트랜지스터(N5)는 펄스 신호(SP4)의 하이 레벨에 의해 턴 온 된다. 펄스 신호(SP4)의 하이 레벨 기간은 커패시터(C4)를 컷 오프 펄스 전압 보다 낮은 전압(예를 들면, 접지 전압)으로 방전시킬 수 있는 기간이면 충분하다.

펄스 생성부(332)가 상승 에지에 동기되어 소정 기간 하이 레벨의 펄스 신호(SP4)를 생성할 수 있는 경우, 제어부(330)는 인버터(INV7)를 포함하지 않는다.

커패시터(C4)에 충전된 전하에 따라 결정되는 전압 즉, 커패시터(C4)의 일단 전압이 변조 신호(MDS3)가 된다.

이하, 도 4를 참조하여 본 발명의 제3 실시 예에 따른 펄스 폭 필터(3)의 동작을 상세히 설명한다.

시점(T21)에 입력 신호(IN)의 상승 에지가 발생하고, 기간 T21-T23 동안 하이 레벨로 유지된다. 시점(T21)에 입력 신호(IN)가 상승하여 하이 레벨이 되면, 트랜지스터(P3)가 턴 오프 되고, 트랜지스터(N3)는 턴 온 된다. 이때, 출력 신호(OUT)는 로우 레벨이고, 트랜지스터(N4), 및 트랜지스터(N5)는 턴 오프 상태이다.

시점(T21)부터 커패시터(C4)의 일단은 턴 온 된 트랜지스터(N3)를 통해 싱크 전류(ISI3)에 의해 방전되기 시작한다. 따라서 변조 신호(MDS3)가 시점(T21)부터 감소하기 시작한다. 기간 T21-T22 동안 싱크 전류(ISI3)에 의해 커패시터(C4)는 방전된다.

시점(T22)에, 하강하는 변조 신호(MDS3)가 컷 오프 펄스 전압(COPV)에 도달하면, 출력 인버터(INV6)는 변조 신호(MDS3)를 로우 레벨로 인식하고, 이를 반전시켜 하이 레벨의 출력 신호(OUT)를 생성한다.

펄스 생성부(332)는 인버터(INV7)를 통과한 반전 출력 신호(/OUT)의 하강 에지에 동기되어 기간 T22-T223 동안 하이 레벨을 가지는 펄스 신호(SP4)를 생성한다. 시점(T22)에 트랜지스터(N5)가 턴 온 되면, 전류 복사부(323)의 싱크 전류(ISI5)에 의해 커패시터(C4)가 빠르게 방전되어 변조 신호(MDS2)는 접지 전압이 된다. 트랜지스터(N5)는 기간 T22-T223 동안 온 상태로 유지된다.

시점(T23)에 입력 신호(IN)의 하강 에지가 발생하고, 기간 T23-T25 동안 로우 레벨로 유지된다. 시점(T23)에 입력 신호(IN)가 하강하여 로우 레벨이 되면, 트랜지스터(P3)가 턴 온 되고, 트랜지스터(N3)는 턴 오프 된다. 이 때, 출력 신호(OUT)는 하이 레벨이고, 트랜지스터(N4) 및 트랜지스터(N5)는 턴 오프 상태이다.

시점(T23)부터 커패시터(C4)의 일단은 턴 온 된 트랜지스터(P3)를 통해 공급되는 소스 전류(ISO3)에 의해 충전되기 시작한다. 따라서 변조 신호(MDS3)가 시점(T23)부터 증가하기 시작한다. 기간 T23-T24 동안 소스 전류(ISO3)에 의해 커패시터(C4)는 충전된다.

시점(T24)에, 상승하는 변조 신호(MDS3)가 컷 오프 펄스 전압(COPV)에 도달하면, 출력 인버터(INV6)는 변조 신호(MDS3)를 하이 레벨로 인식하고, 이를 반전시켜 로우 레벨의 출력 신호(OUT)를 생성한다.

펄스 생성부(331)는 출력 신호(OUT)의 하강 에지에 동기되어 기간 T24-T245 동안 하이 레벨을 가지는 펄스 신호(SP3)를 생성한다. 시점(T24)에 트랜지스터(N4)가 턴 온 되면, 커패시터(C4)는 소스 전류(ISO4)에 의해 빠르게 충전되어 변조 신호(MDS3)는 전압(VDD)이 된다.

시점(T25) 이후의 동작은, 기간 T21-T25의 반복이므로 자세한 설명은 생략한다.

이와 같이 본 발명의 제2 실시 예에 따른 펄스 폭 필터는 입력 신호(IN)의 에지 시점에 동기되어 상승 및 하강하는 변조 신호를 생성하고, 변조 신호가 컷 오프 펄스 전압에 도달하면, 입력 신호(IN)가 컷 오프 펄스 폭 이상의 펄스로 판단하여 통과시킨다.

즉, 기간 T21-T22 사이에 입력 신호(IN)가 로우 레벨로 하강하는 하강 에지가 발생하면, 변조 신호(MDS3)는 컷 오프 펄스 전압에 도달하지 못하므로, 출력 신호(OUT)는 하이 레벨로 상승하지 않고, 로우 레벨로 유지된다.

또한, 기간 T23-T24 사이에 입력 신호(IN)가 하이 레벨로 상승하는 상승 에지가 발생하면, 변조 신호(MDS3)는 컷 오프 펄스 전압에 도달하지 못하므로, 출력 신호(OUT)는 로우 레벨로 하강하지 않고, 하이 레벨로 유지된다.

따라서 입력 신호(IN)가 상승 지연 기간 또는 하강 지연 기간 내에 하강 또는 상승하는 짧은 펄스인 경우, 본 발명의 제3 실시 예에서는 이를 차단할 수 있다. 이와 같은 방식으로 본 발명의 제3 실시 예에 따른 펄스 폭 필터는 왜곡된 출력 신호를 방지할 수 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

펄스 폭 필터 : 1, 2, 3 필터부 : 100, 200, 300
인버터 : INV1-INV7 트랜지스터 : N1-N5, P1-P3
스위치 : S1-S6, S11, S12 전류원 : 211, 221, 311, 321, 340
전류 복사부 : 312, 322, 323 펄스 생성부 : 231, 232, 331, 332
커패시터 : C1-C4 저항 : R1, R2

Claims (22)

1. 입력 신호의 상승 에지 및 하강 에지 중 하나에 동기되어 상승하고, 상기 상승 에지 및 하강 에지 중 다른 하나에 동기되어 하강하는 변조 신호를 생성하고, 상기 변조 신호에 따라 상기 입력 신호를 통과시키는 필터부; 및
   상기 필터부를 통과한 입력 신호를 반전시켜 출력 신호를 생성하는 출력 인버터를 포함하고,
   상기 출력 신호 및 상기 필터부를 통과한 입력 신호에 따라 상기 변조 신호의 상승 및 하강을 제어하고, 상기 변조 신호는 상기 입력 신호의 펄스 폭이 소정의 컷 오프 펄스 폭 이상인지 판단하기 위한 신호인 펄스 폭 필터.
2. 제1항에 있어서,
   상기 필터부는,
   상기 입력 신호를 반전시킨 제1 입력 신호 및 상기 출력 신호에 따라 소스 전류 또는 제1 전압을 공급하는 상승 회로;
   상기 제1 입력 신호 및 상기 필터부를 통과한 입력 신호인 제2 입력 신호에 따라 싱크 전류 또는 제2 전압을 공급하는 하강 회로; 및
   상기 소스 전류, 상기 싱크 전류, 상기 제1 전압 및 상기 제2 전압을 상기 제2 입력 신호 및 상기 출력 신호에 따라 입력 받아 상기 변조 신호를 생성하는 제어부를 포함하는 펄스 폭 필터.
3. 제2항에 있어서,
   상기 제어부는,
   상기 입력 신호의 상승 에지에 동기되어 상기 소스 전류를 이용해 상기 변조 신호를 증가시키고, 상기 입력 신호의 하강 에지에 동기되어 상기 싱크 전류를 이용해 상기 변조 신호를 감소시키는 펄스 폭 필터.
4. 제3항에 있어서,
   상기 제어부는,
   상기 입력 신호가 상기 컷 오프 펄스 폭 이상인 경우, 상기 입력 신호의 상승 에지에 동기되어 상기 소스 전류를 이용해 상기 변조 신호를 상승 지연 기간 동안 증가시킨 후, 상기 변조 신호를 상기 제1 전압으로 유지시키고, 상기 입력 신호의 하강 에지에 동기되어 상기 싱크 전류를 이용해 상기 변조 신호를 하강 지연 기간 동안 감소시킨 후, 상기 변조 신호를 상기 제2 전압으로 유지시키는 펄스 폭 필터.
5. 제3항에 있어서,
   상기 상승 회로는,
   상기 제1 입력 신호가 전달되는 게이트 전극, 상기 제어부에 연결되어 있는 드레인 전극 및 소스 전극을 포함하는 제1 트랜지스터; 및
   상기 제1 전압에 연결되어 있는 일단, 및 상기 제1 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하는 제1 저항을 포함하고,
   상기 제1 트랜지스터는 상기 제1 입력 신호의 제1 레벨에 의해 턴 온 되는 펄스 폭 필터.
6. 제3항에 있어서,
   상기 하강 회로는,
   상기 제1 입력 신호가 전달되는 게이트 전극, 상기 제어부에 연결되어 있는 드레인 전극 및 소스 전극을 포함하는 제2 트랜지스터;
   상기 제2 전압에 연결되어 있는 일단 및 상기 제2 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하는 제2 저항; 및
   상기 제2 트랜지스터는 상기 제1 입력 신호의 제2 레벨에 의해 턴 온 되는 펄스 폭 필터.
7. 제5항 또는 제6항에 있어서,
   상기 제어부는,
   제1 커패시터;
   제2 커패시터;
   상기 상승 회로 및 상기 하강 회로에 연결되어 있는 입력 노드에 연결되어 있는 일단 및 상기 제1 커패시터의 일단에 연결되어 있는 타단을 포함하고, 상기 출력 신호에 따라 스위칭하는 제1 스위치;
   상기 제1 전압이 입력되는 일단 및 상기 제1 커패시터의 일단에 연결되어 있는 타단을 포함하고 상기 제2 입력 신호에 따라 스위칭하는 제2 스위치;
   상기 입력 노드에 연결되어 있는 일단 및 상기 제2 커패시터의 일단에 연결되어 있는 타단을 포함하고 상기 제2 입력 신호에 따라 스위칭하는 제3 스위치;
   상기 제2 커패시터에 병렬 연결되어 있고 상기 출력 신호에 따라 스위칭하는 제4 스위치; 및
   상기 입력 노드에 연결되어 있는 입력단 및 상기 출력 인버터에 연결되어 있는 출력 노드에 연결되어 있는 출력단을 포함하는 인버터를 포함하고,
   상기 입력 노드의 전압이 상기 변조 신호이며, 상기 변조 신호가 상기 인버터를 통해 반전되어 상기 제2 입력 신호가 되는 펄스 폭 필터.
8. 제6항에 있어서,
   상기 하강 회로는,
   상기 제2 전압에 연결되어 있는 일단 및 상기 제2 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하고, 상기 제2 입력 신호에 따라 스위칭 동작하는 스위치를 더 포함하는 펄스 폭 필터.
9. 제5항에 있어서,
   상기 상승 회로는,
   상기 제1 전압에 연결되어 있는 일단 및 상기 제1 트랜지스터의 소스 전극에 연결되어 있는 타단을 포함하고, 상기 출력 신호에 따라 스위칭 동작하는 스위치를 더 포함하는 펄스 폭 필터.
10. 제7항에 있어서,
    상기 컷 오프 펄스 폭에 대응하는 컷 오프 펄스 전압에 상기 증가하는 변조 신호가 도달하면, 상기 인버터는 상기 변조 신호를 반전시켜 로우 레벨의 제2 입력 신호를 생성하고, 상기 하강하는 변조 신호가 상기 컷 오프 펄스 전압에 도달하면, 상기 인버터는 상기 변조 신호를 반전시켜 하이 레벨의 제2 입력 신호를 생성하는 펄스 폭 필터.
11. 제1항에 있어서,
    상기 필터부는,
    상기 입력 신호의 하강 에지에 동기되어 상기 변조 신호를 상승시키는 상승 회로;
    상기 입력 신호의 상승 에지에 동기되어 상기 변조 신호를 하강시키는 하강 회로;
    상기 출력 신호에 따라 상기 상승 회로 및 상기 하강 회로의 동작을 제어하는 제1 펄스 신호 및 제2 펄스 신호를 생성하는 제어부; 및
    상기 상승 회로 및 상기 하강 회로에 연결되어 있는 커패시터를 포함하는 펄스 폭 필터.
12. 제11항에 있어서,
    상기 제어부는,
    상기 출력 신호의 하강 에지에 동기되어 소정 기간 하이 레벨을 가지는 상기제1 펄스 신호를 생성하고, 상기 출력 신호의 상승 에지에 동기되어 소정 기간 하이 레벨을 가지는 제2 펄스 신호를 생성하는 펄스 폭 필터.
13. 제12항에 있어서,
    상기 상승 회로는,
    상기 입력 신호 및 상기 제1 펄스 신호에 따라, 소스 전류 및 제1 전압 중 적어도 하나를 이용해 상기 커패시터를 충전시키는 펄스 폭 필터.
14. 제13항에 있어서,
    상기 상승 회로는,
    상기 소스 전류를 공급하는 전류원;
    상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 트랜지스터; 및
    상기 커패시터의 일단 및 상기 제1 전압 사이에 연결되어 있고, 상기 제1 펄스 신호에 따라 스위칭 동작하는 스위치를 포함하는 펄스 폭 필터.
15. 제12항에 있어서,
    상기 하강 회로는,
    상기 입력 신호 및 상기 제2 펄스 신호에 따라 싱크 전류 및 제2 전압 중 적어도 하나를 이용해 상기 커패시터를 방전시키는 펄스 폭 필터.
16. 제15항에 있어서,
    상기 하강 회로는,
    상기 싱크 전류를 생성하는 전류원;
    상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 트랜지스터; 및
    상기 커패시터의 일단 및 상기 제2 전압 사이에 연결되어 있고, 상기 제2 펄스 신호에 따라 스위칭 동작하는 스위치를 포함하는 펄스 폭 필터.
17. 제12항에 있어서,
    상기 상승 회로는,
    상기 입력 신호 및 상기 제1 펄스 신호에 따라 제1 소스 전류 및 제1 싱크 전류 중 적어도 하나를 이용하여 커패시터를 충전시키는 펄스 폭 필터.
18. 제17항에 있어서,
    상기 상승 회로는,
    상기 제1 소스 전류를 생성하는 전류원;
    상기 제1 싱크 전류를 복사하여 제2 소스 전류를 생성하는 전류 복사부;
    상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 제1 트랜지스터; 및
    상기 제1 펄스 신호가 전달되는 게이트 전극, 상기 제1 싱크 전류를 생성하는 싱크 전류원에 연결되어 있는 소스 전극, 및 상기 전류 복사부에 연결되어 있는 드레인 전극을 포함하는 제2 트랜지스터를 포함하는 펄스 폭 필터.
19. 제18항에 있어서,
    상기 전류 복사부는 상기 제2 트랜지스터의 온 기간 동안 상기 제1 싱크 전류를 복사하여 상기 제2 소스 전류를 생성하고, 상기 커패시터에 상기 제2 소스 전류를 전달하는 펄스 폭 필터.
20. 제12항에 있어서,
    상기 하강 회로는,
    상기 입력 신호 및 상기 제2 펄스 신호에 따라 제1 싱크 전류 및 제2 싱크 전류 중 적어도 하나를 이용하여 상기 커패시터를 방전시키는 펄스 폭 필터.
21. 제20항에 있어서,
    상기 하강 회로는,
    상기 제1 싱크 전류를 생성하는 전류원;
    상기 제2 싱크 전류를 복사하여 제1 소스 전류를 생성하는 제1 전류 복사부;
    상기 제1 소스 전류를 복사하여 제3 싱크 전류를 생성하는 제2 전류 복사부;
    상기 입력 신호가 전달되는 게이트 전극, 상기 커패시터의 일단에 연결되어 있는 드레인 전극, 및 상기 전류원에 연결되어 있는 소스 전극을 포함하는 제1 트랜지스터; 및
    상기 제2 펄스 신호가 전달되는 게이트 전극, 상기 제2 싱크 전류를 생성하는 싱크 전류원에 연결되어 있는 소스 전극, 및 상기 제1 전류 복사부에 연결되어 있는 드레인 전극을 포함하는 제2 트랜지스터를 포함하는 펄스 폭 필터.
22. 제21항에 있어서,
    상기 제1 전류 복사부는,
    상기 제2 트랜지스터의 온 기간 동안 상기 제2 싱크 전류를 복사하여 상기 제1 소스 전류를 생성하고, 상기 제2 전류 복사부에 전달하고,
    상기 제2 전류 복사부는,
    상기 제1 소스 전류를 복사하여 상기 커패시터로부터 흐르는 제3 싱크 전류를 생성하는 펄스 폭 필터.

Images