DE3785000T2 - Kontakte von halbleiterbauelementen. - Google Patents

Kontakte von halbleiterbauelementen.

Info

Publication number
DE3785000T2
DE3785000T2 DE8787116966T DE3785000T DE3785000T2 DE 3785000 T2 DE3785000 T2 DE 3785000T2 DE 8787116966 T DE8787116966 T DE 8787116966T DE 3785000 T DE3785000 T DE 3785000T DE 3785000 T2 DE3785000 T2 DE 3785000T2
Authority
DE
Germany
Prior art keywords
conductivity type
layer
film
semiconductor
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787116966T
Other languages
English (en)
Other versions
DE3785000D1 (de
Inventor
Yoshiaki C O Patent Matsushita
Shuichi C O Patent Divi Samata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3785000D1 publication Critical patent/DE3785000D1/de
Application granted granted Critical
Publication of DE3785000T2 publication Critical patent/DE3785000T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Halbleitervorrichtung und, insbesondere, auf eine Verbesserung der Eigenschaft eines Kontaktwiderstands zwischen einer Elektrodenschicht und einer Halbleiterschicht.
  • Beim derzeitigen Trend zur Verringerung der Baugröße und zur Erhöhung der Integrationsdichte von integrierten Schaltkreis- Bauelementen wurde Techniken zur Bildung einer leitenden Schicht, z. B. einer Siliziumschicht, in Kontaktfenstern große Bedeutung beigemessen. Als eine Technik zur Bildung einer Siliziumschicht in einem Kontaktfenster ist bisher ein selektives Epitaxie-Verfahren angewandt worden.
  • Fig. 1 ist eine Schnittansicht, die einen MOS-Transistor aus dem Stand der Technik zeigt. In der Figur bezeichnet das Bezugszeichen 1 ein Halbleitersubstrat eines p-Leitfähigkeitstyps; das Bezugszeichen 2 bezeichnet einen Gate-Isolierfilm; das Bezugszeichen 3 eine Gateelektrode; das Bezugszeichen 4 einen Feldoxidfilm; das Bezugszeichen 5 einen undotierten, CVD (chemisches Aufdampfen) SiO&sub2; (Siliziumdioxid)-Film, der mittels CVD-Verfahren gebildet und nicht mit Fremdatomen dotiert ist; das Bezugszeichen 6 einen BPSG (Borphosphorsilikatglas)-Film; das Bezugszeichen 7 einen einkristallinen Siliziumfilm eines n-Leitfähigkeitstyps; und die Bezugszeichen 8 und 9 stellen Source- und Drainschichten eines n-Leitfähigkeitstyps dar. Die Bezugszeichen 10 und 11 bezeichnen jeweils die aus Aluminium hergestellte Source- bzw. Drainelektrode. Die Siliziumschicht 7 ist durch das Epitaxie-Verfahren gebildet. Ein Merkmal dieser Struktur besteht darin, daß der BPSG-Film 6 und die Siliziumschicht 7 vom n-Typ nicht in Kontakt miteinander stehen. Bei MOS-Transistoren mit der oben genannten Struktur schwankt jedoch unter einzelnen MOS-Transistoren der Kontaktwiderstand zwischen der Siliziumschicht 7 vom n-Typ und jeder der Aluminium-Leitungsschichten 10 und 11 auf der Siliziumschicht 7 erheblich.
  • Unter diesen Umständen bestand der Wunsch, Schwankungen des Kontaktwiderstandes zwischen der Siliziumschicht 7 und jeder der Aluminium-Leitungsschichten 10 und 11 unter einzelnen Bauelementen zu verringern.
  • Auch ist bei der obigen Struktur der Kontaktwiderstand zwischen der Siliziumschicht 7 vom n-Typ und jeder Aluminium- Leitungsschicht hoch, so daß sich nichtohmsche Kontakteigenschaften ergeben. Um den Kontakt zwischen der Siliziumschicht 7 vom n-Typ und der Aluminium-Leitungsschicht durch Verringern des Kontaktwiderstandes zwischen diesen Schichten mit ohmschen Kontakteigenschaften zu versehen, muß besonders die Fremdatom- Konzentration der Siliziumschicht 7 auf 1 · 10²&sup0; cm&supmin;³ oder darüber eingestellt werden. Um die Fremdatom-Konzentration einer in einem Kontaktfenster durch das selektive Epitaxie-Verfahren gebildeten Siliziumschicht zu erhöhen, ist eine Erhöhung der Konzentration des Dotierungsgases, z. B. PH&sub3;, AsH&sub3; oder B&sub2;H&sub6; erforderlich. Jedoch führt eine Erhöhung der Konzentration des Dotiergases insofern zu einem anderen Problem, als die Eigenschaften des Siliziumschichtwachstums verändert werden. Es bestand daher der Wunsch, zwischen der Siliziumschicht 7 und der Aluminium-Leitungsschicht durch Verringern des Kontaktwiderstandes zwischen diesen Schichten für ohmsche Kontakteigenschaften zu sorgen, ohne die Wachstumseigenschaften der Siliziumschicht 7 dabei zu verändern.
  • Während man ohmsche Kontakteigenschaften zwischen einer Siliziumschicht von p-Typ und einer Aluminium-Leitungsschicht erhält, kann außerdem durch Verringerung des Kontaktwiderstandes die Betriebsgeschwindigkeit weiter erhöht werden. Aus diesem Grund bestand für den Fall, daß eine Siliziumschicht vom p-Typ verwendet wird, der Wunsch, den Kontaktwiderstand zu verringern.
  • Aus der DE-A-2 825 433 ist eine Halbleitervorrichtung bekannt, die umfaßt: einem Halbleiterkörper eines ersten Leitfähigkeitstyps; einen in besagtem Halbleiterkörper gebildeten, eindiffundierte Fremdatome aufweisenden Bereich eines zweiten Leitfähigkeitstyps; einen auf besagtem Halbleiterfilm gebildeten Isolierfilm, umfassend einen Siliziumdioxidfilm, der eine Fremdatomanreicherung des zweiten Leitfähigkeitstyps besitzt, wobei der Isolierfilm ein Kontaktfenster aufweist, das auf besagtem Bereich mit eindiffundierten Fremdatomen gebildet ist; eine in besagtem Kontaktfenster des besagten Isolierfilms gebildete Halbleiterschicht des besagten-zweiten Leitfähigkeitstyps und eine auf besagter Halbleiterschicht gebildete leitende Schicht, die den besagten Siliziumdioxidfilm ebenfalls berührt.
  • Die EP-A-0018175 betrifft eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1.
  • Ein Ziel der Erfindung ist es, eine Halbleitervorrichtung bereitzustellen, bei welcher der Kontaktwiderstand zwischen einer Siliziumschicht und einer Metall-Leitungsschicht klein und die Kontakteigenschaft ohmisch ist, um Schwankungen des Kontaktwiderstands unter einzelnen Halbleiterbauelementen selbst dann zu verringern, wenn die Siliziumschicht unter Verwendung eines Dotierungsgases geringer Konzentration in einem Kontaktfenster gebildet wird.
  • Gemäß der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die umfaßt:
  • einem Halbleiterkörper eines ersten Leitfähigkeitstyps; einen in besagtem Halbleiterkörper gebildeten, eindiffundierte Fremdatome aufweisenden Bereich eines zweiten Leitfähigkeitstyps; eine Isolierstruktur, umfassend eine erste und eine zweite Isolierschicht, wobei die erste Isolierschicht auf besagtem Halbleiterkörper gebildet ist und wobei die zweite Isolierschicht auf der besagten ersten Isolierschicht gebildet ist und Fremdatome des besagten zweiten Leitfähigkeitstyps enthält, und wobei die erste und zweite Isolierschicht ein zu besagtem Bereich mit eindiffundierten Fremdatomen führendes, durchgehendes Kontaktfenster aufweisen; sowie eine Halbleiterschicht des besagten zweiten Leitfähigkeitstyps, die auf dem besagten Bereich mit eindiffundierten Fremdatomen und in dem besagten durchgehenden Kontaktfenster der besagten ersten und zweiten Isolierschicht gebildet ist; dadurch gekennzeichnet, daß die besagte erste und zweite Isolierschicht mit der besagten Halbleiterschicht in Kontakt stehen, wobei die besagte erste und zweite Isolierschicht so angeordnet sind, daß die erste Isolierschicht eine Diffusion von Fremdatomen aus der zweiten Isolierschicht zum Halbleitersubstrat verhindert; und daß besagte Halbleiterschicht eine durch ein selektives Epitaxie-Verfahren gebildete einkristalline Siliziumschicht ist.
  • Diese Erfindung kann aus der nachfolgenden ausführlichen Beschreibung im Zusammenhang mit den beigefügten Zeichnungen besser verstanden werden, in welchen:
  • Fig. 1 eine Seitenansicht ist, die eine Halbleitervorrichtung aus dem Stand der Technik darstellt;
  • Fig. 2 eine Seitenansicht ist, die eine Ausführungsform der Halbleitervorrichtung gemäß der Erfindung darstellt;
  • Fig. 3 eine graphische Darstellung ist, die eine Kontaktkennlinie zwischen einer Siliziumschicht und einer Al-Elektrodenschicht bei der in Fig. 2 dargestellten Ausführungsform zeigt;
  • Fig. 4 eine Seitenansicht ist, die eine andere Ausführungsform der Halbleitervorrichtung gemäß der Erfindung darstellt; und
  • Fig. 5 und 6 Seitenansichten sind, die weitere Ausführungsformen der Halbleitervorrichtung gemäß der Erfindung darstellen.
  • Nunmehr werden unter Bezugnahme auf die Zeichnungen bevorzugte Ausführungsformen der Erfindung beschrieben. Fig. 2 ist eine Seitenansicht, die eine Ausführungsform der Halbleitervorrichtung gemäß der Erfindung darstellt. Teile, die denjenigen der Struktur aus dem Stand der Technik aus Fig. 1 entsprechen, sind mit den gleichen Bezugszeichen bezeichnet.
  • Ein eindiffundierte Fremdatome aufweisender Bereich 8 vom N*- Leitfähigkeitstyp wird in einem Oberflächenbereich eines Siliziumsubstrats oder in einem Wallbereich 1 eines p-Leitfähigkeitstyps gebildet. Ein SiO&sub2; (Siliziumdioxid)-Film 5, der nicht mit Fremdatomen dotiert ist, wird durch ein CVD (chemisches Aufdampfen) -Verfahren auf dem Substrat 1 gebildet. Der SiO&sub2;- Film wird nachfolgend als "undotierter CVD SiO&sub2;-Film" bezeichnet. Ein BPSG (Borphosphorsilikatglass)- Film 6 wird auf dem SiO&sub2;-Film 5 gebildet. Ein Kontaktfenster wird im SiO&sub2;- Film 5 und im BPSG-Film 6 gebildet, um den Bereich 8 mit eindiffundierten Fremdatomen freizulegen. Durch das selektive Epitaxie-Verfahren wird im Kontaktfenster eine einkristalline Siliziumschicht 7 vom n-Leitfähigkeitstyp gebildet. Eine Aluminium-Leitungsschicht 11 wird auf der Siliziumschicht 7 gebildet.
  • Fig. 3 zeigt eine Kennlinie der Beziehung zwischen einer Filmdicke der Siliziumschicht 7 und dem zwischen der Siliziumschicht 7 und der Aluminium-Leitungsschicht 11 gebildeten Kontaktwiderstand bei einer in Fig. 2 dargestellten Halbleitervorrichtung, bei welcher der Isolierfilm 6 ein BPSG (Borphosphorsilikatglas)-Film ist, der SiO&sub2;-Film 5 ein ungedopter CVD SiO&sub2;-Film ist, die einkristalline Siliziumschicht 7 durch das selektive Epitaxie-Verfahren gebildet ist und 2 · 10¹&sup9; cm&supmin;³ Atome Phosphor enthält und das Kontaktfenster ein 1 Quadratum- Fenster ist. In der Figur bezeichnet das Bezugszeichen A die Lage der Grenzfläche zwischen dem SiO&sub2;-Film 5 und dem BPSG-Film 6.
  • Wie aus dieser Kennlinie klar hervorgeht, ist der Kontaktwiderstand zu gering, um in der Praxis ein Problem darzustellen, selbst dann nicht, wenn die Fremdatom-Konzentration der epitaktisch gewachsenen Siliziumschicht 7 auf einen so geringen Wert wie 2 · 10¹&sup9; cm&supmin;³ eingestellt wird.
  • Da die Siliziumschicht 7 den BPSG-Film 6 berührt oder an diesen angrenzt, nimmt man an, daß die Ursache für den geringen Kontaktwiderstand darin liegt, daß die Fremdatome vom n-Typ aus dem BPSG-Film 6 in die Siliziumschicht 7 diffundieren und die Fremdatom-Konzentration im Bereich der Oberfläche der Siliziumschicht 7 erhöhen. Aus den Merkmalen der Fig. 3 ersieht man, daß der BPSG-Film 6 die epitaktisch gewachsene Siliziumschicht 7 berührend hergestellt werden kann, um einen praktisch ausreichend geringen Kontaktwiderstand zu erhalten. Die Fremdatom-Konzentration der epitaktisch gewachsenen Siliziumschicht 7 liegt wünschenswerterweise bei 5 · 10¹&sup8; cm&supmin;³ oder darüber. Falls die Fremdatom-Konzentration unter dem oben genannten Wert liegt, ist der Kontaktwiderstand praktisch selbst dann zu hoch, wenn Fremdatome aus dem BPSG-Film 6 in die Siliziumschicht 7 diffundieren.
  • Bei der Ausführungsform nach Fig. 2 wird ein eindiffundierte Fremdatome aufweisender Bereich 8 vom n&spplus;-Typ verwendet. Jedoch kann auch ein eindiffundierte Fremdatomen aufweisender Bereich vom p-Typ verwendet werden. In diesem Fall sind das Siliziumsubstrat oder der Wallbereich vom n-Leitfähigkeitstyp und die epitaktisch gewachsene Siliziumschicht vom p-Leitfähigkeitstyp. Zudem kann in diesem Fall BSG (Borsilikatglas) oder BAsSG (Borarsensilikatglas) als Isolierfilm 6 verwendet werden. Die Fremdatom-Konzentration der epitaktisch gewachsenen Siliziumschicht vom p-Typ liegt wünschenswerterweise bei 5 · 10¹&sup8; cm&supmin;³ oder darüber.
  • Fig. 4 ist eine Seitenansicht, die eine weitere Ausführungsform der Halbleitervorrichtung gemäß der Erfindung zeigt. Diese Vorrichtung entspricht der in Fig. 1 dargestellten Vorrichtung aus dem Stand der Technik.
  • Ein Feldoxidfilm 4 eines vorbestimmten Musters wird auf dem Siliziumsubstrat oder dem Wallbereich 1 vom p-Leitfähigkeitstyp gebildet. Eindiffundierte Fremdatome aufweisende Bereiche 8 und 9 von einem n*-Leitfähigkeitstyp werden in den Bereichen des Siliziumsubstrats 1 zur Bildung von Elementen gebildet, welche durch das vorgegebene Muster des Feldoxidfilms 4 festgelegt sind. Die Bereiche 8 und 9 mit eindiffundierten Fremdatomen bilden den Source- bzw. Drain-Bereich. Der SiO&sub2;-Film 5 wird auf dem Feldoxidfilm 4 und dem Gate-Isolierfilm 2 gebildet. Der SiO&sub2;-Film 5 wird durch ein CVD (chemisches Aufdampfen) -Verfahren gebildet und nicht mit irgendwelchen Fremdatomen dotiert. Der BPSG-Film 6 wird auf dem SiO&sub2;-Film 5 gebildet. Im SiO&sub2;-Film 5 und im BPSG-Film 6 werden Kontaktfenster gebildet. Die Kontaktfenster führen zum Source-Bereich 8 und zum Drain- Bereich 9. Einkristalline Siliziumschichten 7 werden in den zum Source-Bereich 8 und zum Drain-Bereich 9 führenden Kontaktfenstern gebildet. Die einkristallinen Siliziumschichten 7 werden durch ein selektives Epitaxie-Verfahren gebildet. Eine aus Aluminium hergestellte Source-Elektrode 10 wird auf dem Source-Bereich 8 auf der Siliziumschicht 7 gebildet. Eine aus Aluminium hergestellte Drain-Elektrode 11 wird auf dem Drain- Bereich 9 auf der Siliziumschicht 8 gebildet. Im SiO&sub2;-Film 4 und im BPSG-Film 6 wird ein weiteres Fenster gebildet, welches zum Gate-Isolierfilm 2 führt. In dem Fenster wird die aus Aluminium hergestellte Gateelektrode 3 gebildet.
  • Ein Merkmal dieser Ausführungsform liegt, wie bei der Ausführungsform aus Fig. 2, darin, daß die Siliziumschicht 7 und der BPSG-Film 6 einander berühren. Der SiO&sub2;-Film 5 bewirkt, daß die Diffusion von Bor (B) und Phosphor (P) in dem BPSG-Film 6 in das Halbleitersubstrat 1 verhindert wird.
  • Bei der Ausführungsform nach Fig. 4 werden eindiffundierte Fremdatome aufweisende Bereiche 8 und 9 vom n*-Typ verwendet. Jedoch können auch eindiffundierte Fremdatome aufweisende Bereiche vom p-Typ verwendet werden. In diesem Fall ist das Siliziumsubstrat oder der Wallbereich vom n-Leitfähigkeitstyp und die epitaktisch gewachsenen Siliziumschichten sind vom p- Leitfähigkeitstyp.
  • Nunmehr werden Beispiele der Erfindung angegeben.
    • Beispiel 1
  • Ein 256K SRAM (static random access memory), der eine in Fig. 4 dargestellte n-Kanal MOS-Transistorstruktur besitzt, wurde als Probestück unter der 1,2 um Designregel (eine minimale Kontaktfenstergröße) gefertigt. Siliziumschichten vom n-Typ mit einer Dicke von 1 um und einer Phosphor-Konzentration von 4 · 10¹&sup9; cm&supmin;³ wurden unter Verwendung eines Reaktionsgases aus H&sub2;, SiH&sub2;Cl&sub2;, HCl und PH&sub3; durch ein selektives Epitaxie-Verfahren in Kontaktfenstern zum Freilegen der Source- und Drain-Bereiche des N-Kanal MOS-Transistors gebildet. Dann wurde eine Aluminium-Leitungsschicht auf den Source- und Drain-Bereichen auf dem Siliziumschichten vom n-Typ gebildet. Zwischenschicht-Isolierfilme 5 und 6 wurden durch einen undotierten CVD SiO&sub2;-Film 5 und BPSG-Film 6 gebildet. Die Dicke des BPSG-Films 6 und der SiO&sub2;-Filme 5 wurde auf 0,5 um festgelegt.
    • Beispiel 2
  • Derselbe SRAM wie in Beispiel 1 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß die Phosphor-Konzentration der Siliziumschicht 7 auf 3 · 10¹&sup8; cm&supmin;³ eingestellt wurde.
    • Beispiel 3
  • Derselbe SRAM wie in Beispiel 1 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß AsH&sub3; als Dotierungsgas verwendet wurde, und daß die As-Konzentration in der Siliziumschicht 7 auf 4 · 10¹&sup9; cm&supmin;³ eingestellt wurde.
    • Beispiel 4
  • Derselbe SRAM wie in Beispiel 1 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß die Zwischenschicht- Isolierfilme 5 und 6 ein undotierter CVD SiO&sub2;-Film 5 und PSG- Film 6 waren, und daß die Dicke des SiO&sub2;-Films 5 und des PSG- Films 6 auf 0,5 um festgelegt wurde.
    • Beispiel 5
  • Derselbe SRAM wie in Beispiel 1 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß der MOS-Transistor ein MOS-Transistor vom p-Typ war, daß ein aus H&sub2;, SiH&sub2;Cl&sub2;, HCl und B&sub2;H&sub6; zusammengesetztes Reaktionsgas verwendet wurde, daß die Siliziumschicht eine durch das selektive Epitaxie-Verfahren gebildete Siliziumschicht vom p-Typ mit einer Dicke von 1 um und einer Bor-Konzentration von 4 · 10¹&sup9; cm&supmin;³ war, daß die Zwischenschicht-Isolierfilme 5 und 6 ein undotierter CVD SiO&sub2;- Film 5 und BSG-Film 6 waren, und daß die Dicke des CVD SiO&sub2;- Films 5 und der BSG-Filme 6 auf 0,5 um festgelegt wurde.
    • Vergleichsbeispiel 1
  • Derselbe SRAM wie in Beispiel 1 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß die Dicke der Siliziumschicht 7 auf 0,4 um festgelegt wurde.
    • Vergleichsbeispiel 2
  • Derselbe SRAM wie in Beispiel 1 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß die Zwischenschicht-Isolierfilme 5 und 6 ein undotierter CVD SiO&sub2;-Film 5 und BSG-Film 6 waren, und daß die Dicke des CVD SiO&sub2;-Films 5 und BSG-Films 6 auf 0,5 um festgelegt wurde.
    • Vergleichsbeispiel 3
  • Derselbe SRAM wie in Beispiel 5 wurde als Probestück gefertigt, jedoch mit dem Unterschied, daß die Stärke der Siliziumschicht auf 0,4 um festgelegt wurde.
  • Die Betriebseigenschaften der einzelnen Beispiele von 256K SRAMs wurden mit denjenigen der Vergleichsbeispiele verglichen. Von den Beispielen 1 bis 5 waren alle 256K SRAMs funktionsfähig. Von den Vergleichsbeispielen 1 und 3 waren einige 256 SRAMs funktionsfähig, andere jedoch nicht. Vom Vergleichsbeispiel 2 war kein 256K SRAM funktionsfähig.
  • Bei den Vergleichsbeispielen 1 und 3 von 256K SRAMs schwankte der Kontaktwiderstand zwischen der Siliziumschicht und der - Aluminium-Leitungsschicht unter den einzelnen MOS-Transistoren erheblich. Beim Vergleichsbeispiel 2 von 256K SRAMs war der Kontaktwiderstand bei allen MOS-Transistoren hoch.
  • Es wird vermutet, daß die Ursache für die Schwankungen des Kontaktwiderstands unter den einzelnen MOS-Transistoren bei den Vergleichsbeispielen 1 und 3 von 256K SRAMs im Fehlen einer gleichmäßigen Filmdicke der Siliziumschicht 7 der einzelnen MOS-Transistoren liegt. Insbesondere ist beim Vergleichsbeispiel 1 von 256K SRAMs der Kontaktwiderstand bei denjenigen MOS-Transistoren gering, bei denen die Siliziumschicht 7 den BPSG-Film 6 berührt, während er bei denjenigen MOS-Transistoren hoch ist, bei welchen die Siliziumschicht 7 den BPSG-Film 6 nicht berührt.
  • Beim Vergleichsbeispiel 1 des SRAM sind die MOS-Transistoren, bei denen die Siliziumschicht 7 den BPSG-Film 6 berührt, infolge eines niedrigen Kontaktwiderstandes funktionsfähig, die MOS-Transistoren, bei denen die beiden Schichten einander nicht berühren, infolge eines hohen Kontaktwiderstandes jedoch nicht funktionsfähig. Dasselbe gilt für das Vergleichsbeispiel 3 des SRAM. Das heißt, die MOS-Transistoren, bei denen die Siliziumschicht 7 den BPSG-Film 6 berührt, sind infolge eines geringen Kontaktwiderstandes funktionsfähig, hingegen sind die MOS-Transistoren, bei denen die beiden Schichten einander nicht berühren, infolge eines hohen Kontaktwiderstandes nicht funktionsfähig.
  • Der Grund dafür, daß sich alle SRAMs beim Vergleichsbeispiel 2 nicht betreiben lassen, liegt vermutlich in einem hohen Kontaktwiderstand, da die Siliziumschicht 7 bei allen MOS-Transistoren den BPSG-Film nicht berührt.
  • Bei den Beispielen 1 bis 5 sind alle SRAMs normal funktionsfähig. Insbesondere war bei jedem SRAM MOS-Transistor der Kontaktwiderstand klein und unter den einzelnen MOS-Transistoren waren die Schwankungen des Kontaktwiderstands gering.
  • Beim Beispiel 2 des SRAM beträgt der Kontaktwiderstand jedes MOS-Transistors ca. das dreifache des Kontaktwiderstands jedes MOS-Transistors bei den Beispielen 1, 3 und 4, so daß die Betriebsgeschwindigkeit geringer ist, als die der Beispiele 1, 3 und 4.
  • Aus Beispiel 2 sieht man, daß man bessere Betriebseigenschaften erhalten kann, wenn man die Fremdatom-Konzentration der Siliziumschicht auf 4 · 10¹&sup8; cm&supmin;³ oder darüber einstellt. Weiter sieht man, daß die Erfindung nicht nur bei Kontakten vom n-Typ sondern auch, wie in Beispiel 5 gezeigt, bei Kontakten vom p- Typ anwendbar ist.
  • Fig. 5 ist eine Seitenansicht, die eine weitere Ausführungsform der Halbleitervorrichtung der Erfindung zeigt. Bei dieser Ausführungsform wird zwischen der einkristallinen Siliziumschicht 7 und der Aluminium-Leitungsschicht 11 eine Molybdän (Mo)-Schicht 13 gebildet. Molybdän weist eine niedrige Austrittsarbeit auf, und der Kontaktwiderstand zwischen der Siliziumschicht 7 und der Aluminium-Leitungsschicht 11 ist gering. Die ohmsche Widerstandseigenschaft wird so verbessert. Titan, Wolfram oder Tantal können an Stelle von Molybdän verwendet werden. Eine Legierung aus Titan und Wolfram kann ebenfalls verwendet werden. Molybdänsilicid, Wolframsilicid, Titansilicid oder Tantalsilicid können verwendet werden. Weiter kann Titannitrid verwendet werden. Diese Stoffe weisen eine niedrige Austrittsarbeit auf, und der Kontaktwiderstand zwischen der Siliziumschicht 7 und der Aluminium-Leitungsschicht 11 wird klein. Die ohmsche Widerstandseigenschaft wird derart verbessert.
  • Fig. 6 ist eine Seitenansicht, die noch ein weiteres Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung zeigt. Auch bei dieser Ausführungsform werden zwischen der einkristallinen Siliziumschicht 7 und jeder der Aluminium-Leitungsschichten 10 und 11 Molybdänschichten 13 gebildet. Auch bei dieser Ausführungsform können die oben genannten Stoffe an Stelle von Molybdän verwendet werden. Diese Stoffe besitzen eine niedrige Austrittsarbeit, und der Kontaktwiderstand zwischen der Siliziumschicht 7 und jeder der Aluminium-Leitungsschichten 10 und 11 wird klein. Die ohmsche Widerstandseigenschaft wird derart verbessert.
  • Wenn die Siliziumschicht 7 vom n-Typ ist, ist die Siliziumoxidschicht 6 nicht auf BPSG oder PSG beschränkt, sondern es ist möglich, AsSG, BAsSG, PAsSG, und BPAsSG zu verwenden. Weiter kann dort, wo die Siliziumschicht 7 vom p-Typ ist, als Siliziumoxidschicht 6 entweder BSG oder BAsSG verwendet werden.
  • Wie vorhergehend beschrieben wurde, ist es gemäß der Erfindung möglich, eine Halbleitervorrichtung bereitzustellen, bei welcher der Kontaktwiderstand des Kontaktes zwischen einer in einem Kontaktfenster gebildeten Halbleiterschicht und einer auf der Halbleiterschicht gebildeten Metalleitungsschicht, sowie ferner Schwankungen des Kontaktwiderstandes gering sind, so daß verbesserte Betriebseigenschaften erhalten werden können.

Claims (3)

1. Eine Halbleitervorrichtung umfassend:
einen Halbleiterkörper (1) eines ersten Leitfähigkeitstyps;
einen in besagtem Halbleiterkörper (1) gebildeten, eindiffundierte Fremdatome aufweisenden Bereich (8,9) eines zweiten Leitfähigkeitstyps;
eine eine erste und eine zweite Isolierschicht (5,6) umfassende Isolierstruktur, wobei die erste Isolierschicht (5) auf besagtem Halbleiterkörper gebildet ist, wobei die zweite Isolierschicht (6) auf besagter erster Isolierschicht gebildet ist und Fremdatome des besagten zweiten Leitfähigkeitstyps enthält, und wobei die erste und zweite Isolierschicht ein durchgehendes, zu besagtem Bereich mit eindiffundierten Fremdatomen führendes Kontaktfenster besitzen; und
eine auf besagtem Bereich mit eindiffundierten Fremdatomen und in besagtem durchgehendem Kontaktfenster der besagten ersten und zweiten Isolierschicht gebildete Halbleiterschicht (7) des besagten zweiten Leitfähigkeitstyps, und eine auf besagter Halbleiterschicht gebildete leitende Schicht (10, 11),
wobei besagte erste und zweite Isolierschicht (5, 6) in Kontakt mit besagter Halbleiterschicht (7) stehen,
wobei besagte erste und zweite Isolierschicht (5, 6) so angeordnet sind, daß die erste Isolierschicht (5) die Diffusion von Fremdatomen aus der zweiten Isolierschicht (6) zum Halbleitersubstrat verhindert; dadurch gekennzeichnet, daß besagte Halbleiterschicht eine durch ein selektives Epitaxie-Verfahren gebildete einkristalline Siliziumschicht ist.
2. Eine Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß besagter Halbleiterkörper (1) ein Siliziumsubstrat ist, daß besagter Siliziumdioxidfilm (6) ein Film ist, der aus einem Bestandteil gebildet ist, welcher aus der aus Phosphorsilikatglas, Arsensilikatglas, Borphosphorsilikatglas, Borarsensilikatglas, Phosphorarsensilikatglas und Borphosphorarsensilikatglas bestehenden Gruppe ausgewählt ist, daß besagter erste Leitfähigkeitstyp und zweiter Leitfähigkeitstyp ein p- Leitfähigkeitstyp bzw. ein n-Leitfähigkeitstyp sind, und daß besagte einkristalline Siliziumschicht (7) vom n-Leitfähigkeitstyp ist.
3. Eine Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß besagter Halbleiterkörper (1) ein Siliziumsubstrat ist, daß besagter Siliziumdioxidfilm (6) ein Film ist, der aus einem Bestandteil gebildet ist, welcher aus der aus Borsilikatglas und Borarsensilikatglas bestehenden Gruppe ausgewählt ist, daß besagter erster Leitfähigkeitstyp und zweiter Leitfähigkeitstyp ein n-Leitfähigkeitstyp bzw. ein p-Leitfähigkeitstyp sind, und daß besagte einkristalline Siliziumschicht (7) vom p-Leitfähigkeitstyp ist.
DE8787116966T 1986-11-19 1987-11-17 Kontakte von halbleiterbauelementen. Expired - Lifetime DE3785000T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275801A JPS63128750A (ja) 1986-11-19 1986-11-19 半導体装置

Publications (2)

Publication Number Publication Date
DE3785000D1 DE3785000D1 (de) 1993-04-29
DE3785000T2 true DE3785000T2 (de) 1993-09-16

Family

ID=17560599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787116966T Expired - Lifetime DE3785000T2 (de) 1986-11-19 1987-11-17 Kontakte von halbleiterbauelementen.

Country Status (5)

Country Link
US (1) US5116780A (de)
EP (1) EP0268266B1 (de)
JP (1) JPS63128750A (de)
KR (1) KR900008147B1 (de)
DE (1) DE3785000T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130203A (en) * 1988-07-28 1992-07-14 Nippon Leakless Industry Co., Ltd. Metal gasket and method of producing the same
US5291058A (en) * 1989-04-19 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device silicon via fill formed in multiple dielectric layers
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
KR900019195A (ko) * 1989-05-27 1990-12-24 이만용 디램장치의 고집적화방법
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
KR100200297B1 (ko) * 1995-06-30 1999-06-15 김영환 반도체 소자의 콘택홀 형성방법
JP3563530B2 (ja) * 1996-05-31 2004-09-08 株式会社日立製作所 半導体集積回路装置
US6815762B2 (en) 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
US5879998A (en) * 1997-07-09 1999-03-09 Advanced Micro Devices, Inc. Adaptively controlled, self-aligned, short channel device and method for manufacturing same
KR100372640B1 (ko) * 2000-06-28 2003-02-17 주식회사 하이닉스반도체 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
US6303450B1 (en) * 2000-11-21 2001-10-16 International Business Machines Corporation CMOS device structures and method of making same
KR100632036B1 (ko) * 2002-12-30 2006-10-04 동부일렉트로닉스 주식회사 반도체 메모리 소자의 제조 방법
JP2009147035A (ja) * 2007-12-13 2009-07-02 Seiko Instruments Inc 半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2225374B2 (de) * 1971-05-28 1977-06-02 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) Verfahren zum herstellen eines mos-feldeffekttransistors
JPS49115649A (de) * 1973-03-07 1974-11-05
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US4309224A (en) * 1978-10-06 1982-01-05 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
JPS55138874A (en) * 1979-04-18 1980-10-30 Fujitsu Ltd Semiconductor device and method of fabricating the same
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
JPS5737829A (en) * 1980-08-20 1982-03-02 Fujitsu Ltd Manufacture of semiconductor device
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
JPS5968949A (ja) * 1982-10-12 1984-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59201461A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法
FR2555364B1 (fr) * 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
JPS60186051A (ja) * 1984-03-05 1985-09-21 Hitachi Ltd Ｃｍｏｓ半導体装置およびその製造方法
JPS60195972A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置の製造方法
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
JPH0658912B2 (ja) * 1985-05-07 1994-08-03 日本電信電話株式会社 バイポーラトランジスタの製造方法
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
JPS62245657A (ja) * 1986-04-18 1987-10-26 Toshiba Corp 半導体装置の製造方法
JPH0674675A (ja) * 1992-08-31 1994-03-18 Toshiba Corp 積層体熱交換器及び積層体熱交換器の製造方法

Also Published As

Publication number Publication date
KR900008147B1 (ko) 1990-11-03
DE3785000D1 (de) 1993-04-29
EP0268266A2 (de) 1988-05-25
JPS63128750A (ja) 1988-06-01
EP0268266B1 (de) 1993-03-24
EP0268266A3 (en) 1990-01-31
US5116780A (en) 1992-05-26
KR880006777A (ko) 1988-07-25

Similar Documents

Publication Publication Date Title
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE3785000T2 (de) Kontakte von halbleiterbauelementen.
DE2926874C2 (de)
DE3685970T2 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE69113579T2 (de) Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator.
DE69122992T2 (de) Verfahren zum Herstellen elektrischer Kontakte an Gatestrukturen auf integrierten Schaltungen
DE3508996C2 (de)
DE69120153T2 (de) Verfahren zum Absenken von Material mit niedrigem Widerstand in einem Kontaktloch
DE69133300T2 (de) Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium
DE2623009A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE4406861A1 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
DE69123884T2 (de) Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1932590A1 (de) Monolithische Schaltung mit eingegliederten Schalttransistoren und stark nichtlineare Widerstandscharakteristiken aufweisenden Schottkydioden und Verfahren zu ihrer Herstellung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE69117988T2 (de) Halbleitervorrichtung mit Ladungstransfer-Bauelement, MOSFETs und Bipolartransistoren - alle in einem einzelnen Halbleitersubstrat gebildet
DE102007030321B4 (de) Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)