DE3716868C2 - Integrierte Schaltung mit hohem Integrationsgrad - Google Patents

Integrierte Schaltung mit hohem Integrationsgrad

Info

Publication number
DE3716868C2
DE3716868C2 DE3716868A DE3716868A DE3716868C2 DE 3716868 C2 DE3716868 C2 DE 3716868C2 DE 3716868 A DE3716868 A DE 3716868A DE 3716868 A DE3716868 A DE 3716868A DE 3716868 C2 DE3716868 C2 DE 3716868C2
Authority
DE
Germany
Prior art keywords
line
standard cell
integrated circuit
integration
high degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3716868A
Other languages
English (en)
Other versions
DE3716868A1 (de
Inventor
Masao Nakaya
Takeo Nakabayashi
Hideki Andou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3716868A1 publication Critical patent/DE3716868A1/de
Application granted granted Critical
Publication of DE3716868C2 publication Critical patent/DE3716868C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltung gemäß dem Oberbegriff des Hauptanspruchs.
Es ist Halbleiterschaltungen mit hohem Integrations­ grad bekannt, die auch als LSI-Schaltungen bezeichnet werden, die eine Vielzahl von Standardzellen umfassen. Das Standardzellen-Layout der integrierten Schaltung verwendet die Standardzelle als Konstruktionssystem. Bei den bekannten Schaltungsanordnungen ist in der Zelle nur eine interne Verbindung von Elementen ausgeführt, wobei die Verbindungen zwischen den Zellen als außerhalb der Zellen angeordnete Verbindungsleitun­ gen ausgeführt sind. Die Standardzellen enthalten ein logisches Grundelement oder zusammengesetzte Gatter, wie Inverter, NAND-, NOR- oder dergleichen und außerdem verschiedene Flip-Flop-Schaltungen, wie D-FF, JK-FF. Um ein logisches Gesamtsystem zu bilden, sind die genann­ ten Zellen miteinander verbunden, jedoch ist bei den bekannten LSI-Schaltungen die Leitungsverbindung zwi­ schen den Zellen konstant und unabhängig von der Art der zu übertragenden Signale.
Die herkömmlichen Standardzellen der oben beschriebenen Art sind in einer Schaltung mit hohem Integrationsgrad in sehr feiner Struktur ausgebildet, so daß die Lei­ tungsverbindung zwischen den Zellen ebenfalls sehr klein bzw. dünn wird. Im Falle von Taktleitungen oder entsprechenden Leitungsverbindungen, die mit einer ho­ hen Anzahl von Leitungsausgängen (fan-out) in Verbin­ dung stehen und über die gesamte Oberfläche eines Halb­ leiterchips verdrahtet sind, entsteht durch die fein ausgebildeten Leitungsverbindungen das Problem der Elektronenwanderung und das Auftreten einer entspre­ chenden Widerstandskomponente. Dies bedeutet, daß bei einer Verengung der Leitungsverbindung ein hoher Strom­ fluß zu den Leitungsverbindungen nötig ist, um den La­ dungszufluß und die Endladung vorzunehmen, wo eine große Last vorhanden ist. Die Elektronenwanderung nimmt entsprechend zu und die Leitungskapazität nimmt ab, jedoch, sofern die Kapazität der Last groß ist, nimmt die Kapazität im ganzen nicht in dem Umfang ab und der Leitungswiderstand nimmt unerwünschterweise zu. Wird dagegen die Leitungsbreite für eine spezielle Signal­ leitung erhöht, bedeutet dies, daß die Verdrahtung bzw. die Leitungsverbindung insgesamt komplizierter und da­ durch die automatische Verdrahtung verzögert wird.
Aus der DE 34 08 747 A1 ist eine integrierte Schaltung gemäß dem Oberbegriff bekannt. Diese Schaltung enthält in den Standardzellenbereichen ausschließlich jeweils die Spannungsversorgungsleitung und die Masseleitung.
Aus der EP 0 154 998 A2 ist eine integrierte Schaltung offenbart, bei der über einem aktivem Halbleiterbereich eines MOS-Kondensators eine Signalleitung verläuft. Diese Signalleitung dient dazu, eine Speicherkapazität auszubilden, um die Zugriffszeit zu verkürzen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde eine Schaltung vorzuschlagen, bei der bei Signal­ leitungen, die mit hoher Last beaufschlagt werden, die Elektronenwanderung bei gleichzeitiger Beibe­ haltung hoher Integrationsdichte gering gehalten wird.
Die Erfindung wird nachfolgend an Hand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 eine Standardzelle einer erfindungsgemäßen in­ tegrierten Schaltungsanordnung,
Fig. 2 einen Ausschnitt aus einer Standardzellen um­ fassenden integrierten Schaltungsanordnung mit hohem Integrationsgrad gemäß der Erfindung und
Fig. 3 eine herkömmliche Anordnung einer integrierten Schaltungsanordnnung.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird an Hand der Fig. 1 und 2 näher beschrieben. In Fig. 1 ist eine Versorgungsleitung 1, eine Masseleitung 3 und eine Standardzelle 4 dargestellt, die geeignet ist, ihre lateralen Abmessungen entsprechend der jeweiligen Funktion zu än­ dern, wobei die vertikalen Abmessungen konstant bleiben.
Eine Taktleitung 2 ist zwischen der Versorgungsleitung 1 und der Masseleitung 3 innerhalb der Standardzelle 4 angeordnet.
Fig. 2 zeigt ein Standardzellensystem mit hohem Inte­ grationsgrad unter Verwendung der Standardzelle 4 von Fig. 1.
Nachfolgend wird die Funktionsweise näher erläutert. In einem derartigen Standardzellensystem mit hohem Inte­ grationsgrad (LSI-Schaltungsanordnung) ist die Taktlei­ tung 2 wie in Fig. 2 dargestellt in der Standardzelle 4 angeordnet, so daß die Breite des Leitungs­ netzes eines Leitungsbandes 5 begrenzt werden kann un­ abhängig von der Taktleitung 2. Die Taktleitung wird in einer erforderlichen Breite ausgeführt, während die übliche Verdrahtung dünn ausgebildet sein kann, so daß eine Elektronenwanderung und eine Signalstörung auf Grund einer Widerstandskomponente der Leitungsver­ bindung verhindert wird.
Wie in Fig. 1 dargestellt, ist die Taktleitung 2 zwi­ schen der Masseleitung 3 und der Versorgungsleitung 1 angeordnet, wobei dort ein p-Kanal-Transistor und ein n-Kanal-Transistor in der Zelle 4 ausgespart wird.
Die vorliegende Erfindung ist nicht nur auf die Takt­ leitung anwendbar, sondern auch für andere Signalleitungen, die einer höheren Belastung aus­ gesetzt sind, z. B. Signalleitungen für die Initialisierung der gesamten Schaltungsanordnung.
Um die Unterschiede gegenüber dem Stand der Technik zu veranschaulichen, ist in Fig. 3 ein Aus­ schnitt aus einer herkömmlichen integrierten Schal­ tungsanordnung mit hohem Integrationsgrad dargestellt. Auch hier sind eine Versorgungsleitung 1, eine Taktlei­ tung 2, eine Masseverbindung 3, Standardzellen 4 und Verdrahtungsbereiche 5 dargestellt. Bei diesem Stand der Technik ist die Verbindung zwischen den Standardzellen 4 ausschließlich durch außerhalb der Zellen verlaufende Verbindungsleitungen ausgeführt.

Claims (3)

1. Integrierte Schaltung mit hohem Integrationsgrad mit
  • - mehreren Standardzellenbereichen, die eine Vielzahl von in horizontaler Richtung neben­ einander angeordneten Standardzellen (4) enthält,
  • - einer Spannungsversorgungsleitung (1) und einer Masseleitung (3) in dem jeweiligen Standardzellen­ bereich,
  • - einem Verdrahtungsbereich (5), der zwischen je zwei Standardzellenbereichen angeordnet ist, dadurch gekennzeichnet, daß eine für hohe elektrische Belastung bestimmte Signalleitung (2) in dem jeweiligen Standardzellen­ bereich angeordnet ist, und eine Breite aufweist, die größer ist als die Breite der Verdrahtungsleitung in dem Verdrahtungsbereich (5).
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die für hohe Belastung bestimmte Signalleitung die Taktsignalleitung (2) bildet.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß im Standardzellenbereich die Taktsignalleitung (2) zwischen der Versorgungsleitung (1) und der Masseleitung (3) angeordnet ist.
DE3716868A 1986-08-06 1987-05-20 Integrierte Schaltung mit hohem Integrationsgrad Expired - Fee Related DE3716868C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61186094A JPS6341048A (ja) 1986-08-06 1986-08-06 標準セル方式大規模集積回路

Publications (2)

Publication Number Publication Date
DE3716868A1 DE3716868A1 (de) 1988-02-18
DE3716868C2 true DE3716868C2 (de) 1996-02-29

Family

ID=16182259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3716868A Expired - Fee Related DE3716868C2 (de) 1986-08-06 1987-05-20 Integrierte Schaltung mit hohem Integrationsgrad

Country Status (3)

Country Link
US (1) US4870300A (de)
JP (1) JPS6341048A (de)
DE (1) DE3716868C2 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
JPH0727629Y2 (ja) * 1987-05-14 1995-06-21 日本電気株式会社 スタンダ−ドセル方式の集積回路
US5008727A (en) * 1988-01-22 1991-04-16 Matsushita Electric Industrial Co., Ltd. Standard cell having test pad for probing and semiconductor integrated circuit device containing the standard cells
JPH077809B2 (ja) * 1988-03-29 1995-01-30 株式会社東芝 集積回路
JPH077808B2 (ja) * 1988-03-29 1995-01-30 株式会社東芝 集積回路
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0229124A (ja) * 1988-07-19 1990-01-31 Toshiba Corp スタンダードセル
JPH07105445B2 (ja) * 1988-08-15 1995-11-13 株式会社東芝 集積回路の配線構造
US5168342A (en) * 1989-01-30 1992-12-01 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method of the same
EP0387812A3 (de) * 1989-03-14 1992-08-05 Fujitsu Limited Bipolarer integrierter Schaltkreis mit einer Einheitsblock-Struktur
US5003204A (en) * 1989-12-19 1991-03-26 Bull Hn Information Systems Inc. Edge triggered D-type flip-flop scan latch cell with recirculation capability
US5073729A (en) * 1990-06-22 1991-12-17 Actel Corporation Segmented routing architecture
JP3006739B2 (ja) * 1992-04-20 2000-02-07 松下電器産業株式会社 半導体集積回路装置
US5317698A (en) * 1992-08-18 1994-05-31 Actel Corporation FPGA architecture including direct logic function circuit to I/O interconnections
JPH0677403A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体集積回路装置及びその設計方法
JP2826446B2 (ja) * 1992-12-18 1998-11-18 三菱電機株式会社 半導体集積回路装置及びその設計方法
JPH0758301A (ja) * 1993-08-13 1995-03-03 Oki Electric Ind Co Ltd 半導体集積回路装置
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5952847A (en) * 1996-06-25 1999-09-14 Actel Corporation Multiple logic family compatible output driver
JPH1012825A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 半導体集積回路装置
JPH1092857A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体パッケージ
JPH10335613A (ja) * 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6870206B2 (en) * 2001-11-27 2005-03-22 Infineon Technologies Ag Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip
US6774667B1 (en) 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
US7378867B1 (en) 2002-06-04 2008-05-27 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US6891394B1 (en) 2002-06-04 2005-05-10 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US6765427B1 (en) 2002-08-08 2004-07-20 Actel Corporation Method and apparatus for bootstrapping a programmable antifuse circuit
US7434080B1 (en) * 2002-09-03 2008-10-07 Actel Corporation Apparatus for interfacing and testing a phase locked loop in a field programmable gate array
US6750674B1 (en) 2002-10-02 2004-06-15 Actel Corporation Carry chain for use between logic modules in a field programmable gate array
US6885218B1 (en) 2002-10-08 2005-04-26 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US7269814B1 (en) 2002-10-08 2007-09-11 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US6744081B2 (en) * 2002-10-30 2004-06-01 Lsi Logic Corporation Interleaved termination ring
US6727726B1 (en) 2002-11-12 2004-04-27 Actel Corporation Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array
US6946871B1 (en) * 2002-12-18 2005-09-20 Actel Corporation Multi-level routing architecture in a field programmable gate array having transmitters and receivers
US6891396B1 (en) 2002-12-27 2005-05-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US7385420B1 (en) 2002-12-27 2008-06-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US6825690B1 (en) 2003-05-28 2004-11-30 Actel Corporation Clock tree network in a field programmable gate array
US6838902B1 (en) * 2003-05-28 2005-01-04 Actel Corporation Synchronous first-in/first-out block memory for a field programmable gate array
US7375553B1 (en) 2003-05-28 2008-05-20 Actel Corporation Clock tree network in a field programmable gate array
US7385419B1 (en) 2003-05-30 2008-06-10 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US6867615B1 (en) 2003-05-30 2005-03-15 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50154079A (de) * 1974-05-31 1975-12-11
EP0033159B1 (de) * 1980-01-29 1984-05-02 Nec Corporation Halbleitervorrichtung
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
US4568961A (en) * 1983-03-11 1986-02-04 Rca Corporation Variable geometry automated universal array
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
JP2993887B2 (ja) * 1996-06-13 1999-12-27 フリー工業株式会社 コンクリート製法枠の施工方法及び型枠

Also Published As

Publication number Publication date
US4870300A (en) 1989-09-26
DE3716868A1 (de) 1988-02-18
JPS6341048A (ja) 1988-02-22

Similar Documents

Publication Publication Date Title
DE3716868C2 (de) Integrierte Schaltung mit hohem Integrationsgrad
DE69824972T2 (de) Integrierter halbleiterschaltkreis
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE68917398T2 (de) Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen.
DE3047186C2 (de) Halbleiterplättchen mit redundanten Elementen
DE3712178C2 (de)
DE68924967T2 (de) Integrierte Halbleiterschaltungsanordnung, die aus einem Sytem von Standardzellen besteht.
DE3423211C2 (de) Halbleiterbauteil
DE69635018T2 (de) Schutz gegen elektrostatische entladung für ein makrozellenfeld
DE3586385T2 (de) Integrierte gate-matrixstruktur.
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE19844990A1 (de) Anordnungsstruktur eines Halbleiterbauelements
DE10254169A1 (de) Halbleiterspeichervorrichtung
DE69233082T2 (de) Statische Direktzugriffsspeicheranordnung
DE68917515T2 (de) Anordnung für integrierte Halbleiterschaltung vom Master-Slice Typ.
DE19832795A1 (de) Statische CMOS Speicher mit wahlfreiem Zugriff
DE60033776T2 (de) Verfahren und Anordnung zur Reduzierung des Spitzen -Programmierstroms
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
DE19752014A1 (de) Integrierte Halbleiterschaltungsanordnung
DE4124877C2 (de) Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung
DE69129445T2 (de) Integrierte halbleiterschaltungsanordnung
DE4327652A1 (de) Integrierte Halbleiterschaltungsvorrichtung und Entwurfsverfahren dafür
DE3124285C2 (de)
DE4327290C2 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8120 Willingness to grant licences paragraph 23
8125 Change of the main classification

Ipc: H01L 23/528

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee