DE3432122A1 - Schaltungsanordnung zur bildung der groesse der vektorsumme zweier orthogonaler signale, beispielsweise zur verwendung in einem digitalen fernsehempfaenger - Google Patents

Schaltungsanordnung zur bildung der groesse der vektorsumme zweier orthogonaler signale, beispielsweise zur verwendung in einem digitalen fernsehempfaenger

Info

Publication number
DE3432122A1
DE3432122A1 DE19843432122 DE3432122A DE3432122A1 DE 3432122 A1 DE3432122 A1 DE 3432122A1 DE 19843432122 DE19843432122 DE 19843432122 DE 3432122 A DE3432122 A DE 3432122A DE 3432122 A1 DE3432122 A1 DE 3432122A1
Authority
DE
Germany
Prior art keywords
circuit
vector
values
signal
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843432122
Other languages
English (en)
Other versions
DE3432122C2 (de
Inventor
Danny Plainsboro N.J. Chin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3432122A1 publication Critical patent/DE3432122A1/de
Application granted granted Critical
Publication of DE3432122C2 publication Critical patent/DE3432122C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/643Hue control means, e.g. flesh tone control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/035Reduction of table size
    • G06F1/0353Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806Computations with complex numbers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552Powers or roots, e.g. Pythagorean sums
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2101/00Indexing scheme relating to the type of digital function generated
    • G06F2101/08Powers or roots
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/552Indexing scheme relating to groups G06F7/552 - G06F7/5525
    • G06F2207/5525Pythagorean sum, i.e. the square root of a sum of squares

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)
  • Processing Of Color Television Signals (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

RCA 80207
USSN 529136
AT: 2. September 1983
RCA Corporation, New York, N.Y. (V.St.A.)
Schaltungsanordnung zur Bildung der Größe der Vektorsumme zweier orthogonaler Signale, beispielsweise zur
Verwendung in einem digitalen Fernsehempfänger
Die Erfindung bezieht sich auf eine Vorrichtung zur Bildung des Näherungswertes der Größe der Vektorsumme zweier Vektorsignale. Bezüglich der beabsichtigten Funktion ist die Erfindung allgemein anwendbar, jedoch eignet sie sich besonders gut für digitale Fernsehempfänger und wird in diesem Zusammenhang erläutert.
Bei vielen elektronischen Systemen muß man die Größe der Vektorsumme orthogonaler Signale bestimmen. Beispielsweise ist es bei digitalen Fernsehempfängern günstig, die automatische Farbkorrektur für Hautfarben über Größe und Phase des Farbvektors zu korrigieren. Dieser Vektor ist jedoch in Form von Quadratursignalen vorhanden, welche durch die Farbsignalgemische I und Q oder (R-Y) und (B-Y) dargestellt werden. Zur Durchführung der erforderlichen Einstellung muß die Größe des Farbvektors aus seinen Teilkomponenten bestimmt werden.
Es ist bekannt, daß die Größe eines Vektors sich bestimmen läßt durch Bildung der Quadratwurzel aus der Summe der Quadrate der Amplitudenwerte der orthogonalen Komponenten. Dies läßt sich mit Hilfe von Multiplizierschaltungen zur Quadrierung der Amplitudenwerte, einer Addierschaltung zur
Summieruhg der Quadrate und einer Wurzelbildungsschaltung zur Bestimmung der Quadratwurzel aus der Summe erreichen. Andererseits kann die Funktion auch ausgeführt werden durch Bildung des Logarithmus der Amplituden der Komponentenwerte, geeignete Kombinierung der Logarithmen und Bildung des Numerus zur Lieferung des Vektoramplitudenwertes. Eine weitere Möglichkeit besteht in der Kombinierung der Größenwerte der Komponentenvektoren als ein Adressencode, der einem Speicher zugeführt wird, welcher so programmiert ist, daß Ausgangswerte, entstehen, welche der Größe der Vektorsumme der zugeführten Adressencodes entsprechen.
Es ist dem Fachmann auf dem Gebiet der Signalverarbeitung klar, daß jedes der vorgenannten Verfahren einen erheblichen Aufwand an Verarbeitungsschaltungen erfordert, welcher mit zunehmenden Signalbits stärker als linear anwächst. Außerdem sind die notwendigen Komponenten nicht ohne weiteres verfügbar, um breitbandige Signale in Realzeit zu verarbeiten. Diese Gesichtspunkte stellen besonders schwerwiegende Nachteile im Zusammenhang mit einem digitalen Fernsehempfänger dar, wo möglichst wenig Schaltungskomponenten verwendet werden sollen und diese in integrierter Form in VLSI-Technik realisiert werden sollen.
Gemäß den Prinzipien der hier zu beschreibenden Erfindung erzeugt eine Schaltung Amplitudenwerte der Vektorsumme aus zwei Vektorkomponenten. Eine Quelle liefert Signale, welche den Komponentenvektoren und dem Winkel zwischen Vektorsumme und der Achse einer der Komponenten entsprechen. Eine Einrichtung liefert Koeffizientenwerte K in Abhängigkeit von den Winkelwerten. Eine Gewichtsfunktionsschaltung gewichtet ihr zugeführte Signale mit einem Faktor K. Ein
Eingang einer Summierschaltung ist mit dem Ausgang der Gewichtungsschaltung gekoppelt. Eine weitere Schaltung koppelt eine der beiden Komponenten zum zweiten Eingang der Gewichtungsschaltung und die andere zum zweiten Eingang der Summierschaltung. Am Ausgang der Summierschaltung entstehen Signale, welche die Größe der Vektorsumme aus den beiden Vektorkomponenten darstellt.
Der Faktor K ist eine Variable, die in Beziehung zum Phasenwinkel des Vektors C gegenüber einem der Vektoren I und Q steht. Die zur Erzeugung der Größe des Vektors C mit diesem Algorithmus benötigte Schaltung ist erheblich weniger aufwendig und leichter realisierbar als die bei den bekannten Methoden benötigte Schaltung. 15
Fig. 1 zeigt ein Blockschaltbild eines Beispiels einer bekannten Schaltung zur Hautfarbenkorrektur bei einem digitalen Fernseher;
Fig. 2 und 3 sind Blockschaltbilder einer Schaltung zur Erzeugung der Größe der Vektorsumme orthogonaler Vektoren gemäß der Erfindung.
Die Schaltung nach Fig. 1 zeigt ein Beispiel zur Durchführung der automatischen Hautfarbenkorrektur in einem digitalen Fernsehempfänger. Die Schaltung liegt im Farbsignalverarbeitungsteil des Empfängers und arbeitet aufgrund der Farbkomponenten des Signalgemisches nach deren Abtrennung von der Leuchtdichtekomponente etc. Gemäß Fig. 1 liegen iie ii.gria.le in digitaler Form vor (beispielsweise als 8-Bit-Parallel-PCM-Signale), jedoch läßt sich das Konzept auch auf analoge Signalverarbeitung anwenden. Eine detaillierte Erläuterung der Betriebsweise findet sich in der US-Patentanmeldung Ser. No. 501,896 vom 7. Juni 1983 mit dem Titel "An Auto Tint Circuit for a TV Receiver".
In wenigen Worten arbeitet die Schaltung nach Fig. 1 folgendermaßen: Die automatische Hauptfarbenkorrektur erfolgt
durch Drehung des Farbvektors in Richtung auf die Vektorkomponente I immer dann, wenn der Phasenwinkel des Farbvektors innerhalb eines bestimmten Wertebereiches für die Hautfarbtöne liegt. Der Farbvektor wird jedoch durch seine Komponentenanteile in Form der im wesentlichen rechtwinklig aufeinanderstehenden Farbsignalgemischvektoren I und Q dargestellt. Die Schaltung liefert ein gedrehtes Farbsignal das durch die im wesentlichen senkrecht aufeinanderstehenden Farbsignalgeraische I1 und Q1, entsprechend dem gedrehten Farbsektor, dargestellt wird.
Die Signale I und Q werden den Anschlüssen 10 bzw. 11 zugeführt, von denen sie jeweils über einen Größendetektor 12 und einen Winkeldetektor 13 geführt werden. Der Größendetektor erzeugt ein Signal C entsprechend der Größe der Vektorsumme der Signale I und Q, also C=/ I +Q , und liefert dieses Signal auf einer Leitung 14. Der Winkeldetektor erzeugt ein Signal auf der Leitung 15 entsprechend dem VJinkcl 0. Das Winkelsignal wird in Form von Adressencodes den Elementen 21 und 22 zugeführt, welche Sinusbzw. Kosinuswerte der Argumente entsprechend den ihren Eingängen zugeführten Adressencodes liefern. Die Elemente 21 und 22 können ROM-Speicher sein. Für Winkel Θ, die nicht innerhalb des Winkelbereiches für Hautfarbtöne liegen, können die ROM-Speicher so programmiert sein, daß sie Sinus und Kosinus der zugeführten Winkelwerte liefern. Für Winkel Θ, die innerhalb des Hautfarbtonbereiches liegen, liefern die ROM-Speicher Sinus und Kosinus von Winkeln entsprechend 0 + Δ6, wobei Δ0 die gewünschte Drehung darstellt und von θ abhängt.
Die Kosinus- und Sinuswerte werden Multiplizierern 24 und 25 zugeführt, in denen sie mit den Größenwerten C multipliziert werden, so daß hinsichtlich der Hautfarbe korri-5 gierte Komponentenvektoren I'=C cos θ und Q'=C sin θ gebildet werden.
Fig. 2 zeigt eine Schaltung nach der Erfindung, welche anstelle des Größendetektors 12 in Fig. 1 verwendet werden kann. Die in Fig. 2 gezeigte Schaltung erzeugt die Größe der Vektorsumme C aus den Vektoren I und Q nach dem fol-
genden Algorithmus :
C = I + KQ I>Q (1a)'
und C = Q + KI KQ. (1b)
Der Faktor K ist veränderlich und hängt vom Winkel θ zwischen der Vektorsumme und der Achse einer der beiden Vektorkomponenten I oder Q ab. Wenn beispielsweise 6 der Winkel zwischen der Vektorsumme und der Achse des Vektors I ist, dann läßt sich für C=I+KQ, I>Q, um genau gleich der Größe der Vektorsumme zu werden, zeigen, daß K O-cos G)/sin θ sein muß, und für C=Q+KI, KQ, muß K = (1-sin Θ)/cos θ sein. Über den Bereich 0 von 0 bis 90° steigt K im wesentlichen monoton an von einem Wert 0 bei 0° auf einen Wert von 0,41 bei 45° und nimmt dann im wesentlichen monoton ab von einem Wert 0,41 bei 45° bis * zum Wert 0 bei 90°.
Für jeden Wert von θ muß ein Wert für K zur Berechnung von C nach den Gleichungen 1a und 1b berechnet werden. Die K-Werte können in einen ROM-Speicher programmiert werden, der durch die Θ-Werte adressiert wird, so daß keine Realzeitberechnungen durchgeführt werden müssen. Benötigt man keine exakten Werte für C, dann kann man über einen Winkelbereich dieselben Werte von K benutzen, um die Größe des ROM-Speichers zu verringern. Wenn beispielsweise nur dreizehn Werte K über einem Bereich von 0 bis 4 5° verwendet werden (wobei jeder Wert K etwa 3,5° überstreicht), dann kann der maximale Fehler von C auf weniger als ein halbes Prozent beschränkt werden.
In den Gleichungen 1a und 1b ist K ein Gewichtsfaktor. Bei digitalen Systemen lassen sich Gewichtungsschaltungen er-
heblich vereinfachen, wenn die Gewichtskoeffizienten auf Vielfache reziproker Zweierpotenzen beschränkt werden. Dann kann die Multiplikation durch einfache Bitverschiebung und /oder Bitverschiebungs- und Additionstechniken bekannter Art durchgeführt werden. Wählt man die Werte K nach diesem Kriterium, dann geht dies allerdings auf Kosten der Genauigkeit der berechneten Werte für C. Falls beispielsweise dreizehn Werte für K (die nach diesem Kriterium gewählt sind) über einen Winkelbereich von 0 bis 45° benutzt werden (siehe Tabelle I), dann liegt der maximale prozentuale Fehler noch bei nur 1,6% und tritt über kleine Winkelbereiche auf, wo sich der Wert von K ändert.
Tabelle I
Winkelbereich θ
0 - 5,2 5,2 - 9,0 9,0 - 12,4 12,4 - 16,0 16,0 - 19,4 19,4 - 23,0 23,0 - 26,4 26,4 - 29,6 29,6 - 33,0 33,0 - 36,4 36,4 - 39,4 39,4 - 42,4 42,4 - 45
(84,8 - 90)
(81 - 84,8)
(77,6 - 81)
(74 - 77,6)
(70., 6 - 74)
(67 - 70,6)
(63,6 - 67)
(60,4 - 63,6)
(57 - 60,4)
(53,6 - 57)
(50,6 - 53,6)
(47,6 - 50,6)
(45 - 47,6)
Faktor K
1/32 = 0,031 2/32 = 0,063 3/3 2 = 0,094 4/32 = 0,125 5/32 = 0,156 6/32 = 0,188 7/32 = 0,219 8/32 = 0,250 9/32 = 0,281
10/32 = 0,313 11/32 = 0,344 12/32 = 0,375 13/32 = 0,406
Weil die Größe C der Vektorsumme aus I und Q ein nicht bezeichneter Skalar ist, wird die Berechnung unter Verwendung absoluter oder nicht bezeichneter Größenwerte der Vektorkomponenten I und Q durchgeführt. Dadurch vereinfacht sich die Winkelfeststellung, weil der Bereich möglicher Winkel auf 0 bis 90° beschränkt ist ohne Rücksicht auf den Quadrant, in welchem der Vektor C liegt.
Gemäß Fig. 2 werden die Signal(abtast)werte entsprechend den rechtwinklig aufeinanderstehenden Vektorkomponenten I und Q Anschlüssen 30 bis 31 zugeführt, von denen sie zu Schaltungselementen 32 bzw. 33 gelangen, die ihrerseits die Absolutwerte der zugeführten. Signalwerte bilden und Schaltungen sein können, welche selektiv die Signale ergänzen in Abhängigkeit von dem geeigneten Signalbit des jeweiligen Abtastwertes.
Die Absolutwerte von I und Q werden einer Subtrahierschaltung 37 über Leitungen 34 bzw. 35 zugeführt. Das Vorzeichen der Differenz gibt an, ob die Amplitude von I größer oder kleiner als die Amplitude von Q ist, also wenn I größer als Q ist, dann ist das Vorzeichenbit eine logische "1", und wenn I kleiner als Q ist, dann ist das Vorzeichenbit eine logische "0". Das Vorzeichenbit (SGN) wird einem Schalter 38 zur Bestimmung von dessen Schalterposition zugeführt. Der Schalter 38 hat einen ersten und einen zweiten Eingang, die entsprechend mit den Leitungen 34 und 3 gekoppelt sind. Er hat auch einen ersten und einen zweiten Ausgang, von denen die Leitungen 4 3 bzw. 44 abgehen. Wenn das Vorzeichenbit vom Element 37 eine logische "1" ist (also I größer Q), dann liefert der Schalter 38 die Abtastwerte Q auf der Leitung 35 an die Leitung 43 und die Abtastwerte I von der Leitung 34 auf die Leitung 44. Ist das Vorzeichenbit eine logische "0" (also I<Q), dann liefert der Schalter 38 die Abtastwerte I von der Leitung 3 4 zur Leitung 43 und die Abtastwerte Q von der Leitung 35 zur Leitung 44.
Die Leitung 43 ist als ein Eingang des Multiplizierers geschaltet, der durch eine Verschiebungs- und Addier-Gewichtungsschaltung gebildet werden kann. Die Werte K oder diesen entsprechende Steuersignale vom Element 39 werden einem zweiten Eingang des Multiplizierers 40 zugeführt.
Dieser liefert mit K gewichtete Ausgangswerte entsprechend den zugeführten Abtastwerten.
Die gewichteten Abtastwerte vom Multiplizierer 40 werden einen Eingang einer Addierschaltung 41 zugeführt, deren zweiten Eingang die Werte von der Leitung 44 zugeführt werden. Die Summe am Ausgang der Addierschaltung 41 entspricht der Größe C nach den Gleichungen 1a und 1b.
Der Winkeldetektor 3 6 erzeugt Winkelwerte Θ, die seinen Eingängen von den Leitungen 34 und 35 zugeführt werden. Der Winkeldetektor 3 6 kann Logarithmentabellen enthalten, die in Abhängigkeit von den Abtastwerten I und Q logarithmierte Abtastwerte log I und log Q liefern, ferner eine Subtrahierschaltung zur Bildung von Differenzen log I log Q, und eine Numerustabelle, die aus den Differenzen die Arkustangenswerte 0 der Logarithmusdifferenzen bildet.
Die Werte θ werden dem Element 39 zugeführt, das die Faktoren K oder diesen entsprechende Steuersignale liefert. Falls der Multiplizierer 40 eine echte Multiplizierschaltung ist, dann benötigt man tatsächliche Koeffizienten gleich den Werten K. Wird das Element 40 andererseits beispielsweise durch eine Verschiebungs- und Addier-Gewichtungsschaltung realisiert, dann sind die vom Element 39 erzeugten Werte Signale, die zur Steuerung der jeweiligen Bitverschiebungen benötigt werden, um die gewünschten gewichteten Abtastwerte zu erzeugen.
Aus Tabelle I sieht man, daß die Werte K um 45° gespiegelt sind, so daß nur K-Werte zwischen 0 und 45° berechnet und im Element 39 gespeichert zu werden brauchen. Der Winkeldetektor 36 kann daher so gebaut sein, daß er Ausgangswerte von 0 bis 45° erzeugt. Dies läßt sich höchst einfach erreichen, indem man die Absolutwerte der Abtastwerte auf den Leitungen 43 und 44 dem Element 36 als Eingangswerte zuführt. Erinnert man sich, daß die Vektoren auf den Leitungen 43 und 44 für I>Q umgeschaltet werden, dann sieht 5 man, daß der Winkeldetektor 36 Winkelwerte θ zwischen 0 und 45° erzeugt, also den Arkustangens (Q/I). Für KQ erzeugt der Winkeldetektor 3 6 die Werte des Arkustangens
(1/Q)/ für die sich zeigen läßt, daß sie in Grad gleich 90-Θ sind, so daß die vom Element 3 6 für θ zwischen 4 5 und 90° erzeugten Werte Winkelwerte zwischen 4 5 und 0° sind.
Wenn der Detektor 3 6 in der Tat Winkelwerte θ von 0 bis 90° erzeugt, dann können sämtliche Abtastwerte C nach der Gleichung 1a und die geeigneten Faktoren K gebildet werden, In diesem Fall können die Subtrahierschaltung 3 7 und der Schalter 38 in der Schaltung weggelassen werden. Andererseits werden jedoch der Winkeldetektor 36, der K-Wertgenerator 39 und der Multiplizierer 40 komplizierter.
Wenn die Schaltung nach Fig. 2 in einer Schaltung nach Fig. 1 realisiert wird, dann kann der Winkeldetektor 3 6 entfallen, und die Winkelwerte können vom Winkeldetektor 13 nach Fig. 1 (über die gestrichelt gezeichneten Leitungen 15) erhalten werden. Wenn der Winkeldetektor 13 den vollen Winkelbereich θ von 0 bis 3 60° erzeugt, enthält der Generator 39 für die Werte K einen Decoder zur Umsetzung des Winkelbereichs 0 bis 360° entweder in einem Winkelbereich von 0 bis 45° oder in einem Winkelbereich von 0 bis 90°.
Figur 3 zeigt eine Variante der Schaltung nach Fig. 2. In dieser Schaltung gelangen die rechtwinklig aufeinanderstehenden Vektoren I und Q zu Eingängen 50 bzw. 51. Diese Signale werden durch eine einzige Absolutwertschaltung 54 über die Verriegelungsschaltungen 52, 53, 55 und 56 in bekannter Digitaltechnik multiplext. Die von den Verriegelungsschaltungen 55 und 56 kommenden Absolutwerte von I und Q gelangen zu einer Subtrahierschaltung 58, die am Ausgang ein Vorzeichenbit liefert, welches anzeigt, welcher der Abtastwerte I oder Q größer ist. Das Vorzeichenbit von der Subtrahierschaltung 58 gelangt als Steuersignal zu den Multiplexern 57 und 59. Beide Signale I und Q von den Verriegelungsschaltungen 55 und 56 werden den beiden Multiplexern 57 und 59 als Eingangssignale zugeführt. In Abhängigkeit vom Vorzeichenbit am Ausgang der Subtrahierschal-
tung 58 liefert der Multiplexer 57 an seinem Ausgang den größeren der Abtastwerte I und Q, der Multiplexer 59 dagegen den kleineren. (Die Multiplexer 57 und 59 führen die Funktion des Schalters 38 in Fig. 2 aus.) 5
Die Ausgangswerte vom Multiplexer 57 auf der Leitung 66 werden einem Eingang eines weiteren Multiplexers 60 zugeführt, der ein zweites Eingangssignal von der Verriegelungsschaltung 62 erhält. Das Ausgangssignal des Multiplexers 60 wird als erstes Eingangssignal der Addierschaltung 61 zugeführt.
Die Ausgangswerte des Multiplexers 59 gelangen zum Signaleingang einer Bitverschiebungsschaltung 63, deren Ausgangssignal einem zweiten Eingang der Addierschaltung 61 zugeführt wird. Die Bitverschiebungsschaltung 63 (beispielsweise die Schaltung AM25S1O der Firma Advanced Micro Devices Inc.) verschiebt sämtliche Bits des Eingangsabtastwertes um N Bitpositionen nach rechts, wobei der Wert N ein vom Element 64 geliefertes Steuersignal ist. Eine Rechtsverschiebung um N Bitpositionen teilt den Abtastwert durch
N
2 , wenn also der Abtastwert um drei Bitpositionen nach rechts verschoben wird, dann wird er durch 8 geteilt. Um
Nten eine Binärzahl um Werte zwischen den 2 Faktoren zu dividieren, kann ein Abtastwert sukzessive um verschiedene Bitpositionen verschoben werden, und die sukzessiven Ergebnisse werden gespeichert und dann summiert.
Bei der Schaltung nach Fig. 3 wird eine einzige Addierschaltung 61 verwendet, um die Additionen der Gleichungen 1a und 1b und die zur Durchführung der Verschiebung und Addit:ionsgewichtung erforderlichen Additionen vorzunehmen. Das Ausgangssignal der Addierschaltung 61 wird einer Verriegelungsschaltung 62 zugeführt, welche die Zwischenwerte speichert, die dann dem Multiplexer 60 als Eingangswerte zugeführt werden.
Es sei angenommen, daß die Funktion der Verschiebung und Addition drei Zyklen pro Periode des' Eingangsabtastwertes durchläuft. Zum Beginn Tn einer Abtastperiode führt der Multiplexer 60 unter Steuerung durch das Taktsignal φΒ (Fig. 3b) den Abtastwert vom Multiplexer 57 (beispielsweise IQ) zur Addierschaltung 61. Während derselben Periode wird ein erstes Verschiebungssteuersignal entsprechend einem durch den Winkel θ bestimmten Faktor N der Bitverschiebungsschaltung 63 durch ein vom Taktsignal φΑ gesteuertes Element 64 zugeführt. Der Stromsignalabtastwert, beispielsweise Qn, vom Multiplexer 59, welcher der Verschiebungsschaltung 63 zugeführt wird, wird um N1 Bitposi-
TVT Ί
tionen verschoben, wobei Qn durch 2 dividiert wird. Der dividferte Abtastwert Qn und der Abtastwert In werden in
NI
der Addierschaltung 61 zum Wert In+Qn/2 summiert. Dieser Wert wird in der Verriegelungsschaltung 6 2 zum Zeitpunkt T1 unter Steuerung durch die Anstiegsflanke des Taktsignals φΑ gespeichert. Zum Zeitpunkt T1 trennt der Multiplexer 60 den Abtastwert Iq vom Eingang der Addier schaltung 6.1· und führt den Wert I0+Qn/2N1 zu. Zum Zeitpunkt T1 führt das Element 64 unter Steuerung durch das Taktsignal φΑ ein zweites Verschiebungssteuersignal der Verschiebungsschaltung 63 zu, welches denselben Abtastwert Q, um N2 Bit-
N2 Positionen verschiebt. Der Wert Qn/2 wird mit dem Wert N1
In+Qn/2 in der Addierschaltung 61 addiert und die neue Summe Iq+Qq/2 +Qn/2 wird zum Zeitpunkt T in der Verriegelungsschaltung 62 gespeichert. Gleichzeitig wird zum Zeitpunkt T- der Verschiebungsschaltung 63 ein dritter Verschiebungssteuerwert zugeführt, und der Abtastwert Qn wird um N3 Bitpositionen verschoben, so daß der Wert Qq/2 entsteht. Dieser Wert und die letzte in der Verriegelungsschaltung 62 gespeicherte Summe werden in der Addierschaltung 61 summiert, wobei die Größe C entsteht nach der Gleichung
-, t- n^ , ,^ ;,N1 xn /tN2 /tN3 (2)
Co = In+Qn/2 +Qq/2 +Qn/2
= I0+(1/2N1+1/2N2+1/2N3) Q0 (3)
-16-
Diese Endsumme wird dann zur weiteren Verarbeitung in der Verriegelungsschaltung 65 zu Beginn der nächstfolgenden Abtastperiode unter Steuerung durch das Taktsignal φΒ gespeichert. Wenn die Gewichtung durch einen einzigen Bit-Verschiebungszyklus durchgeführt werden kann,dann ist das der Bitverschiebungsschaltung 63 während des zweiten und dritten Zyklus zucreführte Steuersignal so beschaffen, daß die Ausgänge der Bitverschiebungsschaltungen gesperrt werden, so daß zu der während dieser Zyklen in der Verriegelungsschaltung 62 gespeicherten Summe Werte 0 addiert werden. Das System kann auch mit mehr oder weniger Abtastwerten betrieben werden, je nach der gewünschten Genauigkeit oder den Beschränkungen hinsichtlich Bandbreite und zeitlicher Steuerung etc.: Die hier beschriebene Abtastrate von drei Zyklen stellt nur ein Beispiel dar.
- Leerseite -

Claims (11)

DR. DFETERT-V. DIPL. ING. PETER SCHÜTZ DIPL. ING. WOLFGANG HEUSLER PATENTANWÄLTE MARIA-THERESIA-STRASSE 22 POSTFACH 8Ö02 60 D-8OOO MUENCHEN 86 RCA 80207 Sch/Vu USSN 529136 AT: 2. September 1983 RCA Corporation, New York, N.Y. (V.St.A.) Patentansprüche
1) Vorrichtung zur Erzeugung der Größenwerte der Vektorsumme zweier Vektorkomponenten mit einer Quelle von den beiden Vektorkomponenten entsprechenden Signalen, und mit einer Quelle von Winkelwerten entsprechend dem Winkel zwischen der Vektorsumme und der Achse einer der beiden Vektorkomponenten, gekennzeichnet durch
- eine Koeffizientenerzeugungsschaltung (39), die unter
Steuerung durch die Winkelwerte (9) zu diesen in Beziehung stehende Koeffizientenwerte K erzeugt,
- eine Gewichtungsschaltung (40), die unter Steuerung durch die Werte K ihr zugeführte Signale gewichtet,
- eine Summierungsschaltung (41), die mit einem ersten Eingang an die Gewichtungsschaltung gekoppelt ist und einen zweiten Eingang sowie einen Ausgang hat,
3A32122
- eine Koppelschaltung (32,33,37,38) , welche eines der beiden Vektorkomponentensignale von der Quelle dem zweiten Eingang der Summierungsschaltung zuführt und das andere der Vektorkomponentensignale der Gewichtungsschaltung zuführt, derart, daß am Ausgang der Summierungsschaltung entstehende Signalwerte C die Größenwerte der Vektorsumme aus den beiden Vektorkomponentensignalen (I,Q) darstellen.
2) Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Koppelschaltung (32,33,37,38) für die Kopplung der Quelle an die Summierschaltung und die Gewichtungsschaltung mindestens eine Absolutwertschaltung (32,33) enthält, welche nur die Größen der beiden Vektorkomponentensignale (I,Q) durchläßt.
3) Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Koppelschaltung (32,33,37,38) eine Schaltung (37) enthält, welche bei Zuführung der Signalvektoren A und B bestimmt, welcher dieser beiden Vektoren die geringere Größe hat, daß die Gewichtungsschaltung (40) aufgrund des den Werten K entsprechenden Signals den Signalvektor A oder B der geringeren Amplitude mit dem Faktor K gewichtet und daß die Summierungsschaltung (41) das gewichtete Signal mit dem Signalvektor A oder B der höheren Größe summiert und ein Ausgangssignal liefert, welches gleich der Größe der Vektorsumme ist.
4) Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung (37) zur Bestimmung des Vektors mit der geringeren Größe die mit der Quelle der beiden Vektorkomponentensignale gekoppelte Einrichtung umfaßt zur Erzeugung eines Steuersignals (SGN), das einen ersten Zustand einnimmt, wenn die Größe eines der beiden Vektorkomponenten-5 signale höher als die Größe des anderen der beiden Vektorkomponentensignale ist, und andernfalls einen zweiten Zustand einnimmt, und daß die Koppelschaltung eine Schalter-
einrichtung (38) aufweist, die in Abhängigkeit von dem Steuersignal die Absolutwerte desjenigen der beiden Vektorkomponentensignale, welches die höhere Größe hat, zum zweiten Eingang der Summierschaltung koppelt und die Absolutwerte des anderen der beiden Vektorkomponentensignale an die Gewichtungsschaltung koppelt.
5) Vorrichtung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Gewichtungsschaltung (40) eine Verschiebungs- und Addierschaltung ist und daß die Koeffizientenwerte K die Form von Bitverschiebungs-SteuerSignalen haben.
6) Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung (39) zur Erzeugung der Koeffizientenwerte K ein ROM-Speicher ist, welcher so programmiert ist, daß er Werte K an seinem Ausgang liefert, die den ihm als Adressencodes zugeführten Winkelwerten (Θ) entsprechen.
7) Vorrichtung nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß die Schaltung (39) zur Erzeugung der Koeffizientenwerte K für vorbestimmte Bereiche der Winkel θ gleiche Werte von K erzeugt.
8) Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vektorkomponenten zwei im wesentlichen senkrecht aufeinanderstehende Vektorsignale I und Q sind, daß die Koppelschaltung (32,33,37,38) eine erste Koppelschaltung (33,38) zur Kopplung der Vektorsignale I zum zweiten Eingang der Summierschaltung (41) und eine zweite Koppelschaltung (32,38) zur Kopplung der Vektorsignale Q zur Gewichtungsschaltung (40) aufweist und daß die am Ausgang entstehenden Werte mindestens über einen Bereich von Winkelwerten gleich den Summen I+KQ sind und daß die Summen 5 I+KQ der Größe C der Vektorsumme aus I und Q angenähert ist.
9) Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Koppelschaltung (32,33,37,38) zur Kopplung der Signalvektoren I zur Addierschaltung und zur Kopplung der SignalVektoren Q zur Gewichtungsschaltung eine Steuersignalschaltung (37), die in Abhängigkeit von den Signalen I und Q ein Steuersignal erzeugt, wenn die Größe des Signalvektors I die Größe des Signalvektors Q übersteigt, und eine Schaltereinrichtung (38) enthält, deren Eingänge die Signalvektoren I und Q zugeführt werden und die mit einem ersten Ausgang an den zweiten Eingang der Addierschaltung und mit einem zweiten Ausgang an den zweiten Eingang der Gewichtungsschaltung angeschlossen ist und die Signalvektoren I und Q in Abhängigkeit von dem Steuersignal an ihren ersten bzw. zweiten Ausgang bzw. andernfalls an ihren zweiten bzw. ersten Ausgang gelangen läßt.
10) Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Koppelschaltung (32,33,37,38) für die Kopplung der Signcilvektoren I zur Addierschaltung (41) und für die Kopplung der Signalvektoren Q an die Gewxchtungsschaltung (40) ferner eine Einrichtung (32,33) enthält, welche zwischen die Schaltung zur Zuführung der Signalvektoren I und Q zur Addierschaltung und die Gewichtungsschaltung gekoppelt ist, 5 um die Signalvektoren I und Q in nur ihrer Größe entsprechende Signale umzuwandeln.
11) Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie in einem Fernsehempfänger mit einer Farbkorrekturschaltung enthalten ist, welche die Farbkorrektur durch effektives Verdrehen des Farbvektors durchführt, und daß die beiden Vektorkomponenten ein erstes bzw. zweites, senkrecht auf dem ersten stehendes Farbsignalgemisch sind.
DE3432122A 1983-09-02 1984-08-31 Vorrichtung zur Erzeugung der Größenwerte der Vektorsumme zweier Vektorkomponenten Expired - Fee Related DE3432122C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/529,136 US4587552A (en) 1983-09-02 1983-09-02 Apparatus for generating the magnitude of the vector sum of two orthogonal signals as for use in a digital TV receiver

Publications (2)

Publication Number Publication Date
DE3432122A1 true DE3432122A1 (de) 1985-03-21
DE3432122C2 DE3432122C2 (de) 1993-10-14

Family

ID=24108673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3432122A Expired - Fee Related DE3432122C2 (de) 1983-09-02 1984-08-31 Vorrichtung zur Erzeugung der Größenwerte der Vektorsumme zweier Vektorkomponenten

Country Status (16)

Country Link
US (1) US4587552A (de)
JP (1) JPS6090488A (de)
KR (1) KR920005220B1 (de)
AT (1) AT394292B (de)
AU (1) AU562190B2 (de)
CA (1) CA1219342A (de)
DE (1) DE3432122C2 (de)
DK (1) DK163550C (de)
ES (1) ES8606752A1 (de)
FI (1) FI75075C (de)
FR (1) FR2551609B1 (de)
GB (1) GB2146200B (de)
IT (1) IT1175646B (de)
PT (1) PT79127B (de)
SE (1) SE454641B (de)
ZA (1) ZA846841B (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692889A (en) * 1984-09-28 1987-09-08 Rca Corporation Circuitry for calculating magnitude of vector sum from its orthogonal components in digital television receiver
US4747067A (en) * 1986-10-14 1988-05-24 Raytheon Company Apparatus and method for approximating the magnitude of a complex number
JP3003467B2 (ja) * 1993-08-02 2000-01-31 松下電器産業株式会社 演算装置
US6124899A (en) * 1996-12-06 2000-09-26 Ati International Method and apparatus for encoding video color information
US6385633B1 (en) * 1998-06-30 2002-05-07 Texas Instruments Incorporated Method and apparatus for computing complex phase
US6384873B1 (en) * 1999-12-03 2002-05-07 Thomson Licensing S.A. Vector magnitude control of a comb filter
US6628342B2 (en) * 2000-01-05 2003-09-30 Matsushita Electric Industrial Co., Ltd. Video signal processing apparatus
US7327404B2 (en) * 2004-10-22 2008-02-05 Mediatek Incorporation Methods and systems for color image processing
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
EP2782247B1 (de) 2010-04-19 2018-08-15 Qorvo US, Inc. Energieverwaltungssystem mit Pseudo-Hüllkurvenfolger
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
WO2012068258A2 (en) 2010-11-16 2012-05-24 Rf Micro Devices, Inc. Digital fast cordic for envelope tracking generation
WO2012109227A2 (en) 2011-02-07 2012-08-16 Rf Micro Devices, Inc. Group delay calibration method for power amplifier envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
CN103748794B (zh) 2011-05-31 2015-09-16 射频小型装置公司 一种用于测量发射路径的复数增益的方法和设备
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
CN103858338B (zh) 2011-09-02 2016-09-07 射频小型装置公司 用于包络跟踪的分离vcc和共同vcc功率管理架构
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
CN103988406B (zh) 2011-10-26 2017-03-01 Qorvo美国公司 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9041364B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. RF power converter
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
CN104662792B (zh) 2012-07-26 2017-08-08 Qorvo美国公司 用于包络跟踪的可编程rf陷波滤波器
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
US9207692B2 (en) 2012-10-18 2015-12-08 Rf Micro Devices, Inc. Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
WO2014116933A2 (en) 2013-01-24 2014-07-31 Rf Micro Devices, Inc Communications based adjustments of an envelope tracking power supply
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
US9197162B2 (en) 2013-03-14 2015-11-24 Rf Micro Devices, Inc. Envelope tracking power supply voltage dynamic range reduction
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9843294B2 (en) 2015-07-01 2017-12-12 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
DE102018117302A1 (de) * 2018-07-17 2020-01-23 Ald Vacuum Technologies Gmbh Schwebeschmelzverfahren mit einem ringförmigen Element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710087A (en) * 1971-03-24 1973-01-09 Kistler Instr Corp Calculation of approximate magnitude of a physical vector quantity
US4020334A (en) * 1975-09-10 1977-04-26 General Electric Company Integrated arithmetic unit for computing summed indexed products
US4412181A (en) * 1980-04-01 1983-10-25 Thomson-Csf Process for the demodulation of an amplitude modulated signal and demodulator performing this process
US4544944A (en) * 1983-06-07 1985-10-01 Rca Corporation Auto-tint circuit for a TV receiver

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173017A (en) * 1977-04-11 1979-10-30 The United States Of America As Represented By The Secretary Of The Army Programmable signal processor for Doppler filtering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710087A (en) * 1971-03-24 1973-01-09 Kistler Instr Corp Calculation of approximate magnitude of a physical vector quantity
US4020334A (en) * 1975-09-10 1977-04-26 General Electric Company Integrated arithmetic unit for computing summed indexed products
US4412181A (en) * 1980-04-01 1983-10-25 Thomson-Csf Process for the demodulation of an amplitude modulated signal and demodulator performing this process
US4544944A (en) * 1983-06-07 1985-10-01 Rca Corporation Auto-tint circuit for a TV receiver

Also Published As

Publication number Publication date
DK163550C (da) 1992-07-27
DK419984D0 (da) 1984-08-31
SE8404229L (sv) 1985-03-03
ES535419A0 (es) 1986-04-01
ATA282184A (de) 1991-08-15
FR2551609B1 (fr) 1991-02-01
AU3247184A (en) 1985-03-07
DE3432122C2 (de) 1993-10-14
IT8422428A0 (it) 1984-08-28
FR2551609A1 (fr) 1985-03-08
KR850002375A (ko) 1985-05-10
CA1219342A (en) 1987-03-17
JPS6090488A (ja) 1985-05-21
SE454641B (sv) 1988-05-16
SE8404229D0 (sv) 1984-08-24
PT79127A (en) 1984-09-01
US4587552A (en) 1986-05-06
JPH0452032B2 (de) 1992-08-20
IT1175646B (it) 1987-07-15
DK419984A (da) 1985-03-03
AU562190B2 (en) 1987-06-04
GB2146200A (en) 1985-04-11
GB8422085D0 (en) 1984-10-03
FI843353A0 (fi) 1984-08-24
FI75075B (fi) 1987-12-31
DK163550B (da) 1992-03-09
AT394292B (de) 1992-02-25
KR920005220B1 (ko) 1992-06-29
PT79127B (en) 1986-06-03
FI75075C (fi) 1988-04-11
GB2146200B (en) 1987-03-25
ES8606752A1 (es) 1986-04-01
FI843353A (fi) 1985-03-03
ZA846841B (en) 1985-04-24

Similar Documents

Publication Publication Date Title
DE3432122A1 (de) Schaltungsanordnung zur bildung der groesse der vektorsumme zweier orthogonaler signale, beispielsweise zur verwendung in einem digitalen fernsehempfaenger
DE3545113C2 (de)
DE3418033C2 (de) Schaltungsanordnung zum symmetrischen Runden von binären Eingangssignalen
DE2810430C3 (de) Verfahren und Schaltung zur selektiven Korrektur derFarben eines zu reproduzierenden Bildes
DE3544865C2 (de) Programmierbarer digitaler Signalinterpolator
DE2646255A1 (de) Digitales detektorsystem fuer differentielle phasenshift-umtastsignale
DE4444304C2 (de) Verfahren zum Erzeugen eines zusammengesetzten Videobildes
DE3842977C2 (de) Mischeinrichtung für Videosignale
EP0783794B1 (de) Verfahren zur Amplituden-Demodulation
DE3435169A1 (de) Digitales wandlersystem fuer farb-videosignale
DE3421231C2 (de) Schaltungsanordnung zur Koordinatentransformation von Farbmischungssignalen
DE3810902A1 (de) Aperturkorrekturschaltung
DE3238696A1 (de) Farbschluesselsignalgenerator
DE2523625A1 (de) Digitalfilter
DE19523438A1 (de) Verfahren zur Einblendung eines Hintergrund-Bildsignals in Teile eines Vordergrund-Bildsignals und Schaltung zur Durchführung dieses Verfahrens
EP0110446B1 (de) Schaltungsanordnung zum Gewinnen einer phasenabhängigen Steuergrösse, insbesondere in einem Farbfernsehempfänger
DE3723151C2 (de)
DE4340012B4 (de) Demodulator
DE2655735C2 (de) Diskrete Amplitudenwerte verarbeitendes Transversalfilter
DE3241204A1 (de) In kaskade geschaltete rom-speicher fuer die signalverarbeitung
DE3620155A1 (de) Verfahren und einrichtung zum mischen von farbvideosignalen
DE69533657T2 (de) Synthese-Teilbandfilter
EP0786921A1 (de) Digitaler Demodulator
DE3919817C2 (de) Schaltungsanordnung zur digitalen Aperturkorrektur eines Videosignals
DE2925723C2 (de)

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: RCA LICENSING CORP., PRINCETON, N.J., US

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee