DE3241204A1 - In kaskade geschaltete rom-speicher fuer die signalverarbeitung - Google Patents
In kaskade geschaltete rom-speicher fuer die signalverarbeitungInfo
- Publication number
- DE3241204A1 DE3241204A1 DE19823241204 DE3241204A DE3241204A1 DE 3241204 A1 DE3241204 A1 DE 3241204A1 DE 19823241204 DE19823241204 DE 19823241204 DE 3241204 A DE3241204 A DE 3241204A DE 3241204 A1 DE3241204 A1 DE 3241204A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- control signal
- digital
- rom
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/5235—Multiplying only using indirect methods, e.g. quarter square method, via logarithmic domain
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/002—Control of digital or coded signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/10—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Studio Circuits (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
RCA 76557/Sch/Ro.
US-Ser.No. 319 460
AT: 9. November 1981
15
US-Ser.No. 319 460
AT: 9. November 1981
15
RCA Corporation, New York, N.Y. (V.St.A.)
In Kaskade geschaltete ROM-Speicher für
die Signalverarbeitung.
Die Erfindung bezieht sich auf die digitale Signalverarbeitung und betrifft insbesondere die Multiplikation
digitaler Videosignale. Multiplikation stellt eine übliche Signalverarbeitungsfunktion für Videosignale dar. Zunehmend
liegen Videosignale in digitaler Form vor, typischerweise mit einer Auflösung von 8 Bit (256 Grauskalenpegel). Wenn
man ein Digitalsignal von 8 Bit mit einen Steuersignal von 8 Bit (welches ein anderes Videosignal, ein Schattierungssignal,
etc. sein kann) multiplizieren will, dann hat das resultierende Produktsignal 16 Bit (65536 Graupegel).
Da ein Signal mit 16 Bit nicht durch ein 8-Bit-System hindurchgeführt werden kann, müssen einige Ausgangsbits
des Multiplizierers unberücksichtigt bleiben. üblicherweise läßt man die 8 niedrigstwertigen Bits ent*
fallen, so daß nur die 8 höchstwertigen Bits zur Wiedergabe des Produktsignals verbleiben. Da der Multiplizierer
in der Lage ist, ein Produktsignal mit 16 Bit zu liefern, führt diese Vernachlässigung zu einer schlechten Aus-nutzung
des relativ teueren Multiplizierers.
Eine Möglichkeit, einen digitalen Multiplizierer herzustellen, besteht im Aufbau einer Nachschlagetabelle unter
Verwendung von ROM-Speichern. Die 8 Bits von Eingangs- und Steuersignal können als ein einziges Adressenwort von
16 Bit angesehen werden, mit Hilfe dessen 65536 Speicherplätze für Daten zugänglich gemacht werden können. Wenn
man jedoch das Produktsignal auf ein Wort von 8 Bit begrenzt,
dann hat man mehr Speicherplätze für Daten als einzelne Daten Wörter.
Eine andere Möglichkeit zur Multiplizierung von Signalen besteht in der Verwendung eines mikroprozessorgesteuerten
RAM-Speichers, wie er etwa in der US-Patentanmeldung
USSN 286 264 vom 23. Juli 1981 (Erfinder: R.A. Dischert)
beschrieben ist. Hierbei wird der RAM-Speicher vom Mikroprozessor (oder bei einer anderen Ausführungsform durch
eine verdrahtete Schaltung) während des Vertikalaustastintervalls oder während einiger Horizontalaustastintervalle
mit Transfer-Koeffizienten beschickt. Ein solches System kann unter Umständen die Multiplikation eines
Videosignals nicht schnell genug durchführen, wenn das Multipliziersignal sich während einer Horizontalzeile
ändert, wie etwa wenn das Multipliziersignal ein Schattierungssignal oder ein anderes Videosignal ist.
Es ist daher wünschenswert, Signale großer Bandbreite
in einer preiswerten Weise zu multiplizieren, wobei die dazu benutzten Schaltungen voll ausgenutzt werden.
35
Gemäß einem Gesichtspunkt der Erfindung umfaßt ein Verfahren zur Verarbeitung eines digitalen Eingangssignals
entsprechend einem digitalen Steuersignal die Multiplizierung des Eingangssignals mit einem Maßstabsfaktor,
der durch ein Bit des Steuersignals bestimmt wird. Der Maßstabsfaktor hat eine bestimmte Bedeutung. Diese
Multiplikation ergibt ein erstes Produktsignal. Danach wird dieses erste Produktsignal mit einem Maßstabsfaktor
multipliziert, welcher durch ein anderes Bit des digitalen Steuersignals bestimmt wird. Dieser Maßstabsfaktor
hat eine andere Bedeutung als der erste. Durch diese Multiplikation ergibt sich ein zweites Produktsignal.
Ein anderer Gesichtspunkt der Erfindung richtet sich auf eine Vorrichtung zur Verarbeitung eines digitalen Eingangssignals
entsprechend einem digitalen Steuersignal. Hierbei multipliziert eine erste Multipliziereinrichtung
das digitale Eingangssignal mit einem Maßstabsfaktor, welcher durch ein Bit des Steuersignals bestimmt wird,
wobei dieser Maßstabsfaktor eine bestimmte Bedeutung hat. Eine zweite Multipliziereinrichtung multipliziert das
erste Produkt mit einem Maßstabsfaktor, welcher eine andere Bedeutung hat und durch ein anderes Bit des Steuersignals
bestimmt wird. Dabei ergibt sich ein zweites Produkt.
Anhand der einzigen beiliegenden Figur sei nun ein Ausführungsbeispiel
der Erfindung erläutert.
Die Figur veranschaulicht einen 8~Bit-Eingangsanschluß 11,
an dem ein digitales Videosignal mit 8 Bit zugeführt wird (für jedes Bit des Eingangssignals ist einer der 8 Eingangsanschlüsse vorgesehen). Das Eingangssignal kann von einer
Fernsehkamera, einem Videobandrecorder etc. stammen und von einem (nicht dargestellten) A/D-Konverter bekannter
Bauart digitalisiert (abgetastet und dann quantisiert) worden. Das digitale Videosignal wird einem Adresseneingang
eines ROM-Speichers 12 zugeführt. Der ROM-Speicher 12 hat 1024 Speicherplätze von jeweils 8 Bit. Ein solcher
ROM-Speicher ist beispielsweise der Typ 93451 der Firma Fairchild Co. oder andere Hersteller. Das Videosignal
umfaßt 8 Bits, jedoch hat der ROM-Speicher 12 zehn Adressen-Eingangsleitungen. Somit wird das Videoeingangssignal
8 der 10 Adressen-Eingangsleitungen zugeführt. Die erfindungsgemäße Schaltung hat ferner einen 8-Bit-Steuersignaleingang
10 mit 8 einzelnen Anschlüssen 10a, 10b, 10c, 1Od, 1Oe, 1Of, 10g und 10h, denen entsprechend das höchststellige
bis niedrigststellige Bit eines Multipliziersteuersignals zugeführt werden. Dieses Steuersignal kann
von (nicht dargestellten) Drehknopfschaltern, einem mit
einem (ebenfalls nicht dargestellten) über eine Achse mit einem Einstellknopf gekoppelten Codierer, einem
(gleichfalls nicht dargestellten) mit einem Potentiometer gekoppelten A/D-Konverter stammen oder durch ein
anderes digitales Videosignal gebildet werden, welches
in einer Weise abgeleitet ist, wie es für das Signal am Eingangsanschluß 11 beschrieben worden ist. Die beiden
höchstwertigen Bits werden den restlichen beiden Adresseneingängen des ROM-Speichers 12 zur Steuerung der Dämpfung
des vom Eingangsanschluß 11 abgeleiteten Signals zugeführt
werden, wie dies noch beschrieben wird.
Das 8-Bit-Ausgangssignal vom ROM-Speicher 12 wird 8 Bits
des 10-Bit-Adresseneingangs eines IK/8-ROM-Speichers1'
zugeführt und die übrigen 2 Bits der Adresseneingänge erhalten die nächsten beiden niedrigerwertigen Bits des
Steuersignals von den Eingangsanschlüssen 10c und 1Od. In ähnlicher Weise wird das 8-Bit-Ausgangssignal des ROM-Speichers
14 den Adresseneingängen des IK/8-ROM-Speichers
16 geführt, und die übrigen beiden Adresseneingänge er-
1)1K Wörter zu 8 Bit
halten das Steuersignal von den Eingangsanschlüssen 1Oe und 1Of. Schließlich wird das 8-Bit-Ausgangssignal des
ROM-Speichers 16 den Adresseneingängen eines 1K/8-ROM-Speichers
18 zugeführt, und die restlichen beiden Adresseneingänge
erhalten die dem niedrigststelligsten Bits nächsten Bits und LSB des Steuersignals von den Eingängen
10g bzw. 10h. Das digitale Videoausgangssignal vom ROM-Speicher 18 ist am 8-Bit-Ausgangsanschluß 20 zur weiteren
Verarbeitung und Umwandlung in ein Analogsignal durch einen (nicht dargestellten) D/A-Konverter verfügbar.
Jeder der ROM-Speicher 12, 14, 16 und 18 kann so betrachtet
werden, als wenn er vier kleinere ROM-Speicher jeweils einer Größe von 256x8 enthält, wobei jeder kleinere
ROM-Speicher mit Seite 1, 2, 3 bzw. 4 bezeichnet wird. Seite 1 aller ROM-Speicher wird ausgewählt, indem
das Binärsignal "11" auf dem jeweiligen Paar Steuerleitungen am Anschluß 10 für den jeweiligen ROM-Speicher
anliegt. Durch die Wahl der Seite 1 des ROM-Speichers wird eine Dämpfung von Null eingegeben. Daher ist auf
Seite 1 aller ROM-Speicher jeder Speicherplatz so programmiert, daß er einen Wert enthält, der (binär) seinen
eigenen Adressenplatz darstellt. Beispielsweise: Seite 1, Adresse 1, Wert 1; Seite 1, Adresse 2, Wert 2, usw. Die
ROM-Speicher können entweder bei der Herstellung maskenprogrammiert werden oder sie werden feldprogrammiert.
Beide Techniken sind bekannt.
Für Videosignale ist die Einstellung der Verstärkung in Stufen erwünscht, welche der kleinsten erkennbaren
Amplitudenänderung entsprechen, und diese Änderung beträgt etwa 0,5% oder 0,05 db. Diese Änderung ist gleich
einem Maßstabsfaktor von 0,995 und entspricht einer Änderung von einem Teil pro 200 oder 46 db von der Spitzenamplitude
des Videosignals abwärts gemessen.
Es sei nun die Seite 2 des ROM-Speichers 18 betrachtet,
welche zugänglich wird durch Anlegen einer binären "1G" an die Eingänge 10g bzw. 10h. Die Dezimalzahlen O bis
255, multipliziert mit 0,995, sind in binärer Form in dieselben relativen Speicherplätze wie bei Seite 1 programmiert.
Auf Seite 3 des ROM-Speichers 18 (binäres Steuersignal "01") sind die Dezimalzahlen O bis 255,
2
multipliziert mit 0,995 , programmiert, und zwar wiederum an entsprechend denselben Speicherplätzen. Auf Seite des ROM-Speichers 18 (Steuersignal "00") sind die Dezimalzahlen 0 bis 255, multipliziert mit O,9953, programmiert, und zwar wiederum an den entsprechend gleichen Speicherplätzen.
multipliziert mit 0,995 , programmiert, und zwar wiederum an entsprechend denselben Speicherplätzen. Auf Seite des ROM-Speichers 18 (Steuersignal "00") sind die Dezimalzahlen 0 bis 255, multipliziert mit O,9953, programmiert, und zwar wiederum an den entsprechend gleichen Speicherplätzen.
Es sei nun der ROM-Speicher 16 betrachtet. Seine Seiten
O 1, 2, 3 und 4 haben die Maßstabsfaktoren 0,995 , 0,995 ,
O,9958 bzw. O,99512. (Der Koeffizient der Seite 1 von
0,995 entspricht Eins, wie oben erläutert). Diese Maßstabsfaktoren werden wiederum mit den Dezimalzahlen
0 bis 255 multipliziert und in die entsprechend selben Speicherplätze, wie oben erläutert, eingespeichert»
Die Seiten werden gewählt unter Verwendung derselben binären Steuersignale, jedoch kommen diese nun von den
Eingängen 1Oe und 1Of. In gleicher Weise haben die Seiten
des ROM-Speichers 14 Maßstabsfaktoren 0,995°, O/99516,
0,995 bzw. 0,995 , und diese Seiten werden durch Signale an den Eingängen 10c und 1Od gewählt, während die
Seiten des ROM-Speichers 12 Maßstabsfaktoren von 0,995 ,
0,995 , 0,9951^0 und 0,995 haben und die Seiten
durch Signale an den Eingängen 10a und 10b gewählt werden.
Es sei bemerkt, daß bei der Bestimmung der in den ROM-Speichern,
zu programmierenden Werte ein Rundungsgesetz angewandt wird. Wenn das Signal am Ausgang 20 weiterverarbeitet
werden soll, dann kann die Benutzung zusätzlicher
-ιοί Bits zweckmäßig sein, und man kann ROM-Speicher mit einer
Wortlänge von 9 Bits benutzen.
Die maximale Dämpfung, die ein Signal vom ROM-Speicher
erhalten kann, ist 0,995 . Ähnlich sind die maximalen Dämpfungen infolge der ROM-Speicher 16, 14 und 12
O,99512, O,99548 bzw. O,995192. Die maximale Dämpfung für
alle vier ROM-Speicher 12, 14, 16 und 18 ist gleich 0,995 potenziert mit dem Exponenten (3+12+48+192) = 255
oder 0,28, was gleich -11 db ist. So ergibt sich bei der
obenbeschriebenen Anordnung ein Dämpfungsbereich von 11 db
in Schritten von 0,05 db, und dies ist für die Einstellung von Übertragungspegeln in einem Fernsehstudio passend.
Dies läßt sich erreichen mit einem Speicher oder einer Speichergröße von nur 4K Wörtern ( 1K in jedem ROM-Speicher)
im Vergleich mit einer Speichergröße von 64K Wörtern, die bei einer unmittelbaren Multiplikation von 8 Bit mal
8 Bit benötigt würden. Natürlich kann der Maßstabsfaktor (der bei der obigen Diskussion 0,995 betragen hat) als
irgendeine andere Zahl gewählt werden, welche die gewünschte Auflösung bei der Pegeleinstellung ergibt, beispielsweise
entspricht eine Wahl von 0,99 etwa 1 db-Schritten und ergibt einen Steuerbereich von etwa 22 db. Eine
weitere Abwandlung besteht in der Hinzufügung eines fünften ROM-Speichers, welcher dem ROM-Speicher 12
vorangeht und zwei Steuerbits mehr benötigt (das Steuerwort ist dann 10 Bit lang). Verwendet man einen Maßstabsfaktor
von 0,995, dann erhält man eine Verstärkungsregelung mit einem Danamikbereich von 44 db bei einer Auflösung
von 0,05 db. Wenn man anstelle einer linearen Verstärkungsregelung (konstante db-Schritte) eine lineare
Amplitudenregelung wünscht, dann kann man einen ROM-Speicher mit einer exponentiellen übertragungsfunktion
zwischen die Steuersignaleingänge 10 und die ROM-Speichereingänge einfügen.
Ein Nachschlagtabellen-Multiplizierer gemäß der Erfindung kann ein Signal von Videobandbreite mit einem anderen
Signal von Videobandbreite multiplizieren, so daß eine bildelementweise Verstärkungsregelung möglich ist, wenn
dies gefordert wird, beispielsweise für eine Schattierung. Da die Schattierung nur einen begrenzten Dynamikbereich
(6 bis 10 db sind ausreichend) benötigt, kann die Stufenzahl gegenüber der in der Zeichnung dargestellten Anzahl
verringert werden.
In der Zeichnung ist ein Gerätesystem auf der Basis von 1Kx8-R0M-Speichern dargestellt. Eine weitere gerätetechnische
Verringerung ist sicher möglich, wenn schnell zugängliche ROM-Speicher hoher Speicherdichte verfügbar
sein werden. Beispielsweise sind in einem Speicher für 4K Wörter zu 8 Bit 16 Seiten von 256x8 verfügbar, und
es wären nur zwei solcher Speicher notwendig, um dieses System mit demselben Maß der Gesämtdämpfung und Auflösung
zu realisieren.
Bei einer realen Ausfuhrungsform können zwischen den
ROM-Speichern Verriegelungsschaltungen vorgesehen sein.
Leerseite
Claims (9)
15
RCA 76557/Sch/Ro.
US-Ser.No. 319 460
AT: 9. November 1981
US-Ser.No. 319 460
AT: 9. November 1981
RCA Corporation, New York, N.Y. (V.St,A.)
20
30
35
In Kaskade geschaltete ROM-Speicher für die Signalverarbeitung.
Pa tentansprüche
M Λ Verfahren zur Verarbeitung eines digitalen Eingangssignals entsprechend einem digitalen Steuersignal,
gekennzeichnet durch die folgenden
' Schritte:
Multiplizierung des Eingangssignals mit einem ersten
Maßstabsfaktor, der durch ein erstes Bit des Steuersignals bestimmt wird und der eine bestimmte Bedeutung
hat, zur Bildung eines ersten Produktsignals, Multiplizierung des ersten Produktsignals mit einem
zweiten Maßstabsfaktor, der durch mindestens ein zweites Bit des digitalen Steuersignals bestimmt wird und der
eine andere Bedeutung als der erste Maßstabsfaktor hat, zur Bildung eines zweiten Produktsignals.
2.) Vorrichtung zur Verarbeitung eines digitalen Eingangssignals entsprechend einem digitalen Steuersignal,
gekennzeichnet durch eine erste Einrichtung (12) zur Multiplizierung des Eingangssignals mit
einem ersten Maßstabsfaktor, der durch ein erstes Bit des Steuersignals bestimmt wird und der eine bestimmte Bedeutung
hat, zur Bildung eines erstes Produktes, und durch eine zweite Einrichtung (14) zur Multiplizierung des
ersten Produktsignals mit einem zweiten Maßstabsfaktor, der durch ein zweites Bit des digitalen Steuersignals
bestimmt wird und eine andere Bedeutung hat, zur Bildung eines zweiten Produktsignals.
3.) Vorrichtung nach Anspruch 2, dadurch g e kennzeichnet,
daß das digitale Eingangssignal ein digitales Videosignal ist.
4.) Vorrichtung nach Anspruch 2, dadurch gekennzeichnet
, daß das digitale Steuersignal ein digitales Dämpfungssteuersignal ist.
5.j Vorrichtung nach Anspruch 2, dadurch gekennzeichnet
, daß der erste und zweite Multiplizierer (12, 14) jeweils einen ROM-Speicher aufweisen.
6.) Vorrichtung nach Anspruch 5, dadurch gekennzeichnet
, daß jeder der ROM-Speicher (12, 14) mindestens zwei Seiten aufweist, in denen unterschiedliche
Maßstabsfaktoren gespeichert sind, und daß das erste und zweite Steuersignal jeweils eine Seite der
ROM-Speicher auswählen.
7.) Vorrichtung nach Anspruch 6, dadurch g e kennzeichnet,
daß eine Seite jedes der
ROM-Speicher (12, 14) Maßstabsfaktoren von Eins und die übrigen Seiten der ROM-Speicher voneinander unterschiedliche Maßstabsfaktoren enthalten.
8 6) Vorrichtung nach Anspruch 5, dadurch gekennzeichnet,
daß jeder der ROM-Speicher (12, 14) vier Seiten aufweist und ein Steuersignal von
zwei Bit erhält.
9.) Vorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß eine dritte und eine vierte
Multipliziereinrichtung (16 bzw. 18) in Reihe geschaltet
sind, von denen die dritte mit der zweiten Einrichtung (14) und die vierte mit der dritten Einrichtung (18)
gekoppelt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/319,460 US4470125A (en) | 1981-11-09 | 1981-11-09 | Multiplier for digital video signals using a cascade of signal-selectable memories |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3241204A1 true DE3241204A1 (de) | 1983-05-19 |
Family
ID=23242334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823241204 Withdrawn DE3241204A1 (de) | 1981-11-09 | 1982-11-08 | In kaskade geschaltete rom-speicher fuer die signalverarbeitung |
Country Status (9)
Country | Link |
---|---|
US (1) | US4470125A (de) |
KR (1) | KR840002797A (de) |
AU (1) | AU554210B2 (de) |
CA (1) | CA1177174A (de) |
DE (1) | DE3241204A1 (de) |
ES (1) | ES517028A0 (de) |
FR (1) | FR2516330A1 (de) |
GB (1) | GB2109135B (de) |
IT (1) | IT1163017B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4636973A (en) * | 1982-07-21 | 1987-01-13 | Raytheon Company | Vernier addressing apparatus |
US4599640A (en) * | 1984-02-29 | 1986-07-08 | Rca Corporation | Television camera with multiplexed A-D converter |
GB2155669A (en) * | 1984-03-06 | 1985-09-25 | Sony Corp | Galois field multipliers |
US4588986A (en) * | 1984-09-28 | 1986-05-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for operating on companded PCM voice data |
GB8432552D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Control circuits |
DE3688579T2 (de) * | 1985-04-12 | 1993-09-23 | Ampex | Vorrichtung und verfahren zum verarbeiten von frueher verarbeiteten videosignalen. |
US4688095A (en) * | 1986-02-07 | 1987-08-18 | Image Technology Incorporated | Programmable image-transformation system |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB839241A (en) * | 1955-08-19 | 1960-06-29 | Internat Computers & Tabulator | Improvements in or relating to electronic calculating apparatus |
US3443079A (en) * | 1963-09-12 | 1969-05-06 | Amos Nathan | Cascade multiplier |
GB1291223A (en) * | 1968-10-09 | 1972-10-04 | Nat Res Dev | Digital electric circuit arrangements including shift stages |
US4118785A (en) * | 1973-10-08 | 1978-10-03 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for digital attenuation by pattern shifting |
US4181970A (en) * | 1973-10-08 | 1980-01-01 | Nippon Telegraph And Telephone Public Corporation | Digital attenuator for compressed PCM signals |
US3919535A (en) * | 1974-08-21 | 1975-11-11 | Singer Co | Multiple addend adder and multiplier |
CA1021879A (en) * | 1975-12-11 | 1977-11-29 | Ernst A. Munter | Incrementally adjustable digital attenuator/amplifier |
BE844199A (nl) * | 1976-07-16 | 1976-11-16 | Inrichting voor het vermenigvuldigen van binaire getallen | |
US4240113A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Picture manipulation in video systems |
US4240106A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Video noise reduction |
US4129417A (en) * | 1977-10-28 | 1978-12-12 | Miles Laboratories, Inc. | Multisystem test means |
US4168530A (en) * | 1978-02-13 | 1979-09-18 | Burroughs Corporation | Multiplication circuit using column compression |
GB2102651B (en) * | 1978-03-08 | 1983-06-02 | Tokyo Broadcasting Syst | Noise reduction system for color television signal |
JPS5552575A (en) * | 1978-10-05 | 1980-04-17 | Teac Co | Display unit for operation state |
FR2468917A1 (fr) * | 1979-08-30 | 1981-05-08 | Thomson Csf Mat Tel | Dispositif variateur de niveau pour signaux numeriques |
GB2059123B (en) * | 1979-09-22 | 1983-09-21 | Kokusai Denshin Denwa Co Ltd | Pcm signal calculator |
US4344151A (en) * | 1980-04-21 | 1982-08-10 | Rockwell International Corporation | ROM-Based complex multiplier useful for FFT butterfly arithmetic unit |
-
1981
- 1981-11-09 US US06/319,460 patent/US4470125A/en not_active Expired - Fee Related
-
1982
- 1982-10-26 CA CA000414198A patent/CA1177174A/en not_active Expired
- 1982-10-28 GB GB08230797A patent/GB2109135B/en not_active Expired
- 1982-11-02 ES ES517028A patent/ES517028A0/es active Granted
- 1982-11-03 AU AU90109/82A patent/AU554210B2/en not_active Ceased
- 1982-11-08 DE DE19823241204 patent/DE3241204A1/de not_active Withdrawn
- 1982-11-08 KR KR1019820005026A patent/KR840002797A/ko unknown
- 1982-11-08 FR FR8218708A patent/FR2516330A1/fr active Pending
- 1982-11-08 IT IT24131/82A patent/IT1163017B/it active
Also Published As
Publication number | Publication date |
---|---|
AU554210B2 (en) | 1986-08-14 |
IT1163017B (it) | 1987-04-08 |
IT8224131A0 (it) | 1982-11-08 |
AU9010982A (en) | 1983-05-19 |
GB2109135B (en) | 1985-04-17 |
KR840002797A (ko) | 1984-07-16 |
ES8403264A1 (es) | 1984-03-01 |
US4470125A (en) | 1984-09-04 |
CA1177174A (en) | 1984-10-30 |
GB2109135A (en) | 1983-05-25 |
ES517028A0 (es) | 1984-03-01 |
FR2516330A1 (fr) | 1983-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3545113C2 (de) | ||
AT398506B (de) | Signalverarbeitungsschaltung | |
DE2932525C2 (de) | ||
DE3512278C2 (de) | ||
DE3833077C2 (de) | Schaltung zur Verarbeitung eines Digitalsignales mit einer Austastlücke | |
AT397895B (de) | Digitales verzögerungsfilter | |
DE3208859C2 (de) | ||
WO1996026613A1 (de) | Verfahren zur farbtransformation und ein farbvideosystem | |
DE2810430B2 (de) | Verfahren und Schaltung zur selektiven Korrektur der Farben eines zu reproduzierenden Bildes | |
DE2906006C2 (de) | Schaltung zum Beseitigen von Geistersignalen | |
DE2207536A1 (de) | Kontrastkompressionsschaltung für ein Farbfernsehsystem | |
DE2156673C3 (de) | Anordnung zur Behandlung eines Fernsehsignals | |
DE60037074T2 (de) | Farb-Überlast-Schutzgerät und -verfahren | |
DE3241204A1 (de) | In kaskade geschaltete rom-speicher fuer die signalverarbeitung | |
EP0609665A1 (de) | Schaltungsanordnung zur digitalen Verarbeitung von Audiosignalen | |
DE3830410C2 (de) | ||
DE3626916A1 (de) | Verfahren zur uebertragung eines videosignales | |
EP0512133B1 (de) | Verfahren zur automatischen Suchlaufabstimmung von Satelliten-Fernsehtonträgern | |
DE2926011C2 (de) | Digitale Amplituden-Steuerschaltung | |
DE1925815A1 (de) | Verfahren zur Fernbedienung einer Fernsehkamera | |
EP0135599B1 (de) | Integrierte Schaltung eines Digitalfilters für den Luminanzkanal von Farbfernsehempfängern | |
DE4214085C2 (de) | Konturkorrekturgerät und Konturkorrekturverfahren | |
DE3326272C1 (de) | Verfahren und Schaltungsanordnung zur Verbesserung der Qualitaet eines Fernsehbildes | |
EP0326672A1 (de) | Verfahren und Übertragungsanordung für digitale Signale | |
EP0529129A1 (de) | Begrenzerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |