FR2516330A1 - Procede et dispositif de traitement d'un signal numerique recu au moyen de memoires mortes en cascade - Google Patents
Procede et dispositif de traitement d'un signal numerique recu au moyen de memoires mortes en cascade Download PDFInfo
- Publication number
- FR2516330A1 FR2516330A1 FR8218708A FR8218708A FR2516330A1 FR 2516330 A1 FR2516330 A1 FR 2516330A1 FR 8218708 A FR8218708 A FR 8218708A FR 8218708 A FR8218708 A FR 8218708A FR 2516330 A1 FR2516330 A1 FR 2516330A1
- Authority
- FR
- France
- Prior art keywords
- signal
- bit
- control signal
- multiplying
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 4
- 238000009432 framing Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/5235—Multiplying only using indirect methods, e.g. quarter square method, via logarithmic domain
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/002—Control of digital or coded signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/10—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Studio Circuits (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF POUR LE TRAITEMENT D'UN SIGNAL NUMERIQUE RECU SELON UN SIGNAL NUMERIQUE DE COMMANDE. SELON L'INVENTION, UN PREMIER MOYEN 12 MULTIPLIE LE SIGNAL RECU PAR UN PREMIER FACTEUR DE CADRAGE DETERMINE PAR UN PREMIER BIT DU SIGNAL DE COMMANDE, LE PREMIER FACTEUR DE CADRAGE AYANT UNE IMPORTANCE DONNEE, POUR FORMER UN PREMIER SIGNAL DE PRODUIT, ET UN SECOND MOYEN 14 MULTIPLIE LE PREMIER SIGNAL DE PRODUIT PAR UN SECOND FACTEUR DE CADRAGE DETERMINE PAR UN SECOND BIT DU SIGNAL NUMERIQUE DE COMMANDE, LE SECOND FACTEUR DE CADRAGE AYANT UNE IMPORTANCE DIFFERENTE DE L'IMPORTANCE DONNEE, POUR FORMER UN SECOND SIGNAL DE PRODUIT. L'INVENTION S'APPLIQUE NOTAMMENT AU TRAITEMENT DES SIGNAUX VIDEO.
Description
La présente invention se rapporte au traitement d'un
signal numérique et plus particulièrement, à la multipli-
cation de signaux vidéo numériques.
La multiplication est une fonction courante de traitement de signaux pour des signaux vidéo De plus en
plus, les signaux vidéo sont sous forme numérique, typique-
ment à une résolution de 8 bits ( 256 niveaux d'échelle
des gris) Si l'on souhaite multiplier un signal numéri-
que de 8 bits par un signal de commande de 8 bits (qui peut être un autre signal vidéo, un signal de nuancement, et autres), le signal produit résultant a 16 bits ( 65 536 niveaux des qris) Comme un signal à 16 bits ne peut être transmis à travers un système à 8 bits, certains des
bits à la sortie du multiplicateur doivent être supprimés.
En particulier, les 8 bits les moins importants seront rejetés, ne laissant que les 8 bits les plus importants pour représenter le signal produit Comme le multiplicateur est capable d'un signal produit à 16 bits, ce rejet donne une mauvaise utilisation du multiplicateur relativement
coûteux.
Une façon d'obtenir un multiplicateur numérique consiste à construire une table de recherche utilisant une mémoire morte ou ROM Chaque signal d'entrée et de contrôle ou commande à 8 bits peut être considéré comme un seul mot d'adresse à 16 bits, lequel mot peut "rechercher" 536 emplacements de donnée Mais de nouveau, si le signal produit est restrein à un mot de 8 bits, alors il y a plus d'emplacements de donnée qu'il n'y a de mots de
donnée uniques.
Une autre façon de multiplier un signal consiste à utiliser une mémoire à accès aléatoire ou RAM commandée par microprocesseur, comme cela est indiqué dans la demande de brevet US No 286 264 déposée le 23 Juillet 1981 au nom de R A Dischert Dans ce système, la RAM est chargée de coefficients de transfert (comme un multiplicateur) par le microprocesseur (ou dans un autre mode de réalisation, un circuit en matériel) pendant l'intervalle d'effacement vertical ou pendant plusieurs intervalles d'effacement horizontal Un tel système peut ne pas être suffisamment rapide pour effectuer la multiplication d'un signal vidéo lorsque le signal de multiplicateur change pendant une
ligne horizontale, par exemple quand le signal du multiplica-
teur est un signal de nuancement ou un autre signal vidéo.
Il est par conséquent souhaitable de multiplier des signaux sur une bande large d'une façon peu coûteuse, permettant l'utilisation totale des circuits employés pour
le faire.
Selon un aspect de l'invention, un procédé de traitement d'un signal numérique reçu selon un signal numérique de commande, comprend les étapes de multiplier le signal reçu par un-facteur de cadrage déterminé par un bit du signal de commande Le facteur de cadrage a une importance donnée Cette multiplication forme un premier signal de produit Ensuite, le premier signal de produit est multiplié par un facteur de cadrage déterminé par un bit différent du signal numérique de commande Ce facteur de
cadrage a une importance différente de l'importance donnée.
Cette multiplication forme un second signal de produit.
Selon un autre aspect de l'invention, un dispositif est prévu pour le traitement d'un signal numérique reçu selon un signal numérique de commande Un premier moyen multiplicateur multiplie le signal numérique reçu par un facteur de cadrage qui est déterminé par un bit du signal
de commande Le facteur de cadrage a une importance donnée.
Un second moyen multiplicateur multiplie le premier produit par un facteur de cadrage déterminé par un bit différent du signal de commande Ce facteur de cadrage a une importance différente de l'importance donnée Ce multiplicateur forme
un second signal de produit.
L'invention sera mieux comprise et d'autres buts,
caractéristiques, détails et avantages de celle-ci apparaî-
tront plus clairement au cours de la description explicative
qui va suivre faite en référence au dessin schématique annexé donné uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lequel: la figure unique donne un schéma bloc d'un mode de réalisation de l'invention. La figure montre une borne d'entrée 11 de 8 bits ( 8 bornes d'entrée, une pour chaque bit du signal d'entrée) qui reçoit un signal vidéo numérique à 8 bits Le signal d'entrée peut être dérivé d'une caméra de télévision, d'un enregistreur sur bande vidéo et autres, lequel signala été misous forme numérique (échantillonné puis quantifié) par un convertisseur analogique-numérique (non représenté) comme on le sait Le signal vidéo numérique est appliqué à une entrée d'adresse d'une mémoire morte ou ROM 12 La
ROM 12 a 1024 emplacements de mémoire ayant chacun 8 bits.
Une telle ROM peut être du type 93 451 fabriqué par Fairchild Co, et autres Le signal vidéo comprend 8 bits mais la ROM 12 a 10 lignes d'entrée d'adresse Ainsi,, le signal vidéo reçu est appliqué à 8 parmi les 10 lignes d'entrée d'adresse Le circuit de l'invention a également une entrée 10 de signaux de commande à 8 bits qui comprend des bornes 10 a, 10 b, 1 Oc, 10 d, 10 e, 10 f, 10 g et 10 h qui reçoivent respectivement le bit le plus important ou MSB jusqu'au bit le moins important ou LSB d'un signal de commande de multiplicateur Ce signal de commande peut être dérivé de commutateurs à molette (non représentés), d'un codeur de position angulaire (non représenté) qui est couplé au bouton, d'un convertisseur analogique-numérique qui est couplé à un potentiomètre (non représenté) ou peut comprend un autre signal vidéo numérique dérivé de la façon indiquée pour le signal à la borne d'entrée 11 Les deux bits les plus importants sont appliqués aux deux entrées d'adresse restantes de la ROM 12 pour le contrôle de l'atténuation du signal dérivé de la borne d'entrée 11 d'une
façon qui sera décrite ci-après.
Le signal de 8 bits à la sortie de la ROM 12 est appliqué aux 8 bits de l'entrée d'adresse à 10 bits de la ROM 14 de 1 K par 8, les deux bits restants des entrées d'adresse recevant les deux bits les moins importants suivants du signal de commande des bornes d'entrée 10 c et d D'une façon analogue, le signal à 8 bits à la sortie de la ROM 14 est appliqué aux entrées d'adresse de la ROM 16 de 1 K par 8, les deux entrées d'adresse restantes recevant le signal de commande des bornes d'entrée 10 e et 10 f Enfin, le signal à 8 bits à la sortie de la ROM 16 est appliqué aux entrées d'adresse d'une ROM 18 de 1 K par 8, les deux entrées d'adresse restantes recevant le bit le plus proche du bit le moins important et le LSB du
signal de commande des entrées 10 g et 10 h respectivement.
Le signal vidéo numérique à la sortie de la ROM 18 est disponible à la borne de sortie 20 de 8 bits pour un plus ample traitement ou pour une conversion en un signal analogique par un convertisseur numériqueanalogique (non représenté). Chacune des ROM 12, 14, 16, 18 peut être considérée comme comprenant 4 ROM plus petites, chacune de dimension 256 x 8, chaque plus petite ROM étant appelée bloc 1, 2, 3 et 4 respectivement Le bloc 1 de toutes les ROM est choisi en ayant le signal binaire " 11 " sur la paire particulière
de lignesde commande à la borne 10 pour cette ROM parti-
culière Le choix du bloc 1 d'une ROM introduit une atténua-
tion nulle Par conséquent, au bloc 1 de toutes les ROM, chaque emplacement de mémoire est programmé pour contenir une valeur représentant (sous forme binaire) son propre emplacement d'adresse Par exemple, bloc 1, adresse 1, valeur 1; bloc 1, adresse 2, valeur 2 et autres Les ROM peuvent être soit programmées par masque quand elles sont fabriquées ou programmées par l'utilisateur Les deux
techniques sont connues.
Pour les signaux vidéo, on souhaite ajuster le gain en incréments qui correspondent au plus petit changement perceptible d'amplitude, lequel changement est de l'ordre de 0,5 %, ou 0,05 db Ce changement est égal à un facteur de cadrage de 0,995 et correspond à un changement qui est de une partie sur 200, ou à 46 db plus bas que
l'amplitude vidéo de crête.
On considère maintenant la ROM 18, bloc 2, qui est sollicitée en ayant le chiffre binaire " 10 " aux entrées 10 g et 10 h respectivement Les chiffres décimaux O a 255 multipliés par 0,995 sont prograimmés sous forme binaire dans les mêmes emplacements relatifs que pour le bloc 1 Au bloc 3 de la ROM 18 (signal de commande binaire " 01 "), les chiffres décimaux O à 255 multipliés par 0,995 sont programmés, de nouveau aux mêmes emplacements relatifs Au bloc 4 de la ROM 18 (signal de commande " 00 "), les chiffres décimaux O à 255 multipliés par 0,9953 sont proqrammés, de nouveau -aux mûmes
emplacements relatifs.
On considère maintenant la ROM 16 ses blocs 1, 2 3 et 4 ont des facteurs de cadrage de 0,995, 0,9954, 0,9958 et 0,99512 respectivement (le coefficient pour le bloc 1 de 0,995 est égal à 1, comme on l'a indiqué ci-dessus) Ces facteurs de cadrage sont de nouveau multipliés par les chiffres décimaux O à 255 et programmés dans les mêmes positions relatives que ce que l'on a décrit ci-dessus Les blocs sont choisis en utilisant les mêmes signaux binaires de commande mais les signaux binaires de commande proviennent des entrées 10 e et 10 f D'une façon semblable, les blocs de la ROM 14 ont des facteurs de
O 16 32 48
cadrage de 0,995, 0,995, 0,995 et 0,995 8 respective-
ment, les blocs étant choisis par des signaux aux entrées c et 10 d, tandis que les blocs de la ROM 12 ont des facteurs respectifs de cadrage de 0,9950, 0,99564, 0,995128 et 0,995, les blocs étant choisis par des signaux aux
entrées 1 ia et 1 ob.
Il faut noter que l'on utilise une règle d'arrondi
quand on détermine les valeurs à programmer dans les ROM.
Si le signal à la sortie 20 doit être encore traité, il peut être souhaitable d'utiliser des bits supplémentaires et des ROM ayant des mots d'une longueur de 9 bits peuvent
être utilisées.
L'atténuation maximum qui peut être donnée à un
signal par la ROM 18 est de 0,9953 De même, les atténua-
tions maximum dues aux ROM 16, 14 et 12 sontrespectivement
12 48 192
de 0,995, 0,995 et 0,995 L'atténuation maximum pour les quatre ROM 12, 14, 16 et 18 est égale à 0,995 à la puissance de ( 3 + 12 + 48 + 192) = 255 ou 0,28,ce qui est égal à 11 db Ainsi, avec le mode de réalisation ci- dessus décrit, il y a une plage d'atténuation de 11 db
par échelorrde 0,05 db, ce qui est approprié pour l'ajuste-
ment des niveaux de transmission dans un studio de télévision Cela est accompli avec une dimension de mémoire qui ne comprend que 4 K mots ( 1 K dans chaque ROM) en comparaison à la dimension de mémoire de 64 K mots, qu'il faudrait pour une multiplication directe de 8 bits par 8 bits Bien entendu, le facteur de cadrage ( 0,995 dans
la description ci-dessus) peut être tout nombre donnant
la résolution d'ajustement au niveau souhaité, par exemple un choix de 0, 99 correspond à des échelons d'environ 1 db et donne une plage de contrôle ou commande de l'ordre de 22 db Une autre modification consiste à ajouter une cinquième ROM qui précède la ROM 12 et qui nécessite 2 bits supplémentaires de contrôle (le mot de contrôle a alors 10 bits de large) En utilisant un facteur de cadrage de 0,995, on obtient un réglage du gain avec une plage dynamique de 44 db et une résolution de 0,05 db Si, au lieu d'un réglage linéaire du gain (échelonsde db constant, on souhaite un réglage linéaire de l'amplitude, une ROM ayant une fonction exponentielle de transfert peut être placée entre les entrées de signaux de commande 10 et
les sorties des ROM.
Le multiplicateur à table de recherche selon l'inven-
tion permet de multiplier un signal de largeur de bande vidéo par un autre signal de largeur de bande vidéo, ce qui permet de contrôler le gain élément d'image par élément d'image, si cela est une condition, comme par exemple pour le nuancement Comme le nuancement ne nécessite qu'une plage dynamique limitée (une valeur de 6 à 10 db est appropriée), le nombre d'étages peut être réduit par
rapport à la forme représentée sur le dessin.
Le dessin montre un système en matériel basé sur une ROM de 1 K x 8 Une plus ample réduction de matériel est certainement possible tandis que des ROM à accès
rapide et de plus forte densité deviennent disponibles.
Par exemple, dans une ROM de 4 K mots par 8 bits, il y a 16 blocs de 256 x 8 et seulement deux de ces dispositifs seront requis pour mettre ce système en oeuvre avec la
même quantité d'atténuation et de résolution totales.
Dans un mode de réalisation réel, des bascules
peuvent être prévues entre les ROM.
Claims (6)
1 Procédé de traitement d'un signal numérique reçu selon un signal numérique de commande, caractérisé par les étapes de: multiplier ledit signal reçu par un premier facteur de cadrage déterminé par un premier bit dudit signal de commande, ledit premier facteur de cadrage ayant une importance donnée, pour former un premier signal de produit; multiplier ledit premier signal de produit par un second facteur de cadrage déterminé par au moins un second bit dudit signal numérique de commande, ledit second facteur de cadrage ayant une importance différente de l'importance donnée, pour former un second signal de produit. 2 Dispositif pour le traitement d'un signal numérique reçu selon un signal numérique de commande, caractérisé par: un premier moyen ( 12) pour multiplier ledit signal reçu par un premier facteur de cadrage déterminé par un
premier bit dudit signal de commande, ledit premier fac-
teur de cadrage-ayant une importance donnée, pour former un premier signal de produit; un second moyen ( 14) pour multiplier ledit premier signal de produit par un second facteur de cadrage déterminé par un second bit dudit signal numérique de commande, ledit second facteur de cadrage ayant une importance différente de ladite importance donnée,
pour former un second signal de produit.
3 Dispositif selon la revendication 2, caractérisé en ce que le signal numérique reçu précité comprend un
signal vidéo numérique.
4 Dispositif selon la revendication 2, caractérisé en ce que le signal numérique de commande comprend un
signal numérique de commande d'atténuation.
Dispositif selon la revendication 2, caractérisé
en ce que les premier ( 12) et second ( 14) moyens multipli-
cateurs comprennent chacun une ROM ( 12, 14).
6 Dispositif selon la revendication 5, caractérisé
en ce que chacune des ROM ( 12, 14) précitées comprend au.
moins deux blocs ayant des facteurs différents de cadrage qui y sont stockés, les premier et second signaux de commande choisissant un bloc desdites ROM respectivement. 7 Dispositif selon la revendication 6, caractérisé en ce qu'un bloc de chacune des ROM ( 12, 14) précitées a des facteurs de cadrage de un, lesblocsrestantsdesdites ROM ayant des facteurs différents de cadrage les uns par
rapport aux autres.
8 Dispositif selon la revendication 5, caractérisé en ce que chacune des ROM ( 12, 14) précitées comprend
quatre blocs qui reçoit un signal de commande à 2 bits.
9 Dispositif selon la revendication 2, caractérisé de plus par Èbs troisième ( 16) et quatrième ( 18) moyens couplés en série pour multiplier, ledit troisième moyen pour multiplier étant couplé au second moyen précité pour multiplieret leditquatrième moyen pour multiplier étant
couplé audit troisième moyen pour multiplier.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/319,460 US4470125A (en) | 1981-11-09 | 1981-11-09 | Multiplier for digital video signals using a cascade of signal-selectable memories |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2516330A1 true FR2516330A1 (fr) | 1983-05-13 |
Family
ID=23242334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8218708A Pending FR2516330A1 (fr) | 1981-11-09 | 1982-11-08 | Procede et dispositif de traitement d'un signal numerique recu au moyen de memoires mortes en cascade |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4470125A (fr) |
| KR (1) | KR840002797A (fr) |
| AU (1) | AU554210B2 (fr) |
| CA (1) | CA1177174A (fr) |
| DE (1) | DE3241204A1 (fr) |
| ES (1) | ES8403264A1 (fr) |
| FR (1) | FR2516330A1 (fr) |
| GB (1) | GB2109135B (fr) |
| IT (1) | IT1163017B (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636973A (en) * | 1982-07-21 | 1987-01-13 | Raytheon Company | Vernier addressing apparatus |
| US4599640A (en) * | 1984-02-29 | 1986-07-08 | Rca Corporation | Television camera with multiplexed A-D converter |
| GB2155669A (en) * | 1984-03-06 | 1985-09-25 | Sony Corp | Galois field multipliers |
| US4588986A (en) * | 1984-09-28 | 1986-05-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for operating on companded PCM voice data |
| GB8432552D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Control circuits |
| EP0221926B1 (fr) * | 1985-04-12 | 1991-10-23 | Ampex Corporation | Memoire d'image video a recirculation pour effets speciaux |
| US4688095A (en) * | 1986-02-07 | 1987-08-18 | Image Technology Incorporated | Programmable image-transformation system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2468917A1 (fr) * | 1979-08-30 | 1981-05-08 | Thomson Csf Mat Tel | Dispositif variateur de niveau pour signaux numeriques |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB839241A (en) * | 1955-08-19 | 1960-06-29 | Internat Computers & Tabulator | Improvements in or relating to electronic calculating apparatus |
| US3443079A (en) * | 1963-09-12 | 1969-05-06 | Amos Nathan | Cascade multiplier |
| GB1291223A (en) * | 1968-10-09 | 1972-10-04 | Nat Res Dev | Digital electric circuit arrangements including shift stages |
| US4181970A (en) * | 1973-10-08 | 1980-01-01 | Nippon Telegraph And Telephone Public Corporation | Digital attenuator for compressed PCM signals |
| US4118785A (en) * | 1973-10-08 | 1978-10-03 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for digital attenuation by pattern shifting |
| US3919535A (en) * | 1974-08-21 | 1975-11-11 | Singer Co | Multiple addend adder and multiplier |
| US4021652A (en) * | 1975-12-11 | 1977-05-03 | Northern Electric Company Limited | Incrementally adjustable digital attenuator/amplifier |
| BE844199A (nl) * | 1976-07-16 | 1976-11-16 | Inrichting voor het vermenigvuldigen van binaire getallen | |
| US4240106A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Video noise reduction |
| US4240113A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Picture manipulation in video systems |
| US4129417A (en) * | 1977-10-28 | 1978-12-12 | Miles Laboratories, Inc. | Multisystem test means |
| US4168530A (en) * | 1978-02-13 | 1979-09-18 | Burroughs Corporation | Multiplication circuit using column compression |
| GB2102236B (en) * | 1978-03-08 | 1983-06-08 | Tokyo Broadcasting Syst | Noise reduction system for colour television signal |
| JPS5552575A (en) * | 1978-10-05 | 1980-04-17 | Teac Co | Display unit for operation state |
| GB2059123B (en) * | 1979-09-22 | 1983-09-21 | Kokusai Denshin Denwa Co Ltd | Pcm signal calculator |
| US4344151A (en) * | 1980-04-21 | 1982-08-10 | Rockwell International Corporation | ROM-Based complex multiplier useful for FFT butterfly arithmetic unit |
-
1981
- 1981-11-09 US US06/319,460 patent/US4470125A/en not_active Expired - Fee Related
-
1982
- 1982-10-26 CA CA000414198A patent/CA1177174A/fr not_active Expired
- 1982-10-28 GB GB08230797A patent/GB2109135B/en not_active Expired
- 1982-11-02 ES ES517028A patent/ES8403264A1/es not_active Expired
- 1982-11-03 AU AU90109/82A patent/AU554210B2/en not_active Ceased
- 1982-11-08 DE DE19823241204 patent/DE3241204A1/de not_active Withdrawn
- 1982-11-08 IT IT24131/82A patent/IT1163017B/it active
- 1982-11-08 FR FR8218708A patent/FR2516330A1/fr active Pending
- 1982-11-08 KR KR1019820005026A patent/KR840002797A/ko unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2468917A1 (fr) * | 1979-08-30 | 1981-05-08 | Thomson Csf Mat Tel | Dispositif variateur de niveau pour signaux numeriques |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3241204A1 (de) | 1983-05-19 |
| GB2109135B (en) | 1985-04-17 |
| AU9010982A (en) | 1983-05-19 |
| ES517028A0 (es) | 1984-03-01 |
| KR840002797A (ko) | 1984-07-16 |
| IT8224131A0 (it) | 1982-11-08 |
| GB2109135A (en) | 1983-05-25 |
| CA1177174A (fr) | 1984-10-30 |
| AU554210B2 (en) | 1986-08-14 |
| ES8403264A1 (es) | 1984-03-01 |
| US4470125A (en) | 1984-09-04 |
| IT1163017B (it) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0528739A1 (fr) | Prédicteur d'image | |
| FR2527876A1 (fr) | Procede de reproduction d'images comprenant une fonction de retouche et appareil pour sa mise en oeuvre | |
| FR2554995A1 (fr) | Procede de compression d'une succession d'informations numeriques et dispositif mettant en oeuvre ce procede | |
| FR2501944A1 (fr) | Dispositif pour la conversion du nombre de lignes de balayage | |
| FR2498848A1 (fr) | Procede pour affaiblir un signal numerique et dispositif pour l'execution de ce procede | |
| FR2516330A1 (fr) | Procede et dispositif de traitement d'un signal numerique recu au moyen de memoires mortes en cascade | |
| EP0174678A2 (fr) | Annuleur d'écho utilisant la modulation delta | |
| EP0019518A1 (fr) | Dispositif de commande automatique de la fonction de transfert d'un système de transmission vidéofréquence en vue d'améliorer la perception des images | |
| EP0054459B1 (fr) | Dispositif de traitement de signaux logarithmiques, application à un radar fonctionnant en diversité de fréquence, et radar comportant un tel dispositif | |
| EP0692883A1 (fr) | Procédé d'égalisation aveugle et son application à la reconnaissance de la parole | |
| EP0034956B1 (fr) | Générateur de signaux de base et de signaux de test de télévision, et système de télévision comportant un tel générateur | |
| FR2515901A1 (fr) | Systeme de transmission mic-differentiel avec prediction adaptative | |
| FR2681962A1 (fr) | Procede et circuit de traitement de donnees par transformee cosinus. | |
| FR2593948A1 (fr) | Dispositif de transformee en cosinus d'un signal numerique echantillonne | |
| FR2523793A1 (fr) | Systeme de reglage automatique de la chrominance dans un televiseur numerique | |
| EP0195709B1 (fr) | Générateur numérique de forme d'onde et procédé associé | |
| FR2746243A1 (fr) | Procede pour fournir une representation d'une scene optique par transformation de walsh-hadamard et capteur d'image mettant en oeuvre ce procede | |
| EP0667969A1 (fr) | Dispositif electronique de calcul d'une transformee de fourier et procede pour minimiser la taille des chemins de donnees internes d'un tel dispositif | |
| FR2500245A1 (fr) | Systeme de traitement de signaux echantillonnes de television, systeme de transmission de signaux numeriques de television en couleur, procede de transcodage et recepteur de signaux numeriques de television | |
| EP0242258A1 (fr) | Dispositif de mise en oeuvre d'un algorithme dit de LEROUX- GUEGUEN,pour le codage d'un signal par prédiction linéaire | |
| EP0407311B1 (fr) | Circuit de brassage de données | |
| FR2705174A1 (fr) | Appareil comprenant un circuit ayant une réponse entrée/sortie contrôlable par un signal de commande et méthode d'approximation. | |
| FR2687871A1 (fr) | Procede et dispositif de filtrage pour la reduction des preechos d'un signal audio-numerique. | |
| EP0370152B1 (fr) | Procédé et dispositif de transmission de données numériques | |
| EP0674444A1 (fr) | Filtre de matrices de pixels |