DE3234409C2

DE3234409C2 - Dynamische MOS-Speichervorrichtung

Info

Publication number: DE3234409C2
Application number: DE3234409A
Authority: DE
Inventors: Kazuyasu Fujishima; Takao Itami Hyogo Nakano; Hideyuki Ozaki; Kazuhiro Shimotori
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-09-16
Filing date: 1982-09-16
Publication date: 1986-06-05
Also published as: GB2110027B; DE3234409A1; GB2110027A; JPS5848294A; US4593382A

Abstract

Eine dynamische MOS-Speichervorrichtung erhält an den Anschlüssen der Wortleitungen (5) zusätzlich Zellenplattenspannungs-Steuerschaltungen (13), die mit den zugehörigen Zellenplatten (8) verbunden sind. Im Betrieb wird die Zellenplatte (8) nach dem Entladen in der Zeitspanne, in der eine Wortleitung im getriebenen Zustand bleibt, wieder aufgeladen.

Description

Die Erfindung betrifft eine dynamische MOS-Spelchervorrichtung der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

Eine derartige Speichervorrichtung ist aus der DE-OS 51591 bekannt.

Allgemein sind in dynamischen 1-Transistor-MOS-Speichervorrlchtungen die binären Werte 1 oder 0 durch das Vorhandensein oder Fehlen einer auf einer MOS-Kapazität angesammelten Ladung gegeben. Die Ladung auf der MOS-Kapazität wird durch Öffnen eines Übertragungsgates auf eine Bitleitung abgegeben. Eine kleine Spannungsänderung, die auf der Bitleitung abhängig vom Zustand der Ladung erzeugt wird, wird durch eine Abtastverstärkerschaltung festgestellt.

Flg. I zeigt eine herkömmliche Anordnung eines dynamischen MOS-Spcichers. Die Speicherzellen 1 sind in einer Matrix In einer linken und rechten Hiilfte der Anordnung untergebracht. Fig. 2 zeigt eine Querschnitisdarsiellung einer solchen Speicherzelle.

Die Speicherzelle I in Fig. 2 cnthiilt eine Bitleltung 4 iius Metall, dnc Worllcltuny 5 aus Elektrodenmaterial wie Polysilicium, die eine Speicherkondensatorplalle (Zellenplatte) 8, eine Gateoxidschicht 10, die andere Speicherkondensatorplatte (Speicheranschluß) 11 In Form eines N-Bereichs und eine dicke Feldoxidschlchi 12 für die Isolation gegen die angrenzende Speicherzelle.

Zurück zu Fig. 1, wo Speicherzellen in jeder der Hälften vorhanden sind. Eine Blindzelle (Leerzelle) 3 ist fur jede Bitleitung 4 jeder Leitung der Speicherzellen in jeder Matrixhälfte vorgesehen, und ein Abtastverstärker (Fühlerverstärker) 2 ist zwischen jede Bitleitung 4 In einer der Matrixhälften und eine entsprechende Bitleitung in der anderen Matrixhälfte geschaltet. Eine Wortleitung 5 ist für jede Zeile der Matrixzellen 1 in jeder Matrixhälfte vorhanden, und für jede Spalte von Leerzellen 3 Ist in jeder Matrixhälfte eine Leerwortleitung 6 vorgesehen. Die Leerzellen 3 in jeder Spalte sind mit einer Φ^-Leitung 7 verbunden, durch die ein Φ/,-Signal zugeführt wird.

Wenn im Betrieb beispielsweise eine der Wortleiiungen 5 In der linken Seite der Matrix ausgewählt ist, dann ist eine Leerwortleitung 6 der rechten Seite, die mit der Leerzelle, welche die halbe Speicherkapazität hat, ausgewählt. Damit wird eine Signalladung auf den Bitleitungen 4 in der linken Hälfte und eine Referenzladung auf den Bitieitungen 4<s der rechten Hälfte erzeugt, und es wird eine dadurch bedingte kleine Potentialdifferenz festgestellt und durch den Fühlerverstärker 2 verstärkt.

Im gewöhnlichen Betrieb des Speichers ist die Größe der Signalladung, die der Bitleitung übertragen wird, wenn die Wortleitungsspannung den Pegelwert V_1n, annimmt, Q(K₀₀- K₇-), wobei C, die Speicherkapazität und V_T die Schwellspannung des Übertragungsgales sind. Wenn außerdem die ÄC-Komponente der Wortleitung groß ist, wird das Wortleitungssignal verzögert, und die Auslesegeschwindigkeit an der Stelle des Anschlusses lsi herabgesetzt, so daß keine hohe Arbeitsgeschwindigkeit möglich ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine dynamische MOS-Speichervorrichtung der eingangs genannten Art zu schaffen, bei der die Größe des Bitleitungssignals wesentlich angehoben ist und bei der die Verzögerung des Wortleitungssignals kompensiert ist, so daß mit hoher Geschwindigkeit eine starke Signalladung auf die Bitleitung übertragen werden kann.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Die Erfindung ermöglicht es, daß die Ladungsmenge auf dem Speicherkondensator erheblich erhöht wird, ohne daß der Aufbau der Speicherzelle verändert werden muß, und ohne daß eine höhere Spannung als die Speisespannung V₀₀ vorhanden sein muß, und daß die durch die WC-Komponente verursachte Verzögerung auf der Wortleltung kompensiert wird, was eine große Signalspannung und eine hohe Übertragungsgeschwindigkeit bedeutet.

Flg. 1 zeigt ein Schaltschema der Speicheranordnung einer herkömmlichen dynamischen MOS-Speichervorrichtung;

Flg. 2 Ist eine Qjerschnlüsdarstellüng einer der Speicherzellen aus Fig. 1;

Flg. 3 stellt ein Schaltbild einer erfindungsgemäßen Ausführungsform einer dynamischen MOS-Speichervorrichtung dar;

Flg. 4 Ist das Schaltbild eines Ausführungsbcispicls einer Zellenplalienspannungs-Sieuerschallung aus Flg. 3;

Flg. 5 und 6 sind zwei weitere Ausführungsformcn von 7.ellcnplatlenspannungs-Sleucrschaltunycn aus der

3

Fig. 3; Schaltung der Fi g. 7 deutlich wird, erfolgt das Aufladen

Fig. 7 ist das Schaltbild einer der Wortleitungen aus und Entladen der Zellenplatten nur für die ausgewählt? Fig. 3; und Wortleitung 5. Die Zellenplatte 8 der nicht angewählten

Fig. 8 a bis f zeigen Spannungsverläufe an verschiede- Speicherzellen 1 wird durch das Vorladesignal Φ_ΡΚ nen Stellen der Schaltung aus Fig. 7. 5 während der Vorladezeitdauer auf dem Spannungswert

Ein Ausführungsbeispiel der erfindungsgemäßen V_m gehalten.

dynamischen MOS-Speichervorrichtung ist in der Fig. 3 Wenn eine Schaltung gemäß Fig. 5 als Zellenplatten-

dargeslellt. Die Zellenplattenspannungs-Steuerschaltung spannungs-Steuerschaltung verwendet wird, wird die ist mit 13 gekennzeichnet, und drei Ausfuhrungsformen Zellenplatte 8 ober den Transistor 156 entladen, wenn I3a bis 13csind in ihren Einzelheiten in den FIg. 4 bis 6 IO die Wortleitung 5 den Pegel H annimmt, wie in der wiedergegeben. Schaltung in Fi g. 4, und dadurch wieder aufgeladen, daß

Die in Fig.4 gezeigte Zellenplattensteuerschaltung Φ_6: den Pegel H annimmt, wenn die Wortleitung wahlcnthült Anreicherungstransistoren 14o bis 14c, diejenige weise getrieben wird. Für diesen Fall tritt die Entladung in Fig. 5 einen Verarmungstransistor 15a und einen der Zellenplattenspannung nur für die ausgewählte Wort Anreicherungstransistor 156 und diejenige in Fig. 6 15 leitung 5 ein. Die Zellenplatte 8, die den nicht angewähleinen Widerstand 16a und einen Anreicherungstransi- ten Wortleitungen 5 entspricht, wird über den Transistor stur 16ft. In der Fig. 7 ist die Schaltung einer Wortlei- 15a auf dem Niveau der Spannung V₀₀ gehalten, lung aus der Fig. 3 gezeigt mit Zellenplattenspannungs- Die in der Fig. 6 gezeigte Schaltung verwendet

Steuerschaltung nach Fig. 4. In Fig. 7 sind enthalten, anstelle des Verarmungstransistors 15a einen Widerein X-Decodierer 17, ein Wortleitungstreiber 18, eine 20 stand 16a als Ladeelement. Für den u. Jen Fig. 5 und </V_R-Leitung 19, über die ein «fy^-Signal gemäß Fig. Sa gezeigten Schaltungsaufbau ist kein 0_FR-Tr,%na\ von der geschickt wird, und eine <f>_c-Leitung 20. über die ein Φ_α- Größe V_0D oder höher nötig, was sonst zum Halten der Signal gemäß Fig. 8d übertragen wird. Ein Treiberan- nicht ausgewählten Zellenplatte 8 in Fig. 4 auf S.neiseschluß Sa der Wortleitung 5 erhält ein Spannungssignal spannung erforderlich ist. gemäß Fig. 8 b, während eine Klemme 56 der Wortlei-

tung 5 ein Spannungssignal entsprechend Fig. 8 c züge-

leitet erhält. Eine Entladungsklemme 86 der Zellenplatte Hierzu 5 Blatt Zeichnungen

8 hat einen Spannungsverlauf, wie er in Fig. 8 e gezeigt

ist, und der Spannungsverlauf am Anschluß 8a der Zellenplatte 8 ist gemäß Fig. 8 f.

Der Arbeitsablauf des dynamischen MOS-Speichers mit dem dargestellten und beschriebenen Aufbau wird in Verbindung mit Fig. 7 beschrieben. Wenn die Wortleilung 5, die vom A'-Decodierer 17 ausgewählt ist, durch den Wortleitungstreiber 18 gelrieben wird, dann steigt das Signal am Anschluß 5b der Wortieltung 5 Im Vergleich zum Signal des Treiberanschlusses 5a auf der Leitung 5 langsam an, wie aus den Fig. 8b und 8c ersichtlich. Dadurch wird die Zellenplatte 8, die auf die Spannung V₁₁₁, aufgeladen war, aufgrund des Wortleitungssignals am Anschluß 56 der Leitung 5, entladen; der Entladungsverlauf am Anschluß 80 ist gegenüber dem Spannungsverlauf am Anschluß 86 verzögert. Das Worilcilungssignal am Anschluß 5a, das die Entladung der Zcllcnpl-jtte am Anschluß 80 steuert, steigt schnell an, so daß die Signalladungsübertragung von der Speicherzelle I zur Bitleitung 4 mit hoher Geschwindigkeit abläuft und damit die Verzögerung des Wortleitungssignals kompensiert ist. Es sei noch bemerkt, daß In dieser Zeil kein Verlust an ausgelesener Signalladung durch die Schwellspannung K₇- des Übertragungsgates iiufiritl, auch wenn der Pegel der Wortleitung 5 V₀₀ Ist. Andererseits wird das Aufladen der Zellenplatte nach Auffinden und Verstärken der Daten in der Fühlerverslärkerschaliung 2 vorgenommen, indem das 0_c-Slgnai angehoben wird, bevor das Signal auf der Wortleitung 5 gesenkt wird. Wenn die Daten »I« sind, wird die Spannung am Speicheranschluß 11, die (V₁₁₀-V₁-) war, mit Φ,, auf niedrigem Pegel auf den Wert (V₀₀ - V_T + z- V₀₀) erhöht, weil das Übertragungsgüte gesperrt Ist, wenn die Daten »I« sind, wobei ar der Verstärkungsgrad ist. Sind die Dillen »0«, bleibt die Spannung am Speicheranschluß 11 bui Zugang des Signals Φ_(ί mit niedrigem Pegel auf dem unlcrcn Pegel von 0 V, da das Überlnigungsgate bei Dalcn »0<( geöffnet lsi. so daß die Bitleitung durch den l'ühlcrvcrslärkcr an 0 V geklemmt ist. Dadurch wird ciwii C\ (V₁₁₁₁- V₁ +.χ- V_0n) als Signalladung angesammelt, wobei 7 gewöhnlich kleiner als 0.9 Ist. Wie aus der

Claims

Patentansprüche:

1. Dynamische MOS-Speichervorrichtung mit einer Matrix aus Speicherzellen, von denen jede aus einem Transistor und einem Speicherkondensator besteht, mit an die Transistoren angeschlossenen Bitleitungen und an die Gates der Transistoren angeschlossenen Wortleitungen, und mit einer Speisespannung, die an eine der Speicherkondensatorplatten, nachfolgend Zellenplatte genannt, angelegt ist, dadurch gekennzeichnet, daß die den Zellenplatten (8) zugeführte Speisespannung (V_DD) von einer wenigstens einen Transistor (146, 156, 166) enthaltenden Zellenplattenspannungs-Steuerschaltung (13) gesteuen wird, die mit der Zellenplatte (8) und der Wortleitung (5) verbunden ist, und die die Zellenplatten (8) auf eine Seilspannung auf der Wortleitung (S) hin entlädt und innerhalb einer Zeitdauer (71 bis 74), während der die Signalspannung auf der Wortleitung (5) anliegt, wieder auflädt.

2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Zellenplattenspannungs-Steuerschaltung (13) für jede Wortleitung vorgesehen ist.

3. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zellenplattenspannungs-Steuerschaltung (13a) Anreicherungstransistoren (14a, 146, Mc) enthält.

4. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eellenplattenspannungs-Steuerschaltung (136) einen Verarmungstransistor (15a) und einen Anreichet ungstransistor (156) enthält.

5. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zellenplattenspannungs-Steuerschaltung (13c) ein Widerstandselement (I6a) und einen Anreicherungstransistor (166) enthält.

6. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß Treiberstufen (18) für die Wortleitung (5) vorgesehen sind, und daß die Zellenplatten (8) parallel zu den Wortleitungengen (5) angeordnet sind.