DE2816271C2 - Isolierschicht-Feldeffekt-Transistor und Verfahren zu seiner Herstellung - Google Patents

Isolierschicht-Feldeffekt-Transistor und Verfahren zu seiner Herstellung

Info

Publication number
DE2816271C2
DE2816271C2 DE2816271A DE2816271A DE2816271C2 DE 2816271 C2 DE2816271 C2 DE 2816271C2 DE 2816271 A DE2816271 A DE 2816271A DE 2816271 A DE2816271 A DE 2816271A DE 2816271 C2 DE2816271 C2 DE 2816271C2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
drain
gate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2816271A
Other languages
English (en)
Other versions
DE2816271A1 (de
Inventor
Masatomo Furumi
Hidefumi Ito
Minoru Kodaira Tokyo Nagata
Shikayuki Akishima Tokyo Ochi
Takeaki Kokubunji Tokyo Okabe
Gunma Takasaki
Masaru Tokyo Takeuchi
Isao Tokyo Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2816271A1 publication Critical patent/DE2816271A1/de
Application granted granted Critical
Publication of DE2816271C2 publication Critical patent/DE2816271C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

(a) in dem Halbleiterkörper (t) wird die dritte Halbleiterzone (3) selektiv ausgebildet;
(b) die Hauptfläche des Halbleiterkörper (1) wird mit der ersten Isolierschicht (6) bedeckt;
(c) die erste Isolierschicht (6) wird an der Oberfläche der dritten Halbleiterzone (3) und in deren Umgebung entfernt;
(d) auf der freigelegten Fläche wird eine weitere dünne Isolierschicht ausgebildet;
(e) auf der ersten und der weiteren Isolierschicht wird eine SilizUimschicht aufgetragen;
(f) die Siliziumschicht wird mit Ausnahme eines Teils auf der weiteren Isolierschicht für eine Gate-Elektrode entfernt; mi
(ρ) in die Haiiptflüehc des Halbleiterkörpers (I) werden ilnivli Innen-Iinpluiitniion unter Vor wciuluni; der verbliebenen Sili/iiiniscliichl und der verbliebenen ersten Isolierschicht (<i) Fremdatome eingeleitet, um die Offset-dale- ιλ Zone (4) an der Hauptfläche angrenzend an die dritte Halblciteivone (3) auszubilden; um)
(M in die Oberfläche der dritten I lalbleiier/one (3) und die von der verbliebenen Siliziumschicht niehl bedeckte Hauptfläche des Halbleiterkörpers (1) werden zur Ausbildung der zweiten Halbleiterzone (5) bzw. der ersten Halbleiterzone (2) Fremdatome selektiv eingeleitet.
Die Erfindung betrifft einen Isolierschichl-Feldeffekt-Transistor nach dem Oberbegriff des Patentanspruches 1.
In der älteren Anmeldung DE-OS 27 53 613 derselben Anmelderin ist ein IGFET nach dem Oberbegriff des Patentanspruches 1 beschrieben. Dieser IGFET weist hohe Durchbruchspannungen auf. Bei dieser Anordnung erstreckt sich die Source-Elektrode bis über die »dritte Halbleiierzone«, die eine die Drain-Zone umgebende Drain-Zwischenzone ist Aus diesem Grund wird die Feldstärke in der Drain-Zwischenzone sehr hoch. Daher tritt eine sogenannte negative 'Widerslandscharakteristik auf. 1st aber ein für hohe Durchbruchspannungen eingesetzter IGFET in den Bereich mit negativer Widerstandscharakteristik übergegangen, so fließt durch ihn wegen der anliegenden hohen Spannung ein großer Strom, der zu seiner Zerstörung führt.
Der Erfindung liegt daher die Aufgabe zugrunde, einen IGFET so auszugestalten, daß er auch bei hohen Durchbruchspannungen arbeitet, ohne daß eine Gefahr der Zerstörung aufgrund von hohen Feldstärken in der Drain-Zwischenzone besteht.
Diese Aufgabe wird mit einem IGFET nach dem Oberbegriff des Patentanspruches 1 gelöst, der erfindungsgemäß nach dem kennzeichnenden Teil des Patentanspruches 1 ausgestaltet ist.
Eine vorteilhafte Ausgestaltung des crfindungsgemäßen IGFET und ein Verfahren zu seiner Herstellung ergeben sich aus den Unteransprüchen.
Mit der vorliegenden Erfindung wird also ein IGFET geschaffen, der eine hohe Durchbruchspannung aufweist, einen hohen Strom steuern kann und daher als Hochleistungs-IGFET einzusetzen ist. Der erfindungsgemäße IGFET ist insbesondere für eine Niederfrequenz-bzw. Tonfrequen/.-Leistungsverstärkerschaltung geeignet.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
Fig. 1 einen Querschnitt durch einen lsolierschicht-Fekleffekt-Transistor mit einer Offsei-Gatc-Zone.
F i g. 2 und 3 Querschnitte durch erfindungsgemäße Isolierschichi-Feldefl'ekt-Transistoren,
Fig.4 und 6 Diagramme mit Kurvenverläufen, die der Erläuterung der erfindungsgemaßen Isolierschicht-Feldeffckt-Transistoren dienen,
F i g. 7 und 8 im Querschnitt wiedergegebene Modelldarsiclhiiigen von Isolierschicht-K'eldcffekl-Transistoren, anhand denen die Funktionsweise der erfindungsgemäßen Isolicrschichi-Feldeffekt-Transisioren erläutert wird,
F i g. 9 ein sehematisehes Ersal/.sehalthiki /w F.rläutcrunti des /crslörungseHckics bei dem Is.oliersehichileldelfekl 1I riiiisislur nach Γ i ?. 7.
I 1 p. 10 11IUI Il Qiiei vhniiu· dnuh MmIrIIr v,>m Kn liiTM'luchi liUiellcki Ί iMiisistori-n, auh.nul denen duelektrische reldstärkeverteilung erläutert wird.
1 ig. 12 und 13 Querschnitte durch vievniliehc Bereiche eines holiersiliichiTeldelTeki TninMsiors,
I-ig. H und I'"> !'eltlsiiirkenvei'laule an I lalblinci-
Oberflächen bei den Isolierschichl-Feldeffcki-Transisioren nach T i g. 12 bzw. 13,
Fig. 16 bis 23 Querschnitte durch einen Isolierschicht-Feldeffekt-Transistor während der einzelnen Herstellungsschritte.
Fig. 1 zeigt einen Querschnitt durch einen P-Kanal-Anreieherungs IGFFT mit einer seitlichen bwz. versetzten (Jatc-Slruklur (im angelsächsischen Sprachge brauch mit »Offsei gate structure« bezeichnet). F i g. 1 zeigt ein n-iskendes Siliziumsubstrat 1, eine P-leitende Source-Zone 2, eine piekende Drain-Zwischenzone 3, eine Zone hohen Widerstandes oder die sogenannte Offsei-Gate-Zone 4, dje mit der Drain-Zwischenzone in Verbindung steht, eine piekende Drain-Zone 5 mit hoher Fremdatomkonzentration zum Anschließen einer Elektrode 9, sowie eine Siliziumoxidschicht 6. Auf der Oberfläche des Siliziumsubstrates 1 ist zwischen der Source- und der Drainzone eine Gate-Elektrode 7 ausgebildet, die beispielsweise aus polykristallinen! Silizium besteht. Eine Source-Elektrode 8 steht mit der Source-Zone 2 über ein in der Oxidschicht 6 ausgebildetes Loch in Verbindung und besteht aus einem Metall, beispielsweise Aluminium. Die Drain-Elektrode 9 steht mit der Drain-Zone 5 über ein in der Oxidschicht 6 ausgebildetes Loch in Verbindung. Die Gate-Elektrode 7 erstreckt sich über einen relativ dünnen Bereich der Oxidschicht 6, und eine Aluminium-Elektrode steht mit dem verlängerten Bereich über eine öffnung in Verbindung, die in der die Gate-Elektrode bedeckenden Oxidschicht ausgebildet ist.
Bei dem in F i g. 1 dargestellten IG FET weist das SiH-ciumsubstrat 1 einen spezifischen Widerstand von 5 Ωαη und -die Drain-Zwischenzone 3 eine P-Fremdatomkonzentration von 5 ■ 10lb/cm3 auf. Die Zone 4 mit hohem, Widerstand wird beispielsweise durch Ionenimplantation von P-leiteriden Fremdatomen gebildet. Die Source-Zone 2 und die Drain-Zone 5 sind beispielsweise durch selektive Diffusion einer Fremdatomart herzustellen.
Die Dicke der Gate-Silizium-Oxidschicht ist beispielsweise etwa 130 nm und die Länge der Gate-Elektrode /.c beträgt 8 μιη.
Bei dem in Fig. 1 dargestellten IGFET hat sich herausgestellt, daß die Source-Drain-Durchbruchspannung sich ziemlich genau in Abhängigkeil von dem Wert bzw. der Menge der Ionen-Implantation der Fremdatome ändert, die zur Ausbildung der Zone 4 mit hohem Widerstand verwendet wird. Der Zusammenhang zwischen der Menge der Fremdatom-Ionenimplantation Nos und der Source-Drain-Durchbruchspannung BVos ist durch eine in Fi g. 6 dargestellte Kurve A dargestellt. Wie diese Kurve zeigt, besitzt die Drain-Durchbruchspannung einen Spitzenwert bzw. ein Maximum. Das Maximum bzw. das Auftreten einer Spitze ist auf die Tatsache zurückzuführen, daß dann, wenn die Fremdatom-lonenmenge bei der Implantation klein ist, der Widerstandswert der Zone 4 mit hohem Widerstand hoch ist, so daß das elektrische Feld, das den Halbleiter durchsetzt, an einer Kante A der Drain-Zwischenzone 3 in F i g. 1 auftritt, und wcitörhin auf die Tatsache zurückzuführen, daß dann, wenn die implantationsmcnge der Fremdatomionen über einen bestimmten Wert ansteigt, ■der Felddämpfungseffekt in der Zone 4 mit hohem Widerstand abnimmt, so daß das durchsetzende Feld an einer Kante der Zone 4 mit hohem Widerstand auftritt, was in F i g. 1 durch das Bezugszeichen Bangedeutet ist.
Bei dem IGFET mit Offset-Gate-Struktur gemäß Fi s· 1 wurde weiierhin festgestellt, daß der zulässige Drain-Strom pro F.inheitsgaic-Breite sich in Abhängigkeit von der Menge der Fremdatome in der Halbleiterzone 4 mit hohem Widerstand ändert. Eine in Fig.6 dargestellte Karve C gibt den Zusammenhang zwischen der lmplaniationsmenge Nps von Fremdatoinionen und dem zulässigen Drain-Strom/p wieder. Der zulässige Drain-Strom nimmt mit zunehmender Konzentration oder Menge an implantierten Ionen zu. Der zulässige Drain-Strom ist durch den Widerstandswert der Zone 4
ίο mit hohem Widerstand begrenzt. Bei Vergrößern der Implantationsmenge an Fremdatomionen erhöht sich also auch der zulässige Drain-Strom, weil der Widerstandswert der Zone 4 mit hohem Widerstand ansteigt. Bei dem in F i g. 1 dargestellten IGFET wurde weiterhin festgestellt, daß sich der zulässige Drainstrom bei einer vorgegebenen Drain-Durchbruchspannung rocht zuverlässig und eindeutig in Abhängigkeit von der Länge Lnetider Offsei-Gate-Zone ändert. Die Kurven A bis Fin Fig.4 zeigen die Zusammenhänge zwischen dem zulässigen Drain-Strom pro Einheits-Gate-Brejte Ιου und der Offset-Gate-Länge Z.«,.«-, die erhalten werden, wenn die Offset-Gate-Zone (die Zone 4 mit hohem Widerstand) durch Ionenimplantation von Bor bei einer Energie von 80 KcV gebildet wird, wobei die lonenkonzentration bei der Implantation in einem Bereich von 0 bis 10IJ Atomen/cm2 verändert wurde. Hier soll die Gate-Breite bei dem in F i g. 1 dargestellten IGFET als die Länge eines Bereiches definiert werden, die der Source-Zone 2 und der Zone 4 mit hohem Widerstand gegenüber liegt.
Die Kurven A und Sin F i g. 4 zeigen, daß eine Drain-Durchbruchspannung von 50 V bis 100 V auch dann erreicht wird, wenn die Länge Lhm negativ ist, d. h. wenn die Kante der Drain-Zwischenzone 3 sich unter die Gate-Elekirode 7 erstreckt.
Im Zusammenhang mit den in F i g. 1 dargestellten IGFET wurde weiterhin festgestellt, daß der Bereich der Länge L»«r entsprechend den Eigenschaften und Charakteristiken, die durch die Kurven A bis Fin F i g. 4 gegeben sind, bei jeder Drain-Gate-Durchbruchspannung gewählt werden kann, so daß der zulässige Drain-Strom pro Einheits-Gate-Breiie in die Nähe des größten Wertes gelegt werden kann. Dadurch ist es möglich, die Gate-Breite für einen Drain-S'rom, der zu einem bestimmten Zeitpunkt oder in einem bestimmten Fall erforderlich ist. zu minimalisieren.
In den Bereichen der in F i g. 4 gezeigten Äqui-Drain-Durchbruchspannungskennlinien, an denen steile Abfälle auftreten, ändert sich der zulässige Drain-Strom pro Einheits-Gatebreite auch dann stark, wenn die Länge Lrcii in einem gewissen Maße auf Grund der Herstellungsvorgänge schwankt. Es ist daher unerwünscht, diese Länge innerhalb dieser Kurvenbereiche zu wählen. Es ist weiterhin unerwünscht, die Länge Lrc/tzu verlängern, weil die für das Bauelement erforderliche Breite dadurch größer wird. Im Hinblick darauf ist es daher bezüglich der Wirtschaftlichkeit bei der Herstellung Und der Herstellungsausbeute usw. erforderlich, daß der zulässige Drain-Strom des IGFETs in einen Bereich fällt, bei dem der maximal zulässige Drain-Stromwert (Iouimix) in F i g. 4 mindestens 90% dieses Maximalwertes (Yü<„,,.„) 0,9 beträgt. Die Länge Lncrrdes in Fig. 1 dargestellten IGFETs sollte also für eine Drain-Durchbruchspiinnung von 100 V in einem Bereich von 1 bis 13 jim, für 150 V in einem Bereich von 3 bis 14 μιη, für 200 V in einem Bereich von 6 bis 18 μπ\, für 250 V in einem Bereich von 12 bis 23 um und für 300 V in einem Bereich von 19 bis 25 μιη gewählt werden. Für Spannun-
gen, die zwischen den zuvor angegebenen Spannuiigswerten liegen, kann der zulässige Bereich für die Längen LRefr zwischen benachbarten Spannungen proportional der dazwischenliegenden Spannung gewählt werden.
Fig.5 zeigt den in Fig.4 entsprechenden Kurven, die mit einem (nicht dargestellten) N-Kanal-1GFET erhalten werden, dessen Leitfähigkeit der Leitfähigkeit des in Fig. 1 gezeigten P-Kanal IGFETs entgegengesetzt ist, und dessen Widerslandswert des Substrats sowie deren Fremdatomkonzentrationen der Zonen 2, 3 und 5, und deren Abmessungen, beispielsweise deren Dicke einer Gate-Oxidschicht gleich den entsprechenden Werten des in F i g. 1 gezeigten IGFETs sind. Es hat sich dabei herausgestellt, daß der größte Wert des zulässigen Drain-Stromes pro Einheils-Gate-ßreiie beim N-Kanal IGFETs etwa 2,4mal größer als beim P-Kanal IGFET ist
Wie aus Fig.5 hervorgeht, muß beim N-Kanal IG-FET die optimale Länge Lrch unter denselben Voraussetzungen wie beim P-Kanal IGFET in einem Bereich von 2 bis 11 μηη für eine Drain-Durchbruchspannung von 100 V, in einem Bereich von 4 bis 15 μΐη für 150 V, in einem Bereich von 7 bis 14 μητι für 200 V, in einem Bereich von 10 bis 16 μηι für 250 V und in einem Bereich von 17 bis 26 μπι für 280 V gewählt werden.
Es wurden verschiedene Untersuchungen und Experimente mit IGFETs durchgeführt,die dem in Fig. 1 dargestellten IGFET entsprechen bzw. ähnlich sind. Dabei hat sich herausgestellt, daß dann, wenn die Source-Elektrode 8 sich über die Zone 4 mit hohem Widerstandswert erstreckt, wie dies in F i g. 2 dargestellt ist, sich die Drain-Durchbruchspannungs-Kennlinie, die von der Implantationsmenge an Fremdatomionen zur Ausbildung der Zone 4 mit hohem Widerstand abhängt, ändert. Die in Fig. 5 dargestellte Kurve B gibt den Zusammenhang zwischen der Implantationsmenge an Fremdatomen Nos und der Drain-Durchbruchsspannung BVon für den in F i g. 2 dargestellten Aufbau des IGFETs wider. Bei dem in Fig.2 dargestellten IGFET verschiebt sich die Drain-Durchbruchspannungskuive in der Richtung, in der der zulässige Drain-Strom ansteigt, wie dies aus den Kurven B und C in F i g. 6 hervorgeht. Auf Grund der Verschiebung der Drain-Durchbruchspannungskurve verschieben sich die Kennlinienkurven A bis Fin Fig.4 als Ganzes in die Richtung, in der der zulässige Drain-Strom um 30% bis 50% in Abhängigkeit der Lage einer Source-Elektrodcnkante zunimmt (diese Verschiebung der Kurven ist jedoch nicht dargestellt). Die Kennlinienkurven in F i g. 5 für den N-Kanal IG FET verschieben sich in derselben Weise.
Anhand der Fig. i3 und Ί5 soii später noch erläutert werden, daß die Verschiebung der Drain-Durchbruchspannungskurven aufgrund eines Schwächungseffektes des elektrischen Feldes im Bereich 8' der Source-Elektrode von F i g. 2 hervorgerufen wird.
Die Kennlinie, bei der der Drain-Strom über der Drain-Source-Spannung des in Fig. 1 oder 2 dargestellten IGFETs aufgetragen ist, zeigt eine sogenannte negative Widerstandscharakteristik, bei der dann, wenn die Durchbruchspannung überstiegen wird, die Drain-Source-Durchbruchspannung abnimmt und der Drain-Strom zunimmt Obgleich der negative Widerstandswert auch in einem IGFET für niedere Spannung und niederen Strom festgestellt wurde, kam es jedoch nicht vor, daß der IGFET durch den negativen Widerstandswcrt zerstört wurde. Im Gegensatz da/u fließt bei einem IGFRT. der speziell für eine hohe Durchbruchspannung ausgebildet ist. dann, wenn dieser IGFET einmal in den negativen Widersiandsbcreieh übergegangen ist, ein hoher Strom aufgrund der an ihm anliegenden, hohen Spannung, so daß der IG FET zerstört wird.
Der Effekt des negativen Widerstands wird nachfolgend erläutert. Wenn beispielsweise der N-Kanal-IG-FET betrachtet wird, wird ein parasitärer bipolarer Lateral-npn-Transistor gebildet, der, wie in F i g. 7 gezeigt ist, eine Source-Zone 2, ein Substrat 1 und Drain-Zonen 3 und 4 besitzt. Wenn eine lawinenartige Vervielfachung
κι bzw. eine Lawinenentwicklung in der Zone 4 mit hohem Widerstand in der Niihe der Gate-Elektrode 7 auftritt, fließt®, ein Defcktelektronenstrom zu Odern Substrat 1 und erzeugt (Deine Spannung über einen im Substrat I auftretenden Widerstand /?„,/* Daher wird das Potential des Substrats I höher als das Potential der Source-Zone 2, und es tritt © eine Injektion an Elektronen von der Source-Zone 2 her im Substrat 1 auf. Wenn die injizierten Elektronen wieder zu der lawinenartigen Vervielfachung in einem hohen elektrischen Feld in der Nähe der Gate-Elektrode 7 führen, bilden die in F i g. 7 gezeigten Vorgängj^Dbis © einen positiven Rückkoppelkreis, der durch die In Fig. 9 dargestellten Kästchen schematisch wiedergegeben ist. Infolgedessen tritt ein negativer Widerstand auf.
Beim P-Kanal IGFET sind die Ladungsträger, die von der Source-Zone 2 in das Substrat 1 injiziert werden. Defektelektronen, deren lonisationsratc kleiner als die lonisationsrate von Elektronen ist. und daher entsteht der positive Rückkoppelkreis nur wesentlich schwieriger. Der negative Widerstand tritt daher im P-Kanal IGFET weniger auf als im N-Kanal IGFET.
Eine Möglichkeit, die Entstehung eines negativen Widerstandes zu verhindern oder einzuschränken, besteht darin, das elektrische Feld zu schwächen, so daß das Auftreten der lawinenartigen Vervielfachung der von der Source-Zone injizierten Ladungsträger verhindert wird.
Fig.8 zeigt ein niodellhaftes Diagramm für den Fall, daß die Zone 4 mit hohem Widerslandswert lang gemacht wird, um die Feldstärke entlang der Halbleiteroberfläche zu verkleinern. In diesem Falle wird die Feldstärke in der Nähe der Gate-Elektrode 7 klein, so daß eine lawinenartige Vervielfachung in diesem Bereich nicht auftritt. Infolgedessen kann ein negativer Widerstand nur mit Schwierigkeiten auftreten.
Die Fig. 10 und 11 zeigen die Potential verteilung im Halbleiterkörper des in F i g. 2 dargestellten IGFETs in niodellartiger Darstellung. In den Figuren sind Äquipolcnliallinien 1 bis 5 dargestellt Das Bezugszeichen
©gibt die Stelle un. an der die Feldstärke am höchsien ist. und das Bezugszeichen ©gibt die Stelle an. an der die Feldstärke am zweithöchsten ist. F i g. 10 entspricht dem Fall, bei dem die Zone mit hohem Widerstand kurz ist. wogegen Fig. 11 den Fall wiedergibt bei dem die Zone mit hohem Widerstand lang ist Wie sich aus dem Vergleich der Fi g. 10 und 11 ergibt, ist bei der kurzen Zone mit hohem Widerstand die Feldstärke in der Nähe der Oberfläche groß, wogegen bei der kurzen Zone mit hohem Widerstand das Feld an der Oberfläche abgeschwächt ist und das Feld im Innern des Halbleiters größer ist
F i g. 3 zeigt ein Ausführungsbeispiel, bei dem sich die Drain-Elektrode 9 über die Zone 4 mit hohem Widerstand über die Drain-Zwischenzone 3 mit vergleichs-
t)r, weise geringem Widerstand hinaus erstreckt, wobei /wischen der Drain-Elekirode 9 und der Zone 4 mil hohem Widerstand eine Oxidschicht* liegt. Bei diesem Ausföhrungsbeispiel wird die Feldvcrdichiung in der
Oberfläche der Drain-Zwisehen/onc J durch cli'ii vci lungerten Rereich 9' der Drain-[-lektrode 9 geschwächt Daher trill «lic Fluidverdichtung ιιίιΊιΐ ;m tlct I lbei;Mii|'s stelle /wischen der Drain-Zwischcn/uiie 5 uiiil der /one 4 mit hohem Widersland auf. Infolgedessen wild die Drain-Durchbruchspannung durch den pn-Ubergang /wischen der Drain-Zone 3 und dem Substrat 1 festgelegt und ist unabhängig von der Fluidverdichtung in der Halbleiteroberfläche. Auf diese Weise findet die lawinenartige Vervielfachung im Innern des Halbleiters statt, und die von der Source-Zone injizierten Ladungsträger stehen nicfil mit der lawinenartigen Vervielfachung in Zusammenhang.
Da der in F i g. 3 dargestellte IG FET ein Sili/.iumsubstrat besitzt, in dem die Zone I mit hohem Widerstandswert auf einem Substrat Γ mit niederem Widersiandswert ausgebildet ist, ist der Substratwiderstand zwischen der Substratelektrode 10 und der Drain-Zone gering, und ein Anstieg des Substratpotentials aufgrund eines durch das Substrat fließenden Stromes kann auf kleine Werte begrenzt werden. Infolgedessen ist es schwierig, den PN-Übergang zwischen der Source-Zone 2 und dem Substrat 1 vorzuspannen. Wenn eine Zone 2', die gleichzeitig mit der Zone 4 hohen Widerstandes ausgebildet wird, als Teil der in Fig. 3 dargestellten Source-Zone vorliegt, wird das Herstellungsverfahren vereinfacht. Auch dann, wenn die Gate-Elektrode 7 kurz ist, kann darüber hinaus der IGFET mit guter Ausbeute und wirtschaftlich hergestellt werden.
Die elektrischen Feldstärken entlang der Oberflächen der Halbleitersubstrate wurden bei IGFF.Ts gemäß den F i g. 12 und ) 3 analysiert, bei denen die Anordnung der Source-Elektroden und der Drain-Elektroden verschieden sind, und die dabei erhaltenen Ergebnisse sind in den F i g. 14 bzw. 15 dargestellt..Im Zusammenhang mit dem in Fig. 12 dargestellten IGFET, bei dem sich die Drain-Elektrode über die Gate-Elektrode erstreckt, zeigt sich an der in Fig. 14 dargestellten Feldstärkenkurve, daß das Maximum bzw. die Spitze der Feldstärke in der Nähe einer Gate-Elektrodenkante auf der Seite der Offset-Gate-Zone auftritt, und daß die Feldstärke beispielsweise bis zu 400 K.V/crn bei einer angelegten Spannung von 100 V wird. Diese Feldstärke liegt in derselben Größenordnung wie die kritische Durchbruchfeldstärke von Silizium, die 300 bis 500 KV/cm beträgt. Dabei zeigt F i g. 15, daß bei dem in F i g. 13 dargestellten IGFET, bei dem sich die Source-Elektrode über die Offset-Gate-Zone erstreckt, die Feldstärke entlang der Halbleiteroberfläche bei einer angelegten Spannung von 100 V nur etwa 220 KV/cm beträgt.
Der erfindungsgemäße IGFET wird durch das sogenannte Selbstausrichtungsverfahren hergestellt, wobei ein Siliziumgate genommen wird. Die einzelnen Herstellungsschritte sind anhand von Querschnitten durch das Siliziumsubstrat in den Fig. 16 bis 23 dargestellt. Nachfolgend soll der Herstellungsvorgang eines P-Kanal IGF-ETs erläutert werden.
Wie Tn Fig.,16 aufgestellt ist, wird ein N-leitendes Siliziumsubstrat I vorbereitet, dessen spezifischer Widerstand 5 Ωαη und dessen Dicke 300 μΐη ist, und deren Hauptfläche die (1 0 0)-Fläche ist Eine 500 nm dicke Siliziumoxidschich^t '6 wird durch das an sich bekannte thermische OxidätionsyerTahren auf der Oberfläche des Siiiziumsübstrats ausgebildet
Wie in Flg. 7 dargestellt ist werden danach durch das PhötoäV/vjärfahren Durchgänge durch die Oxidschicht I ajusgeTifidet, so daß ein Teil der Oberfläche des Siliziumsubsträfc freiilegt. Es wird Bor als P-leitendes Fremdatom in die freiliegenden Flächenbereiche mit einer Implniiiatmnsenergie von HM) keV ionenimplantiert, so dall su'li eine I remdalonikon/einration von i · 10" Atome/im' ergibt. Das lim wird der sogenannten s Strei-kdifftisioii (stretching diH'usion) in einer Osida tionsaitnosphäie mit 1200C ausgesetzt, so daß sieh P-leitcndc Zonen 12 und 3 mil einer Dieke von 7.4 um bilden. Diese P-leitenden Zonen sind Zonen hohen Widerstands, in denen die Frcmdaiome bzw. die Fremd-ίο alomkon/entraiion durch das lonenimplantationsverfahrcn genau spezifiziert bzw. vorgegeben ist. Später dient die P-Ieuende Zone 12 dann als Zone für eine Schutzdiode, und die P-leiiende Zone 3 dient dann als Drain-Zwischenzonc.
Wie in Fig. 18 dargestellt ist, werden die Teile der Oxidschicht entfernt, die über dem Bereich, an denen die Schutzdiode ausgebildet werden soll, und über den Bereichen liegen, die die Source-Zone, die Drain-Zone bzw. die Kanalzone bilden sollen, und eine 130 nm dicke thermische Oxidaiionsschiehl wird auf der freiliegenden Siliziumflächc durch thermische Oxidation ausgebildet. Danach wird eine 0,5 um dicke polykristalline Siliziumschicht durch ein chemisches Aufdampfverfahren unter Verwendung von Monosilan ausgebildet. Danach wird Bor als Fremdatom bei 30 kcV und mit einer Fremdaloinkonzeniralion von 3 · IOM Atome/cm2 in die polykristalline Siliziumschicht ionenimplantiert. Die Ionenimplantation von Bor in die polykristalline Siliciumschicht wird deshalb durchgeführt, um eine Fremdatommenge und eine Gleichförmigkeil zu erhalten, da bei dem vorausgegangenen Verfahrensschritten keine Fremdatome in ausreichendem Maß für eine Gleichförmigkeit in die gesamte Fläche der polykristallinen SiIiziumschieht eingebracht wurden. Auf Grund der lonen- r> implantation erhält die polykrislalline Siliziumschicht einen Widerstand, der klein genug ist, damit diese polykristalline Siliziuinschicht später als Gate-Elektrode und als Gate-Sammelleitung dienen kann. Durch das lonenimplantationsverfahren kann in die Oberflächenteile über der gesamten Fläche der polykristallinen Siliziumschicht in diese Bor wesentlich gleichförmig eingebracht werden, als dies mit anderen Dotierungsverfahren möglich ist. Infolgedessen treien keine lokalen Änderungen oder Unterschiede bei den SchwelKvertspannungen des fertigen IG FETs im selben Siliziumsubstrat auf.
Wie aus Fig. 19 zu entnehmen ist, wird die polykristalline Silizitimschtcht mit Ausnahme der Bereiche, die später die Gate-Elektrode und die Gate-Sammelleitung werden sollen, durch selektives Ätzen entfernt. Dann wird Bor an den Flächenbereichen, an denen das polykristalline Silizium entfernt worden ist, mit 80keV und einer Fremdaiomkonzenüaiiün von 2.5 · 10--Atome/ cm2 ionenimplantiert Dabei dienen die polykristalline Siliziumschichl und die dicke Oxidschicht bei der lonenimplantation als Maske, so daß P-leitende Zonen mit geringer Fremdatomkonzentration in der in Fig. dargestellten Weise im Siliziumsubstrat ausgebildet! werden. Die Zone 4, die sich bei der Ausbildung dabei.; bis zu der Drain-Zwischenzone 3 erstreckt, wird als Offset-Gate-Zone benutzt. '
Wie Fig.20 zeigt, wird eine 03um dicke Silizium;, oxidschicht 61 durch Thermoabscheidung voniTetraäthoxysilan auf der Hauptfläche des Siliziumsubsirats einschließlich der Fläche der polykristallinen: Siljziumschicht ausgebildet Die SiliziumoxidschicM 61 wird als Maske für die selektive Fremdatomdiffusion verwendet, um die Source-Zone und die hochdotierte Drain-Zone zu bilden. Die Siliziumoxidschicht wird zur Ausbildung
dieser Maske photogcäi/.t. Bei dieser l'hotoätzung wird in der Oxidschicht 61 ein Durchgang für die Source-Zone gebildet, so daß diese an der Gate-F.lekirode endet. Danach wird Bor bei einer Temperatur von etwa 11000C eindiffundiert und die Source-Zone 2 .sowie die "> hochdotierte Drain-Zone 5 gebildet, die eine Tiefe von 0,9 μηι und einen Flächenwiderstand von 15Ω/Π aufweisen. Bei dieser Diffusion ist die Source-Zone 2 zur polykristallinen Gate-Schicht 7 selbstausgerichlet.
Wie aus Fi g. 21 zu ersehen ist, wird auf der Oberfläehe des Siliziumsubstrats eine Siliziumoxidschichi 62 in derselben Dicke ausgebildet, wie unter denselben Herstellungsbedingungen dies bei der Bildung der Siliziumoxidschicht 61 in Fi g. 20 geschah. Die Siliziumoxidschicht wird danach photogeätzt und es wird in die frei- \ϊ liegenden Bereiche der Silmumfläche Phosphor bei einer Temperatur von 11000C eindiffundiert, um NP -Zonen 11 und 13 mit einer Tiefe von 1,7 um und einen Flächenwiderstand von 10 Ω/D zu schaffen. Die Zonen 11 und 13 werden als Zonen für die Schutzdiode verwendet.
Wie Fig.22 zeigt, wird eine Phosphor-Silikat-Glas-(PSG)-Schicht 63 in einer Dieke von 0,9 μιη gebildet. Danach werden die PSG-Schicht und die Oxidschicht durch das Photoätzverfahren selektiv geätzt und die Source-Zone, die Drain-Zone, ein (nicht dargestellter) Elektrodenanschlußbcreich aus polykristallinen! Silizium und die Diodenzone werden freigelegt.
Wie F i g. 23 zeigt, wird Aluminium in einer Dicke von 4 μιη aufgedampft und phologeätzi, so daß die Source-, jo Gate- und Drain-Elektroden gebildet werden.
Nach der Ausbildung der Aluminiumelektroden wird eine 1,2 μιη dicke Siliziumoxidschicht über die gesamte Oberfläche des Siliziumsubstrats ausgebildet. Dieser Verfahrensschritt ist in der Zeichnung nicht wiederge- jr> geben. Danach wird die Siliziumoxidschicht selektiv photogeätzt, so daß das Aluminium für die Source-, die Gate- und die DrainKoniaktierungsbereiche freiliegt.
Hierzu 7 Blatt Zeichnungen

Claims (3)

  1. : '■ Patentansprüche:
    .1. lsolierschicbt-Feldeffekt-Transistor. mit einem Halbleiterkörper eines ersten Leitungstyps, mil einer ersten (2)und einer zweiten (5) im Halbleiterkörper ausgebildeten Halbleiterzone eines zweiten Leitungstyps, mit einer im Halbleiterkörper angrenzend an die zweite Halblcherzone ausgebildeten dritten • Halbieiterzone (3) vom zweiten Leiiungstyp, die die zweite' Halbleiterzonc umgibt und eine geringere Fremdatomkonzentration als die ersten und zweiten Hälbieiterzonen besitzt, mit einer Öffset-Gate-Zone (4) ypitv zweiten Leitungstyp, die ih der Hauptfläche des Hälbieiterkörpers zwischen den ersten (2) und dritten (3) Hajbieiterzonen angrenzend an die dritte Halbleiter zone ausgebildet ist und eine geringere Frerndatomkonzeritration als letztere sowie eine geringere Dicke als die ersten und zweiten Halbleiterzonen besitzt, mit einer auf der Hauptfläche des HalbJeiterkörpers zwischen der ersten Halbleiterzone und der Offset-Gate-Zone (4) ausgebildeten ersten Isolierschicht (6), mit einer über der Hauptfläche auf der ersten Isolierschicht ausgebildeten isolierten Gate-Elektrode (7), die die Hauptfläche zwisehen der ersten Halbleiterzone und der Offset-Gate-Zone überdeckt, mit einer zweiten Isolierschicht (6), die zumindest die Oberflächen der isolierten Gate-Elektrode und der Offset-Gate-Zone bedeckt, und mit einer Source-Elcktrode (8'), die sich von der ersten Haibleiterzonc (2) über der zweiten Isolierschicht auf die Offset-Gate-Zone erstreckt, dadurch gekennzeichnet, daß die von der ersten Halbleiterzone (2) ausgehende Source-Elektrode (8') endet, ohne sich oberhalb der dritten Halbleiterzone (3) zu erstrecken.
  2. 2. Isolierschicht-Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß an die zweite Halbleiterzone (5) eine Drain-Elektrodt (9') angeschlossen ist, die sich auf die zweite Isolierschicht (6) erstreckt, einen Teil der Offsei-Gate-Zone (4) bedeckt, jedoch die Source-Elektrode (8') freiläßt.
  3. 3. Verfahren zur Hersteilung eines Isolierschicht-Feldeffekt-Transistors nach Anspruch 1 oder 2, gekennzeichnet durch folgende Schritte:
DE2816271A 1977-04-15 1978-04-14 Isolierschicht-Feldeffekt-Transistor und Verfahren zu seiner Herstellung Expired DE2816271C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4265177A JPS53128281A (en) 1977-04-15 1977-04-15 Insulated gate field effect type semiconductor device for large power

Publications (2)

Publication Number Publication Date
DE2816271A1 DE2816271A1 (de) 1978-11-02
DE2816271C2 true DE2816271C2 (de) 1984-06-20

Family

ID=12641902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2816271A Expired DE2816271C2 (de) 1977-04-15 1978-04-14 Isolierschicht-Feldeffekt-Transistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US4599576A (de)
JP (1) JPS53128281A (de)
DE (1) DE2816271C2 (de)
FR (4) FR2399126A1 (de)
NL (1) NL7804028A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735914A (en) * 1979-03-28 1988-04-05 Honeywell Inc. FET for high reverse bias voltage and geometrical design for low on resistance
US5187552A (en) * 1979-03-28 1993-02-16 Hendrickson Thomas E Shielded field-effect transistor devices
FR2460542A1 (fr) * 1979-06-29 1981-01-23 Thomson Csf Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor
US4394674A (en) * 1979-10-09 1983-07-19 Nippon Electric Co., Ltd. Insulated gate field effect transistor
JPS5950562A (ja) * 1982-09-17 1984-03-23 Toshiba Corp 半導体装置
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPS61135149A (ja) * 1984-12-06 1986-06-23 Toshiba Corp Ｍｏｓ型集積回路
EP0262530B1 (de) * 1986-09-23 1993-06-23 Siemens Aktiengesellschaft Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung
US4978628A (en) * 1986-11-19 1990-12-18 Teledyne Industries, Inc. Drail-well/extension high voltage MOS transistor structure and method of fabrication
JPS63262873A (ja) * 1987-04-21 1988-10-31 Fuji Xerox Co Ltd 半導体装置
US4937756A (en) * 1988-01-15 1990-06-26 Industrial Technology Research Institute Gated isolated structure
US4991221A (en) * 1989-04-13 1991-02-05 Rush James M Active speaker system and components therefor
US5234853A (en) * 1990-03-05 1993-08-10 Fujitsu Limited Method of producing a high voltage MOS transistor
EP0445756B1 (de) * 1990-03-05 1995-07-12 Fujitsu Limited MOS-Transistor für hohe Spannungen und dessen Herstellungsverfahren und Halbleiterbauelement mit MOS-Transistor für hohe Spannungen und dessen Herstellungsverfahren
JPH06143574A (ja) * 1992-11-05 1994-05-24 Xerox Corp エンハンスされた相互コンダクタンスを持つパワーｍｏｓドライバデバイスを有するサーマルインクジェットプリントヘッド
US5396097A (en) * 1993-11-22 1995-03-07 Motorola Inc Transistor with common base region
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
JP3287279B2 (ja) * 1997-09-25 2002-06-04 日本電気株式会社 半導体チップ、および該半導体チップが実装された半導体装置
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
EP3447803A3 (de) 2007-09-26 2019-06-19 STMicroelectronics N.V. Einstellbarer feldeffektgleichrichter
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8633521B2 (en) * 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US8643055B2 (en) * 2007-09-26 2014-02-04 Stmicroelectronics N.V. Series current limiter device
US9179509B2 (en) * 2008-04-24 2015-11-03 Google Inc. Light emitting diode assembly
US8487547B2 (en) * 2008-04-24 2013-07-16 Cypress Semiconductor Corporation Lighting assembly, circuits and methods
US8937797B2 (en) * 2012-03-19 2015-01-20 Allegro Microsystems, Llc Method and apparatus to detect a broken wire condition in an integrated circuit
US9641070B2 (en) 2014-06-11 2017-05-02 Allegro Microsystems, Llc Circuits and techniques for detecting an open pin condition of an integrated circuit
US10001519B2 (en) 2015-06-12 2018-06-19 Allegro Microsystems, Llc Ground reference fault detection in circuits with multiple ground references

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440500A (en) * 1966-09-26 1969-04-22 Itt High frequency field effect transistor
US3534235A (en) * 1967-04-17 1970-10-13 Hughes Aircraft Co Igfet with offset gate and biconductivity channel region
US3533158A (en) * 1967-10-30 1970-10-13 Hughes Aircraft Co Method of utilizing an ion beam to form custom circuits
JPS5149190B1 (de) * 1968-02-03 1976-12-24
NL6808352A (de) * 1968-06-14 1969-12-16
GB1244225A (en) * 1968-12-31 1971-08-25 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
US3588635A (en) 1969-04-02 1971-06-28 Rca Corp Integrated circuit
US4005450A (en) * 1970-05-13 1977-01-25 Hitachi, Ltd. Insulated gate field effect transistor having drain region containing low impurity concentration layer
BE788874A (fr) * 1971-09-17 1973-01-02 Western Electric Co Module de circuit integre
FR2215676B1 (de) * 1973-01-29 1977-04-22 Cipel
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
JPS5853521B2 (ja) * 1974-11-15 1983-11-30 ソニー株式会社 デンリヨクゾウフクカイロ
JPS5749448Y2 (de) * 1975-03-19 1982-10-29
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5211872A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor device
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS53128251A (en) * 1977-04-15 1978-11-09 Hitachi Ltd Source follwoer circuit

Also Published As

Publication number Publication date
JPS6159540B2 (de) 1986-12-17
DE2816271A1 (de) 1978-11-02
FR2400260A1 (fr) 1979-03-09
US4599576A (en) 1986-07-08
JPS53128281A (en) 1978-11-09
FR2396412A1 (de) 1979-01-26
NL7804028A (nl) 1978-10-17
FR2399126A1 (fr) 1979-02-23
FR2400259A1 (fr) 1979-03-09

Similar Documents

Publication Publication Date Title
DE2816271C2 (de) Isolierschicht-Feldeffekt-Transistor und Verfahren zu seiner Herstellung
DE4126747C2 (de)
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE4136406A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2706623A1 (de) Mis-fet fuer hohe source-drain-spannungen
DE3824836C2 (de) Isolierschicht-Bipolartransistor
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE19907201A1 (de) Vertikal-MESFET und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OD Request for examination
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2858160

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2858160

AH Division in

Ref country code: DE

Ref document number: 2858160

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee