DE19922354A1 - LVDS-Treiber für Backplane-Anwendungen - Google Patents
LVDS-Treiber für Backplane-AnwendungenInfo
- Publication number
- DE19922354A1 DE19922354A1 DE19922354A DE19922354A DE19922354A1 DE 19922354 A1 DE19922354 A1 DE 19922354A1 DE 19922354 A DE19922354 A DE 19922354A DE 19922354 A DE19922354 A DE 19922354A DE 19922354 A1 DE19922354 A1 DE 19922354A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- imitation
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Eine Niederspannungs-Differenzsignal-Leitungstreiberschaltung (LVDS-Leitungstreiberschaltung) umfaßt eine Treiberzelle und eine Nachahmungsschaltung. Die Treiberzelle umfaßt einen Stromspeisetransistor, der einen Ansteuerstrom an eine Stromlenkschaltung liefert. Abhängig von einem ersten und einem zweiten Eingangssignal liefert die Stromlenkschaltung ein Differenzausgangssignal. Jeder Transistor der Treiberzelle und die ohmsche Last, die von dem LVDS-Leitungstreiber angesteuert werden, werden von der Nachahmungsschaltung nachgeahmt, um ein hohes Ausgangsspannungsbezugssignal und ein niedrigeres Ausgangsspannungsbezugssignal aufrechtzuerhalten. Ein erster Operationsverstärker verbindet einen Speisetransistor und vergleicht das hohe Ausgangsspannungsbezugssignal mit einem hohen Ausgangsspannungssignal des Differenzausgangssignals. Wenn das hohe Ausgangsspannungsbezugssignal überschreitet oder unterschreitet, steuert der erste Operationsverstärker den Speisetransistor, um ausreichend Strom an die Stromlenkschaltung zu führen, um die gewünschte Offsetspannung aufrechtzuerhalten. Ein zweiter Operationsverstärker ist mit dem Stromverbrauchertransistor verbunden und vergleicht das niedrige Ausgangsspannungsbezugssignal mit dem niedrigen Ausgangsspannungssignal des Differenzausgangssignals. Wenn das niedrige Ausgangsspannungssignal das niedrige Ausgangsspannungsbezugssignal überschreitet oder unterschreitet, steuert der zweite Operationsverstärker den Stromverbrauchertransistor ...
Description
Die Erfindung betrifft das Gebiet der Transistortreiberschaltung und insbesondere einen Nie
derspannungs-Differenzsignaltreiber für Backplane-Anwendungen.
Das dauernde Bedürfnis, Informationen schneller zu übertragen, begleitet von der Zunahme
der Datenverarbeitungskapazitäten macht eine Erweiterung auf Datenübertragungsraten not
wendig, die deutlich über dem liegen, was früher möglich war. Als eine Folge wurde ein als
100 Base-T bezeichnetes Protokoll zur Erweiterung der IEEE Norm 802.3 entwickelt, um
Daten zu verarbeiten, die sich mit einer effektiven Übertragungsrate von 100 Mbps über Twi
sted-Pair-Kabel (verdrillte Doppelleitungen) bewegen. Bei dem 100 Base-T Protokoll werden
bestimmte Steuerbits in die Daten eingebaut, bevor sie auf ein Twisted-Pair-Kabel gelegt
werden. Das Resultat ist, daß sich die Daten und Steuersignale tatsächlich mit 125 Mbps
durch ein Twisted-Pair-Kabel bewegen.
Eine Art der Datenübertragung ist die differentielle Datenübertragung oder Differenzdaten
übertragung, bei der die Differenz der Spannungspegel zwischen zwei Signalleitungen das
übertragene Signal bildet. Die differentielle Datenübertragung wird häufig bei Datenübertra
gungsraten eingesetzt, die größer als 100 Mbps sind und über lange Entfernungen gehen.
Rauschsignale verschieben den Massespannungspegel und treten als Gleichtaktspannung auf.
Die nachteiligen Effekte des Rauschens werden dadurch deutlich reduziert.
Um solche Datenübertragungen zu normieren, wurden verschiedene Standards vorgeschlagen.
Ein solcher Standard ist z. B. die empfohlene Norm 422, RS422, die von der Electronics Indu
stry of America, EIA, definiert wurde. Diese Norm erlaubt Datenraten von bis zu 10 Millio
nen Baud auf Twisted-Pair-Signalleitungen. Treiberschaltungen legen Signale auf die Leitun
gen. Diese Treiberschaltungen müssen ein minimales Differenzsignal im Bereich von zwei bis
drei Volt auf der Twisted-Pair-Leitung senden können, die üblicherweise mit einem 100 Ohm
Widerstand abgeschlossen ist.
Ein Problem bei der RS422-Norm ist, daß das verdrillte Leitungspaar häufig als ein Bus ver
wendet wird, an dem mehrere Ansteuer- oder Treiberschaltungen, also Signalquellen, ange
schlossen sind. Bei einer Art einer herkömmlichen Schaltung kann nur ein Treiber auf einmal
Daten übertragen, wenn mehrere Treiber mit einem gemeinsamen Bus verbunden sind. Die
übrigen Treiber sollten einen hochohmigen Zustand haben, um den Bus nicht zu belasten. Da
große positive und negative Gleichtaktsignale an den Treiber Ausgangsanschlüssen auftreten
können, welche mit einem Bussystem verbunden sind, ist die Aufrechterhaltung einer hohen
Impedanz über einem breiten Gleichtaktspannungsbereich unabhängig davon wünschenswert,
ob der Treiber eingeschaltet ist oder nicht.
Ein Beispiel einer herkömmlichen Niederspannungs-Differenzsignal-Treiberschaltung
(LVDS) 100 ist in Fig. 1 gezeigt. Die Spannungsdifferenz zwischen den Ausgangssignalen
OUT+, OUT- an den Ausgangsanschlüssen 103, 105 bildet das Differenzsignalpaar. Ein Paar
Differenzsignale meint zwei Signale, deren Stromwellenformen nicht die gleiche Phase ha
ben.
Die LVDS-Treiberschaltung 100 umfaßt eine Gleichstrom-Konstantstromquelle (DC) I1, die
mit einer Spannungsversorgung VDD gekoppelt ist, vier n-Kanal-Metalloxidhalbleiterschalter
(NMOS) M11-M14 und einen Widerstand R1, der zwischen dem gemeinsamen Knoten COM
und der Spannungsversorgung VSS angeschlossen ist. Die vier Transistorschalter M11-M14
werden durch Eingangsspannungssignale VIN1, VIN2 und den Gleichstrom über einen Last
widerstand Rt gesteuert, wie durch die Pfeile A und B angedeutet ist. Die Eingangsspan
nungssignale VIN1, VIN2 sind üblicherweise Spannungsschwingungen von Versorgungs
schiene zu Versorgungsschiene (Rail-to-Rail).
Die Gates der NMOS-Schalter M11 und M14 sind miteinander verbunden, um das Eingangs
spannungssignal VIN1 zu empfangen. Ähnlich sind die Gates der NMOS-Schalter M12 und
M13 verbunden, um das Eingangsspannungssignal VIN2 zu empfangen.
Im folgenden ist der Betrieb der LVDS-Treiberschaltung 100 erläutert. Zwei der vier NMOS-
Schalter M11-M14 werden auf einmal eingeschaltet, um einen Strom von der Stromquelle I1
zu leiten, um eine Spannung über der ohm'schen Last Rt zu erzeugen. Um den Strom durch
die ohmsche Last Rt in der durch den Pfeil A angegebenen Richtung zu lenken, geht das
Eingangssignal VIN2 auf einen hohen Pegel und schaltet die NMOS-Schalter M12 und M13
ein. Wenn das Eingangssignal VIN2 hoch wird, geht das Eingangssignal VIN1 auf einen
niedrigen Pegel, um die NMOS-Schalter M11 und M14 während der Zeit, während der die
NMOS-Schalter M12 und M13 eingeschaltet sind, ausgeschaltet zu halten. Umgekehrt geht
das Eingangssignal VIN auf einen hohen Pegel, um einen Strom durch die ohm'sche Last Rt
in der durch den Pfeil B angegebenen Richtung zu lenken, und wird an die Transistorschalter
M11 und M14 angelegt, um diese zum Leiten zu bringen. Das Eingangssignal VIN2 geht auf
einen niedrigen Pegel, um die NMOS-Schalter M12 und M13 während dieser Zeit ausge
schaltet zu halten. Als eine Folge kann eine vollständige differentielle Ausgangsschwingung
erhalten werden.
Die differentielle LVDS-Treiberschaltung 100 arbeitet gut, solange der Ausgangsspannungs
ausschlag innerhalb des zulässigen Gleichtaktspannungsbereichs bleibt, der üblicherweise
einige Volt beträgt. Im allgemeinen kann die LVDS-Treiberschaltung 100 nur über einen
endlichen Bereich des Lastwiderstands Strom an die ohm'sche Last Rt liefern. Der Ausgangs
spannungsbereich über dem die LVDS-Treiberschaltung 100 richtig arbeiten kann, ist als ihre
Ausgangsverträglichkeit (compliance) bekannt.
Ein Nachteil der herkömmlichen LVDS-Treiberschaltung 100 ist der begrenzte Bereich, in
dem die Ausgangsspannungsverträglichkeit gilt. Üblicherweise soll eine herkömmliche
LVDS-Treiberschaltung 100 einen Konstantstrom von der Gleichstromquelle I1 zu einem
festen Widerstandswert der ohm'schen Last Rt liefern. Das Problem tritt häufig auf, wenn die
LVDS-Treiberschaltung 100 mit einem Backplane-Bus verbunden wird, der bei mehreren
ohm'schen Lasten Rt endet. Wenn mehrere ohm'sche Lasten Rt parallel angeschlossen sind,
nimmt der gesamte Widerstandswert der ohmschen Last Rt ab. Da die hohe Ausgangsspan
nung VOH die Spannung am Ausgang eines der Ausgangstransistoren M11 oder M13 abhän
gig davon ist, welcher Schalttransistor M11, M13 leitet, ist die hohe Ausgangsspannung VOH
abhängig von dem Gesamtwiderstandswert der ohm'schen Last Rt. Da der Strom von der
Stromquelle I1 konstant ist, nimmt die hohe Ausgangsspannung VOH über der ohm'schen
Last Rt ab, wenn dieser Widerstandswert der ohm'schen Last Rt abnimmt. Die Differenzaus
gangsspannung VOD ist gleich der hohen Ausgangsspannung VOH minus der niedrigen Aus
gangsspannung VOL, wie in der Gleichung unten gezeigt, wobei die niedrige Ausgangsspan
nung VOL die Spannung am Ausgang eines der Transistoren M11 oder M14 abhängig davon
ist, welcher der Schalttransistoren M11, M14 leitet.
VOD = VOH - VOL (1)
Wenn der Gesamtwiderstandswert der ohm'schen Last Rt abnimmt, so daß die Spannung über
der ohm'schen Last Rt unter den minimalen Toleranzpegel der hohen Ausgangsspannung
VOH fällt, wird das Differenzausgangsspannungssignal VOD zu klein und daher schwer zu
lesen. Wenn andererseits der Widerstandswert der ohm'schen Last Rt zunimmt, so daß die
Spannung über der ohm'schen Last Rt den maximalen Toleranzpegel der hohen Ausgangs
spannung VOH überschreitet, kann die LVDS-Treiberschaltung 100 aus dem Spannungsver
träglichkeitsbereich gedrängt werden.
Ein weiterer Nachteil der LVDS-Treiberschaltung 100 ist eine unsymmetrische Ausgangsim
pedanz. Im Idealfall sollte die LVDS-Treiberschaltung 100 eine Ausgangsimpedanz von null
haben. Die Gleichstromquelle I1 im oberen Teil der LVDS-Treiberschaltung 100 hat eine
hohe Ausgangsimpedanz. Dagegen hat ein Widerstand R1, der üblicherweise einen niedrigen
Widerstandswert hat, an der Unterseite der LVDS-Treiberschaltung 100 eine niedrige Impe
danz. Diese Unausgeglichenheit der Impedanz bewirkt, daß die Anstiegs- und Abfallzeiten
der LVDS-Treiberschaltung 100 nicht ausgeglichen sind, wodurch wiederum Leistung auf
dem Bus reflektiert wird und unerwünschtes Rauschen erzeugt, wie die elektromagnetische
Interferenz (EMI) bei der Gleichtaktspannung.
Es wird daher eine LVDS-Treiberschaltung benötigt, welche den Ausgangsspannungsabfall
über der ohm'schen Last begrenzt und die Asymmetrie der Impedanz eliminiert.
Die Erfindung löst diese Aufgabe durch eine Vorrichtung mit den Merkmalen von Anspruch
1 bzw. Anspruch 1 1 sowie ein Verfahren mit den Verfahrensschritten gemäß Anspruch 13.
Ein Niederspannungs-Differenzsignal-Leitungstreiber (LVDS-Treiber) gemäß der Erfindung
umfaßt eine Treiberzelle und eine Nachahmungsschaltung. Abhängig davon, daß sich ein
Eingangssignal oder ein Signalzustand ändert, schaltet eine Stromlenkschaltung die Richtung
eines Ansteuerstroms um, um ein Differenzausgangssignal an eine ohm'sche Last zu liefern.
Gemeinsam liefert eine Stromspeiseschaltung (source; stromliefernde Schaltung) einen An
steuerstrom an die Stromlenkschaltung, und eine Stromverbraucherschaltung (sink; stromzie
hende Schaltung) zieht Strom von der Stromlenkschaltung, um ein erwünschtes Differenzaus
gangssignal sowie eine erwünschte Offset-Spannung aufrechtzuerhalten, wobei die Offset-
Spannung gleich dem Mittelwert der hohen Ausgangsspannung und der niedrigen Ausgangs
spannung ist. Die Treiberzelle umfaßt auch eine erste Einstellschaltung, die mit der Strom
speiseschaltung und der Stromlenkschaltung bei einem ersten Signalknoten verbunden ist,
und eine zweite Stromeinstellschaltung, die mit der Stromverbraucherschaltung und der
Stromlenkschaltung bei einem zweiten Signalknoten verbunden ist.
Um die gewünschte Offset-Spannung aufrechtzuerhalten, verbindet die Nachahmungsschal
tung die erste und die zweite Einstellschaltung, um ein erstes bzw. ein zweites Bezugssignal
für die jeweiligen Einstellschaltungen vorzusehen. Die erste Einstellschaltung vergleicht ein
erstes Knotensignal bei dem ersten Signalknoten mit dem Bezugssignal, und wenn das erste
Knotensignal das erste Bezugssignal überschreitet, wird gesteuert durch die Stromspeise
schaltung eine geeignete Größe des Ansteuerstroms zugeführt, um die gewünschte Offset-
Spannung aufrechtzuerhalten. Ähnlich vergleicht die zweite Einstellschaltung ein zweites
Knotensignal bei dem zweiten Signalknoten mit dem zweiten Bezugssignal, und wenn das
zweite Knotensignal das zweite Bezugssignal überschreitet, wird gesteuert durch die Strom
verbraucherschaltung eine geeignete Menge des Ansteuerstroms abgezogen, um die ge
wünschte Offset-Spannung aufrechtzuerhalten.
Die Nachahmungsschaltung erzeugt einen Nachahmungsansteuerstrom, der ein Bruchteil des
Ansteuerstroms ist, welcher an die Stromlenkschaltung geliefert wird. Der Spannungsabfall
über der ohm'schen Last, die von der Treiberzelle angesteuert wird, und über jedem Transi
stor der Treiberzelle wird von der Nachahmungsschaltung kopiert. Auf diese Weise hält die
Nachahmungsschaltung die Werte des ersten und des zweiten Bezugssignals aufrecht.
Die Nachahmungsschaltung umfaßt auch eine dritte Einstellschaltung und zwei Reihenwider
stände, von denen jeder die Hälfte des Gesamtwiderstandswerts der ohm'schen Last, die von
der Treiberzelle angesteuert wird, kopiert. Diese dritte Einstellschaltung vergleicht die Span
nung beim Verbindungspunkt der Nachahmungswiderstände mit einem Bezugssignal, das der
gewünschten Offsetspannung entspricht. Wenn die Spannung am Verbindungspunkt dieser
Widerstände das Bezugssignal überschreitet, steuert die dritte Einstellschaltung einen Nach
ahmungs-Verbraucherwiderstand an, um eine Strommenge abzuziehen, die geeignet ist, den
Wert des Bezugssignals bei der Verbindungsstelle der Nachahmungswiderstände einzurich
ten. Auf diese Wiese sieht die Nachahmungsschaltung die gewünschte Offset-Spannung vor,
der die Treiberzelle folgen kann.
Diese sowie weitere Merkmale und Vorteile der Erfindung ergeben sich deutlicher aus der
folgenden detaillierten Beschreibung der Erfindung in Verbindung mit der Zeichnung. In den
Figuren zeigt:
Fig. 1 eine herkömmliche Niederspannungs-Differenzsignaltreiberschaltung;
Fig. 2 zeigt eine Niederspannungs-Differenzsignaltreiberschaltung gemäß einer Ausführungsform
der Erfindung;
Fig. 3 zeigt eine Treiberzelle einer Niederspannungs-Differenzsignaltreiberschaltung gemäß
einer anderen Ausführungsform der Erfindung;
Fig. 4 zeigt eine Nachahmungsschaltung einer Niederspannungs-Differenzsignal
treiberschaltung gemäß noch einer weiteren Ausführungsform der Erfindung;
Fig. 5 zeigt eine Einschwinganalyse der Ergebnisse der Niederspannungs-Differenzsignal
treiberschaltung gemäß einer Ausführungsform der Erfindung;
Fig. 6 zeigt eine Einschwinganalyse der Ergebnisse der Niederspannungs-Differenzsignal
treiberschaltung gemäß einer anderen Ausführungsform der Erfindung; und
Fig. 7 zeigt eine Einschwinganalyse der Ergebnisse der Niederspannungs-Differenzsignal
treiberschaltung gemäß noch einer weiteren Ausführungsform der Erfindung.
In den Zeichnungen und der Beschreibung der bevorzugten Ausführungsform werden diesel
ben Bezugszeichen verwendet, um gleiche oder ähnliche Einheiten zu bezeichnen.
In Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist in Fig. 2 eine LVDS-
Treiberschaltung 200 gezeigt. Die LVDS-Treiberschaltung 200 umfaßt eine totempfahlartige
Nachahmungsschaltung MC (Mimicking Circuit) mit einer Totempfahl-Konfiguration und
einer Treiberzelle DC (Driver Cell), welche ebenfalls eine Totempfahl-Konfiguration hat. Die
Treiberzelle DC umfaßt einen Operationsverstärker OPAMP1, der mit einem p-Kanal-
Metalloxidhalbleiter (PMOS) P1 der Nachahmungsschaltung MC verbunden ist, und einen
Operationsverstärker OPAMP2, der mit einem n-Kanal-Metalloxidhalbleiter (NMOS) N4 der
Nachahmungsschaltung MC verbunden ist. Die Treiberzelle DC umfaßt auch einen Transistor
P2, der ausreichend Treiberstrom I2 zuführt, um eine gewünschte Differenzausgangsspannung
VOD über der ohm'schen Last RL einzurichten.
Zusätzlich umfaßt die Treiberzelle DC auch eine Stromlenkschaltung 201 mit einer H-
Brückenschaltungskonfiguration. Ein Lastsegment LO erstreckt sich horizontal und enthält
die ohm'sche Last RL. Dieses Lastsegment LO ist zwischen Endknoten 203, 205 angeschlos
sen. Das vertikale Segment V1 erstreckt sich zwischen dem linken Endknoten 203 und dem
Knoten ND2. Zwischen dem linken Endknoten 203 und dem gemeinsamen Knoten COM ist
ein vertikales Segment V3 angeschlossen. Ein vertikales Segment V2 erstreckt sich zwischen
dem rechten Endknoten 205 und dem Knoten ND2, während ein vertikales Segment V4 sich
zwischen dem rechten Endknoten 205 und dem gemeinsamen Knoten COM erstreckt. Die
Bezugnahme auf die "vertikale" und "horizontale" Ausrichtung der Segmente der modifi
zierten H-Brückenschaltung 201 dient selbstverständlich lediglich der Beschreibung und be
schreibt nicht notwendig das tatsächliche Layout der Schaltung 201. Jedes der vertikalen
Segmente V1, V2, V3, V4 enthält jeweils eine NMOS-Schalter N21, N22, N23, N24.
Die Schalter N21 bis N24 werden von Eingangssignalen IN, INB gesteuert. Diese Eingangs
signale IN, INB sind komplementäre Spannungspegel zwischen den Versorgungsschienen
(Rail to Rail Voltage), so daß das Signal entweder "hoch" oder "niedrig" ist. Im Betrieb wer
den die Spannungssignale IN, INB an die Gates der Transistoren N21-N24 angelegt, um
Strom von dem Transistor P2 durch eine ohm'sche Last RL zu lenken, wie durch die Pfeile A
und B gezeigt. Im vorliegenden Zusammenhang umfaßt der Begriff "Gate" im breitesten Sin
ne jede Form eines Steueranschlusses zum Verändern des Schaltzustandes eines Bauelemen
tes. Der Begriff "Gate" soll z. B. synonym zu der "Basis" eines bipolaren Transistors verstan
den werden.
Um den Strom von dem Transistor P2 durch den Lastwiderstand RL in der durch den Pfeil A
angegebenen Richtung zu lenken, wird ein Hochspannungspegel von dem Spannungssignal
IN an die MOS-Schalter N21 und N24 angelegt, um diese Schalter einzuschalten, während ein
niedriger Spannungspegel von dem Spannungssignal INB an die MOS-Schalter N22 und N23
angelegt wird, um diese Schalter während dieser Zeit ausgeschaltet zu halten. Wenn die
Stromlenkschaltung 201 den Strom in diese Richtung lenkt, wird die Spannung am Aus
gangsknoten 205 nach unten gezogen, und die Spannung am Ausgangsknoten 203 wird nach
oben gezogen. Da der Ausgangstransistor N21 EIN ist, ist die hohe Ausgangsspannung VOH
die Spannung am Ausgangsknoten 203, und die niedrige Ausgangsspannung VOL ist die
Spannung am Ausgangsknoten 205.
Um umgekehrt Strom durch die ohm'sche Last RL in der durch den Pfeil B angegebenen
Richtung zu lenken, wird ein hoher Spannungspegel von dem Spannungssignal INB an die
MOS-Schalter N22 und N23 angelegt, um diese zu Leiten zu bringen, während die anderen
Schalter N21 und N24 während dieser Zeit ausgeschaltet bleiben. Wenn die Stromlenkschal
tung 201 den Strom in diese Richtung lenkt, wird die Spannung am Ausgangsknoten 205 nach
oben gezogen, und die Spannung am Ausgangsknoten 203 wird nach unten gezogen. Da der
Ausgangstransistor N23 EIN ist, ist somit die hohe Ausgangsspannung VOH die Spannung
am Ausgangsknoten 205, und die niedrige Ausgangsspannung VOL ist die Spannung am
Ausgangsknoten 203.
Die Nachahmungsschaltung MC stellt sicher, daß die Spannung an den Knoten ND2 und
COM zwischen dem Umschalten der Transistoren N21-N24 konstant bleiben. Auf diese Wei
se folgt eine Offset-Spannung VOS, die als der Mittelwert der hohen Ausgangsspannung
VOH und der niedrigen Ausgangsspannung VOL im Bezug auf Masse definiert ist, wie in
Gleichung (2) gezeigt, einer internen Bezugsspannung VREF.
Die Norm 644 der Electronics Industry of America (EIA) erfordert, daß die Offset-Spannung
VOS innerhalb eines Bereichs von 1125 mV bis 1375 mV liegt. Üblicherweise ist es wün
schenswert, daß die Offset-Spannung VOS einer Leitungstreiberschaltung ungefähr gleich
1200 mV ist, um Platz für Schwankungen, wie Prozeß- und Temperaturschwankungen, zu
lassen, welche die Offset-Spannung VOS betreffen können.
Wie oben erwähnt, speist der Transistor P2 einen Ansteuerstrom I2, um eine gewünschte Dif
ferenzausgangsspannung VOD über der ohm'schen Last RL einzurichten. Ein konstanter
Nachahmungsansteuerstrom I2/n, der ein Bruchteil des Ansteuerstroms I2 ist, fließt von dem
Transistor P2 durch die Nachahmungsschaltung MC. Bei einem Ausführungsbeispiel ist der
Transistor P1 der Ausgangstransistor einer Stromspiegelschaltung CMC und liefert diesen
konstanten Strom 12/n, um eine konstante hohe Bezugsausgangsspannung VOHR am Knoten
ND1 einzurichten. Der Operationsverstärker OPAMP1 stellt die Spannung am Knoten ND2,
der bei dem Drain des Transistors P2 liegt, auf diese hohe Bezugsausgangsspannung VOHR
ein. Die Nachahmungsschaltung MC richtet auch eine konstante niedrige Bezugsausgangs
spannung VOLR beim Knoten ND6 ein. Der Operationsverstärker OPAMP2 stellt die Span
nung beim Knoten COM, der bei dem Drain des Transistors N1 liegt, auf diese niedrige Be
zugsausgangsspannung VOLR ein.
Um sicherzustellen, daß die Spannung beim Knoten ND1 gleich der Spannung beim Knoten
ND2 ist und daß die Spannung beim Knoten ND6 gleich der Spannung beim Knoten COM
ist, wird der Spannungsabfall über jeder Komponente der Treiberzelle DC bei jeder Kompo
nente der Nachahmungsschaltung MC kopiert. Da der Nachahmungstreiberstrom I2/n nur
gleich einem Bruchteil des Treiberstroms I2 durch die Treiberzelle DC ist, beträgt die Größe
oder der Einschaltersatzwiderstand jedes Transistors P1, N2, N3, N4 der Nachahmungsschal
tung MC einen gleichen Bruchteil (1/n) der Größe bzw. des Einschaltersatzwiderstandes jedes
entsprechenden Transistors P2, N21 und N22, N23 und N24 bzw. N1 der Treiberzelle DC.
Aus dem oberen Teil der Totempfahlkonfiguration sowohl der Nachahmungsschaltung MC
als auch der Treiberzelle DC erkennt man, daß der Spannungsabfall über dem Transistor P1
gleich dem Spannungsabfall über dem Transistor P2 ist, und der Spannungsabfall über dem
Transistor N2 ist gleich dem Spannungsabfall über den Schalttransistoren N21 und N22. Die
beiden Widerstände R21 und R22 ahmen die ohm'sche Last RL nach, und jeder dieser Wider
stände R21, R22 ist gleich (n.RL)/2, um sicherzustellen, daß der Spannungsabfall über den
beiden Widerständen R21 und R22 gleich dem Spannungsabfall über der ohm'schen Last RL
ist. Weiter unten in den Totempfahlkonfigurationen ist der Spannungsabfall über dem Transi
stor N3 gleich dem über den Schalttransistoren N23 und N24, und der Spannungsabfall über
dem Transistor N4 ist gleich dem über dem Transistor N1.
Der Operationsverstärker OPAMP3 steuert die Spannung am Gate des Transistors N4, so daß
der durch die totempfahlartige Nachahmungsschaltung MC fließende Strom eine gewünschte
Offset-Spannung VOS beim Knoten ND4, dem Verbindungspunkt der beiden Nachahmungs
widerstände R21 und R22, ergibt. Eine Bezugsspannung VREF wird auf die gewünschte
Offset-Spannung VOS eingestellt und bei dem invertierenden Eingangsanschluß des Operati
onsverstärkers OPAMP3 eingegeben. Die Spannung am Knoten ND4 wird bei dem nicht-
invertierenden Eingangsanschluß des Operationsverstärkers OPAMP3 eingegeben. Der Ope
rationsverstärker OPAMP3 erfaßt die Differenz zwischen der Bezugsspannung VREF und der
Spannung beim Knoten ND4, die an seine beiden Eingangsanschlüsse angelegt werden. Wenn
die Spannung beim Knoten ND4 den Pegel der Bezugsspannung VREF überschreitet, steuert
der Operationsverstärker OPAMP3 den Transistor N4 an, um ausreichend Strom zu ziehen,
bis die Spannung beim Knoten ND4 gleich der Bezugsspannung VREF ist. Wenn insbesonde
re die Spannung beim Knoten ND4 die Bezugsspannung VREF überschreitet, nimmt das
Ausgangssignal des Operationsverstärkers OPAMP3 in Richtung der Spannungsversorgung
VDD zu. Dies wiederum führt zur Erhöhung der Gate-Source-Spannung VGS des Transistors
N4, so daß der Transistor N4 mehr Strom zieht, um die Spannung beim Knoten ND4 zu redu
zieren. Wenn die Spannung beim Knoten ND4 unter die Bezugsspannung VREF fällt, nimmt
das Ausgangssignal des Operationsverstärkers OPAMP3 in Richtung Schaltungsmasse ab.
Dies wiederum senkt die Gate-Source-Spannung VGS des Transistors N4, so daß der Transi
stor N4 abschaltet und dadurch weniger Strom zieht, um die Spannung beim Knoten ND4 zu
erhöhen.
Im folgenden ist ein Ausführungsbeispiel des LVDS-Leitungstreibers 200 beschrieben. Bei
dieser Ausführungsform hat die ohmsche Last RL einen Wert von 33 Ohm und eine ge
wünschte Offset-Spannung VOS von 1,2 Volt. Die Bezugsspannung VREF wird daher auf
1,2 Volt eingestellt. Die Norm 644 der Electronics Industry of America (EIA) erfordert üblicher
Weise, daß der gesamte Spannungsabfall über RL ungefähr 300 mV beträgt, unabhängig vom
Wert der ohm'schen Last RL. Bei diesem Ausführungsbeispiel liefert der Ansteuerstrom I2
daher ungefähr 10 mA an die ohm'sche Last RL. Die Nachahmungsschaltung MC ist so kon
figuriert, daß sie einen Nachahmungsansteuerstrom I2/n führt, dessen Wert ein Zehntel des
Ansteuerstroms I2 beträgt. Bei diesem Ausführungsbeispiel ist n daher gleich 10, und der
Nachahmungsansteuerstrom I2/10 beträgt ungefähr 1 mA. Zusätzlich ist der Transistor P1 der
Nachahmungsschaltung MC ein Zehntel so groß wie der Transistor P2 der Treiberzelle DC,
die Größe des Transistors N2 beträgt ein Zehntel der Größe der Transistoren N21 und N22,
und die Größe des Transistors N3 beträgt ein Zehntel der Größe der Transistoren N23 und
N24, die Größe des Transistors N4 beträgt ein Zehntel der Größe des Transistors N1. Die Wi
derstände R21 und R22 haben den Wert (10.RL)/2 oder 5RL.
Wenn im Betrieb das Eingangssignal IN von einem niedrigen Zustand auf einen hohen Zu
stand geht, schalten die Transistoren N21, N24 ein und lenken den Ansteuerstrom I2 vom
Transistor P2 durch die ohmsche Last RL in die durch den Pfeil A angegebene Richtung.
Wenn der Widerstandswert der ohmschen Last RL abnimmt, nimmt die hohe Ausgangsspan
nung VOH zu, wodurch wiederum die Spannung am Knoten ND2 zunimmt. Wenn die hohe
Ausgangsspannung VOH die hohe Ausgangsbezugsspannung VOHR überschreitet, steigt das
Ausgangssignal des Operationsverstärkers OPAMP1 in Richtung der Versorgungsspannung
VDD. Dies erhöht wiederum die Gate-Source-Spannung VGS des Transistors P2, wodurch
der Transistor P2 allmählich abschaltet. Als ein Resultat speist der Transistor P2 weniger
Strom, wodurch die Größe des Ansteuerstroms 12, der zu der ohm'schen Last RL geführt
wird, gesenkt wird. Der Wert der hohen Ausgangsspannung VOH nimmt ab, bis er gleich der
hohen Ausgangsbezugsspannung VOHR ist.
Wenn die niedrige Spannung VOL die niedrige Ausgangsbezugsspannung VOLR übersteigt,
nimmt ähnlich das Ausgangssignal des Operationsverstärkers OPAMP 1 in Richtung der
Spannung VDD zu. Dies erhöht wiederum die Gate-Source-Spannung VGS des Transistors
N1, wodurch der Transistor N1 mehr Strom von der ohm'schen Last RL zieht. Der Wert der
niedrigen Ausgangsspannung VOL nimmt ab, bis er gleich der niedrigen Ausgangsbezugs
spannung VOLR ist.
Wenn andererseits die hohe Ausgangsspannung VOH unter die hohe Ausgangsbezugsspan
nung VOHR fällt, sinkt das Ausgangssignal des Operationsverstärkers OPAMP1 in Richtung
Schaltungsmasse. Dies senkt wiederum die Gate-Source-Spannungs VGS des Transistors P2,
wodurch der Transistor mehr Strom speist. Als eine Folge liefert der Transistor P2 einen grö
ßeren Ansteuerstrom I2 an die ohm'sche Last RL. Der Wert der hohen Ausgangsspannung
VOH nimmt zu, bis er gleich der hohen Ausgangsbezugsspannung VOHR ist.
Wenn die niedrige Ausgangsspannung VOL unter die niedrige Ausgangsbezugsspannung
VOLR fällt, nimmt ähnlich das Ausgangssignal des Operationsverstärkers OPAMP1 in
Richtung Schaltungsmasse ab. Dies senkt wiederum die Gate-Source-Spannung VGS des
Transistors N1, wodurch der Transistor N1 weniger Strom von der ohmschen Last RL zieht.
Der Wert der niedrigen Ausgangsspannung VOL steigt, bis er gleich der niedrigen Ausgangs
bezugsspannung VOLR ist.
Die Fähigkeit der LVDS-Treiberschaltung 200, einzustellen, wieviel Ansteuerstrom I2 not
wendig ist, um die gewünschte Spannung über der ohm'schen Last RL einzurichten, stellt
eine Verbesserung gegenüber der herkömmlichen LVDS-Treiberschaltung 100 dar. Durch
diese Einstellung kann die LVDS-Treiberschaltung 200 selbst dann, wenn Änderungen der
ohmschen Last RL (welche einen ursprünglichen Widerstandswert haben kann) auftreten,
Schwankungen des Widerstandswerts tolerieren, ohne die Verträglichkeit zu verlieren. Bei
einer Ausführungsform z. B. beträgt der Widerstandswert der ohmschen Last RL 50 Ohm, die
LVDS-Treiberschaltung 200 kann jedoch Widerstandswerte zwischen 35 und 70 Ohm tolerie
ren, ohne die Verträglichkeit zu verlieren. Anders als bei der Konstantstromquelle I1 der her
kömmlichen LDVS-Treiberschaltung 100 (Fig. 1) liefern die Treibertransistoren P2 und N1
der Operationsverstärker OPAMP1 bzw. OPAMP2 ausreichend Strom an die ohm'sche Last
RL, um die hohe Ausgangsspannung VOH und die niedrige Ausgangsspannung VOL bei den
Bezugsspannungspegeln VOHR bzw. VOLR zu halten. Die LVDS-Treiberschaltung 200
kann daher Schwankungen des Widerstandswerts der ohm'schen Last RL kompensieren, um
sowohl die Ausgangsdifferenzspannung VOD als auch die Offset-Spannung VOS konstant zu
halten.
Bei einem Ausführungsbeispiel sind die Knoten ND3 und ND5 Ausgangspins, die mit exter
nen Widerstandsschaltkreisen R21 und R22 verbunden werden können. Auf diese Weise kön
nen die Widerstandswerte der Widerstände R21 und R22, welche die Widerstandswerte der
ohm'schen Last RL imitieren, präzise vorgesehen werden.
Ein detailliertes, beispielhaftes Schaltbild der Treiberzelle DC ist in Fig. 3 gezeigt. Die Tansi
storen P21 und P22 arbeiten analog zu dem Transistor P2 der Treiberzelle DC, die in Fig. 2
gezeigt ist. Der Transistor P23 hat die Funktion, einen Kurzschlußstrom von Ausgang zu
Ausgang (IOS) zu begrenzen. Wenn der Ausgang der LVDS-Treiberschaltung 200 versehent
lich zur Schaltungsmasse kurzgeschlossen wird, nimmt dadurch die Spannung über dem Wi
derstand R31 zu, bis der Transistor P23 einschaltet, um die Gate-Source-Spannung VGS der
Transistoren P21 und P22 zu reduzieren, anstatt die Transistoren N21 und N22 zu beschädi
gen. Diese Konfiguration gewährleistet, daß eine sichere Stromgröße durch die Transistoren
P21 und P22 fließt. Eine ähnliche IOS-Begrenzerfunktion wird von dem Transistor N13 und
dem Widerstand R32 übernommen, um die Transistoren N11 und N12 zu schützen, die ana
log zu dem Transistor N1 der Treiberzelle DC arbeiten, die in Fig. 2 gezeigt ist.
Ein Eingang des Operationsverstärkers OPAMP1 ist mit dem Knoten ND1 verbunden, der das
hohe Ausgangsbezugsspannungssignal VOHR führt, und der andere Eingang ist mit dem
Knoten ND2 verbunden, um eine Rückführschleife zu bilden. Der Ausgang des Operations
verstärkers OPAMP1 steuert die Gates der Transistoren P21 und P22, um das Speisen des
Ansteuerstroms I2 zur Stromlenkschaltung 201 zu kontrollieren. Ähnlich ist ein Eingang des
Operationsverstärkers OPAMP2 mit dem Knoten ND6 verbunden, der das niedrige Aus
gangsbezugsspannungssignal VOLR führt, und der andere Eingang ist mit dem Knoten COM
verbunden, um eine Rückführungsschleife zu bilden. Der Ausgang des Operationsverstärkers
OPAMP2 steuert die Gates der Transistoren N11 und N12, um das Abziehen von Strom von
der Stromlenkschaltung 201 zu kontrollieren. Die Operationsverstärker OPAMP1 und
OPAMP2 können auch Ausgleichskondensatoren (nicht gezeigt) aufweisen, um eine Schwin
gung der Operationsverstärker OPAMP1 und OPAMP2 zu verhindern.
Die Schalttransistoren N21 bis N24 werden von einem Enablesignal EN_D und einem Ein
gangssignal IN gesteuert. Das Enabelsignal EN_D wird in einen Invertierer IV31 eingegeben.
Der Ausgang des Invertierers IV31 wird bei einem Eingang jedes NICHT-ODER-Gatters
(NOR-Gatter) NOR31 bis NOR34 eingegeben. Das Eingangssignal IN geht durch Verzöge
rungsinvertierer IV32 bis IV33, bevor es in die NOR-Gatter NOR31 bis NOR32 eingegeben
wird. Wenn daher das Eingangssignal IN niedrig und das Enablesignal EN_D hoch ist, ist der
Ausgang der NOR-Gatter NOR31-NOR32 hoch, und die Transistoren N22 und N23 schalten
ein. Das Eingangssignal IN geht auch durch einen Verzögerungsinvertierer IV34 und eine
Verzögerungsschaltung DELAY, bevor es in die NOR-Gatter NOR33-NOR34 eingegeben
wird. Wenn also das Eingangssignal IN niedrig und das Enablesignal EN_D hoch ist, ist der
Ausgang der NOR-Gatter NOR33-NOR34 hoch, und die Transistoren N21 und N24 schalten
ein.
Ein detaillierter, beispielhafter Schaltplan der Nachahmungsschaltung MC ist in Fig. 4 ge
zeigt. Die Transistoren P41-P43 und P2 werden von einer gemeinsamen Bezugsspannung
VREF1 vorgespannt, um einen Nachahmungsansteuerstrom I2/n vorzusehen. Der pnp-
Transistor PNP und die Widerstände R41-R44 bilden gemeinsam eine Bandlückenbezugs
spannung VREF, die über der Temperatur konstant ist. Bei einer Ausführungsform beträgt die
Bandlückenbezugsspannung VREF ungefähr 1,2 Volt. Diese Bezugsspannung VREF wird an
den Transistor P44 angelegt, der einen Eingang des Operationsverstärkers OPAMP3 bildet.
Der andere Eingang des Operationsverstärkers OPAMP3 ist der Transistor P45, der mit dem
Knoten ND4 verbunden ist. Die Transistoren N46 und N47 bilden eine aktive Last für den
Differenzverstärker, der die Transistoren P44 und P45 umfaßt. Das Ausgangssignal des Ope
rationsverstärkers OPAMP3 wird von dem Drain des Transistors P44 abgenommen und an
das Gate des Transistors N4 angelegt. Der Transistor N48 (der als Kapazität angeschlossen
ist) und der Widerstand R45 bilden ein Tiefpaßfilter, um eine Schwingung des Operationsver
stärkers OPAMP3 zu verhindern.
Bei einem anderen Ausführungsbeispiel werden die Transistoren N49 und N50 hinzugefügt,
um einen Strom ziehenden Spiegel zu bilden. Diese Transistoren N49 und N50 ziehen Strom
durch den Widerstand R40, um einen konstanten Spannungsabfall über R40 vorzusehen. Auf
diese Weise ist das Gate des Transistors N3 auf derselben Spannung wie die Gates der
Schalttransistoren N23 und N24. Der Transistor N3 hat daher dieselbe Drain-Source-
Spannung VDS und dieselbe Gate-Source-Spannung VGS wie die Schalttransistoren N23 und
N24.
Fig. 5 zeigt ein simuliertes Einschwingverhalten der hohen Ausgangsbezugsspannung VOHR
beim Knoten ND1, der hohen Ausgangsspannung VOH beim Knoten 203 oder 205, abhängig
davon, welcher Schalttransistor N21, N22 leitet, der niedrigen Ausgangsspannung VOL beim
Knoten 203 oder 205, abhängig davon, welcher Schalttransistor N23, N24 leitet, und der nied
rigen Ausgangsbezugsspannung VOLR beim Knoten ND6. Diese Figur zeigt ein übliches
simuliertes Einschwingverhalten bei ungefähr 27°C mit einer Spannungsversorgung VDD
von 3,3 Volt und einer Bezugsspannung VREF von 1,2 Volt. Die Spitzen jedes der vier Ein
schwingsignale treten während des Schaltens der Transistoren N21-N24 auf. Wie man erken
nen kann, bleibt die Spannung bei den Knoten ND2 und COM zwischen den Schaltübergän
gen praktisch konstant. Fig. 6 und 7 zeigen ähnliche simulierte Einschwingverhalten, welche
sich ergeben, wenn die Temperatur etwa 150°C bzw. etwa -40°C beträgt.
Ein weiterer Vorteil des LVDS-Treibers 200 ist die Überwindung von Ausgangsimpedanz
problemen, die bei einem herkömmlichen LVDS-Treiber 100 (Fig. 1) auftreten. Die in den
Fig. 5 bis 7 gezeigt Kleinsignalanalyse macht deutlich, daß die Spannung bei den Knoten
ND2 und COM zwischen den Schaltübergängen konstant bleiben. Diese Knoten ND2, COM
sind daher äquivalent zu der Kleinsignalanalyse bei Schaltungsmasse. Die einzige Aus
gangsimpedanz in dem LVDS-Treiber 200 ist die Impedanz aufgrund des Schaltens der Tran
sistoren N21-N24. Daher eliminiert der LVDS-Treiber 200 nicht nur Impedanzunsymmetrien,
sondern die Impedanz des LVDS-Treibers 200 ist auch wesentlich niedriger als bei einer her
kömmlichen LVDS-Treiberschaltung 100.
Dem Fachmann auf diesem Gebiet werden sich zahlreiche weitere Modifikationen und Ab
wandlungen der Struktur und des Verfahrens der Erfindung ergeben, ohne den Bereich der
Erfindung zu verlassen. Obwohl die Erfindung in Verbindung mit bestimmten bevorzugten
Ausführungsformen beschrieben wurde, muß man verstehen, daß die beanspruchte Erfindung
durch diese speziellen Ausführungsformen nicht beschränkt werden soll.
Claims (14)
1. Einrichtung umfassend eine Leitungstreiberschaltung zum Liefern eines Differenzsi
gnals an einen externen Schaltreis, bei der die Leitungstreiberschaltung folgende
Merkmale aufweist:
ein erster und ein zweiter Ausgangsknoten, die mit einem externen Schaltkreis ver bindbar sind und einen ersten und einen zweiten Ansteuerstrom führen;
eine Stromspeiseschaltung, die so konfiguriert ist, daß sie einen dritten Ansteuerstrom erzeugt;
eine Stromlenkschaltung, die mit der Stromspeiseschaltung bei einem ersten Signal knoten sowie mit dem ersten und dem zweiten Ausgangsknoten gekoppelt und so kon figuriert ist, daß sie ein erstes und ein zweites Eingangssignal empfängt und abhängig davon den dritten Ansteuerstrom in eine erste und eine zweite Richtung lenkt, um den ersten und den zweiten Ansteuerstrom vorzusehen, wobei der erste und der zweite An steuerstrom gemeinsam bei dem ersten und dem zweiten Ausgangsknoten ein Diffe renzausgangssignal bilden;
eine erste Einstellschaltung, die mit der Stromspeiseschaltung und der Stromlenk schaltung gekoppelt ist;
eine Stromverbraucherschaltung, die mit der Stromlenkschaltung bei einem zweiten Signalknoten verbunden ist;
eine zweite Einstellschaltung, die mit der Stromverbraucherschaltung und der Strom lenkschaltung verbunden ist; und
eine Nachahmungsschaltung, die mit der ersten und der zweiten Einstellschaltung ver bunden und so konfiguriert ist, daß sie ein erstes Bezugssignal an die erste Einstell schaltung und ein zweites Bezugssignal an die zweite Einstellschaltung liefert, wobei die erste Einstellschaltung ein erstes Knotensignal bei dem ersten Signalknoten mit dem ersten Bezugssignal vergleicht und dann, wenn das erste Knotensignal das erste Bezugssignal überschreitet, die Stromspeiseschaltung ansteuert, um Strom zu der Stromlenkschaltung zu führen, um einen vorgegebenen Wert des Differenzausgangs signals aufrechtzuerhalten, und
die zweite Stromeinstellschaltung ein zweites Knotensignal bei dem zweiten Signal knoten mit dem zweiten Bezugssignal vergleicht und dann, wenn das zweite Knoten signal das zweite Bezugssignal überschreitet, die Stromverbraucherschaltung ansteu ert, um Strom von der Stromlenkschaltung zu ziehen, um den vorgegebenen Wert des Differenzausgangssignals aufrechtzuerhalten.
ein erster und ein zweiter Ausgangsknoten, die mit einem externen Schaltkreis ver bindbar sind und einen ersten und einen zweiten Ansteuerstrom führen;
eine Stromspeiseschaltung, die so konfiguriert ist, daß sie einen dritten Ansteuerstrom erzeugt;
eine Stromlenkschaltung, die mit der Stromspeiseschaltung bei einem ersten Signal knoten sowie mit dem ersten und dem zweiten Ausgangsknoten gekoppelt und so kon figuriert ist, daß sie ein erstes und ein zweites Eingangssignal empfängt und abhängig davon den dritten Ansteuerstrom in eine erste und eine zweite Richtung lenkt, um den ersten und den zweiten Ansteuerstrom vorzusehen, wobei der erste und der zweite An steuerstrom gemeinsam bei dem ersten und dem zweiten Ausgangsknoten ein Diffe renzausgangssignal bilden;
eine erste Einstellschaltung, die mit der Stromspeiseschaltung und der Stromlenk schaltung gekoppelt ist;
eine Stromverbraucherschaltung, die mit der Stromlenkschaltung bei einem zweiten Signalknoten verbunden ist;
eine zweite Einstellschaltung, die mit der Stromverbraucherschaltung und der Strom lenkschaltung verbunden ist; und
eine Nachahmungsschaltung, die mit der ersten und der zweiten Einstellschaltung ver bunden und so konfiguriert ist, daß sie ein erstes Bezugssignal an die erste Einstell schaltung und ein zweites Bezugssignal an die zweite Einstellschaltung liefert, wobei die erste Einstellschaltung ein erstes Knotensignal bei dem ersten Signalknoten mit dem ersten Bezugssignal vergleicht und dann, wenn das erste Knotensignal das erste Bezugssignal überschreitet, die Stromspeiseschaltung ansteuert, um Strom zu der Stromlenkschaltung zu führen, um einen vorgegebenen Wert des Differenzausgangs signals aufrechtzuerhalten, und
die zweite Stromeinstellschaltung ein zweites Knotensignal bei dem zweiten Signal knoten mit dem zweiten Bezugssignal vergleicht und dann, wenn das zweite Knoten signal das zweite Bezugssignal überschreitet, die Stromverbraucherschaltung ansteu ert, um Strom von der Stromlenkschaltung zu ziehen, um den vorgegebenen Wert des Differenzausgangssignals aufrechtzuerhalten.
2. Einrichtung nach Anspruch 1, bei der die erste und die zweite Einstellschaltung einen
ersten bzw. einen zweiten Operationsverstärker umfassen.
3. Einrichtung nach Anspruch 1 oder 2, bei der die Stromspeiseschaltung einen Strom
speisetransistor und die Stromverbraucherschaltung einen Stromverbrauchertransistor
aufweist.
4. Einrichtung nach einem der vorangehenden Ansprüche, bei der
das erste Bezugssignal ein hohes Ausgangsspannungsbezugssignal umfaßt;
das zweite Bezugssignal ein niedriges Ausgangsspannungsbezugssignal umfaßt;
das erste Knotensignal ein hohes Ausgangsspannungssignal umfaßt, das einen hohen Wert hat, der im Verhältnis zu dem Differenzausgangssignal variiert; und
das zweite Knotensignal ein niedriges Ausgangsspannungssignal umfaßt, daß einen niedrigen Wert hat, der im Verhältnis zu dem Differenzausgangssignal variiert.
das erste Bezugssignal ein hohes Ausgangsspannungsbezugssignal umfaßt;
das zweite Bezugssignal ein niedriges Ausgangsspannungsbezugssignal umfaßt;
das erste Knotensignal ein hohes Ausgangsspannungssignal umfaßt, das einen hohen Wert hat, der im Verhältnis zu dem Differenzausgangssignal variiert; und
das zweite Knotensignal ein niedriges Ausgangsspannungssignal umfaßt, daß einen niedrigen Wert hat, der im Verhältnis zu dem Differenzausgangssignal variiert.
5. Einrichtung nach einem der vorangehenden Ansprüche, bei der die Nachahmungs
schaltung folgende Merkmale aufweist:
eine Nachahmungsstromspeiseschaltung zum Vorsehen eines Nachahmungsansteuer stroms;
eine erste Nachahmungswiderstandsschaltung, die mit der Nachahmungsstromspeise schaltung gekoppelt ist, wobei ein erster Nachahmungsspannungsabfall über der ersten Nachahmungswiderstandsschaltung proportional zu einem ersten Ansteuerspannungs abfall zwischen dem ersten Signalknoten und dem ersten Ausgangsknoten ist;
eine zweite Nachahmungswiderstandsschaltung, die mit der ersten Nachahmungswi derstandsschaltung gekoppelt ist, wobei ein zweiter Nachahmungsspannungsabfall über der zweiten Nachahmungswiderstandsschaltung proportional zu einem zweiten Ansteuerspannungsabfall zwischen dem ersten und dem zweiten Ausgangsknoten ist;
eine dritte Nachahmungswiderstandsschaltung, die mit der zweiten Nachahmungswi derstandsschaltung gekoppelt ist, wobei ein dritter Nachahmungsspannungsabfall über der dritten Nachahmungswiderstandsschaltung proportional zu einem dritten Ansteu erspannungsabfall zwischen dem zweiten Knoten und dem zweiten Signalknoten ist; und
eine Nachahmungsstromverbraucherschaltung, die mit der zweiten Nachahmungswi derstandsschaltung verbunden ist.
eine Nachahmungsstromspeiseschaltung zum Vorsehen eines Nachahmungsansteuer stroms;
eine erste Nachahmungswiderstandsschaltung, die mit der Nachahmungsstromspeise schaltung gekoppelt ist, wobei ein erster Nachahmungsspannungsabfall über der ersten Nachahmungswiderstandsschaltung proportional zu einem ersten Ansteuerspannungs abfall zwischen dem ersten Signalknoten und dem ersten Ausgangsknoten ist;
eine zweite Nachahmungswiderstandsschaltung, die mit der ersten Nachahmungswi derstandsschaltung gekoppelt ist, wobei ein zweiter Nachahmungsspannungsabfall über der zweiten Nachahmungswiderstandsschaltung proportional zu einem zweiten Ansteuerspannungsabfall zwischen dem ersten und dem zweiten Ausgangsknoten ist;
eine dritte Nachahmungswiderstandsschaltung, die mit der zweiten Nachahmungswi derstandsschaltung gekoppelt ist, wobei ein dritter Nachahmungsspannungsabfall über der dritten Nachahmungswiderstandsschaltung proportional zu einem dritten Ansteu erspannungsabfall zwischen dem zweiten Knoten und dem zweiten Signalknoten ist; und
eine Nachahmungsstromverbraucherschaltung, die mit der zweiten Nachahmungswi derstandsschaltung verbunden ist.
6. Einrichtung nach Anspruch 5, bei welcher der Nachahmungsansteuerstrom proportio
nal zu einem Bruchteil des dritten Ansteuerstroms ist.
7. Einrichtung nach Anspruch 5 oder 6, bei der die externe Schaltung eine ohm'sche Last
mit einem externen Lastwiderstand aufweist, der zwischen dem ersten und dem zwei
ten Ausgangsknoten angeschlossen ist.
8. Einrichtung nach Anspruch 7, bei der die zweite Nachahmungswiderstandsschaltung
eine erste Lastwiderstandsschaltung in Reihe mit einer zweiten Lastwiderstandsschal
tung aufweist, wobei eine Summe aus einem Widerstandswert der ersten Lastwider
standsschaltung und der zweiten Lastwiderstandsschaltung proportional zu dem exter
nen Lastwiderstand ist.
9. Einrichtung nach einem der Ansprüche 5 bis 8, mit einer dritten Einstellschaltung, die
mit der Nachahmungsstromverbraucherschaltung und der zweiten Nachahmungswi
derstandsschaltung verbunden und so konfiguriert ist, daß sie eine Spannung in der
zweiten Nachahmungswiderstandsschaltung mit einer gewünschten Offsetbezugsspan
nung vergleicht, und wenn die Spannung der zweiten Nachahmungswiderstandsschal
tung die gewünschte Offsetbezugsspannung überschreitet, steuert die dritte Einstell
schaltung die Stromverbraucherschaltung, um den Nachahmungsansteuerstrom abzu
ziehen, bis die Spannung in der zweiten Nachahmungswiderstandsschaltung propor
tional zur gewünschten Offsetbezugsspannung ist.
10. Einrichtung nach Anspruch 9, bei der die dritte Einstellschaltung einen Operationsver
stärker umfaßt.
11. Einrichtung mit einer Leitungstreiberschaltung zum Liefern eines Differenzsignals an
einen externen Schaltkreis, bei der die Leitungstreiberschaltung folgende Merkmale
aufweist:
einen ersten und einen zweiten Ausgangsknoten, die mit einem externen Schaltkreis verbindbar sind und einen ersten und einen zweiten Ansteuerstrom führen;
eine Treiberzelle mit
einer Ansteuerstromspeiseschaltung, die so konfiguriert ist, daß sie einen drit ten Ansteuerstrom erzeugt;
einer Ansteuerstromverbraucherschaltung;
einem ersten und einem zweiten Transistor, die zwischen der Ansteuerstrom speiseschaltung und der Ansteuerstromverbraucherschaltung angeschlossen und so konfiguriert sind, daß sie ein erstes Eingangssignal empfangen und abhängig davon den dritten Ansteuerstrom in eine erste Richtung lenken, um den ersten Ansteuerstrom vorzusehen;
einem dritten und einem vierten Transistor, die zwischen der Ansteuerstrom speiseschaltung und der Ansteuerstromverbraucherschaltung angeschlossen und so konfiguriert sind, daß sie ein zweites Eingangssignal empfangen und abhängig davon den dritten Ansteuerstrom in eine zweite Richtung lenken, um den zweiten Ansteuer strom vorzusehen, wobei der erste und der zweite Ansteuerstrom zusammen ein Diffe renzausgangssignal bei dem ersten und dem zweiten Ausgangsknoten bilden;
einer ersten Einstellschaltung, die mit der Stromspeiseschaltung bei einem er sten Signalknoten verbunden ist;
einer zweiten Einstellschaltung, die mit der Stromverbraucherschaltung bei ei nem zweiten Signalknoten verbunden ist; und
eine Nachahmungsschaltung mit
einer Nachahmungsstromspeiseschaltung, die mit der ersten Einstellschaltung verbunden und so konfiguriert ist, daß sie einen Nachahmungsansteuerstrom liefert,
wobei eine erste Nachahmungsspannung über der Nachahmungsstromspeiseschaltung proportional zu einer ersten Ansteuerspannung über der Ansteuerstromspeiseschaltung ist;
einem ersten Nachahmungstransistor, der mit der Nachahmungsstromspeise schaltung verbunden ist, wobei eine zweite Nachahmungsspannung über dem ersten Nachahmungstransistor proportional zu einer zweiten Treiberschaltung über dem er sten und dem vierten Transistor ist;
einer Nachahmungswiderstandsschaltung, die mit dem ersten Nachah mungstransistor verbunden ist, wobei eine dritte Nachahmungsspannung über der Nachahmungswiderstandsschaltung proportional zu einer dritten Ansteuerspannung zwischen dem ersten und dem zweiten Ausgangsknoten ist;
einem zweiten Nachahmungstransistor, der mit der Nachahmungswiderstands schaltung und der zweiten Einstellschaltung verbunden ist, wobei eine vierte Nachah mungsspannung über dem zweiten Nachahmungstransistor proportional zu einer vier ten Ansteuerspannung über dem zweiten und dem dritten Transistor ist; und
einer Nachahmungsstromverbraucherschaltung, die mit dem zweiten Nachah mungstransistor verbunden ist, wobei eine fünfte Nachahmungsspannung über der Nachahmungsstromverbraucherschaltung proportional zu einer fünften Ansteuerspan nung über der Stromverbraucherschaltung ist.
einen ersten und einen zweiten Ausgangsknoten, die mit einem externen Schaltkreis verbindbar sind und einen ersten und einen zweiten Ansteuerstrom führen;
eine Treiberzelle mit
einer Ansteuerstromspeiseschaltung, die so konfiguriert ist, daß sie einen drit ten Ansteuerstrom erzeugt;
einer Ansteuerstromverbraucherschaltung;
einem ersten und einem zweiten Transistor, die zwischen der Ansteuerstrom speiseschaltung und der Ansteuerstromverbraucherschaltung angeschlossen und so konfiguriert sind, daß sie ein erstes Eingangssignal empfangen und abhängig davon den dritten Ansteuerstrom in eine erste Richtung lenken, um den ersten Ansteuerstrom vorzusehen;
einem dritten und einem vierten Transistor, die zwischen der Ansteuerstrom speiseschaltung und der Ansteuerstromverbraucherschaltung angeschlossen und so konfiguriert sind, daß sie ein zweites Eingangssignal empfangen und abhängig davon den dritten Ansteuerstrom in eine zweite Richtung lenken, um den zweiten Ansteuer strom vorzusehen, wobei der erste und der zweite Ansteuerstrom zusammen ein Diffe renzausgangssignal bei dem ersten und dem zweiten Ausgangsknoten bilden;
einer ersten Einstellschaltung, die mit der Stromspeiseschaltung bei einem er sten Signalknoten verbunden ist;
einer zweiten Einstellschaltung, die mit der Stromverbraucherschaltung bei ei nem zweiten Signalknoten verbunden ist; und
eine Nachahmungsschaltung mit
einer Nachahmungsstromspeiseschaltung, die mit der ersten Einstellschaltung verbunden und so konfiguriert ist, daß sie einen Nachahmungsansteuerstrom liefert,
wobei eine erste Nachahmungsspannung über der Nachahmungsstromspeiseschaltung proportional zu einer ersten Ansteuerspannung über der Ansteuerstromspeiseschaltung ist;
einem ersten Nachahmungstransistor, der mit der Nachahmungsstromspeise schaltung verbunden ist, wobei eine zweite Nachahmungsspannung über dem ersten Nachahmungstransistor proportional zu einer zweiten Treiberschaltung über dem er sten und dem vierten Transistor ist;
einer Nachahmungswiderstandsschaltung, die mit dem ersten Nachah mungstransistor verbunden ist, wobei eine dritte Nachahmungsspannung über der Nachahmungswiderstandsschaltung proportional zu einer dritten Ansteuerspannung zwischen dem ersten und dem zweiten Ausgangsknoten ist;
einem zweiten Nachahmungstransistor, der mit der Nachahmungswiderstands schaltung und der zweiten Einstellschaltung verbunden ist, wobei eine vierte Nachah mungsspannung über dem zweiten Nachahmungstransistor proportional zu einer vier ten Ansteuerspannung über dem zweiten und dem dritten Transistor ist; und
einer Nachahmungsstromverbraucherschaltung, die mit dem zweiten Nachah mungstransistor verbunden ist, wobei eine fünfte Nachahmungsspannung über der Nachahmungsstromverbraucherschaltung proportional zu einer fünften Ansteuerspan nung über der Stromverbraucherschaltung ist.
12. Einrichtung nach Anspruch 11, bei der
die erste Einstellschaltung ein erstes Knotensignal bei dem ersten Signalknoten mit dem ersten Bezugssignal vergleicht und abhängig davon die Speiseschaltung steuert, um Strom zu der Stromlenkschaltung zu speisen, um einen vorgegebenen Wert des Differenzausgangssignals aufrechtzuerhalten, und
die zweite Einstellschaltung eines zweites Knotensignal bei dem zweiten Signalknoten mit dem zweiten Bezugssignal vergleicht und abhängig davon die Stromverbraucher schaltung steuert, um Strom von der Stromlenkschaltung zu ziehen, um den vorgege benen Wert des Differenzausgangssignals aufrechtzuerhalten.
die erste Einstellschaltung ein erstes Knotensignal bei dem ersten Signalknoten mit dem ersten Bezugssignal vergleicht und abhängig davon die Speiseschaltung steuert, um Strom zu der Stromlenkschaltung zu speisen, um einen vorgegebenen Wert des Differenzausgangssignals aufrechtzuerhalten, und
die zweite Einstellschaltung eines zweites Knotensignal bei dem zweiten Signalknoten mit dem zweiten Bezugssignal vergleicht und abhängig davon die Stromverbraucher schaltung steuert, um Strom von der Stromlenkschaltung zu ziehen, um den vorgege benen Wert des Differenzausgangssignals aufrechtzuerhalten.
13. Verfahren zum Aufrechterhalten eines vorgegebenen Werts eines Differenzausgangs
signals einer Leitungstreiberschaltung, mit folgenden Verfahrensschritten:
Führen eines ersten und eines zweiten Ansteuerstroms über einen ersten und einen zweiten Ausgangsknoten;
Vorsehen eines dritten Ansteuerstroms durch eine Stromspeiseschaltung über einen er sten Signalknoten;
Lenken des dritten Ansteuerstroms in eine erste und eine zweite Richtung, um den er sten und den zweiten Ansteuerstrom an den ersten und den zweiten Ausgangsknoten zu liefern, wobei der erste und der zweite Ansteuerstrom gemeinsam ein Diffe renzausgangssignal bei dem ersten und dem zweiten Ausgangsknoten bilden;
Abziehen eines Teils des dritten Ansteuerstroms durch eine Stromverbraucherschal tung über einen zweiten Signalknoten;
Vergleichen eines ersten Knotensignals bei dem ersten Signalknoten mit einem ersten Bezugssignal und abhängig davon Steuern der Stromspeiseschaltung, um den dritten Ansteuerstrom zuzuführen, um einen vorgegebenen Wert des Differenzausgangs signals aufrechtzuerhalten; und
Vergleichen eines zweiten Knotensignals bei dem zweiten Signalknoten mit einem zweiten Bezugssignal und abhängig davon Steuern der Stromverbraucherschaltung, um den Teil des dritten Ansteuerstroms abzuziehen, um den vorgegebenen Wert des Differenzausgangssignals aufrechtzuerhalten.
Führen eines ersten und eines zweiten Ansteuerstroms über einen ersten und einen zweiten Ausgangsknoten;
Vorsehen eines dritten Ansteuerstroms durch eine Stromspeiseschaltung über einen er sten Signalknoten;
Lenken des dritten Ansteuerstroms in eine erste und eine zweite Richtung, um den er sten und den zweiten Ansteuerstrom an den ersten und den zweiten Ausgangsknoten zu liefern, wobei der erste und der zweite Ansteuerstrom gemeinsam ein Diffe renzausgangssignal bei dem ersten und dem zweiten Ausgangsknoten bilden;
Abziehen eines Teils des dritten Ansteuerstroms durch eine Stromverbraucherschal tung über einen zweiten Signalknoten;
Vergleichen eines ersten Knotensignals bei dem ersten Signalknoten mit einem ersten Bezugssignal und abhängig davon Steuern der Stromspeiseschaltung, um den dritten Ansteuerstrom zuzuführen, um einen vorgegebenen Wert des Differenzausgangs signals aufrechtzuerhalten; und
Vergleichen eines zweiten Knotensignals bei dem zweiten Signalknoten mit einem zweiten Bezugssignal und abhängig davon Steuern der Stromverbraucherschaltung, um den Teil des dritten Ansteuerstroms abzuziehen, um den vorgegebenen Wert des Differenzausgangssignals aufrechtzuerhalten.
14. Verfahren nach Anspruch 13 mit dem weiteren Verfahrensschritt:
Führen eines Nachahmungsansteuerstroms, der proportional zu dem dritten Ansteuer strom ist, zu einer Nachahmungsschaltung und abhängig davon Erzeugen des ersten und des zweiten Bezugssignals.
Führen eines Nachahmungsansteuerstroms, der proportional zu dem dritten Ansteuer strom ist, zu einer Nachahmungsschaltung und abhängig davon Erzeugen des ersten und des zweiten Bezugssignals.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/078,776 US6111431A (en) | 1998-05-14 | 1998-05-14 | LVDS driver for backplane applications |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19922354A1 true DE19922354A1 (de) | 2000-05-25 |
DE19922354C2 DE19922354C2 (de) | 2003-10-30 |
Family
ID=22146144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19922354A Expired - Fee Related DE19922354C2 (de) | 1998-05-14 | 1999-05-14 | LVDS-Treiber für Backplane-Anwendungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US6111431A (de) |
JP (1) | JP3202728B2 (de) |
DE (1) | DE19922354C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002103909A1 (en) * | 2001-06-14 | 2002-12-27 | Nurlogic Design, Inc. | Gain compensation and bias current control in an lvds circuit |
EP1318601A2 (de) | 2001-11-19 | 2003-06-11 | Broadcom Corporation | Differenztreiberstufe mit Spannungssteuerung und Verfahren |
DE10227618A1 (de) * | 2002-06-20 | 2004-01-15 | Infineon Technologies Ag | Logikschaltung |
US6791377B2 (en) | 2002-06-07 | 2004-09-14 | Alcatel | LVDS driver in bipolar and MOS technology |
Families Citing this family (129)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6433579B1 (en) * | 1998-07-02 | 2002-08-13 | Altera Corporation | Programmable logic integrated circuit devices with differential signaling capabilities |
JP3467441B2 (ja) * | 1999-12-01 | 2003-11-17 | Necエレクトロニクス株式会社 | バッファ回路 |
US6294933B1 (en) * | 2000-02-01 | 2001-09-25 | Motorola, Inc. | Method and apparatus for low power differential signaling to reduce power |
JP3498042B2 (ja) * | 2000-06-05 | 2004-02-16 | Necエレクトロニクス株式会社 | 電子機器及びそれを備えた電子機器システム |
US6476642B1 (en) * | 2000-07-17 | 2002-11-05 | Agere Systems Guardian Corp. | Differential current driver circuit |
DE10049774C2 (de) | 2000-09-29 | 2002-11-07 | Infineon Technologies Ag | Gegentaktendstufe für digitale Signale mit geregelten Ausgangspegeln |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
WO2002037623A1 (en) * | 2000-11-06 | 2002-05-10 | Vitesse Semiconductor Corporation | Modulators for vertical cavity surface emitting lasers |
DE10061945A1 (de) * | 2000-12-13 | 2002-07-18 | Bosch Gmbh Robert | Busschnittstelle und Verfahren zum Ankoppeln eines Busteilnehmers an einen Bus |
US6760381B2 (en) | 2001-01-05 | 2004-07-06 | Centillium Communications Inc. | High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation |
US6288581B1 (en) | 2001-01-05 | 2001-09-11 | Pericom Semiconductor Corp. | Low-voltage differential-signalling output buffer with pre-emphasis |
US6288577B1 (en) | 2001-03-02 | 2001-09-11 | Pericom Semiconductor Corp. | Active fail-safe detect circuit for differential receiver |
JP4159883B2 (ja) * | 2001-03-12 | 2008-10-01 | エヌエックスピー ビー ヴィ | 電流源出力とrf信号に対する高い免疫性とを有するラインドライバ |
TW480817B (en) * | 2001-03-15 | 2002-03-21 | Himax Opto Electronics Corp | Data transmitter |
US6624670B2 (en) * | 2001-03-21 | 2003-09-23 | Texas Instruments Incorporated | High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization |
US6369621B1 (en) * | 2001-03-29 | 2002-04-09 | Texas Instruments Incorporated | Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit |
JP2002314397A (ja) * | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 差動信号出力回路 |
US6429700B1 (en) | 2001-04-17 | 2002-08-06 | International Business Machines Corporation | Driver circuit with output common mode voltage control |
US6611155B2 (en) * | 2001-06-08 | 2003-08-26 | Texas Instruments Incorporated | Internally and externally biased dual mode 1394 compliant driver |
US6452418B1 (en) * | 2001-06-28 | 2002-09-17 | Koninklijke Philips Electronics N.V. | Level shifter with independent grounds and improved EME-isolation |
US6943591B1 (en) * | 2001-08-17 | 2005-09-13 | National Semiconductor Corporation | Apparatus and method for detecting a fault condition in a common-mode signal |
US6605991B2 (en) * | 2001-08-30 | 2003-08-12 | Motorola, Inc. | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US6847232B2 (en) * | 2001-11-08 | 2005-01-25 | Texas Instruments Incorporated | Interchangeable CML/LVDS data transmission circuit |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
WO2003049291A1 (fr) * | 2001-12-07 | 2003-06-12 | Thine Electronics, Inc. | Circuit integre a semi-conducteur |
KR100431629B1 (ko) * | 2002-03-21 | 2004-05-17 | 이디텍 주식회사 | 고속전류 스위치의 기준전압생성회로 |
US6590422B1 (en) | 2002-03-27 | 2003-07-08 | Analog Devices, Inc. | Low voltage differential signaling (LVDS) drivers and systems |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US6836149B2 (en) | 2002-04-12 | 2004-12-28 | Stmicroelectronics, Inc. | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US6700403B1 (en) | 2002-05-15 | 2004-03-02 | Analog Devices, Inc. | Data driver systems with programmable modes |
US6600346B1 (en) * | 2002-07-30 | 2003-07-29 | National Semiconductor Corporation | Low voltage differential swing (LVDS) signal driver circuit with low PVT and load sensitivity |
US7336780B2 (en) * | 2002-08-01 | 2008-02-26 | Integrated Device Technology, Inc. | Differential signaling transmission circuit |
US6812733B1 (en) | 2002-08-02 | 2004-11-02 | Pmc-Sierra, Inc. | High-efficiency mixed voltage/current mode output driver |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US6639434B1 (en) * | 2002-10-07 | 2003-10-28 | Lattice Semiconductor Corporation | Low voltage differential signaling systems and methods |
JP4184345B2 (ja) * | 2002-11-15 | 2008-11-19 | エヌエックスピー ビー ヴィ | スイング低減信号回路のための適応ヒステリシス |
DE10255642B4 (de) * | 2002-11-28 | 2006-07-13 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals |
US7068077B1 (en) | 2003-04-17 | 2006-06-27 | Cypress Semiconductor Corporation | LVDS output driver having low supply voltage capability |
US6888388B1 (en) * | 2003-05-08 | 2005-05-03 | National Semiconductor Corp. | Constant edge rate output driver |
US6777983B1 (en) * | 2003-05-22 | 2004-08-17 | Faraday Technology Corp. | Differential voltage transmission circuit |
US7088166B1 (en) * | 2003-06-19 | 2006-08-08 | Cypress Semiconductor Corporation | LVDS input circuit with extended common mode range |
US20050007162A1 (en) * | 2003-07-08 | 2005-01-13 | Hector Torres | High speed, low power LVDS driver |
JP3948446B2 (ja) * | 2003-09-03 | 2007-07-25 | セイコーエプソン株式会社 | 半導体装置 |
US6924668B2 (en) * | 2003-09-25 | 2005-08-02 | Infineon Technologies Ag | Differential to single-ended logic converter |
US7274361B2 (en) * | 2003-09-26 | 2007-09-25 | Mstar Semiconductor, Inc. | Display control device with multipurpose output driver |
JP4549650B2 (ja) * | 2003-10-15 | 2010-09-22 | パナソニック株式会社 | 小振幅差動インターフェース回路 |
JP4230881B2 (ja) * | 2003-10-23 | 2009-02-25 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路、及びレベル変換回路 |
US20050110530A1 (en) * | 2003-11-21 | 2005-05-26 | Matsushita Electric Industrial Co., Ltd. | Differential output circuit |
US7012450B1 (en) | 2003-12-15 | 2006-03-14 | Decicon, Inc. | Transmitter for low voltage differential signaling |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
DE602005019401D1 (de) * | 2004-05-11 | 2010-04-01 | Nxp Bv | Schaltungsanordnung und verfahren zum betrieb einer solchen schaltungsanordnung |
US7091754B2 (en) * | 2004-06-28 | 2006-08-15 | Exar Corporation | CMOS LvPECL driver with output level control |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7342420B2 (en) * | 2004-09-24 | 2008-03-11 | Integrated Device Technology, Inc. | Low power output driver |
US7119602B2 (en) * | 2004-09-30 | 2006-10-10 | Koninklijke Philips Electronics N.V. | Low-skew single-ended to differential converter |
US20060066393A1 (en) * | 2004-09-30 | 2006-03-30 | Bradley Kendall Davis | High-speed, low-power, low-skew, low-voltage differential receiver |
US20060066352A1 (en) * | 2004-09-30 | 2006-03-30 | Davis Bradley K | Low-voltage, low-skew differential transmitter |
JP4509737B2 (ja) * | 2004-10-28 | 2010-07-21 | 株式会社東芝 | 差動信号生成回路および差動信号送信回路 |
US7535258B1 (en) | 2004-12-15 | 2009-05-19 | Lattice Semiconductor Corporation | Programmable current output and common-mode voltage buffer |
US7215148B1 (en) | 2004-12-15 | 2007-05-08 | Lattice Semiconductor Corporation | Programmable current output buffer |
US7215173B2 (en) * | 2005-01-31 | 2007-05-08 | Intel Corporation | Low-swing level shifter |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US20080246511A1 (en) * | 2005-04-28 | 2008-10-09 | Satoshi Miura | Differential Drive Circuit and Electronic Apparatus Incorporating the Same |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US7256626B2 (en) * | 2005-11-22 | 2007-08-14 | United Microelectronics Corp. | Low-voltage differential signal driver with pre-emphasis circuit |
US7330056B1 (en) * | 2005-12-06 | 2008-02-12 | Exar Corporation | Low power CMOS LVDS driver |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US7411431B2 (en) * | 2006-02-06 | 2008-08-12 | Fairchild Semiconductor Corporation | Dual output differential line driver using single current |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7579872B2 (en) * | 2006-05-31 | 2009-08-25 | Fujitsu Limited | Low-voltage differential signal driver for high-speed digital transmission |
US7576567B2 (en) * | 2006-05-31 | 2009-08-18 | Fujitsu Limited | Low-voltage differential signal driver for high-speed digital transmission |
US7427878B2 (en) * | 2006-06-01 | 2008-09-23 | Fujitsu Limited | Low-voltage differential signal driver for high-speed digital transmission |
US7348810B1 (en) * | 2006-10-27 | 2008-03-25 | Rajendran Nair | Push pull high-swing capable differential signaling circuits |
US20080116935A1 (en) * | 2006-11-20 | 2008-05-22 | Rajendran Nair | Source-coupled differential low-swing driver circuits |
JP4983284B2 (ja) * | 2007-02-13 | 2012-07-25 | 富士通株式会社 | 差動ドライバ回路 |
US20080218292A1 (en) * | 2007-03-08 | 2008-09-11 | Dong-Uk Park | Low voltage data transmitting circuit and associated methods |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
KR100902588B1 (ko) | 2007-06-26 | 2009-06-11 | 주식회사 동부하이텍 | 드라이버 설계 방법 |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
JP5074914B2 (ja) * | 2007-12-21 | 2012-11-14 | 川崎マイクロエレクトロニクス株式会社 | 出力ドライバ回路 |
JP4996517B2 (ja) * | 2008-03-24 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 入力回路及び入力回路を含む半導体集積回路 |
US7719324B1 (en) * | 2008-04-04 | 2010-05-18 | National Semiconductor Corporation | Low voltage differential signal (LVDS) transmitter with output power control |
US7920027B2 (en) * | 2008-04-07 | 2011-04-05 | Qualcomm Incorporated | Amplifier design with biasing and power control aspects |
US7902883B2 (en) * | 2008-06-20 | 2011-03-08 | Fujitsu Limited | Preemphasis driver with replica bias |
US8503519B2 (en) * | 2008-06-20 | 2013-08-06 | Fujitsu Limited | Detecting residual ISI components using two data patterns |
US8270464B2 (en) * | 2008-06-20 | 2012-09-18 | Fujitsu Limited | Decision feedback equalizer (DFE) |
US7898295B1 (en) | 2009-03-19 | 2011-03-01 | Pmc-Sierra, Inc. | Hot-pluggable differential signaling driver |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8228108B2 (en) * | 2009-10-22 | 2012-07-24 | Texas Instruments Incorporated | High speed fully differential resistor-based level formatter |
US7990178B2 (en) * | 2009-12-01 | 2011-08-02 | Himax Imaging, Inc. | Driving circuit with impedence calibration |
US7863936B1 (en) | 2009-12-01 | 2011-01-04 | Himax Imaging, Inc. | Driving circuit with impedence calibration and pre-emphasis functionalities |
KR101139633B1 (ko) * | 2010-08-04 | 2012-05-15 | 성균관대학교산학협력단 | 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 |
US8633756B2 (en) * | 2011-07-21 | 2014-01-21 | National Semiconductor Corporation | Low voltage differential signaling (LVDS) circuitry and method for dynamically controlling common mode voltage at input |
JP6140573B2 (ja) * | 2012-09-03 | 2017-05-31 | 株式会社メガチップス | 出力バッファ回路 |
US8928365B2 (en) * | 2012-10-23 | 2015-01-06 | Qualcomm Incorporated | Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors |
CN104111681B (zh) * | 2013-04-22 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 低压差分信号驱动器 |
WO2016035192A1 (ja) * | 2014-09-04 | 2016-03-10 | 株式会社ソシオネクスト | 送信回路及び半導体集積回路 |
US9432000B1 (en) * | 2015-02-04 | 2016-08-30 | Inphi Corporation | Low power buffer with gain boost |
JP6764726B2 (ja) * | 2016-08-24 | 2020-10-07 | 旭化成エレクトロニクス株式会社 | 電流インターフェース回路 |
US10425043B1 (en) * | 2018-05-03 | 2019-09-24 | Novatek Microelectronics Corp. | Operational amplifier with constant transconductance bias circuit and method using the same |
US11075636B1 (en) * | 2020-03-26 | 2021-07-27 | Nxp Usa, Inc. | Differential output driver circuit and method of operation |
WO2022049893A1 (ja) * | 2020-09-07 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | 制御回路および駆動回路 |
US11750166B2 (en) | 2021-01-13 | 2023-09-05 | Marvell Asia Pte. Ltd. | Method and device for high bandwidth receiver for high baud-rate communications |
US11309904B1 (en) | 2021-02-24 | 2022-04-19 | Marvell Asia Pte Ltd. | Method and device for synchronization of large-scale systems with multiple time interleaving sub-systems |
DE102021207210A1 (de) * | 2021-07-08 | 2023-01-12 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sendemodul und Verfahren zum Senden von differentiellen Signalen in einem seriellen Bussystem |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4084070A (en) * | 1977-01-21 | 1978-04-11 | Rca Corporation | Overcurrent protection circuit |
US4791314A (en) * | 1986-11-13 | 1988-12-13 | Fairchild Semiconductor Corporation | Oscillation-free, short-circuit protection circuit |
JPS63193720A (ja) * | 1987-02-06 | 1988-08-11 | Toshiba Corp | 論理回路 |
US4884165A (en) * | 1988-11-18 | 1989-11-28 | Advanced Micro Devices, Inc. | Differential line driver with short circuit protection |
US4987318A (en) * | 1989-09-18 | 1991-01-22 | International Business Machines Corporation | High level clamp driver for wire-or buses |
US5604417A (en) * | 1991-12-19 | 1997-02-18 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JP3142018B2 (ja) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | 負荷駆動回路 |
US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
US5444446A (en) * | 1993-07-01 | 1995-08-22 | Texas Instruments Incorporated | Apparatus and method for duplicating currents |
DE69328932T2 (de) * | 1993-12-13 | 2000-12-14 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen |
US5632019A (en) * | 1994-07-15 | 1997-05-20 | Seagate Technology, Inc. | Output buffer with digitally controlled power handling characteristics |
JP2590758B2 (ja) * | 1994-10-31 | 1997-03-12 | 日本電気株式会社 | バスドライバ |
DE19646684C1 (de) * | 1996-11-12 | 1998-03-05 | Ericsson Telefon Ab L M | Ausgangspufferschaltkreis |
US5880599A (en) * | 1996-12-11 | 1999-03-09 | Lsi Logic Corporation | On/off control for a balanced differential current mode driver |
US6005438A (en) * | 1997-12-10 | 1999-12-21 | National Semiconductor Corporation | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload |
-
1998
- 1998-05-14 US US09/078,776 patent/US6111431A/en not_active Expired - Lifetime
-
1999
- 1999-05-14 JP JP13440899A patent/JP3202728B2/ja not_active Expired - Fee Related
- 1999-05-14 DE DE19922354A patent/DE19922354C2/de not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002103909A1 (en) * | 2001-06-14 | 2002-12-27 | Nurlogic Design, Inc. | Gain compensation and bias current control in an lvds circuit |
US6617925B2 (en) | 2001-06-14 | 2003-09-09 | Nurlogic Design, Inc. | Method and apparatus for gain compensation and control in low voltage differential signaling applications |
EP1318601A2 (de) | 2001-11-19 | 2003-06-11 | Broadcom Corporation | Differenztreiberstufe mit Spannungssteuerung und Verfahren |
US6791377B2 (en) | 2002-06-07 | 2004-09-14 | Alcatel | LVDS driver in bipolar and MOS technology |
DE10227618A1 (de) * | 2002-06-20 | 2004-01-15 | Infineon Technologies Ag | Logikschaltung |
US7132858B2 (en) | 2002-06-20 | 2006-11-07 | Infineon Technologies Ag | Logic circuit |
DE10227618B4 (de) * | 2002-06-20 | 2007-02-01 | Infineon Technologies Ag | Logikschaltung |
Also Published As
Publication number | Publication date |
---|---|
JP3202728B2 (ja) | 2001-08-27 |
DE19922354C2 (de) | 2003-10-30 |
JP2000041072A (ja) | 2000-02-08 |
US6111431A (en) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19922354C2 (de) | LVDS-Treiber für Backplane-Anwendungen | |
DE19919140B4 (de) | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE69118953T2 (de) | Pufferschaltung | |
DE69718221T2 (de) | Treiberschaltungsvorrichtung | |
DE102010029608B4 (de) | Impedanztransformationen mit Transistorschaltungen | |
DE102010046686B3 (de) | Elektronische Vorrichtung und Verfahren für Pufferung | |
DE69522150T2 (de) | Operationsverstärker und Stromdetektorschaltungen | |
DE3906927C2 (de) | ||
DE60131375T2 (de) | Operationsverstärkeranordnung mit Ruhestromeinstellungschaltung | |
DE19815878B4 (de) | Ausgangstreiberschaltung und Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen unter Verwendung derselben | |
DE69428045T2 (de) | Programmierbarer cmos bus- und übertragungsleitungstreiber | |
DE68912272T2 (de) | Lastgesteuerter ECL-Treiber. | |
DE69521028T2 (de) | Vortreiberschaltung zum rauscharmen Schalten hoher Ströme in einer Last | |
DE60315631T2 (de) | Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang | |
DE4002676A1 (de) | Bezugsspannungsschaltung und verfahren zum erzeugen einer bezugsspannung | |
DE60012121T2 (de) | Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit | |
DE19717331C2 (de) | Treiberschaltung | |
DE19820248B4 (de) | Ausgangspufferschaltkreis mit umschaltbarem Ausgangs-Gleichtaktpegel | |
DE112004002311T5 (de) | Stromübertragungslogikschaltung | |
DE69508826T2 (de) | Konstantstromquelle mit Feldeffekttransistor | |
DE69738366T2 (de) | Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung | |
DE102020115851B3 (de) | Schneller spannungsregler und verfahren zur spannungsregelung | |
DE69412657T2 (de) | Differentiale Bustreiber | |
EP0763916A2 (de) | Empfängerschaltung mit konstantem Eingangswiderstand |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |