JP4184345B2 - スイング低減信号回路のための適応ヒステリシス - Google Patents

Description

本発明は、適応ヒステリシスを備えたシステムに関する。より詳細には、本発明は、例えば、表示システムに用いられる、適応ヒステリシスを備えたインタフェース回路に関する。

現在の市場動向では、高速かつ低電力のシステムが非常に頻繁に求められている。このため、これらの要件を満たすことができるように、いくつかの新しいプロトコルが研究され、実施されてきている。

表示システムにとって特に重要である主な基準は、以下の通りである。
− より小型でより薄いカラムドライバ基板を可能にするためのバス幅の縮小
− 表示システムの実行時間を延長するための低消費電力
− 電磁干渉（ＥＭＩ）抑制部品および従来の遮蔽装置を不要とする、電磁干渉（ＥＭＩ）の発生の低減
− 高解像度ディスプレイを実現可能にする高処理能力
最も広く使用されているプロトコルの１つに、いわゆるＲＳＤＳ（商標）（スイング低減差動信号）規格がある。ＲＳＤＳは、ナショナル・セミコンダクタ・コーポレーションの商標である。このＲＳＤＳプロトコルは、上記の基準を満たすものである。

具体的には、ＴＦＴディスプレイ業界における、より高解像度のディスプレイを求める傾向があるので、ＲＳＤＳ準拠のインタフェース等の新規な低ノイズ・デジタル・インタフェースが必要となる。液晶フラットパネルディスプレイ（ＬＣＤ）では、ホスト・コンピュータによって供給されるデジタル・データがアナログ電圧に変換され、それがディスプレイを駆動して所望のグレースケール画像またはカラー画像を生成する。カラムドライバは、このようなディスプレイを駆動する重要な要素である。

ＲＳＤＳは、ディスプレイ（例えばフラットパネルディスプレイ）のタイミング制御装置と、表示パネルのカラム電極を駆動するのに使用されるカラムドライバとの間のチップ間インタフェース用のプロトコルとともに、送信機の出力特性および受信機の入力特性を定義する信号（signaling）規格である。

ＲＳＤＳプロトコルに基づく表示システムは、公称の信号スイング２００ｍＶの差動インタフェースを有する。このインタフェースは、ホスト・コンピュータ（例えば図形処理装置）と広帯域表示システムのＬＣＤパネルとの間で普通に使用されている、既知のロバストなデジタルＬＶＤＳインタフェースの主な利点を保持している。ＬＶＤＳとは、「低電圧差動信号（Low Voltage Differential Signaling）」の略称であり、高速かつ低消費電力のデータ伝送規格である。ＲＳＤＳは、ディスプレイのサブシステムに使用され、その信号スイングは、ＬＶＤＳから、より低いスイングにまでさらに低減され得ることに留意されたい。

図１は、ＬＣＤシステムの典型的なブロック図である。ＬＶＤＳは、ホスト・コンピュータ（図１に示さず）とパネル・モジュール１０との間のインタフェースとして使用されている。ＬＶＤＳ受信器機能１１が、パネル・タイミング制御装置１２内に典型的に組み込まれている。ＲＳＤＳバス１３が、送信回路として機能するパネル・タイミング制御装置１２（ＴＣＯＮ）と、受信回路として機能するカラムドライバ・バンク１４との間に配置されている。このＲＳＤＳバス１３は、典型的に８対幅（eight pair wide）に１クロック対を加えた差動バスであり、マルチドロップ・バス構成を有することもできる。カラムドライバ・バンク１４は、複数のＲＳＤＳカラムドライバ１４．１を備える。典型的に、カラムドライバ・バンク１４の各カラムドライバ１４．１は、アナログ出力信号を供給することによって、表示パネル１６のｎ個のカラム電極（例えば、ｎ＝３８４または４８０）のために機能する（serves）。この例では、各カラムドライバ１４．１は、ｎ＝４個のカラム電極のみのために機能する。ロウドライバ１５．１のアレイを備えるロウドライバ・アレイ１５がある。パネル１６のロウ（行）のいくつかは、これらのロウドライバ１５．１のいずれかによって駆動される。ロウドライバ１５．１は、順次活動化されて、一度に１つの行の画素がオンになり、それによってカラムを駆動するアナログ電圧が、それぞれの画素行に直列に印加され得る。パネル１６は、例えば、６４０画素幅および４８０ライン（またはロウ）画素を有するＴＦＴ液晶表示パネルとすることができる。カラムドライバ１４．１は、ＲＳＤＳバス１３を介して受け取った差動クロック信号（ＣＬＫ＋およびＣＬＫ−）を用いて、ビデオ・データをストローブ（strobe）するインタフェースを有する。ＲＳＤＳ信号規格に関するさらなる詳細については、例えば、ナショナル・セミコンダクタ・コーポレーションの２００１年５月発行「ＲＳＤＳ仕様書」改訂版０．９５に記載されている。さらなる詳細については、現在ナショナル・セミコンダクタ・コーポレーションに譲渡されている米国特許第６，３５６，２６０号から得ることができる。

残念ながら、ＲＳＤＳ信号方式を適切に動作させるウィンドウは、ノイズのために劣化しやすい。従来の表示システムでは、ノイズの影響を制限することができるように、カラムドライバ・インタフェースにヒステリシス具備回路が導入されている。このヒステリシス具備回路は、典型的にハード配線型（hardwired）である。もう１つの問題として、ある種の回路では、差動クロック信号（例えば、ＣＬＫ＋、ＣＬＫ−信号およびビデオ・データ信号Ｄ０＋、Ｄ０−、Ｄ１＋等）の信号レベルが変動することが挙げられる。ヒステリシス具備回路を適切にトリガするには、入力信号が小さすぎるかまたは大きすぎる場合があるので、ある状況下では、これは、ＲＳＤＳ回路に予測不可能な動作をもたらす。現在のシステムを実際の動作状態に動的に適合させることはできない。

米国特許第４，５３５，２９４号には、入力信号が確実に正しいウィンドウ内に収まるように、比較器回路における電位がシフトされるシステムについて記載されている。この米国特許によれば、ハード配線型であり、したがって変更することができない。このために、入力側で電位をシフトする必要がある。こうすることによって、比較器回路の入力に対称な信号が確実に印加されることになる。

したがって、本発明の目的は、様々な信号レベルの差動入力信号を処理するインタフェースを改良することである。もう１つの目的は、それに基づいて従来のＲＳＤＳ回路および表示システムを改良することである。

本発明によれば、実際の動作状態に適合させることができるインタフェース回路が提供される。したがって、ノイズおよび／または差動入力信号レベルの変動によって生じる問題を低減または解消することができる。

上述のように既知のシステムにおけるこれらの欠点は、本明細書に記載され、クレームされている本発明を用いることで低減または解消される。

本発明による差動入力信号を処理するための装置が請求項１にてクレームされている。

様々な有利な実施形態は請求項２から１０にクレームされている。

本発明による表示システム用の制御回路は請求項１１にクレームされている。

様々な有利な方法は請求項１２から１７にクレームされている。

本発明の利点は、詳細な実施形態に関連して説明されている。

本発明のより完全な説明および本発明の他の目的および利点については、以下の説明を添付の図面とともに参照されたい。

本発明の詳細を述べる前に、ヒステリシス具備回路のいくつかの特徴について、図２Ａおよび図２Ｂに関して説明する。簡単なヒステリシス具備回路２０の構成図が図２Ａに示されている。差動入力信号ＩＮ＋、ＩＮ−がノイズによって影響を受ける（effected）場合、ヒステリシスによる利点は、入力信号のグリッチがフィルタリングされ、その結果、見せかけの（spurious）遷移なしに急峻な出力波形ＯＵＴが得られることである。これは、シュミット・トリガ回路の典型的な動作である。残念ながら、ヒステリシス具備回路２０は、図２Ｂに示すように、設計によって固定された（トリップ・レベルとも呼ばれる）閾値ＶＴ１およびＶＴ２を有する。入力信号ＩＮ＋、ＩＮ−のレベルおよび／または反転振幅が変化した場合、この組み込まれた固定ヒステリシスによって、回路全体が使用不能にさえなってしまう可能性がある。ヒステリシス具備回路が適切に動作しなくなる２つの状況を図２Ｂに示す。ＩＮ＋、ＩＮ−の入力信号レベルが範囲１内にあるとすると、上側のトリップ・レベルＶＴ２に達することはまずない。入力信号レベルＩＮ＋、ＩＮ−が範囲２内にある場合、入力信号は下側のトリップ・レベルＶＴ１より下がることはない。いずれの場合にも、回路２０は所望の出力波形ＯＵＴを供給することができない。

本発明によると、入力信号のレベルが感知され、それに従ってヒステリシスが適合される。

一実施形態では、位相感知を実施するために差動クロック信号が用いられる同期アプリケーションが与えられている。

次いで、本発明の動作原理を図３に関して説明する。入力信号ＩＮ１を処理する装置３０が設けられている。説明を簡単にするために、１つの入力信号ＩＮ１だけを含むものとする。本実施形態によれば、装置３０は、第１の電圧４２を出力３２に供給する最大ピーク検出器３１を備える。この第１の電圧は、ピーク検出器の入力４１に印加される入力信号ＩＮ１の平均電圧ピークに比例する。信号４２は、低周波信号である。ピーク検出器３１の後にコンプレッサ３３が続いている。コンプレッサ３３は、出力線３４上に第２の電圧４２．１を供給するために第１の電圧４２を処理する。このコンプレッサは、入力３２で、小さい電圧を増幅し、大きい電圧を圧縮する関数２９（関数ｇ）を実行することができる。第２の電圧は、第２の電圧によって調整可能なトリム電流ＩＴを供給する電圧制御可能な電流源３５に印加される。トリム電流ＩＴによってヒステリシス特性が調整可能な、ヒステリシス具備回路３６が設けられている。ヒステリシス具備回路３６は、Ａ、Ｂで示された入出力端子３８、３９を有している。これらの端子ＡおよびＢは、ヒステリシスが有効なノードである。

入力４１における入力レベルが変化すると、ピーク検出器３１は新たな平均ピークを追跡し始めて、入力４１における平均ピークに比例する（第１の電圧４２と呼ばれる）電圧レベルを供給する。この第１の電圧４２は、コンプレッサ３３によって処理され、次いで、電圧制御可能な電流源３５から供給されるトリム電流ＩＴを調整するのに使用される。このトリム電流ＩＴは、ヒステリシス具備回路３６のヒステリシス特性を調節するために用いられる。入力側４１における各入力レベルごとに、ピーク検出器３１は入力ＩＮの振幅（平均）を表す電圧（第１の電圧４２）を供給する。コンプレッサ３３は、実際の入力レベルに必要なヒステリシスを制御／調整するために、第２の電圧４２．１を電流源３５に供給し印加する。この構成は、動作範囲を調整することを可能とし、並びに、２つの端子ＡとＢとの間に印加された信号を処理するときに回路３６が適切にトリガすることができるようにヒステリシス具備回路３６のヒステリシス特性が確実に調節されることを可能とする。

最大ピーク検出器３１は、例えば積分器を備えていてもよい。

本発明の一実施形態によれば、図４に示すように、２つの追加の電流（ＩｋＡおよびＩｄＢ）によって、比較器の差動対６５の２つの分岐（端子ＡおよびＢ）の意図的な不均衡が利用される。これらの追加の電流ＩｋＡおよびＩｄＢは、差動入力２８における差動入力信号ＩＮの振幅に依存する。これらの２つの分岐（端子ＡおよびＢ）における電流が、（意図的な不均衡による）不整合によって影響を受けると、結果として比較器６５の入力にオフセットが生じる。この入力オフセットによって、比較器の差動入力対６５は、差動振幅が入力オフセットよりも小さくなるか、または等しくなる信号を感知することはなくなる。言い換えれば、入力オフセットは、ヒステリシスを示す。入力オフセットのシグナム（signum）が、本発明による、差動入力ＩＮの状態に応じて切り替えを行う回路（例えば、シュミット・トリガ等のヒステリシス具備回路）によって制御される場合、ヒステリシスは対称になり得る。これによって、性能が全体的に改善される。

本発明の実施形態の詳細な実施形態について、図４に示す。図４は、装置５０を示している。装置５０は、最小包絡線抽出器（minimum envelop extractor）５１として実現されているピーク検出器を備えたブロック６８を含む。この最小包絡線抽出器５１は、差動入力２８に印加される差動入力信号（Ｖ_ｉｎ＋およびＶ_ｉｎ−）の包絡線信号２６（Ｖｍｉｎで示す）を追跡する。最小包絡線抽出器５１は、２つの出力線５２および４５を有する。この最小包絡線抽出器５１は、出力４５で包絡線信号Ｖｍｉｎ２６を供給し、出力５２で同相電圧Ｖｃｍを供給する。ＶｍｉｎおよびＶｃｍは、以下のように定義される。
Ｖｍｉｎ＝（Ｖ_ｉｎ＋−Ｖ_ｉｎ−）
Ｖｃｍ＝（Ｖ_ｉｎ＋＋Ｖ_ｉｎ−）／２
電圧ＶｍｉｎおよびＶｃｍはともに、コンプレッサ５３に供給される。本実施形態におけるこのコンプレッサ５３は、これら２つの電圧ＶｍｉｎおよびＶｃｍの電流関数ｇ（枠５３内の曲線２５によって示されている）、すなわちｇ＝ｆ（Ｖｍｉｎ，Ｖｃｍ）を実行する。コンプレッサ５３は、２つの電圧ＶｍｉｎおよびＶｃｍを、以下のように定義されるトリム電流Ｉｆｂに変換する。
Ｉｔｂ＝ｇ^＊（Ｖｃｍ−Ｖｍｉｎ）

原則として、この関数ｇはどんな種類のものでもよいことに留意されたい。本実施形態では、関数ｇは、コンプレッサ５３の入力側における電圧ＶｍｉｎとＶｃｍとの差ΔＶ（ΔＶ＝Ｖｃｍ−Ｖｍｉｎ）、および、出力５４におけるフィードバック電流Ｉｆｂに関連する相互コンダクタンスによって実現される。このフィードバック電流Ｉｆｂは、差動入力信号（Ｖｉｎ＋およびＶｉｎ−）の振幅の像（image）であり、これは、導入すべきヒステリシスの量を制御するために用いられる。装置５０は、さらに、２つの電流差動増幅器４３、４４を有するヒステリシス具備回路５５と、少なくとも比較器の差動入力対６５とを備えるブロック６７．１を含む。２つの電流差動増幅器４３、４４によって、電流ＩｋＡおよびＩｄＢが処理される。ただし、ＩｋＡ＝Ｋ（Ｉｆｂ−ＩＡ）、および、ＩｄＢ＝Ｄ（Ｉｆｂ−ＩＢ）である。図４に示すように、電流ＩＡは分岐５６の初期電流であり、電流ＩＢは分岐５７の初期電流である。端子ＡおよびＢは、ヒステリシスが有効なノードである。

ヒステリシス具備回路５５は、以下のように動作する。初期電流はＩＡ＞ＩＢと仮定する。このとき、ノードＡとＢとの間の差動信号の次の遷移において、入力ＣＬＫ＋のより高い値で転流（communication）がトリガされるようにして、電流ＩＢを低減させることを目的とする。この目的のために、電流ＩｋＡは、ノードＢから漏洩する。ヒステリシス具備回路５５の内部が交差接続されているために、これによってＡの電流が増大し、Ｂの電流が低減する正帰還が開始される。副次的効果として、比較器６５の伝搬遅延が改善される。

例えば、ヒステリシス具備回路５５は、比較器の差動入力対６５の負荷を通して電流ＩＡおよびＩＢを駆動してもよい。

図４の実施形態のシステム実装形態を図５に示す。この図では、表示システムの制御回路６０の一部が示されている。この制御回路６０は、複数のインタフェースを有するインタフェース・バンク６１を備えている。３つのインタフェース６２．１、６２．２、６２．３が、図５に示されている。差動ビデオ・データ信号（Ｄ０＋、Ｄ０−、Ｄ１＋、Ｄ１−、．．．）および差動クロック信号（ＣＬＫ＋、ＣＬＫ−）を搬送するＲＳＤＳバス等のデータ・バス６３がある。差動クロック信号は、表示システムのいわゆるビデオ・クロック信号であってもよい。電力を消費し、さらに電磁干渉（ＥＭＩ）を発生するのは、このデータ・バス６３である。既存の表示システムのほとんどは、データ・バス６３を介して画素データを伝送するためにＴＴＬ電圧レベル（ＣＭＯＳレベル３．３ボルト）を用いているので、消費電力が大きい。このデータ・バス６３上のデータ速度が高く、差動信号の遷移エッジが急峻であると、大きなＥＭＩが発生する。図４によれば、インタフェース・バンク６１の第１のインタフェース６２．１は、回路ブロック６８を備えている。

本発明によれば、差動クロック信号は、第１のインタフェース６２．１におけるヒステリシス具備回路６７．１のトリップ・レベルを決定し、同様に、後続のインタフェース６２．２、６２．３等すべてにおいて、ヒステリシス具備回路６７．２、６７．３等のトリップ・レベルを決定する。この目的のために、回路６８の出力信号Ｉｆｂが、第１のインタフェース６２．１の一部であるヒステリシス具備回路６７．１に供給される。また、まったく同じ信号Ｉｆｂが、接続線５４を介して後続のインタフェース６２．２、６２．３におけるヒステリシス具備回路６７．２、６７．３にも供給される。このアプローチによって、これらすべてのインタフェースのヒステリシス具備回路（例えば比較器６５）はすべて、クロック差動入力信号（ＣＬＫ＋、ＣＬＫ−）の電流レベルに従って調整されることになる。すなわち、ヒステリシス具備回路のトリップ・レベルは、バス６３上のクロック差動入力信号（ＣＬＫ＋、ＣＬＫ−）が変化するにつれてシフトする。

図５に示す要素に加えて、制御回路６０は、代表的に、シフト・レジスタ、デジタル・アナログ変換器（ＤＡＣ）ラッチ等の追加の回路を備えていることに留意されたい。

本発明の方式は、常に２つの信号、すなわちこれら２つの信号間の差を用いて動作する。本明細書に示された実施形態は高速であり、したがって、ＲＳＤＳ準拠のシステムに使用するのによく適している。

本発明によれば、システムが起動すると、クロック信号が差動入力信号ＩＮの最終的なピーク間振幅に達し、次いで通常はそれをほぼ一定に保つので、タイミングは重要な問題ではない。

本発明によれば、比較器のトリップ・レベルは、差動入力信号がより小さくなるにつれてより低レベルへシフトし、差動入力信号がより大きくなるにつれてより高レベルへシフトする。

本発明の回路は、ＶＧＡとＵＸＧＡとの間の解像度を有するディスプレイアプリケーション用のＲＳＤＳインタフェースに使用するのによく適している。

分かりやすいように別々の実施形態を例にとって説明した本発明の様々な特徴は、単一の実施形態の組合せでも実現されることを理解されたい。逆に、簡潔にするために単一の実施形態を例にとって説明した本発明の様々な特徴は、個別に提供され、あるいは、任意の適切なサブコンビネーションでも提供され得る。

以上、図面および本明細書に本発明の好ましい実施形態を記載した。特定の用語を使用したが、上述の説明では用語を単に一般的かつ説明的な意味で使用したにすぎず、限定を意図するものではない。

従来のＬＣＤディスプレイのブロック図である。 差動入力を有するヒステリシス具備回路を示す図である。 低レベル入力信号および高レベル入力信号において、シュミット・トリガ等のヒステリシス具備回路が適切にトリガされ得ないことを説明するために使用される図である。 本発明による第１の実施形態の構成図である。 本発明による第２の実施形態の構成図である。 図４に示す実施形態を含むシステムの構成図である。

Claims (17)

1. 差動入力信号を処理する装置であって、
   差動入力を有し、前記差動入力における平均電圧ピークに比例する第１の電圧を供給するピーク検出器と、
   第２の電圧を供給するために前記第１の電圧を処理するコンプレッサと、
   前記第２の電圧によって調整可能なトリム電流を供給する電圧制御可能な電流源と、
   前記トリム電流によってヒステリシス特性が調整可能なヒステリシス具備回路とを備え、
   前記ピーク検出器は、前記コンプレッサに動作可能に結合され、前記コンプレッサは、前記電圧制御可能な電流源に動作的に結合されることを特徴とする装置。
2. 前記ピーク検出器は、積分器を備えることを特徴とする請求項１に記載の装置。
3. 前記ピーク検出器は、前記差動入力に印加される差動入力信号の包絡線に対して作用することを特徴とする請求項１に記載の装置。
4. 前記ピーク検出器は、前記ピーク検出器の差動入力における前記平均電圧ピークを絶えず追跡するように設計されていることを特徴とする請求項１または請求項２に記載の装置。
5. 前記ピーク検出器の差動入力における前記平均電圧ピークに応じたヒステリシス特性を提供することを特徴とする請求項１または請求項２に記載の装置
6. 前記ピーク検出器は、その差動入力において差動入力トランジスタ対を含むことを特徴とする請求項１または請求項２に記載の装置。
7. 前記平均電圧ピークが変化するときに、前記差動入力トランジスタ対の負荷状態が変化することを特徴とする請求項６に記載の装置。
8. 前記ヒステリシス具備回路のトリップ・レベルを、前記差動入力信号が低レベル信号である場合にはより低レベルにシフトし、前記差動入力信号が高レベル信号である場合にはより高レベルにシフトすることによって、前記ヒステリシス特性が調整されることを特徴とする請求項１または請求項２に記載の装置。
9. 位相感知と前記ヒステリシス特性の適切な調整とを実行するために、前記差動入力信号として差動クロック信号が使用されることを特徴とする請求項１または請求項２に記載の装置。
10. 前記コンプレッサは、前記第２の電圧を供給するために前記第１の電圧を処理するときに、関数を適用することを特徴とする請求項１または請求項２に記載の装置。
11. インタフェースのアレイを備える表示システム用の制御回路において、
    少なくとも１つのインタフェースは、
    差動入力を有し、前記差動入力に印加される差動クロック信号の平均電圧ピークに比例する第１の電圧を供給するピーク検出器と、
    第２の電圧を供給するために前記第１の電圧を処理するコンプレッサと、
    前記第２の電圧によって調整可能な電流（Ｉｆｂ）を供給する電圧制御可能な電流源と、
    前記電流（Ｉｆｂ）によってヒステリシス特性が調整可能なヒステリシス具備回路とを備える制御回路。
12. 他のインタフェースの前記ヒステリシス特性も調整され得るように、信号（Ｉｆｂ）は、前記インタフェースのアレイの前記少なくとも１つのインタフェースによって他のインタフェースへ供給されることを特徴とする請求項１１に記載の制御回路。
13. 前記インタフェースのアレイの前記インタフェースは、差動ＲＳＤＳインタフェースとして機能することを特徴とする請求項１１または請求項１２に記載の制御回路。
14. 前記インタフェースのアレイの前記インタフェースは、タイミング制御器と前記表示システムの表示パネルのカラム電極にアナログ信号を駆動するために採用されたデジタル・アナログ・ラッチとの間にある低電磁干渉（ＥＭＩ）／低電力のインタフェースとして機能することを特徴とする請求項１１または請求項１２に記載の制御回路。
15. 前記インタフェースのアレイにビデオ・データを伝送する伝送回路をさらに備えることを特徴とする請求項１１または請求項１２に記載の制御回路。
16. 前記インタフェースのアレイが、前記ビデオ・データを、前記表示システムの表示パネルのカラム電極を駆動するためのアナログ信号に変換することを特徴とする請求項１５に記載の制御回路。
17. 任意の種類のスイング低減シグナリングが、前記ビデオ・データを前記インタフェースのアレイに伝送するために、使用され得ることを特徴とする請求項１４または請求項１５に記載の制御回路。

Images