DE19830320A1 - Ladungsgekoppeltes Bauelement und Verfahren zu dessen Herstellung - Google Patents

Ladungsgekoppeltes Bauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19830320A1
DE19830320A1 DE19830320A DE19830320A DE19830320A1 DE 19830320 A1 DE19830320 A1 DE 19830320A1 DE 19830320 A DE19830320 A DE 19830320A DE 19830320 A DE19830320 A DE 19830320A DE 19830320 A1 DE19830320 A1 DE 19830320A1
Authority
DE
Germany
Prior art keywords
doped impurity
impurity region
region
polysilicon
bccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19830320A
Other languages
English (en)
Other versions
DE19830320C2 (de
Inventor
Yong Park
Do Hyung Kim
Sang Ho Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures II LLC
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19830320A1 publication Critical patent/DE19830320A1/de
Application granted granted Critical
Publication of DE19830320C2 publication Critical patent/DE19830320C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung betrifft ein ladungsgekoppeltes Bauelement (CCD), insbe­ sondere ein horizontal-ladungsgekoppeltes Bauelement (HCCD), das als Multipixel-CCD verwendbar ist, indem die Taktfrequenz erhöht wird, wo­ bei ein 1-Phasen-Takten durchgeführt wird.
Fig. 1 zeigt das Layout eines herkömmlichen CCD-Bauelements. Das CCD enthält Photodioden PD, die ein optisches Signal in elektrische Signalladungen umwandeln; vertikal-ladungsgekoppelte Bauelemente (VCCD), die in vertikaler Richtung zwischen den Photodioden vorhanden sind und die von den Photodioden photoelektrisch gewandelte Signalla­ dungen übertragen; ein horizontal-ladungsgekoppeltes Bauelement (HCCD), das von den VCCDs einzeln empfangene Signalladungen in hori­ zontaler Richtung überträgt; und einen Verstärker SA.
Bei dem oben genannten CCD muß das HCCD während einer kurzen Zeit­ dauer parallel die von den VCCDs übertragenen Ladungen lesen, was ein schnelleres Takten erforderlich macht. Dementsprechend wird im allge­ meinen ein 2-Phasen Takt an das HCCD angelegt, im Gegensatz zu den VCCDs, bei denen ein 4-Phasen-Takten erfolgt.
Im folgenden wird unter Bezugnahme auf die beigefügten Zeichnungen ein herkömmliches horizontal-ladungsgekoppeltes Bauelement (HCCD) be­ schrieben. Fig. 2A zeigt eine Querschnittsansicht eines herkömmlichen HCCDs, dessen Potentialprofil in Fig. 2B gezeigt ist. Bezugnehmend auf Fig. 2A enthält das HCCD eine Wanne 13 eines P-Leitfähigkeitstyps (P- Wanne), die in einem Halbleitersubstrat 11 eines N-Leitfähigkeitstyps (N- Halbleitersubstrat) gebildet ist, einen vergrabenen CCD (BCCD) 15 in ei­ nem vorbestimmten Bereich der P-Wanne 13, der als horizontaler La­ dungsübertragungskanal verwendet wird, einen auf dem BCCD 15 ausge­ bildeten Gateisolationsfilm 17, erste und zweite Polysiliziumgates 19, 19a, die wiederholt auf dem Gateisolationsfilm 17 gebildet und voneinander isoliert sind, und einen Barrierebereich 21, der jeweils in einem vorbe­ stimmten Bereich des BCCDs 15 unterhalb der zweiten Polysiliziumgates 19a ausgebildet ist.
Wie in Fig. 2B gezeigt, wird bei dem herkömmlichen HCCD durch den Barrierebereich 21 selbst dann eine abgestufte Potentialwanne erhalten, wenn an die zwei Polysiliziumgates ein identisches Taktsignal angelegt wird. Dadurch werden die Ladungen in eine Richtung bewegt, wobei Elek­ tronen am Boden der Potentialwanne mit dem geringeren Energieniveau angehäuft werden, was im folgenden näher beschrieben wird.
Wenn t=1 ist, sammeln sich Ladungen in der Potentialwanne unterhalb des vierten Polysiliziumgates, an dem eine Hochspannung angelegt ist, Wenn t=2 ist, wird an das erste und zweite Polysiliziumgate eine Hoch­ spannung angelegt, um das Energieniveau des Bereichs unter dem ersten und zweiten Polysiliziumgate zu senken. An das dritte und vierte Polysilizi­ umgate wird eine Niederspannung angelegt, um das Energieniveau des Be­ reichs unter dem dritten und vierten Polysiliziumgate zu erhöhen. Im vor­ liegenden Beispiel können sich aufgrund des Barrierebereichs 21 unter dem dritten Polysiliziumgate die in der Potentialwanne unter dem vierten Polysiliziumgate angesammelten Elektronen nicht nach links bewegen.
Wenn das Energieniveau des Bereichs unter dem fünften und sechsten Po­ lysiliziumgate allmählich gesenkt wird, um die rechte Energiebarriere des Bereichs unterhalb des vierten Polysiliziumgates zu entfernen, bewegen sich die Elektronen zur Potentialwanne unter dem fünften und sechsten Polysiliziumgate, deren Energieniveaus nun niedriger sind. Wenn das Energieniveau des Bereichs unter dem fünften und sechsten Polysilizium­ gate ausreichend hoch wird, erfolgt erneut die Bildung einer abgestuften Potentialwanne. Entsprechend bewegen sich die in der Potentialwanne unter dem vierten Polysiliziumgate angehäuften Elektronen zur Potential­ wanne unter dem sechsten Polysiliziumgate.
Das oben beschriebene CCD verwendet ein 2-Phasen-Takten, so daß zwei Anschlüsse erforderlich sind, um externe Taktsignale mit einergegenseiti­ gen Phasendifferenz von 180° anzulegen. Dadurch wird die Konfiguration von Zusatzschaltungen des CCDs sehr kompliziert. Darüber hinaus ist es aufgrund des 2-Phasen-Taktens sehr schwierig Hochgeschwindigkeits- CCDs zu realisieren.
Aufgabe der Erfindung ist es ein CCD-Bauelement und ein Verfahren zu dessen Herstellung bereitzustellen, wobei die oben genannten Probleme und Nachteile bereits bekannter CCDs im wesentlichen beseitigt werden.
Insbesondere ist es eine Aufgabe der Erfindung ein CCD-Bauelement so­ wie ein Verfahren zu dessen Herstellung zur Verfügung zu stellen, wobei die Zahl der Taktsignal-Eingangsanschlüsse reduziert ist.
Weitere Merkmale und Vorteile der Erfindung können der folgenden Be­ schreibung direkt entnommen werden oder ergeben sich durch praktische Anwendung der Erfindung.
Die Lösung der gestellten Aufgabe ist den Patentansprüchen 1 und 11 zu entnehmen. Vorteilhafte Ausgestaltungen der Erfindung sind in den Un­ teransprüchen genannt.
Nach einem ersten Aspekt der Erfindung enthält ein ladungsgekoppeltes Bauelement (CCD) in Übereinstimmung mit der Erfindung eine in einem Substrat gebildete Wanne eines gegenüber eines Leitfähigkeitstyps des Substrats entgegengesetzten Leitfähigkeitstyps; einen auf der Wanne ge­ bildeten BCCD-Bereich eines ersten Leitfähigkeitstyps; erste in einem vor­ bestimmten Bereich des BCCD-Bereichs des ersten Leitfähigkeitstyps ge­ bildete schwach dotierte Störstellenbereiche; einen in einem vorbestimm­ ten Bereich des BCCD-Bereichs gebildeten stark dotierten Störstellenbe­ reich, der einen vorbestimmten Abstand vom ersten schwach dotierten Störstellenbereich aufweist: einen zwischen dem ersten schwach dotier­ ten Störstellenbereich und dem stark dotierten Störstellenbereich gebil­ deten zweiten schwach dotierten Störstellenbereich; ein über einem Be­ reich des BCCD-Bereichs und zwischen dem ersten schwach dotierten Störstellenbereich und dem stark dotierten Störstellenbereich gebildetes erstes Polysiliziumgate; und ein über dem ersten schwach dotierten Stör­ stellenbereich gebildetes zweites Polysiliziumgate.
Nach einer Weiterbildung der Erfindung ist der stark dotierte Störstellen­ bereich durch ein zweimaliges Störstellen-Implantationsverfahren gebil­ det, so daß seine Störstellenkonzentration größer als die des zweiten schwach dotierten Störstellenbereichs ist.
Die ersten schwach dotierten Störstellenbereiche können in einem Be­ reich des BCCD-Bereichs gebildet und an beiden Seiten des ersten Polysi­ liziumgates angeordnet sein.
Ferner liegt an dem ersten Polysiliziumgate und dem zweiten Polysilizium­ gate ein identisches Taktsignal an.
Gemäß einer bevorzugten Ausführungsform ist auf dem stark dotierten Störstellenbereich und dem zweiten schwach dotierten Störstellenbereich ein Floatinggate gebildet.
Nach einer weiteren Ausgestaltung der Erfindung ist das Substrat von ei­ nem N-Leitfähigkeitstyp und der stark dotierte Störstellenbereich sowie der erste und der zweite schwach dotierte Störstellenbereich jeweils von einem P-Leitfähigkeitstyp.
Gemäß einer noch weiteren Ausgestaltung der Erfindung ist zwischen dem BCCD-Bereich und dem ersten und zweiten Polysiliziumgate ein Gateiso­ lationsfilm gebildet.
Nach einem zweiten Aspekt der Erfindung wird ein Verfahren zur Herstel­ lung eines CCD geschaffen, mit folgenden Schritten:
  • - sequentielle Bildung einer Wanne eines zweiten Leitfähigkeitstyps und eines BCCD-Bereichs auf einem Substrat eines ersten Leitfähigkeits­ typs;
  • - sequentielle Bildung eines Gateisolationsfilms und eines ersten Po­ lysiliziumfilms auf dem BCCD-Bereich. und Musterung des ersten Polysi­ liziumfilms zur Bildung eines ersten Polysiliziumgates;
  • - Bildung von ersten schwach dotierten Störstellenbereichen in vorbe­ stimmten Bereichen des BCCD-Bereichs, die an beiden Seiten des ersten Polysiliziumgates liegen, indem eine Störstellen-Ionenimplantation ver­ wendet wird;
  • - Bildung eines zweiten Polysiliziumfilms auf der gesamten Oberfläche des Substrats einschließlich des ersten Polysiliziumgates, und Musterung des zweiten Polysiliziumfilms zur Bildung eines zweiten Polysiliziumgates;
  • - Bildung eines zweiten schwach dotierten Störstellenbereichs und ei­ nes stark dotierten Störstellenbereichs in dem BCCD-Bereich durch Stör­ stellen-Ionenimplantation, wobei das erste und zweite Polysiliziumgate als Maske verwendet werden; und
  • - Bildung eines dritten Polysiliziumfilms auf der gesamten Oberfläche des Substrats einschließlich dem ersten und zweiten Polysiliziumgate, und Musterung des dritten Polysiliziumfilms zur Bildung eines Floating­ gates.
An dieser Stelle soll angemerkt werden, daß die vorangegangene allgemei­ ne Beschreibung und die folgende genaue Beschreibung der Erfindung beispielhaft sind und andere Ausführungsbeispiele der Erfindung nicht ausschließen.
Im folgenden wird unter Bezugnahme auf die beigefügten Zeichnungen ein Ausführungsbeispiel der Erfindung näher beschrieben. Es zeigen:
Fig. 1 ein Layout eines herkömmlichen CCD-Bauelements;
Fig. 2A und 2B Querschnittsansichten eines herkömmlichen HCCDs, bei dem ein 2-Phasen-Takten durchgeführt wird;
Fig. 3 eine Querschnittsansicht eines HCCDs gemäß der Erfindung;
Fig. 4 ein Potentialniveau zur Erläuterung der Arbeitsweise des erfin­ dungsgemäßen HCCDs nach Fig. 3;
Fig. 5 das Ergebnis einer durchgeführten Simulation, bei der ein erfin­ dungsgemäßes CCD-Bauelement verwendet wurde; und
Fig. 6A-6D Querschnittsansichten eines Herstellungsverfahrens des er­ findungsgemäßen CCD-Bauelements.
Wie in Fig. 3 gezeigt, enthält das HCCD gemäß der Erfindung drei sich wiederholende Muster von Polysiliziumgates. Eines der drei Gates ist po­ tentialmäßig frei schwebend bzw. schwimmend, während die anderen ein identisches Taktsignal erhalten.
Das in Fig. 3 gezeigte erfindungsgemäße HCCD enthält:
  • - eine Wanne 13 eines zweiten Leitfähigkeitstyps, die in einem Halblei­ tersubstrat 11 eines ersten Leitfähigkeitstyps gebildet ist;
  • - einen BCCD-Bereich 15 eines N-Typs, der auf der Wanne 13 des zwei­ ten Leitfähigkeitstyps gebildet ist;
  • - erste, zweite und dritte auf dem BCCD-Bereich 15 gebildete Polysili­ ziumgates 19, 19a und 19b, wobei zwischen den Gates und dem BCCD-Be­ reich ein Gateisolationsfilm gebildet ist;
  • - unter dem zweiten Polysiliziumgate 19a gebildete schwach dotierte Störstellenbereiche 21a, 21c eines ersten Leitfähigkeitstyps;
  • - einen unter dem dritten Polysiliziumgate 19b gebildeten schwach do­ tierten Störstellenbereich 23 eines zweiten Leitfähigkeitstyps; und
  • - einen auf einer Seite des zweiten schwach dotierten Störstellenbe­ reichs 23 gebildeten stark dotierten Störstellenbereich 23a.
Bei der oben beschriebenen HCCD-Struktur erhalten die Polysiliziumga­ tes 19, 19a ein identisches Taktsignal, wobei das dritte Polysiliziumgate 19b frei schwimmend ist. Die Störstellenkonzentration des Floatinggates (drittes Polysiliziumgate) ist derart gesteuert, daß sein Kanalpotential den Wert (Vmax - H1min)/2 des Kanalpotentials der Treibergates (erstes und zweites Polysiliziumgate) annimmt. Der stark dotierte Störstellenbereich 23 weist eine Störstellenkonzentration auf, die größer als die der ersten und zweiten schwach dotierten Störstellenbereiche 21a, 21c und 23 ist. Dies liegt daran, daß ein zweimaliges Störstellen-Ionenimplantations- Verfahren die Menge der Störstellen in dem stark dotierten Störstellenbe­ reich 23a vergrößert. Die ersten und zweiten schwach dotierten Störstel­ lenbereiche 21a, 21c und 23 weisen eine identische Störstellenkonzentra­ tion auf.
Im folgenden wird unter Bezugnahme auf Fig. 4 die Arbeitsweise des er­ findungsgemäßen HCCDs erklärt. Wenn t=1 ist, wird ein Taktsignal von Niederspannung gleichzeitig an das erste, zweite, vierte und fünfte Polysi­ liziumgate angelegt. Dadurch wird das Energieniveau unter dem zweiten Polysiliziumgate niedriger als das unter dem ersten Polysiliziumgate. Dies liegt daran, daß der erste schwach dotierte Störstellenbereich 21a eines P- Typs mit einem größeren Energieniveau unter dem ersten Polysiliziumgate angeordnet ist.
Unter dem dritten Polysiliziumgate sind ein stark dotierter Störstellenbe­ reich 23a, der durch zweimaliges Störstellen-Ionenimplantations-Verfah­ ren gebildet ist, und ein zweiter schwach dotierter Störstellenbereich 23 gebildet. Entsprechend sind die Energieniveaus des stark dotierten Stör­ stellenbereichs 23a und des zweiten schwach dotierten Störstellenbe­ reichs 23 voneinander verschieden, obwohl das dritte Polysiliziumgate frei schwimmend ist. Dies liegt daran, daß der stark dotierte Störstellenbe­ reich 23a ein höheres Energieniveau aufweist als der zweite schwach do­ tierte Störstellenbereich 23. da das dritte Polysiliziumgate frei schwimmt. Als Ergebnis wird die Potentialwanne im zweiten schwach dotierten Stör­ stellenbereich 23 mit dem niedrigeren Energieniveau gebildet, so daß La­ dungen in der Potentialwanne angehäuft werden. Dieses Verfahren wird ebenso für das vierte, fünfte und sechste Polysiliziumgate angewendet.
Bei t=2 wechselt das Taktsignal von einer Niederspannung auf eine Hoch­ spannung. Folglich wird an das erste, zweite, vierte und fünfte Polysilizi­ umgate ein Hochspannungstaktsignal angelegt. Im vorliegenden Fall ist das dritte Polysiliziumgate frei schwimmend. Es tritt ein abrupter Abfall des Energieniveaus des Bereichs unter dem ersten und zweiten Polysilizi­ umgate auf, an denen das Hochspannungstaktsignal anliegt. Das Energie­ niveau unter dem vierten und fünften Polysiliziumgate wird dabei ebenso gesenkt.
Mit anderen Worten werden die Energieniveaus unter dem ersten, zweiten, vierten und fünften Polysiliziumgate niedriger als die der stark dotierten Störstellenbereiche 23a und des zweiten schwach dotierten Störstellenbe­ reichs 23. Entsprechend ist das Energieniveau des zweiten schwach do­ tierten Störstellenbereichs 23 unter dem dritten Polysiliziumgate niedri­ ger als das des stark dotierten Störstellenbereichs 23a, aber höher als das Energieniveau unter dem vierten Polysiliziumgate. Dieses Energieniveau wird gehalten, ähnlich wie bei t=1, da das dritte Polysiliziumgate immer frei schwimmend ist. Da das Energieniveau unter dem vierten und fünften Polysiliziumgate niedriger wird als das unter dem dritten Polysiliziumgate, bewegen sich die Ladungen, die in der Potentialwanne unter dem dritten Polysiliziumgate zur Zeit t=1 angesammelt sind, in die Potentialwanne un­ ter dem fünften Polysiliziumgate, wenn t=2 ist. Die in der Potentialwanne unter dem fünften Polysiliziumgate angehäuften Ladungen können nicht in den Bereich unter dem sechsten Polysiliziumgate gelangen, da das sech­ ste Polysiliziumgate ebenfalls frei schwimmt, ähnlich wie das dritte Polysi­ liziumgate.
Bei t=3, weisen die Energieniveaus dieselben Zustände auf wie bei t=1. Die Ladungen, die in der Potentialwanne unter dem fünften Polysiliziumgate angehäuft sind, wandern in den Bereich unter dem sechsten Polysilizium­ gate, wo der zweite schwach dotierte Störstellenbereich 23 ausgebildet ist. Durch Wiederholung der oben beschriebenen Verfahren bewegt das HCCD die von den VCCDs übertragenen Ladungen an den Verstärker SA. Folglich kann das HCCD die Ladungen mit nur einem Taktsignal bewegen, indem der erste schwach dotierte Störstellenbereich eines P-Typs und der stark dotierte Störstellenbereich eines P-Typs verwendet werden, die voneinan­ der verschiedene Energieniveaus aufweisen. Fig. 5 zeigt das Potential­ profil einer durchgeführten Simulation unter Verwendung des erfin­ dungsgemäßen CCD-Bauelements. Wie darin gezeigt, wird das Energieni­ veau allmählich geändert, um die Ladungen zu bewegen.
Im folgenden wird unter Bezugnahme auf die Fig. 6A bis 6D ein Verfah­ ren zu Herstellung des oben genannten CCD-Bauelements gemäß der Er­ findung beschrieben.
Wie in Fig. 6A gezeigt, werden auf einem N-Halbleitersubstrat 11 sequen­ tiell eine P-Wanne 13, ein BCCD-Bereich 15 eines N-Leitfähigkeitstyps, ein Gateisolationsfilm 17 und ein erster Polysiliziumfilm 18 gebildet. Be­ zugnehmend auf Fig. 6B wird auf dem ersten Polysiliziumfilm 18 ein Pho­ toresist (nicht gezeigt) aufgebracht und durch Belichten und Entwickeln gemustert, wodurch selektiv ein erstes Polysiliziumgate 19 gebildet wird. Auf der gesamten Oberfläche des Substrats einschließlich dem ersten Po­ lysiliziumgate 19 wird dann, wie in Fig. 6B gezeigt, ein Photoresist 25 aufgebracht und durch Belichtungs- und Entwicklungsverfahren gemu­ stert. Unter Verwendung des gemusterten Photoresists 25 als Maske wer­ den Störstellenionen eines P-Leitfähigkeitstyps implantiert, wodurch er­ ste schwach dotierte Störstellenbereiche 21a, 21b, 21c und 21d invorbe­ stimmten Bereichen des BCCD-Bereichs 15 und an beiden Seiten des er­ sten Polysiliziumgates 19 gebildet werden.
Wie in Fig. 6C gezeigt, wird nun auf der gesamten Oberfläche des Sub­ strats, einschließlich dem ersten Polysiliziumgate 19, ein Isolationsfilm 27 gebildet und selektiv entfernt, so daß er um das erste Polysiliziumgate 19 herum verbleibt. Auf der gesamten Oberfläche der so erhaltenen Struk­ tur, einschließlich dem Isolationsfilm 27, wird ein zweiter Polysiliziumfilm gebildet und selektiv entfernt, um an einer Seite des ersten Polysiliziumga­ tes 19 ein zweites Polysiliziumgate 19a zu bilden. Wie in Fig. 6D gezeigt, werden unter Verwendung des ersten und zweiten Polysiliziumgates 19 und 19a als Maske mittels eines Selbstjustierungsverfahrens Störstelle­ nionen eines P-Typs implantiert, um einen zweiten schwach dotierten Störstellenbereich 23 zu bilden. Hierdurch wird ein stark dotierter Stör­ stellenbereich 23a derart gebildet, daß die zur Bildung des zweiten schwach dotierten Störstellenbereichs 23 implantierten Störstellen vom P-Typ auch in den ersten schwach dotierten Bereich 21b, 21d implantiert werden. Somit wird ein stark dotierter Störstellenbereich 23a durch zwei­ maliges Störstellenimplantieren gebildet.
Danach erfolgt die Bildung eines dritten Polysiliziumfilms auf der gesam­ ten Oberfläche der so erhaltenen Struktur, und das selektive Entfernen zur Bildung eines dritten Polysiliziumgates 19b auf einem vorbestimmten Bereich des Gateisolationsfilms 17, auf dem stark dotierten Störstellenbe­ reich 23a und dem zweiten schwach dotierten Störstellenbereich 23. So­ mit werden durch ein zweimaliges Störstellenionenimplantations-Verfah­ ren ein stark dotierter Störstellenbereich 23a und ein zweiter schwach do­ tierter Störstellenbereich 23 mit voneinander verschiedenen Energienive­ aus gebildet.
Wie bereits erwähnt, kann gemäß der Erfindung ein Hochgeschwindig­ keits-CCD-Bauelement realisiert werden, da Ladungen durch 1-Phasen- Takten übertragen werden. Ferner ist für den Betrieb des CCDs nur ein Taktsignal notwendig, wodurch die Konfiguration der Zusatzschaltung für das CCD-Bauelement vereinfacht und die Zahl der Taktsignal-Eingangs­ anschlüsse reduziert wird.

Claims (14)

1. Ladungsgekoppeltes Bauelement (CCD) mit:
  • - einer in einem Substrat (11) gebildeten Wanne (13) eines gegenüber eines Leitfähigkeitstyps des Substrats (11) entgegengesetzten Leitfähig­ keitstyps;
  • - einem auf der Wanne (13) gebildeten BCCD-Bereich (15) eines er­ sten Leitfähigkeitstyps;
  • - ersten in einem vorbestimmten Bereich des BCCD-Bereichs (15) des ersten Leitfähigkeitstyps gebildeten schwach dotierten Störstellenbe­ reichen (21a, 21c),
  • - einem in einem vorbestimmten Bereich des BCCD-Bereichs (15) ge­ bildeten stark dotierten Störstellenbereich (23a), der einen vorbestimm­ ten Abstand von dem ersten schwach dotierten Störstellenbereich (21a) aufweist;
  • - einem zwischen dem ersten schwach dotierten Störstellenbereich (21c) und dem stark dotierten Störstellenbereich (23a) gebildeten zweiten schwach dotierten Störstellenbereich (23);
  • - einem über einem Bereich des BCCD-Bereichs (15) und zwischen dem ersten schwach dotierten Störstellenbereich (21a) und dem stark do­ tierten Störstellenbereich (23a) gebildeten ersten Polysiliziumgate (19); und
  • - einem über dem ersten schwach dotierten Störstellenbereich (21a) gebildeten zweiten Polysiliziumgate (19a).
2. Bauelement (CCD) nach Anspruch 1, wobei der stark dotierte Stör­ stellenbereich (23a) durch ein zweimaliges Störstellen-Implantationsver­ fahren gebildet ist, so daß seine Störstellenkonzentration größer als die des zweiten schwach dotierten Störstellenbereichs (23) ist.
3. Bauelement (CCD) nach Anspruch 1 oder 2, wobei die ersten schwach dotierten Störstellenbereiche (21a, 21c) in einem Bereich des BCCD-Bereichs (15) gebildet und an beiden Seiten des ersten Polysilizium­ gates (19) angeordnet sind.
4. Bauelement (CCD) nach einem der vorangegangenen Ansprüche, wobei an das erste Polysiliziumgate (19) und an das zweite Polysiliziumga­ te (19a) ein identisches Taktsignal angelegt ist.
5. Bauelement (CCD) nach einem der vorangegangenen Ansprüche, wobei auf dem stark dotierten Störstellenbereich (23a) und dem zweiten schwach dotierten Störstellenbereich (23) ein Floatinggate (19b) gebildet ist.
6. Bauelement (CCD) nach einem der vorangegangenen Ansprüche, wobei das Substrat (11) von einem N-Leitfähigkeitstyp ist, und der stark dotierte Störstellenbereich (23a) sowie der erste und der zweite schwach dotierte Störstellenbereich (21a, 21c, 23) von einem P-Leitfähigkeitstyp sind.
7. Bauelement (CCD) nach einem der vorangegangenen Ansprüche, wobei zwischen dem BCCD-Bereich (15) und dem ersten und zweiten Poly­ siliziumgate (19, 19a) ein Gateisolationsfilm (17) gebildet ist.
8. Bauelement (CCD) nach einem der Ansprüche 5 bis 7, wobei das Flo­ atinggate (19b) den starkdotierten Störstellenbereich (23a) und den zwei­ ten schwach dotierten Störstellenbereich (23) überdeckt.
9. Bauelement (CCD) nach Anspruch 8, bei dem das Floatinggate (19b) aus Polysilizium gebildet ist, oder der BCCD-Bereich (15) mit Verunreini­ gungen eines P-Leitfähigkeitstyps dotiert ist, um dadurch das Floating­ gate in einem schwimmenden Zustand zu halten.
10. Bauelement (CCD) nach einem der Ansprüche 8 bis 9, bei dem das Kanalpotential des Floatinggates (19b) bei (Vmax-Vmin)/2 des Kanalpo­ tentials des ersten und zweiten Polysiliziumgates (19, 19a) liegt.
11. Verfahren zur Herstellung eines ladungsgekoppelten Bauelements (CCD) mit folgenden Schritten:
  • - sequentielle Bildung einer Wanne (13) eines zweiten Leitfähigkeits­ typs und eines BCCD-Bereichs (15) auf einem Substrat (11) eines ersten Leitfähigkeitstyps;
  • - sequentielle Bildung eines Gateisolationsfilms (17) und eines er­ sten Polysiliziumfilms auf dem BCCD-Bereich (15), und Musterung des er­ sten Polysiliziumfilms zur Bildung eines ersten Polysiliziumgates (19);
  • - Bildung von ersten schwach dotierten Störstellenbereichen (21a, 21b), unter Verwendung einer Störstellen-Ionenimplantation, in vorbe­ stimmten Bereichen des BCCD-Bereichs (15) und an beiden Seiten des er­ sten Polysiliziumgates (19);
  • - Bildung und selektives Entfernen eines Isolationsfilms (27), so daß er um dem ersten Polysiliziumgate (19) herum verbleibt;
  • - Bildung eines zweiten Polysiliziumfilms auf der gesamten Oberflä­ che des Substrats einschließlich dem ersten Polysiliziumgate (19) und des Isolationsfilms (27), und Musterung des zweiten Polysiliziumfilms zur Bil­ dung eines zweiten Polysiliziumgates (19a);
  • - Bildung eines zweiten schwach dotierten Störstellenbereichs (23) und eines stark dotierten Störstellenbereichs (23a) in dem BCCD-Bereich (15) durch Störstellen-Ionenimplantation, wobei das erste und zweite Po­ lysiliziumgate (19, 19a) als Maske verwendet werden; und
  • - Bildung eines dritten Polysiliziumfilms auf der gesamten Oberflä­ che des Substrats einschließlich dem ersten und zweiten Polysiliziumgate (19, 19a), und Musterung des dritten Polysiliziumfilms zur Bildung eines Floatinggates (19b).
12. Verfahren nach Anspruch 11, wobei der stark dotierte Störstellen­ bereich (23a) derart gebildet ist, daß Störstellen, die während der Herstel­ lung des zweiten schwach dotierten Störstellenbereichs (23) implantiert werden, gleichzeitig in die ersten schwach dotierten Störstellenbereiche (21a, 21c) implantiert werden.
13. Verfahren nach Anspruch 11 oder 12, wobei das Floatinggate (19b) über dem BCCD-Bereich (15) gebildet ist, um den stark dotierten Störstel­ lenbereich (23a) und den zweiten schwach dotierten Störstellenbereich (23) zu überdecken.
14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der zweite schwach dotierte Störstellenbereich (23) durch ein Selbstjustierungsver­ fahren gebildet ist.
DE19830320A 1997-07-25 1998-07-07 Ladungsgekoppeltes Bauelement für Betrieb mit nur einem Taktsignal und Verfahren zu dessen Herstellung Expired - Fee Related DE19830320C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035150A KR100259084B1 (ko) 1997-07-25 1997-07-25 고체촬상소자및이의제조방법

Publications (2)

Publication Number Publication Date
DE19830320A1 true DE19830320A1 (de) 1999-02-11
DE19830320C2 DE19830320C2 (de) 2002-10-24

Family

ID=19515702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830320A Expired - Fee Related DE19830320C2 (de) 1997-07-25 1998-07-07 Ladungsgekoppeltes Bauelement für Betrieb mit nur einem Taktsignal und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (2) US6043523A (de)
KR (1) KR100259084B1 (de)
DE (1) DE19830320C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333526B1 (en) * 1997-11-27 2001-12-25 Nec Corporation Charge transfer device and a manufacturing process therefor
JP2004303982A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918997A (en) * 1974-12-06 1975-11-11 Bell Telephone Labor Inc Method of fabricating uniphase charge coupled devices
US4345365A (en) * 1980-10-06 1982-08-24 Ncr Corporation Method for fabricating an integrated circuit
NL8303268A (nl) * 1983-09-23 1985-04-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze.
DD231895A1 (de) * 1984-08-21 1986-01-08 Werk Fernsehelektronik Veb Ladungsgekoppeltes bauelement mit volumenkanal (bccd)
JPS6153766A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd インタ−ライン型電荷転送撮像素子
FR2583573B1 (fr) * 1985-06-18 1988-04-08 Thomson Csf Procede de realisation d'un dispositif semi-conducteur a plusieurs niveaux de grille.
JPH0714047B2 (ja) * 1985-11-26 1995-02-15 富士写真フイルム株式会社 電荷転送デバイス
JPS63308373A (ja) * 1987-06-10 1988-12-15 Mitsubishi Electric Corp 電荷転送装置
JPH04337670A (ja) * 1991-05-14 1992-11-25 Sony Corp Ｃｃｄシフトレジスタ
JPH05226378A (ja) * 1992-02-17 1993-09-03 Sony Corp 電荷転送素子の製法
US5314836A (en) * 1992-09-15 1994-05-24 Eastman Kodak Company Method of making a single electrode level CCD

Also Published As

Publication number Publication date
US6043523A (en) 2000-03-28
DE19830320C2 (de) 2002-10-24
US6107124A (en) 2000-08-22
KR19990011896A (ko) 1999-02-18
KR100259084B1 (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE4116694C2 (de) Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
CH623959A5 (de)
DE4010885C2 (de)
DE3941944A1 (de) Ladungsgekoppelte vorrichtung zum verschieben von ladungen bzw. monolithischer bildwandler aus ladungsgekoppelten bausteinen und verfahren zu dessen herstellung
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE4208537A1 (de) Mos-fet-struktur
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
EP0157926B1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE2926334C2 (de)
DE2410628A1 (de) Ladungsgekoppelte halbleiteranordnung
DE4425360C2 (de) Zwei-Phasen CCD und Verfahren zu dessen Herstellung
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE19620641C1 (de) Bidirektionale, horizontale Ladungsübertragungseinrichtung
DE3432801C2 (de)
DE19618866A1 (de) Verfahren zur Bauelementisolation in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8327 Change in the person/name/address of the patent owner

Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130201