DE19829862C2 - Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung - Google Patents
Herstellungsverfahren einer Halbleitervorrichtung mit GrabentrennungInfo
- Publication number
- DE19829862C2 DE19829862C2 DE19829862A DE19829862A DE19829862C2 DE 19829862 C2 DE19829862 C2 DE 19829862C2 DE 19829862 A DE19829862 A DE 19829862A DE 19829862 A DE19829862 A DE 19829862A DE 19829862 C2 DE19829862 C2 DE 19829862C2
- Authority
- DE
- Germany
- Prior art keywords
- film
- trench
- insulating film
- mask
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000926 separation method Methods 0.000 title claims description 71
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 28
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 239000010410 layer Substances 0.000 description 18
- 238000005299 abrasion Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- 230000015654 memory Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung betrifft ein Herstellungsverfahren ei
ner Halbleitervorrichtung mit Grabentrennung.
Fig. 17a-17c zeigen ein Herstellungsverfahren einer Grabentren
nung, das in der Japanischen Patentschrift JP 3-30300 B be
schrieben ist, als herkömmliche Technik, bei der eine Ätzmaske
mit einer geschichteten Struktur eines polykristallinen Silizi
umfilmes und eines Siliziumnitridfilmes zur Zeit des Bildens des
Öffnungsabschnitts des Grabens verwendet wird, ein Sputterätzen
unter Verwendung des polykristallinen Siliziumfilmes als ein
Ätzstopp durchgeführt wird, nachdem die Grabentrennung durch
Einbetten eines Isolierfilmes in dem Grabenöffnungsabschnitt ge
bildet ist, und die Ätzmaske durch ein Naßätzen oder ein Troc
kenätzen zum Freilegen einer Oberfläche des Halbleitersubstrates
und Zurücklassen der Grabentrennung entfernt wird.
Wie in Fig. 17a gezeigt ist, werden, nachdem ein Siliziumoxid
film 102 auf einer Oberfläche des Halbleitersubstrats 101 durch
ein thermisches Oxidationsverfahren gebildet ist, ein Silizium
nitridfilm 103 und ein polykristalliner Siliziumfilm 104 nach
einander durch Verfahren des chemischen Abscheidens aus der Gas
phase (CVD-Verfahren) gebildet. Der Siliziumnitridfilm 103 und
der polykristalline Siliziumfilm 104 werden als Maske zum Öffnen
des Grabens verwendet, und der Siliziumnitridfilm 103 dient als
Schutzfilm in dem späteren Schritt des Wärmebehandlungsprozes
ses. Nach dem ein Maskenmuster mit einem Begrenzungsmuster
(cripping-Muster) entsprechend der Grabentrennung durch Bemu
stern des polykristallinen Siliziumfilmes 104 und des Silizium
nitridfilmes 103 gebildet ist, wird ein Grabenöffnungsabschnitt
105 mit einer Breite von 1 µm in dem Halbleitersubstrat 101 un
ter Verwendung dieses Maskenmusters geöffnet.
Danach wird, wie in Fig. 17b gezeigt ist, ein Siliziumoxidfilm
106 in einer Innenwand und einer Bodenoberfläche des Grabenöff
nungsabschnittes 105 durch eine Wärmebehandlung gebildet. Ein
Siliziumoxidfilm 107 wird durch ein CVD-Verfahren oder ein ther
misches Oxidationsverfahren derart gebildet, daß er in dem Gra
benöffnungsabschnitt 105 eingebettet wird. Weiterhin wird ein
Photoresist 108 auf einer Oberfläche des Siliziumoxidfilmes 107
gebildet.
Als nächstes werden, wie in Fig. 17c gezeigt ist, der Photore
sist 108 und der Siliziumoxidfilm 107, die beide oberhalb der
Oberfläche des polykristallinen Siliziumfilmes 104 angeordnet
sind, durch ein Sputterätzen entfernt.
Danach wird, wie in Fig. 17d gezeigt ist, der polykristalline
Siliziumfilm 104 durch ein Naßätzen oder ein Trockenätzen ent
fernt und gleichzeitig wird ein Teil des Siliziumoxidfilmes 107,
der innerhalb des polykristallinen Siliziumfilmes 104 vorhanden
ist, mit der gleichen Dicke wie der polykristalline Siliziumfilm
104 entfernt. Dann bzw. Dabei wird die Eigenschaft des Silizium
oxidfilmes 107 durch eine Wärmebehandlung dicht gemacht.
Als nächstes wird, wie in Fig. 17e gezeigt ist, der Siliziu
moxidfilm 103 durch Naßätzen oder Trockenätzen entfernt, wird
der Siliziumoxidfilm 102 entfernt und wird gleichzeitig ein Teil
des Siliziumoxidfilmes 107, der oberhalb der Oberfläche des
Halbleitersubstrates 101 vorhanden ist, selektiv entfernt, wo
durch die Grabentrennung, die aus den Siliziumoxidfilmen 106 und
107 gebildet ist, in dem Grabenöffnungsabschnitt 105 erzeugbar
ist.
Bei diesem wird der polykristalline Siliziumfilm 104 als Stopp
film zum Zurückätzen des Siliziumoxidfilmes 107, der ein Iso
lierfilm zum Einbetten ist, verwendet. Zusätzlich wird der Sili
ziumnitridfilm 103 als Maske zur Zeit der Wärmebehandlung zum
Verdichten des Siliziumoxidfilm 107, der als ein Oxidfilm der
Grabentrennung dient, verwendet. Folglich wird das Halbleiter
substrat 101, das ein aktiver Bereich wird, weder beschädigt
noch kontaminiert.
Wenn jedoch die Größe der Grabentrennung durch die Mikrominiatu
risierung der Elemente der Halbleitervorrichtung klein wird,
treten die folgenden Schwierigkeiten auf.
Fig. 18 ist eine Querschnittsansicht in einem Fall, bei dem ein
Grabenöffnungsabschnitt 105a mit einer Öffnungsbreite s als mi
nimale Struktur- bzw. Merkmalsgröße und ein Grabenöffnungsab
schnitt 105b mit einer größeren Öffnungsbreite als die minimale
Merkmalsgröße unter Verwendung eines Maskenmusters 109 als Ätz
maske geöffnet wurden.
In diesem Fall, wenn ein Siliziumoxidfilm 108a durch ein CVD-
Verfahren mit niedrigem Druck gebildet wird, können die Gra
benöffnungsabschnitte 105a mit den Öffnungsbreiten der minimalen
Merkmalsgröße nicht mit einem Isolierfilm aufgefüllt werden, wo
durch eine Fuge bzw. eine Naht (Raum) 110 auftritt. Als Ergebnis
wird so eine Naht als ausgenommener Abschnitt in einem Stadium
des Erhaltens einer Grabentrennung zurückgelassen, und ein lei
tendes Material wird beispielsweise durch Einbetten in den aus
genommenen Abschnitt in einem späteren Schritt des Bildens eines
aktiven Elementes zurückgelassen, wodurch möglicherweise ein
Kurzschluß verursacht wird. Die Grabentrennung, die durch Ein
betten des Isolierfilmes in dem Grabenöffnungsabschnitt 105b er
zielbar ist, ist durch das Bezugszeichen 107b bezeichnet.
Ein Beispiel des Einbettens eines Grabens mit einer mikrominia
turisierten Größe durch ein Verfahren des chemischen Abscheidens
aus der Gasphase mit einem Plasma hoher Dichte (HDP-CVD-
Verfahren) wird im folgenden anstatt des Einbettens durch ein
CVD-Verfahren mit niedrigem Druck beschrieben.
Fig. 19 ist eine Querschnittsansicht eines Falles, bei dem der
durch ein HDP-CVD-Verfahren gebildeter Siliziumoxidfilm 108b da
zu verwendet wird, in das Innere des Grabenöffnungsabschnittes
105a mit einer minimalen Merkmalsgröße eingebettet zu werden.
In Fig. 19 bezeichnen 109a, 109b und 109c Maskenmuster mit Ab
messungen in der horizontalen Richtung in dieser Querschnittsan
sicht mit Xa, Xb bzw. Xc, wobei Xa < Xb < Xc. Xa ist eine Größe,
die der minimalen Merkmalsgröße entspricht. Bezugszeichen, die
schon in der obigen Beschreibung verwendet wurden, bezeichnen
gleiche oder ähnliche Abschnitte.
Wenn der Film unter Verwendung des HDP-CVD-Verfahrens gebildet
wird, ist es möglich, zufriedenstellend einzubetten, ohne eine
Naht zu verursachen, sogar für eine mikrominiaturisierte Öff
nungsgröße, da der Siliziumoxidfilm 108b, der zum Einbetten in
den Grabenöffnungsabschnitt 105a verwendet wird, gebildet wird
und gleichzeitig Eckabschnitte des gebildeten Filmes intensiv
geätzt werden.
Wenn der Siliziumoxidfilm 108b, der durch das HDP-CVD-Verfahren
gebildet wird, mit einem Winkel von 45° in den Maskenmustern
109a, 109b und 109c gebildet wird, wird er ein Film mit den For
men von einem gleichschenkligen Dreieck auf den Maskenmustern
109a und 109b im Querschnitt, wobei ihre Höhen ha und hb jeweils
der Hälfte von Xa und Xb entsprechen. In einer großen Maske, wie
zum Beispiel den Maskenmustern 109c, weist der Siliziumoxidfilm
108b höchstens eine Dicke von hc auf, die einer Filmdicke des
gebildeten Filmes zum Einbetten in dem Grabenöffnungsabschnitt
105a entspricht.
Als Verfahren des Entfernens eines überschüssigen Teiles des Si
liziumoxidfilmes 108b, der auf den Maskenmustern 109a, 109b und
109c gebildet ist, kann ein Abrieb bzw. ein Abtrag durch ein
Verfahren des chemischen/mechanischen Polierens (CMP-Verfahren)
oder ein Trockenätzen, das selektiv unter Verwendung einer Ätz
maske durchgeführt wird, in Betracht gezogen werden.
Der Abtrag durch das CMP-Verfahren (chemisches und/oder mechani
sches Polieren) war jedoch nicht für die Behandlung eines Berei
ches, in dem viele Siliziumoxidfilme 108b mit einer Dicke des
auf dem Maskenmusters 109c gebildeten Siliziumoxidfilmes vorhan
den sind, geeignet. Dies war aufgrund einer Ebenheit einer zu
bearbeitenden Oberfläche, die nach der Behandlung erzielbar war.
Da in dem Maskenmuster 109a eine Oberfläche mit einer gleichen
Höhe zwischen einem Bereich, der mit vielen Siliziumoxidfilmen
108b mit einer kleinen Filmdicke gebildet ist, und einem Be
reich, der mit vielen Siliziumoxidfilmen 108b mit einer großen
Filmdicke gebildet ist, nach der Planarisierung durch das CMP-
Verfahren nicht erzielbar war, wurde diese Beeinflussung in dem
Bereich mit den Siliziumoxidfilmen 108b mit einer großen
Filmdicke nach der Planarisierung zurückgelassen, wodurch die
Oberfläche in einer höheren Position als die in dem anderen Be
reich gebildet wurde.
Da der Abtrag durch das CMP-Verfahren hohe Kosten verursachte,
war es weiterhin nicht für das Atzen bezüglich eines dicken Fil
mes geeignet.
In Fig. 20a und 20b ist ein Fall gezeigt, bei dem der Siliziu
moxidfilm 108b auf den Maskenmustern 109a, 109b und 109c selek
tiv durch Trockenätzen entfernt wird. Zuerst werden, wie in Fig.
20a gezeigt ist, Resistmuster 111 auf Bereichen, die eine Gra
bentrennung 107a werden, nämlich die Grabenöffnungsabschnitte
105a, gebildet. Es treten jedoch Abweichungen x in der Ausrich
tung auf, wenn die Resistmuster 111 nicht vollständig in Über
einstimmungen mit den Oberseiten der Grabenöffnungsabschnitte
105a gebildet werden.
Danach wird, wie in Fig. 20b gezeigt ist, ein überschüssiger Si
liziumoxidfilm 108b durch ein Trockenätzen unter Verwendung des
Resistmuster 111 als Ätzmaske entfernt. Wenn jedoch die Ätzmas
ken 109a, 109b und 109c aus einem Siliziumnitridfilm gebildet
sind, wird das Ätzen in einem Bereich, in dem die Filmdicke des
Siliziumoxidfilmes 108b, der auf den Maskenmustern 109a, 109b
und 109c angeordnet ist, gering ist, derart übermäßig durchge
führt, daß dadurch Kratzer bzw. Ausnehmungen A, B und C gebildet
werden, da ein Selektivitätsverhältnis zwischen dem Siliziu
moxidfilm 108b und dem Siliziumnitridfilm 109c nicht ausreichend
sichergestellt ist. Daher gab es eine Schwierigkeit, daß ein
Teil der Grabentrennung 107a aufgrund der Abweichung x in der
Ausrichtung abgekratzt bzw. abgeschabt ist, und Teile der Mas
kenmuster 109a, 109b und 109c, die in dem aktiven Bereich ange
ordnet sind, und ein Teil des aktiven Bereiches sind abgeschabt,
da die Maskenmuster 109a, 109b und 109c keinen Stopp in ihrer
obersten Schicht aufweisen.
Aus der GB 2 306 050 ist ein Herstellungsverfahren einer Halb
leitereinrichtung bekannt, das folgende Schritte aufweist: Bil
den eines ersten Maskenmusters mit einem Begrenzungsmuster ent
sprechend einem Bereich der Grabentrennung auf einem Halbleiter
substrat, Bilden eines Grabenöffnungsabschnittes durch Ätzen des
Bereiches der Grabentrennung auf dem Halbleitersubstrat, Bilden
eines Isolierfilmes auf dem Halbleitersubstrat und Einbetten des
Isolierfilmes in den Grabenöffnungsabschnitt, Bilden eines zwei
ten Maskenmusters in einem dem Bereich der Grabentrennung ent
sprechenden Bereich, Vorplanarisieren durch Durchführen eines
Trockenätzens bezüglich des Isolierfilmes unter Verwendung des
zweiten Maskenmusters als Ätzmaske und Entfernen des zweiten
Maskenmusters.
Aus der nachveröffentlichten Druckschrift EP 0 825 645 A1 mit
älterem Zeitrang ist ein Herstellungsverfahren einer Halbleiter
vorrichtung bekannt, das folgende Schritte aufweist: Bilden ei
nes ersten Maskenmusters mit einem Begrenzungsmuster entspre
chend einem Bereich der Grabentrennung auf einem Halbleitersub
strat, Bilden eines Grabenöffnungsabschnittes durch Ätzen des
Bereiches der Grabentrennung auf dem Halbleitersubstrat, Bilden
eines Isolierfilmes auf dem Halbleitersubstrat und Einbetten des
Isolierfilmes in den Grabenöffnungsabschnitt, Bilden eines zwei
ten Maskenmusters in einem dem Bereich der Grabentrennung ent
sprechenden Bereich, Vorplanarisieren durch Durchführen eines
Trockenätzens bezüglich des Isolierfilmes unter Verwendung des
zweiten Maskenmusters als Ätzmaske, Entfernen des zweiten Mas
kenmusters und Polieren des Isolierfilmes.
Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsver
fahren einer Halbleitervorrichtung mit einer Grabentrennung vor
zusehen, das auf eine große Integration von Elementen anwendbar
ist, wobei ein Isolierfilm in einen mikrominiaturisierten Gra
benöffnungsabschnitt eingebettet werden kann, ein Halbleitersub
strat, das ein aktiver Bereich wird, in den folgenden Herstel
lungsschritten der Halbleitervorrichtung nicht beschädigt wird
und die Grabentrennung mit einer zufriedenstellenden Form vorge
sehen werden kann.
Die Aufgabe wird durch das Herstellungsverfahren einer Halblei
tervorrichtung des Anspruches 1 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Weitere Vorteile und Zweckmäßigkeiten ergeben sich aus der fol
genden Beschreibung von Ausführungsbeispielen anhand der Figu
ren, wobei gleiche Bezugszeichen für gleiche oder ähnliche Ab
schnitte verwendet werden und die Beschreibung dieser Abschnitte
ausgelassen wird. Von den Figuren zeigen:
Fig. 1 eine Querschnittsansicht zum Darstellen eines Tei
les einer Halbleitervorrichtung entsprechend einem
Beispiel 1,
Fig. 2 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 1 zum Er
läutern des Prozeßflusses davon,
Fig. 3 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 1 zum Er
läutern des Prozeßflusses davon,
Fig. 4 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 1 zum Er
klären des Prozeßflusses davon,
Fig. 5 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 1 zum Er
klären des Prozeßflusses davon,
Fig. 6 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 1 zum Er
klären des Prozeßflusses davon,
Fig. 7 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend einem Beispiel 2 zum
Erklären eines Prozeßflusses davon,
Fig. 8 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 2 zum Er
klären des Prozeßflusses davon,
Fig. 9 eine Querschnittsansicht zum Darstellen eines Tei
les einer Halbleitervorrichtung entsprechend einem
Beispiel 3 zum Erklären eines Prozeßflusses davon,
Fig. 10 eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend dem
Beispiel 3 zum Erklären des Prozeßflusses davon,
Fig. 11 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 4 zum Er
klären eines Prozeßflusses davon,
Fig. 12 eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 4 zum Er
klären des Prozesses davon,
Fig. 13 eine Querschnittsansicht eines Teiles einer Halb
leitervorrichtung entsprechend einem Beispiel 5
zum Erklären eines Prozesses davon,
Fig. 14 eine Querschnittsansicht eines Teiles einer Halb
leitervorrichtung eines Beispieles 6 zum Erklären
eines Prozeßflusses davon,
Fig. 15 eine Querschnittsansicht zum Darstellen eines Tei
les einer Halbleitervorrichtung entsprechend einem
Beispiel 7,
Fig. 16a eine Querschnittsansicht eines Teiles einer Halb
leitervorrichtung entsprechend dem Beispiel 7 zum
Erklären eines Prozeßflusses davon,
Fig. 16b eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 7 zum Er
klären des Prozeßflusses davon,
Fig. 16c eine Querschnittsansicht eines Teiles der Halblei
tervorrichtung entsprechend dem Beispiel 7 zum Er
klären des Prozeßflusses davon,
Fig. 17a eine Querschnittsansicht zum Darstellen eines Tei
les einer Halbleitervorrichtung entsprechend einer
der Anmelderin bekannten Technik,
Fig. 17b eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend der der
Anmelderin bekannten Technik,
Fig. 17c eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend der der
Anmelderin bekannten Technik,
Fig. 17d eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend der An
melderin bekannten Technik,
Fig. 17e eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend der der
Anmelderin bekannten Technik,
Fig. 18 eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend einer
der Anmelderin bekannten Technik,
Fig. 19 eine Querschnittsansicht zum Darstellen eines Tei
les der Halbleitervorrichtung entsprechend einer
der Anmelderin bekannten Technik,
Fig. 20 eine Querschnittsansicht zum Darstellen eines Tei
les einer Halbleitervorrichtung entsprechend der
der Anmelderin bekannten Technik.
Fig. 1 ist eine Querschnittsansicht zum Darstellen einer Graben
trennung 3, die in einem Halbleitersubstrat gebildet ist, wobei
die Grabentrennung 3 aus einem Isoliermaterial, das in Gra
benöffnungsabschnitten 2 einer schmalen Öffnungsbreite eingebet
tet ist, gebildet ist. Die Öffnungsbreite der Grabenöffnungsab
schnitte 2 ist beispielsweise 200 nm.
Ein Verfahren des Bildens der in Fig. 1 gezeigten Grabentrennung
3 wird im folgenden beschrieben.
Zuerst wird, wie in Fig. 2 gezeigt ist, ein unterliegender Oxid
film 4 mit einer Filmdicke von ungefähr 5-30 nm durch Oxidieren
einer Oberfläche des Halbleitersubstrates 1 gebildet, und ein
Siliziumnitridfilm und ein polykristalliner Siliziumfilm werden
nacheinander derart gebildet, daß sie eine Filmdicke von unge
fähr 100-300 nm bzw. die Filmdicke von ungefähr 50-300 nm auf
weisen. Weiterhin werden, nachdem ein Resistmuster mit einem Be
grenzungsmuster entsprechend einem Bereich des Bildens der Gra
bentrennung 3 gebildet ist, der polykristalline Siliziumfilm und
der Siliziumnitridfilm einem selektiven Ätzen unter Verwendung
des Resistmusters als Ätzmaske derart ausgesetzt, daß Maskenmu
ster 7a, 7b und 7c, die durch schichtweises Bilden des Silizium
nitridfilmes 5a, 5b bzw. 5c und des polykristallinen Silizium
filmes 6a, 6b bzw. 6c gebildet sind, erhalten werden. Weiterhin
wird das Halbleitersubstrat 1 einem anisotropen Ätzen zum Bilden
der Grabenöffnungsabschnitte 2 mit einer Öffnungsbreite von
200 nm und einer Tiefe von ungefähr 100-500 nm, beispielsweise
300 nm, ausgesetzt. Dann wird das Resistmuster entfernt.
Es ist ebenfalls möglich die Grabenöffnungsabschnitte 2 durch
andere Verfahren zu bilden.
Als nächstes wird, wie in Fig. 3 gezeigt ist, ein HDP-CVD-
Oxidfilm 3a durch ein HDP-CVD-Verfahren (Gasphasenabscheidung
mit Plasma hoher Dichte) zum vollständigen Einbetten in den Gra
benöffnungsabschnitten 2 derart gebildet, daß er eine Filmdicke
von ungefähr 355-1130 nm aufweist. Da das HDP-CVD-Verfahren zum
Bilden des Filmes angewendet wird, ist es möglich, das Innere
der Grabenabschnitte 2 vollständig zu füllen, und ein Fehler,
wie zum Beispiel eine Naht, tritt nicht auf. Beispielsweise in
einem Fall, bei dem der HDP-CVD-Oxidfilm 3a mit einem Winkel von
45° von einem Ende des Maskenmusters 7a gebildet wird und eine
Größe des Maskenmusters a in einem horizontalen Querschnitt eine
minimale Struktur- bzw. Merkmalsgröße ist, wird eine Höhe ha des
HDP-CVD-Oxidfilmes 3a in dem Maskenmuster 7a die Hälfte der mi
nimalen Merkmalsgröße.
Wenn die Abmessung des Maskenmusters 7b im Querschnitt in der
horizontalen Richtung das Zweifache der minimalen Merkmalsgröße
ist, ist die Höhe hb des HDP-CVD-Oxidfilmes 3a so groß wie die
minimale Merkmalsgröße. Auf dem Maskenmuster 7c, mit einer grö
ßeren Größe als das Maskenmuster 7b, ist der HDP-CVD-Oxidfilm
mit einer Höhe von hc entsprechend einer Filmdicke, die durch
das HDP-CVD-Verfahren gebildet ist, gebildet.
Weiterhin ist es durch Einstellen einer oberen Oberfläche des
HDP-CVD-Oxidfilmes 3a, der oberhalb des Grabenöffnungsabschnit
tes 2 angeordnet ist, derart, daß sie in einer gleichen Höhe zu
den oberen Oberflächen der polykristallinen Siliziumfilmes 6a,
6b und 6c ist, möglich, die Zeit des Polierens durch ein CMP-
Verfahren in einem späteren Schritt zu minimieren.
Als nächstes werden, wie in Fig. 4 gezeigt ist, Resistmuster 8
auf der Grabentrennung 3 gebildet.
Danach werden die HDP-CVD-Oxidfilme 3a einem Trockenätzen unter
Verwendung des Resistmusters 8 als Ätzmaske ausgesetzt, wodurch
überschüssig gebildete HDP-CVD-Oxidfilme 3a entfernt werden und
Abschnitte, die zum Bilden der Grabentrennung 3 notwendig sind,
zurückgelassen werden.
Zu dieser Zeit werden, obwohl ein Teil oder das gesamte der
Oberflächen der polykristallinen Siliziumfilme 6a, 6b und 6c in
einer ebenen Form in dem Bereich, der dem Trockenätzen ausge
setzt wird, freigelegt werden, da der polykristalline Silizium
film eine ausreichend große Selektivität im Vergleich mit dem
Siliziumoxidfilm aufweist, die Siliziumnitridfilme 5a, 5b und
5c, die in einer unteren Schicht davon vorgesehen sind, nicht
freigelegt, und ein Teil der Siliziumnitridfilme wird nicht
durch das Ätzen entfernt.
Als nächstes werden, wie in Fig. 6 gezeigt ist, die Resistmuster
8 entfernt, wird ein Abrieb bzw. Abtrag durch ein CMP-Verfahren
unter Verwendung der Siliziumnitridfilme 5a, 5b und 5c als Stop
per derart durchgeführt bzw. dabei derart durchgeführt, daß die
polykristallinen Siliziumfilme 6a, 6b und 6c der Maskenmuster
7a, 7b und 7c entfernt werden, und der Abrieb wird gleichzeitig
bezüglich der HDP-CVD-Oxidfilme 3a derart durchgeführt, daß da
durch eine zu behandelnde Oberfläche planarisiert wird. Zu die
ser Zeit wird, da die polykristallinen Siliziumfilme und die Si
liziumoxidfilme eine gleiche Rate des Polierens aufweisen,
Planarisierung der zu behandelnden Oberfläche zufriedenstellend.
Danach werden die Siliziumnitridfilme 5a, 5b und 5c durch ein
Naßätzen unter Verwendung von heißer Phosphorsäure mit einer
Ätzbedingung, bei der beispielsweise die Selektivität des Sili
ziumoxidfilmes ausreichend verglichen mit dem Siliziumnitridfilm
erhalten wird, entfernt, und der unterliegende Oxidfilm 4, der
aus dem Siliziumoxidfilm gebildet ist, wird einem Zurückätzen
ausgesetzt, bis eine Oberfläche des Halbleitersubstrates 1 frei
gelegt wird, wodurch die Grabentrennung 3, wie in Fig. 1 gezeigt
ist, erhalten werden kann.
Die so gebildete Grabentrennung 3 weist eine zufriedenstellende
Form mit ausgezeichneter Planarität ohne ausgenommene Abschnitte
auf ihren Oberflächen, die durch eine Naht oder ähnliches verur
sacht sind, auf. Weiterhin wird, nachdem die Grabenöffnungsab
schnitte 2 durch das HDP-CVD-Verfahren eingebettet sind, die
Vorplanarisierung des Entfernens von den überschüssigen Isolier
filmen auf den Maskenmuster 7a, 7b und 7c durchgeführt. Daher
ist es möglich, die zu behandelnde Oberfläche so eben wie mög
lich zur Zeit des Polierens durch das CMP-Verfahren in einem
späteren Schritt zu bilden und die Planarität der zu behandeln
den Oberfläche, die durch den Abrieb unter Verwendung des CMP-
Verfahrens erhalten wird, kann verbessert werden, und die Ober
flächenplanarität der zu erhaltenden Grabentrennung 3 kann folg
lich verbessert werden.
Weiterhin kann eine Bearbeitungszeit durch das CMP, das hohe Ko
sten verursacht, reduziert werden, da der Absolutwert des Oxid
filmes, der durch das CMP-Verfahren poliert werden soll, durch
Durchführen der Vorplanarisierung reduziert ist.
Weiterhin ist es möglich, die polykristallinen Siliziumfilme 6a,
6b und 6c, die die Maskenmuster 7a, 7b und 7c bilden, durch ein
amorphes Silizium zu bilden, wodurch ähnliche Effekte wie die,
die oben beschrieben wurden, erzielbar sind.
In dem Beispiel 1 wurde der Fall, bei dem die Resistmuster 8,
die zur Zeit der Vorplanarisierung als Ätzmaske verwendet wer
den, auf der Grabentrennung 3 ohne Abweichung der Überlappung
gebildet sind, beispielhaft beschrieben. Eine Eigenschaft des
Beispiels 2 ist die, daß eine Resistmaske, die als Ätzmaske zur
Zeit der Vorplanarisierung verwendet wird, derart gebildet ist,
daß sie nach außen um einen Ausrichtungsspielraum x1, beispiels
weise 50 nm, von einem Bereich der Bildung einer Grabentrennung
3 vorsteht.
Fig. 7 ist eine Querschnittsansicht zur Zeit des Bildens der Re
sistmuster 9, die als Ätzmaske dienen, wenn die Vorplanarisie
rung in dem Beispiel 2 durchgeführt wird. Ähnliche Schritte zu
denen von Beispiel 1 werden durchgeführt, bevor die Resistmuster
9 gebildet werden.
Da die Endoberflächen der Resistmuster 9 derart gebildet sind,
daß sie um eine Größe x1, die einem Ausrichtungsspielraum ent
spricht, von den Endoberflächen der Grabentrennung 3 nach außen
vorstehen, sind die Endoberflächen der Resistmuster 9 nicht auf
der Grabentrennung 3 vorgesehen, obwohl die Ausrichtung unter
einer solchen Bedingung verschoben ist, wie in Fig. 7 gezeigt
ist.
Durch Durchführen eines anisotropen Ätzens bezüglich des HDP-
CVD-Oxidfilmes 3a unter Verwendung der Resistmuster 9 wird der
HDP-CVD-Oxidfilm 3a in einem Bereich, in dem der HDP-CVD-
Oxidfilm 3a dick ist, entfernt, wie in Fig. 8 gezeigt ist.
Da die Form der Resistmuster 9 unter Berücksichtigung des Aus
richtungsspielraumes x1 bestimmt ist, wird ein Isolierfilm, der
zum Bilden der Grabentrennung 3 notwendig ist, zur Zeit der Vor
planarisierung nicht entfernt, und es ist möglich, den Isolier
film, der die Grabentrennung 3 bildet, ohne Fehler zurückzulas
sen.
Durch dies werden die Resistmuster 9, die als Ätzmaske verwendet
werden, zur Zeit der Vorplanarisierung nicht oberhalb des Mas
kenmusters 7a, das derart bemustert ist, daß eine Größe entspre
chend einer minimalen Merkmalsgröße aufweist, geöffnet und wer
den selektiv oberhalb des Maskenmusters mit einer Größe oder
mehr in seiner horizontalen Richtung, wobei die Größe durch Ad
dieren der minimalen Merkmalsgröße und dem Zweifachen der Größe
des Justierspielraumes x1 erhalten wird, selektiv geöffnet.
Durch ein derartiges Bestimmen des Öffnungsabschnittes wird ein
Muster mit der minimalen Merkmalsgröße oder weniger nicht herge
stellt, wodurch es nicht notwendig ist, eine Entwurfsregel zu
sammenzuziehen bzw. zu verkleinern.
Wie oben beschrieben wurde, werden die Resistmuster 9 als Ätz
maske unter Berücksichtigung des Ausrichtungsspielraumes derart
gebildet, daß dadurch eine Vorplanarisierung durchgeführt wird,
wodurch es möglich wird, die Form der zu behandelnden Oberfläche
so eben wie möglich zu bilden. Es gibt ebenfalls einen Effekt,
daß die Planarität verbessert wird, nachdem das CMP-Verfahren
durchgeführt ist, da die Größen der vorstehenden Abschnitte, die
aus dem HDP-CVD-Oxidfilm 3a gebildet sind, der durch das CMP-
Verfahren poliert werden soll, im wesentlichen gleich sind. Wei
terhin ist es ebenfalls möglich, eine Verarbeitungszeit durch
das CMP-Verfahren, das eine teure Behandlung ist, durch Reduzie
ren der Größe des Abtragens unter Verwendung des CMP-Verfahrens
zu reduzieren, wodurch die Kosten ebenfalls reduziert werden
können.
Übrigens werden die Schichten, die die Siliziumnitridfilme 5a,
5b und 5c enthalten, und niedrigere Teile als die Siliziumni
tridfilme nicht übermäßig geätzt, da die obersten Schichten der
Maskenmuster 7a, 7b und 7c aus polykristallinen Siliziumfilmen
6a, 6b und 6c, die als Ätzstopp zur Zeit der Vorplanarisierung
dienen, gebildet sind, wie im Beispiel 1.
In Beispiel 2 ist der Fall, bei dem das Resistmuster 9, das als
Ätzmaske zur Zeit der Vorplanarisierung verwendet wird, eine
Form des nach außen Vorstehens von dem Bereich des Bildens der
Grabentrennung 3 um die Abweichung x1 der Überlappung aufweist,
beispielhaft beschrieben. In Beispiel 3 wird ein Fall beschrie
ben, bei dem die Formen der Resistmuster 10, die als Ätzmaske
zur Zeit der Vorplanarisierung verwendet werden, von den
Endoberflächen der Grabentrennung um eine Größe x2, die eine
Hälfte einer minimalen Merkmalsgröße ist, vorstehen. Wenn die
minimale Merkmalsgröße 200 nm beträgt, beträgt die Größe x2
100 nm.
Betreffend die Schritte vor einem Schritt des Bildens eines HDP-
CVD-Oxidfilmes 3a werden ähnliche Schritte zu denen, die in dem
Beispiel 1 beschrieben wurden, angewendet. Die Resistmuster 10,
die als Ätzmaske zur Zeit der Vorplanarisierung in einem späte
ren Prozeß verwendet werden, sind in einem Bereich gebildet, der
von der Grabentrennung um die Hälfte der minimalen Merkmalsgröße
auf dem HDP-CVD-Oxidfilm 3a, der auf der Grabentrennung und den
Maskenmuster 7a, 7b und 7c gebildet ist, vorsteht, wie in Fig. 9
gezeigt ist.
Wenn ein Trockenätzen bezüglich des HDP-CVD-Oxidfilmes 3a unter
Verwendung der oben beschriebenen Resistmuster 10 als Ätzmaske
durchgeführt wird, entspricht die Größe des zurückzulassenden
HDP-CVD-Oxidfilmes 3a auf den Maskenmustern 7a, 7b und 7c in
seiner Höhenrichtung einer Hälfte der minimalen Merkmalsgröße,
wie in Fig. 10 gezeigt ist, vorausgesetzt daß ein Neigungswinkel
des HDP-CVD-Oxidfilmes 3a, der auf den Maskenmustern gebildet
ist, von seinem Endabschnitt 45° beträgt.
Zu dieser Zeit sind die Formen der HDP-CVD-Oxidfilme, die auf
den Maskenmustern 7a, 7b und 7c zurückgelassen sind, derart an
geordnet, daß sie die Höhen von einer Hälfte der minimalen Merk
malsgröße aufweisen.
Danach werden die Resistmuster 10 entfernt. Die polykristallinen
Siliziumfilme 6a, 6b und 6c werden durch ein CMP-Verfahren unter
Verwendung der Siliziumnitridfilme 5a, 5b und 5c als Stopp po
liert und gleichzeitig werden Teile der HDP-CVD-Oxidfilme 3a,
die auf und überhalb einer Höhe entsprechend der Höhe der poly
kristallinen Siliziumfilme 6a, 6b und 6c auf der Grabentrennung
3 angeordnet sind, poliert.
Da die Höhe des auf den Maskenmustern 7a, 7b und 7c zurückgelas
senen HDP-CVD-Oxidfilmes 3a derart angeordnet ist, daß sie im
wesentlichen eine Hälfte der minimalen Merkmalsgröße in dem Sta
dium des Polierens durch das CMP-Verfahren beträgt, ist es mög
lich, weiter die Planarität der zu behandelnden Oberfläche nach
dem Abrieb durch das CMP-Verfahren zu verbessern.
Folgende Prozesse werden in einer ähnlichen Art zu der, die in
dem Beispiel 1 beschrieben ist, durchgeführt, wobei die Silizi
umnitridfilme 5a, 5b und 5c durch eine heiße Phosphorsäure ent
fernt werden und ein unterliegender Oxidfilm 4 derart zurückge
ätzt wird, daß ein aktiver Bereich freigelegt wird, wodurch die
in Fig. 1 gezeigte Grabentrennung erhalten werden kann.
In dem Beispiel 3 sind die Endflächen der Resistmuster 10, die
als Ätzmaske zur Zeit der Vorplanarisierung dienen, nicht auf
der Grabentrennung 3 angeordnet, sogar wenn die Ausrichtungs
spielräume x1 ähnlich zu denen in dem Beispiel 2 erzeugt sind.
Folglich wird ein Isolierfilm, der die Grabentrennung 3 bildet,
nicht übermäßig zur Zeit der Vorplanarisierung geätzt, und es
ist folglich möglich, eine Grabentrennung 3 mit einer zufrieden
stellenden Form zu erzielen. Weiterhin werden, da die oberste
Schicht der Maskenmuster 7a, 7b und 7c aus dem polykristallinen
Siliziumfilm 6a, 6b bzw. 6c, der als Ätzstopp zur Zeit der Vor
planarisierung dient, gebildet ist, die Siliziumnitridfilme 5a,
5b und 5c und die unterhalb der Siliziumnitridfilme angeordneten
Schichten nicht übermäßig nach der Vorplanarisierung geätzt, und
es ist möglich, ein Halbleitersubstrat 1 als aktiver Bereich und
die Siliziumnitridfilme 5a, 5b und 5c, die die Maskenmuster 7a,
7b und 7c bilden, zu schützen.
In den Beispielen 1 bis 3, die oben beschrieben wurden, wurde
der Fall, bei dem der Isolierfilm, der durch das HDP-CVD-
Verfahren gebildet ist, zur Zeit des Einbettens in die Gra
benöffnungsabschnitte 2 verwendet wird, beispielhaft beschrie
ben. In diesem Beispiel 4 wird ein Fall beschrieben, bei dem in
den Grabenöffnungsabschnitt 2 ein Isolierfilm, der durch ein
CVD-Verfahren mit niedrigem Druck gebildet wird, eingebettet
wird.
Fig. 11 zeigt einen Schritt der Herstellung der Grabentrennung 3
entsprechend dem Beispiel 4, wobei eine Querschnittsansicht ei
nes Stadiums des Einbettens in das Innere der Grabenöffnungsab
schnitte 2 durch Bilden eines Oxidfilmes 13 durch CVD mit nied
rigem Druck, nachdem Grabenöffnungsabschnitte 2 mit einer Öff
nungsbreite von 500 nm oder mehr in einem Halbleitersubstrat 1
gebildet sind, gezeigt ist. Es sind Maskenmuster 12a, 12b und
12c auf einem Bereich des Halbleitersubstrates 1, der ein akti
ver Bereich sein soll, mit Ausnahme der Grabenöffnungsabschnitte
2 durch aufeinanderfolgendes Bilden eines Siliziumnitridfilmes
und eines polykristallinen Siliziumfilmes in einer ähnlichen Art
des Bildens der Maskenmuster in den Beispielen 1 bis 3 gebildet.
Die gleichen Bezugszeichen wie die, die oben schon beschrieben
wurden, bezeichnen die gleichen oder ähnliche Abschnitte.
In Fig. 11 bezeichnet das Bezugszeichen A1 eine Öffnungsbreite
von einem der Grabenöffnungsabschnitte 2, wobei die Größe davon
beispielsweise 500 nm beträgt, und eine minimale Merkmalsgröße
dieser Halbleitervorrichtung beträgt 500 nm. Das Bezugszeichen
A2 bezeichnet ebenfalls eine Öffnungsbreite des anderen Gra
benöffnungsabschnittes 2, wobei die Größe davon größer ist als
das Zweifache eines Isolierfilmes in einem Fall, in dem der Iso
lierfilm mit einer Filmdicke von 500 nm zur Zeit des Einbettens
in den Grabenöffnungsabschnitt 2 gebildet wird. Das Bezugszei
chen A2 bezeichnet die Öffnungsbreite des Grabenöffnungsab
schnittes 2, der einen ausgenommenen Abschnitt 11 auf einer
Oberfläche des Oxidfilmes 13, der durch CVD mit niedrigem Druck
gebildet ist, verursacht, wenn er gebildet bzw. geschichtet
wird.
Wie oben beschrieben wurde, wird, nachdem der Oxidfilm 13, der
durch CVD mit niedrigem Druck gebildet ist, in den Grabenöff
nungsabschnitt 2 eingebettet ist, ein Resistmuster 14 auf dem
Grabenöffnungsabschnitt 2 mit einer Öffnungsbreite von A2 bemu
stert, und der Oxidfilm 13, der durch CVD mit niedrigem Druck
gebildet ist, wird einem Trockenätzen unter Verwendung des Re
sistmusters 14 als Ätzmaske derart ausgesetzt, daß dadurch ein
überschüssig gebildeter Teil des Oxidfilms 13, der durch CVD mit
niedrigem Druck gebildet ist, entfernt wird, wodurch er vor
planarisiert wird. Zur Zeit der Vorplanarisierung durch ein
Trockenätzen ist es effektiv, die obere Schicht der Maskenmuster
12a, 12b und 12c durch ein polykristallines Silizium zu bilden,
da eine Rate der Vorplanarisierung normalerweise in Abhängigkeit
der Dichten und/oder Abmessungen der Muster und einer Stelle des
Musters auf dem Wafer verteilt bzw. gestreut ist. Folglich wird,
sogar in einem Fall, bei dem ein Abschnitt übermäßig geätzt
wird, eine Oberfläche des Halbleitersubstrates 1, die der aktive
Bereich wird, nicht geätzt, da die polykristalline Silizium
schicht als Stopp dient, wodurch eine notwendige und genügende
Vorplanarisierung durchgeführt werden kann.
Danach wird ähnlich zu dem Fall des Einbettens durch das HDP-
CVD-Verfahren, wie oben beschrieben wurde, gearbeitet. Das Re
sistmuster 14 wird entfernt, der Oxidfilm 13, der durch CVD mit
niedrigem Druck gebildet ist, wird ein CMP-Verfahren unter Ver
wendung der Maskenmuster 12a, 12b und 12c als Stopp derart ge
ätzt, daß dadurch eine zu behandelnde Oberfläche planarisiert
wird, die Maskenmuster 12a, 12b und 12c werden entfernt, und der
Oxidfilm 13 bzw. 4, der durch CVD mit niedrigem Druck gebildet
ist, wird auf dem aktiven Bereich durch das Zurückätzen der ge
samten Oberfläche des Oxidfilmes vollständig entfernt, wodurch
die Grabentrennung mit ausgezeichneter Oberflächenplanarität er
halten werden kann.
Wie oben beschrieben wurde, ist es, sogar in dem Fall, bei dem
in die Grabenöffnung 2 der Oxidfilm 13, der durch CVD mit nied
rigem Druck gebildet ist, eingebettet wird, möglich, eine Größe
des Abriebs unter Verwendung des CMP-Verfahrens durch Reduzieren
der Dicke des überschüssig gebildeten Oxidfilmes 13, der durch
CVD mit niedrigem Druck gebildet ist, durch die Vorplanarisie
rung zu reduzieren. Es ist ebenfalls möglich, die Planarität zu
reduzieren, da die Höhen der vorstehenden Abschnitte, die geätzt
werden sollen, des nach der Vorplanarisierung zurückgelassenen
Filmes 13, der durch CVD mit niedrigem Druck gebildet ist, im
wesentlichen gleich gemacht werden können.
In dem Beispiel 4 ist der Fall, bei dem in den Grabenöffnungsab
schnitt 2 der Isolierfilm, der durch das CVD-Verfahren mit nied
rigem Druck gebildet ist, eingebettet wird, beispielhaft be
schrieben, wobei das Resistmuster 14, das als Ätzmaske zur Zeit
der Vorplanarisierung verwendet wird, oberhalb des Grabenöff
nungsabschnittes 2, in dem die Oberfläche des Oxidfilmes 13, der
durch CVD mit niedrigem Druck gebildet ist, den ausgenommenen
Abschnitt 11 aufweist, positioniert ist und die Endoberfläche
des Resistmusters 14 oberhalb der Endoberfläche des Grabenöff
nungsabschnittes 2 positioniert ist.
In dem Beispiel 5 wird ein Fall beschrieben, bei dem eine Ätz
maske, die für die Vorplanarisierung verwendet wird, in einem
Bereich gebildet wird, der einen Grabenöffnungsabschnitt 2 auf
weist, auf dem die Oberfläche des Oxidfilmes 13, der mit CVD mit
niedrigem Druck gebildet ist, einen ausgenommenen bzw. ausge
sparten Abschnitt 11 aufweist, und bei dem sie von der Endober
fläche des Grabenöffnungsabschnittes 2 zu der Seite eines akti
ven Bereiches (oder Maskenmuster 12b und 12c) um einen Ausrich
tungsspielraum x1 vorsteht.
Fig. 13 ist eine Querschnittsansicht zum Darstellen eines
Schrittes der Vorplanarisierung in einem Herstellungsverfahren
einer Halbleitervorrichtung entsprechend dem Beispiel 5.
In dieser Figur bezeichnet 15 ein Resistmuster, das als Ätzmaske
auf dem Oxidfilm 13, der durch CVD mit niedrigem Druck gebildet
ist, gebildet ist, wobei das Resistmuster derart bemustert ist,
daß es eine Form des Bedeckens eines Bildungsbereiches des Gra
benöffnungsabschnittes 2, der eine größere Öffnungsbreite als
eine minimale Merkmalsgröße aufweist, und eines Bereiches, der
von dem Bildungsbereich des Grabenöffnungsabschnittes 2 um den
Ausrichtungsspielraum x1 vorsteht, aufweist.
Währenddessen wird in einem Grabenöffnungsabschnitt, in dem eine
Öffnungsbreite der Grabentrennung 3 größer ist als die minimale
Merkmalsbreite, ein Resistmuster in dem Bereich, in dem ein
durch Subtrahieren des Zweifachen des Ausrichtungsspielraumes x1
von einem Abstand zwischen dem Grabenöffnungsabschnitt 2 und ei
nem anderen Grabenöffnungsabschnitt 2, der nahe an diesem posi
tioniert ist, erhaltener Wert die minimale Merkmalsgröße oder
weniger wird, nicht gebildet.
Wenn das Resistmuster 15 als Ätzmaske derart verwendet wird, daß
ein Trockenätzen bezüglich des Oxidfilmes 13, der durch CVD mit
niedrigem Druck gebildet ist, durchgeführt wird, werden die mei
sten Teile des überschüssigen Oxidfilmes 13, der durch das CVD-
Verfahren mit niedrigem Druck gebildet ist, derart entfernt, daß
dadurch die Vorplanarisierung erreicht wird.
Danach wird in einer ähnlichen Art zu dem Beispiel 1 das Re
sistmuster 15 entfernt und ein Abrieb wird durch ein CMP-
Verfahren durchgeführt, wodurch es möglich ist, die Planarität
einer zu bearbeitenden Oberfläche nach der Planarisierung zu
verbessern.
Durch Vorsehen des Resistmusters 15 mit einer Form, die den Ju
stierspielraum x1 widerspiegelt, kann die Grabentrennung 3 mit
einer zufriedenstellenden Form erhalten werden, ohne den Iso
lierfilm zu entfernen, der als Grabentrennung 3 vorhanden sein
soll, sogar in einem Fall, bei dem das Trockenätzen übermäßig
zur Zeit der Vorplanarisierung durchgeführt wird. Weiterhin ist
es nicht notwendig, eine Designregel zu verkleinern, da das Re
sistmuster 15 nicht derart gebildet wird, daß es eine Größe der
minimalen Merkmalsgröße oder weniger aufweist.
In den Beispielen 4 und 5 wurden beispielhaft Fälle beschrieben,
bei denen der Oxidfilm 13, der durch CVD mit niedrigem Druck ge
bildet ist, zum Einbetten in den Öffnungsabschnitt 2 verwendet
wird und das Resistmuster 14 oder 15 mit einem Bildungsbereich
entsprechend zu dem des Grabenöffnungsabschnittes 2 oder mehr
als Ätzmaske für die Vorplanarisierung verwendet wird.
In diesem Beispiel 6 wird ein Fall beschrieben, bei dem zur Zeit
der Vorplanarisierung eine Ätzmaske derart gebildet ist, daß sie
einen Bildungsbereich aufweist, der kleiner ist als ein Gra
benöffnungsabschnitt 2, und ein Oxidfilm, der durch CVD mit
niedrigem Druck gebildet ist, in einem vorbestimmten Bereich von
der äußeren Peripherie des Grabenöffnungsabschnittes 2 zu dem
Inneren davon angeordnet ist.
Fig. 14 zeigt einen Fall, daß die Vorplanarisierung bezüglich
des Oxidfilmes 13, der durch CVD mit niedrigem Druck gebildet
ist, unter Verwendung eines Resistmusters 16 als Ätzmaske durch
geführt wird.
Wie in der Figur gezeigt ist, ist eine Position, an der das Re
sistmuster gebildet ist, derart bestimmt, daß eine Oberfläche
des Oxidfilmes 13, der durch CVD mit niedrigem Druck gebildet
ist, eine Höhe von der oberen Oberfläche eines unterliegenden
Oxidfilmes 4 oder mehr aufweist.
Die Endoberfläche des Resistmusters 16 ist auf einem Bereich
vorgesehen, in dem die Filmdicke des Oxidfilmes 13, der durch
CVD mit niedrigem Druck gebildet ist, eine Größe ist, die einer
Summe der Tiefe des Grabenöffnungsabschnittes 2, der Filmdicke
des unterliegenden Oxidfilmes 4 und der Filmdicke eines durch
die Vorplanarisierung zu entfernenden Teiles des Oxidfilmes 13,
der durch CVD mit niedrigem Druck gebildet ist, oder mehr ent
spricht. Das Resistmuster 16 ist auf einem Bereich vorgesehen,
der einen ausgenommenen Abschnitt 11 in einer Oberfläche des
Oxidfilmes 13, der durch CVD mit niedrigem Druck gebildet ist,
bedeckt. Das Resistmuster 16 ist nicht auf einem Grabenöffnungs
abschnitt 2 mit einer relativ kleinen Öffnungsbreite, über dem
eine Oberfläche des Oxidfilmes 13, der durch CVD mit niedrigem
Druck gebildet ist, keinen ausgesparten Abschnitt 11 aufweist,
gebildet.
Wenn die Vorplanarisierung unter Verwendung des oben beschriebe
nen Resistmusters 16 durchgeführt wird, ist es möglich, einen
Abschnitt des durch CVD mit niedrigem Druck gebildeten Oxidfil
mes, der nachfolgend als die Grabentrennung 3 benötigt wird, zu
rückzulassen und effektiv andere Abschnitte als diesen zu ent
fernen. Weiterhin ist es durch einen Abrieb, der später durch
ein CMP-Verfahren durchzuführen ist, möglich, eine bearbeitete
Oberfläche zu erzielen, die eine exzellentere Planarität auf
weist, wobei die Grabentrennung 3 in zufriedenstellender Form
erzielt werden kann.
Speziell das Beispiel 6 wird auf einen Fall angewendet, bei dem
viele Grabenöffnungsabschnitte 2 mit relativ großer Öffnungs
breite gebildet werden, wodurch die Größe des durch ein CMP-
Verfahren bearbeiteten Abriebs reduziert werden kann, die Plana
rität verbessert werden kann und die Bearbeitungszeit verkürzt
werden kann.
In den Beispielen 1 bis 6 wurden die Schritte beschrieben, die
bis zum Bilden der Grabentrennung 3 durchgeführt werden. In die
sem Beispiel 7 wird ein Fall beschrieben, bei dem eine DRAM-
Speicherzelle durch eine Grabentrennung 3, die entsprechend dem
Herstellungsverfahren von einem der Beispiele 1 bis 6 gebildet
wird, gebildet wird.
Fig. 15 ist eine Querschnittsansicht einer DRAM-Speicherzelle,
wobei 17 einen auf einer Oberfläche eines aktiven Bereiches in
einem Halbleitersubstrat gebildeten Gateoxidfilm bezeichnet, 18
einen auf dem Gateoxidfilm 17 bemusterten Wortdraht bezeichnet
(ein Abschnitt auf dem Gateoxidfilm 17 ist eine Gateelektrode
18), 19 ein Paar von Source-/Drainbereichen bezeichnet, die auf
einem Oberflächenbereich des Halbleitersubstrates 1 gebildet
sind und mit einem dazwischen vorgesehenen Kanalbereich unter
halb der Gateelektrode 18 angeordnet sind, und 20 Seitenwände
bezeichnet, die aus einem Isolierfilm gebildet sind, der an den
Seiten der Gateelektroden 18 abgeschieden ist.
Das Bezugszeichen 21 bezeichnet einen Bitdraht, der auf einem
der Source-/Drainbereiche 19 gebildet ist. Das Bezugszeichen 22
bezeichnet einen Zwischenschichtisolierfilm, auf dem Oberflä
chenbereich des Halbleitersubstrates 1 einschließlich dem Bit
draht 21 und den Gateelektroden 18 gebildet ist. Das Bezugszei
chen 23 bezeichnet einen Speicherknoten, der auf dem Zwischen
schichtisolierfilm derart vorgesehen ist, daß er in Kontakt mit
dem anderen der Source-/Drainbereiche 19 ist. Das Bezugszeichen
25 bezeichnet eine Zellplatte, die oberhalb des Speicherknotens
23 mit einem dazwischen gebildeten dielektrischen Film 24 gebil
det ist. Das Bezugszeichen 26 bezeichnet einen Kondensator, der
aus dem Speicherknoten 23, dem dielektrischen Film 24 und der
Zellplatte 25 gebildet ist.
Ein Herstellungsverfahren der in Fig. 15 gezeigten DRAM-
Speicherzelle ist wie folgt.
Zuerst wird die Grabentrennung 3 durch das Verfahren entspre
chend einem der Beispiele 1 bis 6 gebildet. Wenn die Öffnungs
breite des Grabenöffnungsabschnittes 2, in den die Grabentren
nung 3 eingebettet wird, so klein ist, daß die Naht durch Ein
betten unter Verwendung des CVD-Verfahrens mit niedrigem Druck
erzeugt wird, ist es notwendig, das Verfahren zu verwenden, das
in einem der Beispiele 1-3 beschrieben ist. In anderen Fällen
kann jedoch das Verfahren, das in einem der Beispiele 1-6 be
schrieben ist, ohne Schwierigkeit Verwendet werden.
Danach wird, wie in Fig. 16a gezeigt ist, ein P-Wannenbereich in
der Oberfläche des Halbleitersubstrates 1 gebildet. Die Oberflä
che des Halbleitersubstrates 1 wird einer thermischen Oxidation
ausgesetzt und der Gateoxidfilm 17 wird derart gebildet, daß er
eine Filmdicke von ungefähr 10 nm aufweist. Weiterhin wird bei
spielsweise ein polykristalliner Siliziumfilm durch ein CVD-
Verfahren derart gebildet, daß er eine Filmdicke von ungefähr
100 nm aufweist, und der so gebildete polykristalline Silizium
film wird zum Erhalten des Wortdrahtes bzw. der Wortverdrahtung
18 (Gateelektrode) bemustert. Als nächstes wird As unter Verwen
dung der Grabentrennung 3 und der Gateelektrode 18 als Maske mit
der Bedingung von 500 KeV und 5 × 1013/cm2 derart implantiert,
daß dadurch die Source-/Drainbereiche des n-Typs gebildet wer
den. Weiterhin werden, nachdem ein Oxidfilm mit einer Filmdicke
von ungefähr 100 nm auf der gesamten Oberfläche durch ein CVD-
Verfahren gebildet ist, die Seitenwände 20 durch ein Zurückätzen
gebildet.
Als nächstes wird, wie in Fig. 16b gezeigt ist, der Silizium
oxidfilm durch ein CVD-Verfahren derart gebildet, daß er eine
Filmdicke von ungefähr 700 nm aufweist, um einen Zwischen
schichtisolierfilm 20a zu erzielen. Dann wird ein Kontaktloch
durch Durchstoßen des Zwischenschichtisolierfilmes 22a derart
gebildet, daß eine Oberfläche von einem der Source-
/Drainbereiche 19 teilweise freigelegt wird. Als nächstes wird
ein polykristallines Silizium, das Dotierungen enthält, durch
ein CVD-Verfahren derart gebildet, daß es eine Filmdicke von un
gefähr 100 nm aufweist. Es wird Wolframsilizid derart gebildet,
daß eine Filmdicke von ungefähr 100 nm zum Einbetten in ein Kon
taktloch erhalten wird. Ein leitender Film, der aus polykri
stallinem Silizium und Wolframsilizid auf der Oberfläche des
Zwischenschichtisolierfilmes 22a gebildet ist, wird schichtweise
gebildet. Danach wird der leitende Film einem Bemustern zum Er
zielen einer Bitverdrahtung bzw. eines Bitdrahtes 23 ausgesetzt.
Danach wird zum Erzielen eines Zwischenschichtisolierfilmes, wie
in Fig. 16c gezeigt ist, ein Siliziumoxidfilm durch ein CVD-
Verfahren derart gebildet, daß er eine Filmdicke von ungefähr
700 nm aufweist. Ein Kontaktloch zum Freilegen eines Teiles des
anderen der Source-/Drainbereiche 19 wird durch Durchstoßen des
Zwischenschichtisolierfilmes 22 geöffnet. Weiterhin wird ein po
lykristallines Silizium mit Dotierungen derart gebildet, daß es
eine Filmdicke von ungefähr 800 nm derart aufweist, daß es in
das Kontaktloch eingebettet wird. Gleichzeitig wird ein Spei
cherknoten, der aus einem leitenden Film gebildet ist, auf einer
Oberfläche des Zwischenschichtisolierfilmes 22 gebildet. Dann
wird der leitende Film einem Bemustern derart ausgesetzt, daß
der Speicherknoten 23 erhalten wird.
Danach kann ein Kondensator 26 durch schichtweises Bilden eines
Siliziumoxinitridfilmes (SiON) derart, daß er eine Filmdicke von
ungefähr 7 nm als dielektrischer Film aufweist, und durch Bilden
eines polykristallinen Siliziums mit Dotierungen, das eine Zell
platte 25 sein soll, durch ein CVD-Verfahren derart, daß es eine
Filmdicke von ungefähr 50 nm aufweist, erhalten werden. Somit
kann eine DRAM-Speicherzellenstruktur, die in Fig. 15 gezeigt
ist, gebildet werden. Obwohl einige andere Prozesse, wie zum
Beispiel eine Verbindung mit einer peripheren Schaltung notwen
dig sind, wird die Beschreibung solcher Prozesse hier ausgelas
sen.
In einer Vorrichtung, die sehr stark integriert ist, wie zum
Beispiel die DRAM-Vorrichtung, die in dem Beispiel 7 beschrieben
ist, wird die Grabentrennung zum Trennen der Elemente, zwischen
denen eine Trennbreite schmal ist, verwendet. Es ist möglich,
eine Grabentrennung mit zufriedenstellender Form durch Erzeugen
derselben entsprechend der vorliegenden Erfindung zu erzielen.
Weiterhin ist es, da die Grabentrennung eine gleichmäßige Form
in der DRAM-Vorrichtung aufweisen kann, in der viele Speicher
zellen angeordnet sind, möglich, die Streuung der Eigenschaften
der Elemente zwischen entsprechenden Speicherzellen zu be
schränkten, wodurch ein stabiler Betrieb der Vorrichtung und
folglich eine hohe Ausbeute erzielt werden können.
Der erste Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß die Größe des Abriebs durch das CMP-
Verfahren reduziert werden kann, die Form der zu erzielenden
Grabentrennung folglich durch Verbessern der Planarität der zu
behandelnden Oberfläche zufriedenstellend gebildet werden kann,
da, nachdem der Isolierfilm in den Grabenöffnungsabschnitt ein
gebettet ist, ein Teil des auf dem Halbleitersubstrat zu viel
gebildeten Isolierfilmes durch das Trockenätzen für die Vor
planarisierung entfernt wird und danach durch das CMP-Verfahren
poliert wird.
Der zweite Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß die zweite Maskenschicht mit im wesentli
chen der gleichen Polierrate wie die in der Isolierschicht zur
Zeit der Vorplanarisierung durch das CMP-Verfahren poliert wer
den kann und daß die erste Maskenschicht als Stopp zur Zeit des
Polierens verwendet werden kann, da das erste Maskenmuster eine
Mehrschichtstruktur aufweist, in der die erste Maskenschicht und
die zweite Maskenschicht aufeinanderfolgend gebildet sind, und
daß die zweite Maskenschicht als ein Ätzstopp zur Zeit der Vor
planarisierung zum Beschränken des Durchstoßens des Maskenmu
sters, das durch das Trockenätzen verursacht ist, Verwendet wer
den kann. Es ist ebenfalls möglich, die Planarität der zu behan
delnden Oberfläche nach dem CMP zu verbessern, da die Größe des
Abriebs durch das CMP-Verfahren durch die Vorplanarisierung re
duziert ist, wodurch die Oberflächenplanarität der zu erzielen
den Grabentrennung folglich ebenfalls verbessert werden kann.
Der dritte Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß eine ausreichende Ätzselektivität, wenn die
Vorplanarisierung bezüglich des Isolierfilmes, der zum Einbetten
in den Grabenöffnungsabschnitt verwendet wird, zum Beispiel ein
Siliziumoxidfilm, durchgeführt wird, derart sichergestellt wer
den kann, daß ein übermäßiges Ätzen bezüglich der ersten Masken
schicht und des aktiven Bereiches beschränkt werden kann, da die
zweite Maskenschicht aus einem Nicht-Einkristallsiliziumfilm ge
bildet ist.
Der vierte Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß ein übermäßiges Ätzen bezüglich des Bil
dungsbereiches der Grabentrennung beschränkt werden kann, wenn
die Ausrichtung verschoben ist, da das zweite Maskenmuster unter
Berücksichtigung eines Ausrichtungsspielraumes gebildet ist.
Der fünfte Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß die Höhen der vorstehenden Abschnitte in
dem Isolierfilm, der nach der Vorplanarisierung zurückgelassen
ist, im wesentlichen gleich gemacht werden können, da das zweite
Maskenmuster in einem Bereich gebildet ist, der von der äußeren
Peripherie des Bildungsbereiches der Grabentrennung um eine
Hälfte der minimalen Merkmalsgröße vorsteht, wenn der Isolier
film durch das HDP-CVD-Verfahren zum Einbetten in den Grabenöff
nungsabschnitt gebildet wird. Folglich wird die Planarität der
zu behandelnden Oberfläche und die Grabentrennung, die durch das
Planarisieren unter Verwendung des CMP-Verfahrens in einen spä
teren Schritt erhalten werden, verbessert.
Der sechste Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß in einem Fall des Einbettens des Isolier
filmes, der durch ein CVD-Verfahren mit niedrigem Druck gebildet
ist, in den Grabenöffnungsabschnitt ein Teil des Isolierfilmes,
der überschüssig gebildet wurde, effektiv durch Ätzen zur Zeit
der Vorplanarisierung entfernt werden kann, wodurch die Polier
menge des Isolierfilmes zur Zeit der Planarisierung durch das
CMP-Verfahren in einem späteren Schritt reduziert werden kann
und die Planarität der zu behandelnden Oberfläche weiter verbes
sert werden kann.
Der siebte Vorteil des Herstellungsverfahrens einer Halbleiter
vorrichtung ist, daß die Beschränkung bzw. Verkleinerung der
Entwurfsregel unnötig wird, da das zweite Maskenmuster, das als
Ätzmaske zur Zeit der Vorplanarisierung verwendet wird, derart
gebildet wird, daß es eine minimale Merkmalsgröße oder mehr auf
weist.
Claims (6)
1. Herstellungsverfahren einer Halbleitervorrichtung mit
einem Schritt des Bildens eines ersten Maskenmusters (7) mit ei nem Begrenzungsmuster entsprechend einem Bereich der Grabentren nung (3) auf einem Halbleitersubstrat (1),
einem Schritt des Bildens eines Grabenöffnungsabschnittes (2) durch Ätzen des Bereiches der Grabentrennung (3) auf dem Halb leitersubstrat (1),
einem Schritt des Bildens eines Isolierfilmes (3, 3a) auf dem Halbleitersubstrat (1) und Einbettens des Isolierfilmes (3) in den Grabenöffnungsabschnitt (2),
einem Schritt des Bildens eines zweiten Maskenmusters (8) in ei nem dem Bereich der Grabentrennung entsprechenden Bereich (3),
einem Schritt der Vorplanarisierung durch Durchführen eines Trockenätzens bezüglich des Isolierfilmes (3a) unter Verwendung des zweiten Maskenmusters (8) als Ätzmaske,
einem Schritt des Entfernens des zweiten Maskenmusters (8) und des Polierens des Isolierfilmes (3, 3a) durch ein CMP-Verfahren unter Verwendung des ersten Maskenmusters (7) als Stopp und
einem Schritt des Erhaltens der Grabentrennung (3) in dem Be reich der Grabentrennung (3) durch Entfernen des ersten Masken musters (7) und Freilegen einer Oberfläche des Halbleitersub strates (1), wobei
das erste Maskenmuster (7) eine Mehrschichtstruktur aufweist, bei der eine erste Maskenschicht (5) und eine zweite Masken schicht (6) nacheinander gebildet werden,
die zweite Maskenschicht (6) als Ätzstopp bei einem Trockenätzen zur Zeit der Vorplanarisierung dient und
die zweite Maskenschicht (6) zur Zeit der Planarisierung durch das CMP-Verfahren unter Verwendung der ersten Maskenschicht (5) als Stopp mit der gleichen Polierrate wie die des Isolierfilmes (3a) poliert wird.
einem Schritt des Bildens eines ersten Maskenmusters (7) mit ei nem Begrenzungsmuster entsprechend einem Bereich der Grabentren nung (3) auf einem Halbleitersubstrat (1),
einem Schritt des Bildens eines Grabenöffnungsabschnittes (2) durch Ätzen des Bereiches der Grabentrennung (3) auf dem Halb leitersubstrat (1),
einem Schritt des Bildens eines Isolierfilmes (3, 3a) auf dem Halbleitersubstrat (1) und Einbettens des Isolierfilmes (3) in den Grabenöffnungsabschnitt (2),
einem Schritt des Bildens eines zweiten Maskenmusters (8) in ei nem dem Bereich der Grabentrennung entsprechenden Bereich (3),
einem Schritt der Vorplanarisierung durch Durchführen eines Trockenätzens bezüglich des Isolierfilmes (3a) unter Verwendung des zweiten Maskenmusters (8) als Ätzmaske,
einem Schritt des Entfernens des zweiten Maskenmusters (8) und des Polierens des Isolierfilmes (3, 3a) durch ein CMP-Verfahren unter Verwendung des ersten Maskenmusters (7) als Stopp und
einem Schritt des Erhaltens der Grabentrennung (3) in dem Be reich der Grabentrennung (3) durch Entfernen des ersten Masken musters (7) und Freilegen einer Oberfläche des Halbleitersub strates (1), wobei
das erste Maskenmuster (7) eine Mehrschichtstruktur aufweist, bei der eine erste Maskenschicht (5) und eine zweite Masken schicht (6) nacheinander gebildet werden,
die zweite Maskenschicht (6) als Ätzstopp bei einem Trockenätzen zur Zeit der Vorplanarisierung dient und
die zweite Maskenschicht (6) zur Zeit der Planarisierung durch das CMP-Verfahren unter Verwendung der ersten Maskenschicht (5) als Stopp mit der gleichen Polierrate wie die des Isolierfilmes (3a) poliert wird.
2. Herstellungsverfahren nach Anspruch 1, bei dem
die erste Maskenschicht (5) ein Siliziumnitridfilm ist und
die zweite Maskenschicht (6) aus einem Siliziumfilm gebildet
ist, der kein Einkristallfilm ist.
3. Herstellungsverfahren nach Anspruch 1 oder 2, bei dem
die Endoberfläche des zweiten Maskenmusters (9), das zum Durch
führen der Vorplanarisierung bezüglich des Isolierfilmes (3a)
verwendet wird, an einem Endabschnitt eines ersten Bereiches
entsprechend dem Bereich der Grabentrennung (3) oder einem zwei
ten Bereich, der den ersten Bereich umgibt, vorgesehen ist und
ein Abstand von dem Endabschnitt des ersten Bereiches zu der äu
ßeren Peripherie des zweiten Bereiches einem Justierspielraum
(x1) entspricht, der zur Zeit des Bildens des zweiten Maskenmu
sters (9) erforderlich ist.
4. Herstellungsverfahren nach Anspruch 3, bei dem
ein Abstand von dem Endabschnitt des ersten Bereiches zu der äu
ßeren Peripherie des zweiten Bereiches einer Hälfte der minima
len Strukturgröße entspricht, wenn der Isolierfilm (3, 3a) durch
ein HDP-CVD-Verfahren gebildet wird.
5. Herstellungsverfahren nach einem der Ansprüche 1 bis 3,
bei dem,
wenn der Isolierfilm (13) durch ein CVD-Verfahren mit niedrigem
Druck gebildet wird, die Endoberfläche des zweiten Maskenmusters
(14), das zum Durchführen der Vorplanarisierung bezüglich des
Isolierfilmes (13) verwendet wird, auf einem Bereich (A2) ange
ordnet ist, in dem die Filmdicke des auf dem Grabentrennbereich
(3) gebildeten Isolierfilmes (13) in der senkrechten Richtung
der Summe einer Höhe von der Bodenoberfläche des Grabenöffnungs
abschnittes (2) zu der Bodenoberfläche des ersten Maskenmusters
(12a, 12b, 12c) und der Filmdicke des auf dem ersten Maskenmu
sters (12a, 12b, 12c) gebildeten Isolierfilmes (13) oder mehr
entspricht.
6. Herstellungsverfahren nach einem der Ansprüche 1 bis 5,
bei dem
das zweite Maskenmuster (14) derart bemustert wird, daß es eine
Größe der minimalen Strukturgröße oder mehr aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10014119A JPH11214499A (ja) | 1998-01-27 | 1998-01-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19829862A1 DE19829862A1 (de) | 1999-08-05 |
DE19829862C2 true DE19829862C2 (de) | 2001-03-15 |
Family
ID=11852245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19829862A Expired - Fee Related DE19829862C2 (de) | 1998-01-27 | 1998-07-03 | Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6323102B1 (de) |
JP (1) | JPH11214499A (de) |
KR (1) | KR100295384B1 (de) |
DE (1) | DE19829862C2 (de) |
TW (1) | TW396511B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10228717B4 (de) * | 2001-07-13 | 2007-11-22 | Infineon Technologies Ag | Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers |
DE10360537B4 (de) * | 2002-12-30 | 2008-02-14 | Infineon Technologies Ag | Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4592837B2 (ja) * | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6682978B1 (en) * | 1999-08-30 | 2004-01-27 | Advanced Micro Devices, Inc. | Integrated circuit having increased gate coupling capacitance |
JP2002026119A (ja) | 2000-07-10 | 2002-01-25 | Sharp Corp | 半導体装置の製造方法 |
US6432827B1 (en) * | 2000-11-29 | 2002-08-13 | United Microelectronics Corp. | ILD planarization method |
KR20020086099A (ko) * | 2001-05-11 | 2002-11-18 | 아남반도체 주식회사 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
JP2003100890A (ja) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 容量素子の製造方法 |
US6872633B2 (en) * | 2002-05-31 | 2005-03-29 | Chartered Semiconductor Manufacturing Ltd. | Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns |
KR20040038145A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
KR100700282B1 (ko) * | 2005-12-27 | 2007-03-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
KR100678645B1 (ko) * | 2006-01-13 | 2007-02-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US9773682B1 (en) | 2016-07-05 | 2017-09-26 | United Microelectronics Corp. | Method of planarizing substrate surface |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498565A (en) * | 1991-11-29 | 1996-03-12 | Sony Corporation | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
GB2306050A (en) * | 1995-10-05 | 1997-04-23 | Nec Corp | Planarizing filled trench isolation semiconductor devices |
EP0825645A1 (de) * | 1996-08-08 | 1998-02-25 | Siemens Aktiengesellschaft | Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943590A (en) * | 1997-09-15 | 1999-08-24 | Winbond Electronics Corp. | Method for improving the planarity of shallow trench isolation |
US5911110A (en) * | 1997-10-28 | 1999-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming shallow trench isolation with dummy pattern in reverse tone mask |
US5923993A (en) * | 1997-12-17 | 1999-07-13 | Advanced Micro Devices | Method for fabricating dishing free shallow isolation trenches |
-
1998
- 1998-01-27 JP JP10014119A patent/JPH11214499A/ja active Pending
- 1998-06-04 US US09/090,422 patent/US6323102B1/en not_active Expired - Fee Related
- 1998-06-08 TW TW087109031A patent/TW396511B/zh not_active IP Right Cessation
- 1998-07-03 DE DE19829862A patent/DE19829862C2/de not_active Expired - Fee Related
- 1998-07-27 KR KR1019980030166A patent/KR100295384B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498565A (en) * | 1991-11-29 | 1996-03-12 | Sony Corporation | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
GB2306050A (en) * | 1995-10-05 | 1997-04-23 | Nec Corp | Planarizing filled trench isolation semiconductor devices |
EP0825645A1 (de) * | 1996-08-08 | 1998-02-25 | Siemens Aktiengesellschaft | Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10228717B4 (de) * | 2001-07-13 | 2007-11-22 | Infineon Technologies Ag | Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers |
DE10360537B4 (de) * | 2002-12-30 | 2008-02-14 | Infineon Technologies Ag | Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen |
Also Published As
Publication number | Publication date |
---|---|
US6323102B1 (en) | 2001-11-27 |
TW396511B (en) | 2000-07-01 |
KR100295384B1 (ko) | 2001-08-07 |
KR19990066726A (ko) | 1999-08-16 |
JPH11214499A (ja) | 1999-08-06 |
DE19829862A1 (de) | 1999-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60124369T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer STI-Struktur | |
DE3751920T2 (de) | Isolationsverfahren für integrierte Schaltungen | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE69329376T2 (de) | Verfahren zur Herstellung einer SOI-Transistor-DRAM | |
DE69431867T2 (de) | Selbstausgerichtes vergrabenes Band für DRAM Grabenzellen | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE3588050T2 (de) | Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung. | |
DE19719699A1 (de) | Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang | |
DE19829862C2 (de) | Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung | |
DE10235986A1 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE19921110A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102004007244B4 (de) | Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske | |
DE69738558T2 (de) | Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten | |
DE4232621C1 (de) | Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur | |
DE3543937C2 (de) | ||
DE19708031A1 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE102004063025B4 (de) | Speicherbauelement und Verfahren zur Herstellung desselben | |
DE4034995A1 (de) | Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung | |
DE10223748A1 (de) | Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselben | |
DE10233195A1 (de) | Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung | |
DE19909815B4 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
DE4411851C2 (de) | Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE19727264A1 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |