DE19732670A1 - Integrierte Halbleiterschaltungseinrichtung mit burstlängeninvarianter interner Schaltung - Google Patents

Description

Die vorliegende Erfindung betrifft eine integrierte Halblei­ terschaltungseinrichtung und insbesondere eine integrierte Halbleiterschaltungseinrichtung, die in einem Burstmodus arbeitet und eine interne Stromversorgungsschaltung zum Um­ wandeln einer Stromversorgungsspannung aus einem externen System in eine besondere Spannung und Liefern der umgewan­ delten Spannung in die internen Schaltungen der integrierten Halbleiterschaltungseinrichtung umfaßt.

Fig. 15 ist ein Blockschaltbild einer 64 Mbit × 8-Syn­ chron-DRAM-Einrichtung, die in einem Burstmodus gemäß dem Stand der Technik arbeitet.

Wie in Fig. 15 gezeigt, umfaßt die Synchron-DRAM-Einrich­ tung (SDRAM) 200 eine interne Stromversorgungsschaltung 205, einen Adressenpuffer 206, einen Steuersignalpuffer 207, einen Taktpuffer 208, vier Speicherarraybänke 209, 210, 211 und 212, einen Eingangs/Ausgangs-(I/O-)Puffer 213 zum Daten­ eingang und -ausgang, ein Modusregister 214 und eine Steuer­ schaltung 215 zum Steuern der Speicherarraybänke 209-212 und des I/O-Puffers 213. Die interne Stromversorgungsschal­ tung 205 umfaßt eine interne Spannungsverkleinerungsschal­ tung 201, eine Substratspannungserzeugungseinrichtung 202, eine Erzeugungseinrichtung für eine vergrößerte Spannung 203 und eine Referenzspannungserzeugungseinrichtung 204.

Die interne Spannungsverkleinerungsschaltung 201 verkleinert die aus einem externen System in einen Stromversorgungsan­ schluß Vcc gelieferte Stromversorgungsspannung, um eine in die internen Schaltungen des SDRAM 200 zu liefernde interne Stromversorgungsspannung int.Vcc zu erzeugen. Der Wert der internen Stromversorgungsspannung int.Vcc ist gemäß der aus der Referenzspannungserzeugungseinrichtung 204 eingegebenen Referenzspannung Vref bestimmt. Insbesondere steuert die in­ terne Spannungsverkleinerungsschaltung 201 die interne Stromversorgungsspannung int.Vcc auf den Pegel der aus der Referenzspannungserzeugungseinrichtung 204 gelieferten Referenzspannung Vref und gibt dieselbe mit demselben Pegel aus.

Die Substratspannungserzeugungseinrichtung 202 erzeugt eine Vorspannung des Halbleitersubstrats der Einrichtung und gibt dieselbe aus und legt eine negative Substratspannung vbb an das Halbleitersubstrat an.

Die Erzeugungseinrichtung für eine vergrößerte Spannung 203 vergrößert die Stromversorgungsspannung aus dem Stromversor­ gungsanschluß Vcc, so daß sie eine vergrößerte Spannung Vpp erzeugt und in jede der Speicherarraybänke 209-212 lie­ fert.

Der Adressenpuffer 206 ist mit Adressensignaleingangsan­ schlüssen verbunden, in die aus einem externen System Adres­ sensignale eingegeben werden. Diese Eingangsanschlusse kön­ nen zum Beispiel Bankadressenanschlüsse BA0 und BA1, aus denen Bankadressenwahlsignale eingegeben werden, und Adres­ senanschlüsse A0-A11, mittels welcher Adressensignale ein­ gegeben werden, enthalten.

Der Steuersignalpuffer 207 ist mit jedem der Steuersignal­ eingangsanschlüsse, mittels welcher aus dem externen System die Steuersignale eingegeben werden, verbunden. Diese Steu­ ersignaleingangsanschlusse enthalten in diesem Beispiel einen /CS-Anschluß, in den ein Chipwählersignal eingegeben wird, einen /RAS-Anschluß, in den ein Zeilenadressenstrobe­ signal eingegeben wird, einen /CAS-Anschluß, in den ein Spaltenadressenstrobesignal eingegeben wird, einen /WE-An­ schluß, in den ein Schreibberechtigungssignal eingegeben wird, und einen DQM-Anschluß, in den ein I/O-Maskensignal eingegeben wird.

Der Taktpuffer 208 erzeugt ein internes Taktsignal aus einem von außen gelieferten Taktsignal und liefert das Taktsignal in den angeschlossenen Adressenpuffer 206, den Steuersignal­ puffer 207, den I/O-Puffer 213 und die Steuerschaltung 215. Das externe Taktsignal wird in den Taktpuffer 208 mittels eines CLK-Anschlusses geliefert, und ein Taktberechtigungs­ signal wird in den Taktpuffer 208 mittels eines CKE-An­ schlusses geliefert.

Die Steuerschaltung 215 ist mit jeder der Speicherarraybänke 209-212, dem Adressenpuffer 206, dem Steuersignalpuffer 207 und dem I/O-Puffer 213 verbunden. Das Modusregister 214 wird von der Steuerschaltung 215 verwendet, wenn sie die Burstlänge aus den aus den Adressensignaleingangsanschlüssen eingegebenen Adressensignalen bestimmt.

Ein so gebildetes typisches SDRAM 200 kann die Burstlänge auf 1, 2, 4 oder 8 Bits ändern. Wenn zum Beispiel der /CS-Anschluß, der /RAS-Anschluß, der /CAS-Anschluß und der /WE-Anschluß alle TIEF sind, dann gibt die Steuerschaltung 215 ein Setzsignal in das Modusregister 214 aus, wodurch sie verursacht, daß das Modusregister 214 die Mehrzahl beson­ derer Adressensignale, die aus dem die Burstlänge anzei­ genden Adressenpuffer 206 eingegeben werden, verriegelt. Die Steuerschaltung 215 nimmt dann Bezug auf die durch das Mo­ dusregister 214 verriegelten Signalpegel, um die für Burst­ übertragungen verwendete Burstlänge zu steuern.

Der Stromverbrauch ist größer, wenn die Burstlänge groß ist, als wenn die Burstlänge klein ist, und die Abnahme der aus der internen Spannungsverkleinerungsschaltung 201 ausgegebe­ nen internen Stromversorgungsspannung int.Vcc und der aus der Erzeugungseinrichtung für eine vergrößerte Spannung 203 ausgegebenen vergrößerten Spannung Vpp nimmt somit zu. Außerdem neigt die aus der Substratspannungserzeugungsein­ richtung 202 ausgegebene negative Substratspannung Vbb dazu, größer zu sein, wenn die Burstlänge groß ist, als wenn die Burstlänge klein ist.

Mit Rücksicht auf die vorstehenden Probleme ist es ein Ziel der vorliegenden Erfindung, eine integrierte Halbleiter­ schaltungseinrichtung vorzusehen, die im Burstmodus arbeitet und eine interne Stromversorgungsschaltung umfaßt, die dazu in der Lage ist, in die internen Schaltungen der integrier­ ten Halbleiterschaltungseinrichtung eine stabile Versor­ gungsspannung zu liefern, die sich mit der Burstlänge nicht ändert.

Um das vorstehende Ziel zu erreichen, umfaßt eine integrier­ te Halbleiterschaltungseinrichtung mit Burstmodus gemäß der vorliegenden Erfindung eine interne Spannungsverkleinerungs­ einrichtung, die eine externe Stromversorgungsspannung ver­ kleinert, um eine interne Stromversorgungsspannung auf der Grundlage einer besonderen Referenzspannung zu erzeugen und auszugeben, und eine Burstlängenberechnungseinrichtung zum Bestimmen der Burstlänge aus aus einem externen System ein­ gegebenen Adressendaten. Bei dieser Ausführungsform ver­ größert die interne Spannungsverkleinerungseinrichtung die Geschwindigkeit, mit der der Ausgangsstrom zunimmt, als Re­ aktion auf eine Abnahme der internen Stromversorgungsspan­ nung, während die durch die Burstlängenberechnungseinrich­ tung bestimmte Burstlänge zunimmt.

Die interne Spannungsverkleinerungseinrichtung in dieser Ausführungsform umfaßt vorzugsweise einen Differenzverstär­ ker, in den die ausgegebene interne Stromversorgungsspannung und eine besondere Referenzspannung eingegeben sind, eine Verstärkungssteuereinrichtung, die einen Stromfluß in den Differenzverstärker steuert, um die Verstärkung des Dif­ ferenzverstärkers zu steuern, und eine Ausgangsschaltung zum Ändern der Stromversorgungskapazität gemäß der Ausgangs­ spannung des Differenzverstärkers. In diesem Fall vergrößert die Verstärkungssteuereinrichtung den Stromfluß in den Dif­ ferenzverstärker und vergrößert sie die Verstärkung des Dif­ ferenzverstärkers, während die Burstlänge zunimmt.

Es ist ferner möglich, daß die Verstärkungssteuereinrichtung eine Mehrzahl von MOS-Transistoren mit unterschiedlichen Gategrößen zum Liefern eines Stroms in den Differenzver­ stärker umfaßt, derart daß ein MOS-Transistor mit größerem Drainstrom so betrieben ist, daß er den Stromfluß in den Differenzverstärker vergrößert, während die Burstlänge zu­ nimmt.

Die Verstärkungssteuereinrichtung kann alternativ eine Mehrzahl von MOS-Transistoren zum Liefern eines Stroms in den Differenzverstärker umfassen, derart daß die Anzahl arbeitender MOS-Transistoren so vergrößert ist, daß der Stromfluß in den Differenzverstärker zunimmt, während die Burstlänge zunimmt.

In einer weiteren alternativen Ausführungsform umfaßt die Verstärkungssteuereinrichtung einen MOS-Transistor zum Liefern eines Stroms in den Differenzverstärker und eine Gatespannungssteuerschaltung zum Steuern der Gatespan­ nung des MOS-Transistors gemäß der Burstlänge. Vorzugsweise steuert in diesem Fall die Gatespannungssteuerschaltung die Gatespannung des MOS-Transistors, um die Stromlieferung in den Differenzverstärker zu vergrößern, während die Burst­ länge zunimmt.

Eine integrierte Halbleiterschaltungseinrichtung mit Burst­ modus gemäß einer zweiten Ausführungsform der vorliegenden Erfindung umfaßt eine Referenzspannungserzeugungseinrichtung zum Erzeugen und Ausgeben einer Mehrzahl verschiedener Re­ ferenzspannungen, eine interne Spannungsverkleinerungsein­ richtung, die eine aus der Referenzspannungserzeugungsein­ richtung eingegebene Referenzspannung wählt und eine externe Stromversorgungsspannung verkleinert, um eine interne Strom­ versorgungsspannung auf Grundlage der gewählten Referenz­ spannung zu erzeugen, und eine Burstlängenberechnungsein­ richtung zum Bestimmen der Burstlänge aus aus einem externen System eingegebenen Adressendaten. In dieser Ausführungsform wählt die interne Spannungsverkleinerungseinrichtung eine größere Referenzspannung, während die durch die Burstlängen­ berechnungseinrichtung bestimmte Burstlänge zunimmt, um eine Abnahme der internen Stromversorgungsspannung auszugleichen.

Die interne Spannungsverkleinerungseinrichtung in dieser Ausführungsform umfaßt vorzugsweise eine Referenzspannungs­ wahleinrichtung, die gemäß der Burstlänge eine aus der Re­ ferenzspannungserzeugungseinrichtung ausgegebene Referenz­ spannung wählt, einen Differenzverstärker, in den die aus­ gegebene interne Stromversorgungsspannung und die durch die Referenzspannungswahleinrichtung gewählte Referenzspannung eingegeben sind, und eine Ausgangsschaltung zum Ändern der Stromversorgungskapazität gemäß der Ausgangsspannung des Differenzverstärkers. In dieser Ausführungsform wählt die Referenzspannungswahleinrichtung eine größere Referenz­ spannung, während die Burstlänge zunimmt.

Eine integrierte Halbleiterschaltungseinrichtung mit Burst­ modus gemäß einer dritten Ausführungsform der vorliegenden Erfindung umfaßt eine interne Spannungsverkleinerungsein­ richtung, die eine aus einem externen System gelieferte Stromversorgungsspannung verkleinert, um eine interne Strom­ versorgungsspannung auf der Grundlage einer besonderen Re­ ferenzspannung zu erzeugen und auszugeben, und eine Burst­ längenberechnungseinrichtung zum Bestimmen der Burstlänge aus aus dem externen System eingegebenen Adressendaten. Vor­ zugsweise vergrößert in diesem Fall die interne Spannungs­ verkleinerungseinrichtung die Ausgangsstromversorgungska­ pazität, während die durch die Burstlängenberechnungsein­ richtung bestimmte Burstlänge zunimmt.

In dieser Ausführungsform umfaßt die interne Spannungsver­ kleinerungseinrichtung vorzugsweise einen Differenzverstär­ ker, in den die ausgegebene interne Stromversorgungsspannung und eine besondere Referenzspannung eingegeben sind, und eine Ausgangsschaltung zum Ändern der Stromversorgungska­ pazität gemäß der Burstlänge. In diesem Fall vergrößert die Ausgangsschaltung die Ausgangsstromversorgungskapazität, während die Burstlänge zunimmt.

Die integrierte Halbleiterschaltungseinrichtung der Erfin­ dung umfaßt ferner vorzugsweise eine Substratspannungserzeu­ gungseinrichtung zum Erzeugen und Ausgeben einer Halbleiter­ substratvorspannung, wobei die Substratspannung an dem Halb­ leitersubstrat anliegt. In diesem Fall verbessert die Sub­ stratspannungserzeugungseinrichtung die Reaktion auf eine Zunahme der Substratspannung und vergrößert sie die Ge­ schwindigkeit, mit der eine Zunahme der Substratspannung er­ mittelt wird, während die durch die Burstlängenberechnungs­ einrichtung bestimmte Burstlänge zunimmt.

Die integrierte Halbleiterschaltungseinrichtung der Erfin­ dung umfaßt ferner vorzugsweise eine Einrichtung zum Erzeu­ gen einer vergrößerten Spannung zum Erzeugen und Ausgeben einer vergrößerten Spannung durch Verstärken der von außen gelieferten Stromversorgungsspannung. In diesem Fall ver­ bessert die Einrichtung zum Erzeugen einer vergrößerten Spannung die Reaktion auf eine Abnahme der vergrößerten Spannung und vergrößert sie die Geschwindigkeit, mit der eine Abnahme der vergrößerten Spannung ermittelt wird, während die durch die Burstlängenberechnungseinrichtung bestimmte Burstlänge zunimmt.

Eine integrierte Halbleiterschaltungseinrichtung mit Burst­ modus gemäß einer dritten Ausführungsform der Erfindung um­ faßt eine Substratspannungserzeugungseinrichtung zum Erzeu­ gen und Ausgeben einer Halbleitersubstratvorspannung und Anlegen der Substratspannung an das Halbleitersubstrat und eine Burstlängenberechnungseinrichtung zum Bestimmen der Burstlänge aus aus einem externen System eingegebenen Adres­ sendaten. Bei dieser Ausführungsform verbessert die Sub­ stratspannungserzeugungseinrichtung die Reaktion auf eine Zunahme der Substratspannung und vergrößert sie die Ge­ schwindigkeit, mit der die Zunahme der Substratspannung er­ mittelt wird, während die durch die Burstlängenberechnungs­ einrichtung bestimmte Burstlänge zunimmt.

In diesem Fall umfaßt die Substratspannungserzeugungsein­ richtung vorzugsweise eine Ladungspumpschaltung zum Verklei­ nern der Substratspannung und eine Substratspannungsermitt­ lungseinrichtung, die die Ausgangssubstratspannung ermittelt und die Ladungspumpschaltung betreibt, wenn die Substrat­ spannung einen besonderen Wert überschreitet. In diesem Fall verbessert die Substratspannungsermittlungseinrichtung die Reaktion auf eine Zunahme der Substratspannung und vergrö­ ßert sie die Geschwindigkeit, mit der ermittelt wird, daß die Substratspannung einen besonderen Wert überschreitet, während die Burstlänge zunimmt.

Eine integrierte Halbleiterschaltungseinrichtung mit Burst­ modus gemäß einer vierten Ausführungsform der Erfindung um­ faßt eine Einrichtung zum Erzeugen einer vergrößerten Span­ nung zum Erzeugen und Ausgeben einer vergrößerten Spannung durch Verstärken der von außen gelieferten Stromversorgungs­ spannung und eine Burstlängenberechnungseinrichtung zum Be­ stimmen der Burstlänge aus aus einem externen System einge­ gebenen Adressendaten. In diesem Fall verbessert die Ein­ richtung zum Erzeugen einer vergrößerten Spannung die Re­ aktion auf eine Abnahme der vergrößerten Spannung und ver­ größert sie die Geschwindigkeit, mit der eine Abnahme der vergrößerten Spannung ermittelt wird, während die durch die Burstlängenberechnungseinrichtung bestimmte Burstlänge zu­ nimmt.

Bei dieser Ausführungsform umfaßt die Einrichtung zum Er­ zeugen einer vergrößerten Spannung vorzugsweise eine La­ dungspumpschaltung zum Verstärken der vergrößerten Spannung und eine Einrichtung zum Ermitteln der vergrößerten Span­ nung, die die ausgegebene vergrößerte Spannung ermittelt und die Ladungspumpschaltung betreibt, wenn die vergrößerte Spannung einen besonderen Wert unterschreitet. In diesem Fall verbessert die Einrichtung zum Ermitteln der vergrö­ ßerten Spannung die Reaktion auf eine Abnahme der vergrößer­ ten Spannung und vergrößert sie die Geschwindigkeit, mit der die Abnahme der vergrößerten Spannung ermittelt wird, wäh­ rend die Burstlänge zunimmt.

Die vorliegende Erfindung wird aus der nachstehend gegebenen detaillierten Beschreibung und den beigefügten Zeichnungen verständlicher werden. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild einer integrierten Halb­ leiterschaltungseinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

Fig. 2 ein Schaltbild des in Fig. 1 gezeigten Modusregisters 19;

Fig. 3 ein Schaltbild der in Fig. 1 gezeigten in­ ternen Spannungsverkleinerungsschaltung 2;

Fig. 4 das Schaltbild einer alternativen Ausfüh­ rungsform der in Fig. 1 gezeigten internen Spannungsverkleinerungsschaltung 2;

Fig. 5 ein Blockschaltbild einer integrierten Halb­ leiterschaltungseinrichtung gemäß einer zwei­ ten Ausführungsform der Erfindung;

Fig. 6 ein Schaltbild der in Fig. 5 gezeigten in­ ternen Spannungsverkleinerungsschaltung 51;

Fig. 7 ein Blockschaltbild einer integrierten Halb­ leiterschaltungseinrichtung gemäß einer drit­ ten Ausführungsform der Erfindung;

Fig. 8 ein Schaltbild der in Fig. 7 gezeigten in­ ternen Spannungsverkleinerungsschaltung 71;

Fig. 9 ein Blockschaltbild einer integrierten Halb­ leiterschaltungseinrichtung gemäß einer vier­ ten Ausführungsform der Erfindung;

Fig. 10 ein Schaltbild der in Fig. 9 gezeigten in­ ternen Spannungsverkleinerungsschaltung 91;

Fig. 11 ein Blockschaltbild einer integrierten Halb­ leiterschaltungseinrichtung gemäß einer fünf­ ten Ausführungsform der Erfindung;

Fig. 12 ein Schaltbild der in Fig. 11 gezeigten Sub­ stratspannungserzeugungseinrichtung 111;

Fig. 13 ein Blockschaltbild einer integrierten Halb­ leiterschaltungseinrichtung gemäß einer sechsten Ausführungsform der Erfindung;

Fig. 14 ein Schaltbild der in Fig. 13 dargestellten Erzeugungseinrichtung für eine vergrößerte Spannung 131; und

Fig. 15 ein Blockschaltbild einer herkömmlichen 64 Mbit × 8-Synchron-DRAM-Einrichtung, die im Burstmodus arbeitet.

Die bevorzugten Ausführungsformen der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die beigefügten Fi­ guren beschrieben.

Die erste Ausführungsform

Fig. 1 ist das Blockschaltbild einer integrierten Halblei­ terschaltungseinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Es wird angemerkt, daß in Fig. 1 eine im Burstmodus arbeitende 64 Mbit × 8-Synchron-DRAM-Ein­ richtung (SDRAM) gezeigt ist und nachstehend nur bei­ spielhaft verwendet wird. Es sei ferner angemerkt, daß das in Fig. 1 dargestellte SDRAM die Burstlänge auf 1, 2, 4 oder 8 Bits ändern kann.

Wie in Fig. 1 gezeigt, umfaßt das SDRAM 1 eine interne Stromversorgungsschaltung 10, einen Adressenpuffer 11, einen Steuersignalpuffer 12, einen Taktpuffer 13, vier Speicherar­ raybänke 14, 15, 16 und 17, einen Eingangs-/Ausgangs- (I/O-)Puffer 18 zum Dateneingang/-ausgang und eine Steuer­ schaltung 20, die ein Modusregister 19 umfaßt und die Spei­ cherarraybänke 14-17 und den I/O-Puffers 18 steuert. Die interne Stromversorgungsschaltung 10 umfaßt ferner eine in­ terne Spannungsverkleinerungsschaltung 2, eine Substratspan­ nungserzeugungseinrichtung 3, eine Erzeugungseinrichtung für eine vergrößerte Spannung 4 und eine Referenzspannungserzeu­ gungseinrichtung 5 zum Erzeugen und Ausgeben einer Referenz­ spannung Vref. Es wird angemerkt, daß die interne Spannungs­ verkleinerungsschaltung 2 und die Referenzspannungserzeu­ gungseinrichtung 5 eine interne Versorgungsspannungsverklei­ nerungsschaltung bilden und zur Burstlängenberechnung das Modusregister 19 verwendet wird.

Die interne Stromversorgungsschaltung 10 ist mit einem Stromversorgungsanschluß Vcc verbunden, aus dem aus einer externen Quelle Strom geliefert wird. Die Referenzspannungs­ erzeugungseinrichtung 5 ist mit der internen Spannungsver­ kleinerungsschaltung 2 verbunden. Die interne Spannungsver­ kleinerungsschaltung 2 ist mit den internen Schaltungen des SDRAM 1 verbunden, aber diese verschiedenen Verbindungen sind in der Figur nicht dargestellt. Die Substratspannungs­ erzeugungseinrichtung 3 ist mit einem Halbleitersubstrat verbunden, auf dem das SDRAM 1 gebildet ist, und diese Ver­ bindungen sind auch nicht dargestellt. Die Erzeugungsein­ richtung für eine vergrößerte Spannung 4 ist mit jeder der vier Speicherarraybänke 14-17 verbunden.

Der Adressenpuffer 11 ist mit Adressensignaleingangsan­ schlüssen verbunden, in die aus einem externen System Adres­ sensignale eingegeben werden. Diese Eingangsanschlüsse kön­ nen zum Beispiel Bankadressenanschlüsse BA0 und BA1, aus denen Bankadressenwahlsignale eingegeben werden, und Adres­ senanschlüsse A0-A11, mittels welcher Adressensignale ein­ gegeben werden, enthalten. Der Adressenpuffer 11 ist auch mit dem Steuersignalpuffer 12 verbunden.

Der Steuersignalpuffer 12 ist mit jedem der Steuersignalein­ gangsanschlüsse, mittels welcher aus dem externen System Steuersignale eingegeben werden, verbunden. Diese Steuersi­ gnaleingangsanschlüsse enthalten einen /CS-Anschluß, in den ein Chipwählersignal eingegeben wird, einen /RAS-Anschluß, in den ein Zeilenadressenstrobesignal eingegeben wird, einen /CAS-Anschluß, in den ein Spaltenadressenstrobesignal einge­ geben wird, einen /WE-Anschluß, in den ein Schreibberechti­ gungssignal eingegeben wird, und einen DQM-Anschluß, in den ein I/O-Maskensignal eingegeben wird. Der Steuersignalpuffer 12 ist auch mit der Steuerschaltung 20 verbunden.

Der Taktpuffer 13 ist verbunden mit einem CLK-Anschluß, aus dem ein von außen geliefertes Taktsignal eingegeben wird, und einem CKE-Anschluß, aus dem ein von außen geliefertes Taktberechtigungssignal eingegeben wird. Der Taktpuffer 13 ist auch mit dem Adressenpuffer 11, dem Steuersignalpuffer 12, dem I/O-Puffer 18 und der Steuerschaltung 20 verbunden.

Das Modusregister 19 ist mit der internen Spannungsverklei­ nerungsschaltung 2 der internen Stromversorgungsschaltung 10 verbunden. Die Steuerschaltung 20 ist mit jeder der Spei­ cherarraybänke 14-17 und dem I/O-Puffer 18 verbunden. Der I/O-Puffer 18 ist mit zum Dateneingang und -ausgang verwen­ deten Dateneingangs/Datenausgangsanschlüssen DQ0-DQ7 ver­ bunden.

Die interne Spannungsverkleinerungsschaltung 2 verkleinert die aus einem externen System mittels des Stromversorgungs­ anschlusses Vcc eingegebene Stromversorgungsspannung, um eine interne Stromversorgungsspannung int.Vcc zu erzeugen, und liefert die interne Stromversorgungsspannung int.Vcc in die internen Schaltungen des SDRAM 1. Es wird angemerkt, daß auf der Grundlage der aus der Referenzspannungserzeugungs­ einrichtung 5 eingegebenen Referenzspannung Vref die interne Stromversorgungsspannung int.Vcc bestimmt wird. Insbesondere steuert die interne Spannungsverkleinerungsschaltung 2 die interne Stromversorgungsspannung int. Vcc auf den Pegel der aus der Referenzspannungserzeugungseinrichtung 5 gelieferten Referenzspannung Vref und gibt dieselbe mit demselben Pegel aus.

Die Substratspannungserzeugungseinrichtung 3 erzeugt eine Vorspannung des Halbleitersubstrats und gibt sie aus und legt eine negative Substratspannung Vbb an das Halbleiter­ substrat an.

Die Erzeugungseinrichtung für eine vergrößerte Spannung 4 vergrößert die Stromversorgungsspannung aus dem Stromver­ sorgungsanschluß Vcc, um eine vergrößerte Spannung Vpp zu erzeugen und in jede der Speicherarraybänke 14-17 zu lie­ fern.

Der Taktpuffer 13 erzeugt das interne Taktsignal aus dem von außen gelieferten Taktsignal und gibt es aus. Der geschalte­ te Adressenpuffer 11, der Steuersignalpuffer 12, der I/O-Puffer 18 und die Steuerschaltung 20 arbeiten somit auf der Grundlage des aus dem Taktpuffer 13 gelieferten internen Taktsignals.

Die Steuerschaltung 20 verwendet das Modusregister 19, wenn sie die Burstlänge aus den aus den Adressensignaleingangsan­ schlüssen eingegebenen Adressensignalen bestimmt.

Wenn zum Beispiel der /CS-Anschluß, der /RAS-Anschluß, der /CAS-Anschluß und der /WE-Anschluß alle TIEF sind, dann gibt die Steuerschaltung 20 ein Setzsignal in das Modusregister 19 aus, wodurch sie verursacht, daß das Modusregister 19 die Mehrzahl besonderer Adressensignale, die aus dem die Burst­ länge anzeigenden Adressenpuffer 11 eingegeben werden, ver­ riegelt. Die Steuerschaltung 20 nimmt dann Bezug auf die durch das Modusregister 19 verriegelten Signalpegel, um die für Burstübertragungen verwendete Burstlänge zu steuern. Die interne Spannungsverkleinerungsschaltung 2 schaltet die Stromversorgungskapazität gemäß der Burstlänge, die durch das aus dem Modusregister 19 ausgegebene Signal angezeigt wird.

Fig. 2 ist ein Schaltbild des in Fig. 1 gezeigten Modus­ registers 19. Wie in Fig. 2 dargestellt, umfaßt das Modus­ register 19 drei Registerschaltungen 31, 32 und 33. Da der Aufbau und der Betrieb der drei Registerschaltungen 31, 32 und 33 identisch sind, wird nachstehend nur die Register­ schaltung 32 beschrieben. Wie auch in Fig. 2 gezeigt, um­ faßt die Registerschaltung 32 einen Tri-State-Inverter 35 und drei Inverter 36, 37 und 38.

Der Tri-State-Inverter 35 hat zwei Steuersignaleingänge, einen invertierten Steuereingang 35a und einen nicht in­ vertierten Steuereingang 35b. Wenn in den invertierten Steu­ ereingang 35a ein TIEF-Pegelsignal und in den nicht inver­ tierten Steuereingang 35b ein HOCH eingegeben ist, dann arbeitet der Tri-State-Inverter 35 als Inverter. Wenn in den invertierten Steuereingang 35a ein HOCH oder in den nicht invertierten Steuereingang 35b ein TIEF eingegeben ist, dann wird aus dem Tri-State-Inverter 35 ein Hochimpedanzzustand ausgegeben.

Der Eingang in den Tri-State-Inverter 35 ist der Eingang in die Registerschaltung 32 und das Signal, das in den Adres­ sensignaleingangsanschluß A1 des Adressenpuffers 11 eingege­ ben und aus dem Adressenpuffer 11 in die Steuerschaltung 20 geliefert wird. Die Inverter 36 und 37 sind Latch-Schal­ tungen. Die Verbindung zwischen dem Ausgang des Inverters 36 und dem Eingang des Inverters 37 ist mit dem Ausgang des Tri-State-Inverters 35 verbunden. Die Verbindung zwischen dem Eingang des Inverters 36 und dem Ausgang des Inverters 37 bildet einen nicht invertierten Ausgang MA1 und ist mit dem Eingang des Inverters 38 verbunden. Der Ausgang des In­ verters 38 ist der invertierte Ausgang /MA1 der Register­ schaltung 32.

Wenn die Steuerschaltung 20 die Registerschaltung 32 setzt, d. h., wenn z. B. der /CS-Anschluß, der /RAS-Anschluß, der /CAS-Anschluß und der /WE-Anschluß alle TIEF sind, dann gibt sie ein HOCH-Einzelimpuls-Modusregistersetzsignal MRSET in den nicht invertierten Steuereingang 35b des Tri-State-In­ verters 35 und ein invertiertes Modusregistersetzsignal /MRSET in den invertierten Steuereingang 35a aus. Der Tri- State-Inverter 35 arbeitet somit als Inverter, wenn das Mo­ dusregistersetzsignal MRSET und das invertierte Modusregi­ stersetzsignal /MRSET eingegeben sind.

Das in den Adressensignaleingangsanschluß A0 des Adressen­ puffers 11 eingegebene Adressensignal wird auch aus der Steuerschaltung 20 in den als Eingang in die Registerschal­ tung 31 funktionierenden Tri-State-Inverter eingegeben, und das in den Adressensignaleingangsanschluß A2 des Adressen­ puffers 11 eingegebene Adressensignal wird aus der Steuer­ schaltung 20 in den als Eingang in die Registerschaltung 33 funktionierenden Tri-State-Inverter eingegeben.

Wenn die Steuerschaltung 20 das Modusregister 19 setzt, dann gibt es somit das Modusregistersetzsignal MRSET in den nicht invertierten Steuereingang des Tri-State-Inverters jeder Re­ gisterschaltung 31-33 und das invertierte Modusregister­ setzsignal /MRSET in den invertierten Steuereingang jeden Tri-State-Inverters aus. Im Ergebnis wird durch die Latch-Schaltung der Registerschaltung 31 ein in den Adressensi­ gnaleingangsanschluß A0 eingegebenes 1-Datenbit verriegelt, wobei durch die Latch-Schaltung der Registerschaltung 32 ein in den Adressensignaleingangsanschluß A1 eingegebenes 1-Datenbit und durch die Latch-Schaltung der Registerschaltung 33 ein in den Adressensignaleingangsanschluß A2 eingegebenes 1-Datenbit verriegelt wird.

Wenn der nicht invertierte Ausgang der Registerschaltung 31 ferner festgelegt ist als MA0 und der invertierte Ausgang festgelegt ist als /MA0 und wenn der nicht invertierte Aus­ gang der Registerschaltung 33 festgelegt ist als MA2 und der invertierte Ausgang festgelegt ist als /MA2, dann steuert die Steuerschaltung 20 die Burstlänge des Burstmodusbe­ triebs, wie in der folgenden Tabelle 1 auf der Grundlage der Werte von MA0, MA1 und MA2 dargestellt.

Tabelle 1

Es wird angemerkt, daß in Tabelle 1 ein TIEF-Signal-Pegel dargestellt ist als Wert 0 und ein HOCH-Signal-Pegel darge­ stellt ist als 1. Aus Tabelle 1 ist daher bekannt, daß die Burstlänge 1 oder 2 ist, wenn MA1 TIEF (0) ist, und daß sie 4 oder 8 ist, wenn MA1 HOCH ist. Die Werte von MA1 und /MA1 können daher dazu verwendet werden, die Stromversorgungska­ pazität der internen Spannungsverkleinerungsschaltung 2 in Übereinstimmung damit, ob die Burstlänge groß oder klein ist, zu schalten. Insbesondere wird die Stromversorgungska­ pazität der internen Spannungsverkleinerungsschaltung 2 auf den einen Pegel gesetzt, wenn die Burstlänge 1 oder 2 ist, und auf den anderen Pegel gesetzt, wenn die Burstlänge 4 oder 8 ist.

Fig. 3 ist ein Schaltbild der internen Spannungsverkleine­ rungsschaltung 2. Wie in Fig. 3 gezeigt, umfaßt die interne Spannungsverkleinerungsschaltung 2 einen Differenzverstärker 45, eine Verstärkungssteuerschaltung 48 zum Steuern der Ver­ stärkung des Differenzverstärkers 45 und einen p-Kanal-MOS- Transistor 49, der die in den beigefügten Ansprüchen festge­ legte Ausgangsschaltung bildet.

Der Differenzverstärker 45 umfaßt zwei p-Kanal-MOS-Transi­ storen 41 und 42 und zwei n-Kanal-MOS-Transistoren 43 und 44. Die Verstärkungssteuerschaltung 48 umfaßt zwei n-Kanal- MOS-Transistoren 46 und 47. Es wird angemerkt, daß der Dif­ ferenzverstärker 45 den in den beigefügten Ansprüchen fest­ gelegten Differenzverstärker, die Verstärkungssteuerschal­ tung 48 die Verstärkungssteuereinrichtung der Ansprüche und der p-Kanal-MOS-Transistor 49 die in den beigefügten An­ sprüchen festgelegte Ausgangsschaltung bildet.

Die Gates der p-Kanal-MOS-Transistoren 41 und 42 des Dif­ ferenzverstärkers 45 sind miteinander verbunden, und diese Gateverbindung ist mit dem Drain des p-Kanal-MOS-Transistors 41 verbunden. Die Sources der beiden p-Kanal-MOS-Transi­ storen 41 und 42 sind mit einem Stromversorgungsanschluß Vcc verbunden. Das Drain des p-Kanal-MOS-Transistors 41 ist mit dem Drain des n-Kanal-MOS-Transistors 43 verbunden. Das Drain des p-Kanal-MOS-Transistors 42 ist mit dem Drain des n-Kanal-MOS-Transistors 44 verbunden, und diese Drainverbin­ dung ist mit dem Gate des p-Kanal-MOS-Transistors 49 verbun­ den.

Die aus der internen Spannungsverkleinerungsschaltung 2 aus­ gegebene interne Stromversorgungsspannung int.Vcc wird in das Gate des n-Kanal-MOS-Transistors 43 eingegeben. Das Gate des n-Kanal-MOS-Transistors 44 ist mit der Referenzspan­ nungserzeugungseinrichtung 5 verbunden, und die Referenz­ spannung Vref wird somit aus ihr in das Gate geliefert. Die Sources der n-Kanal-MOS-Transistoren 43 und 44 sind mit­ einander verbunden, und diese Sourceverbindung ist mit der Drainverbindung zwischen den n-Kanal-MOS-Transistoren 46 und 47 in der Verstärkungssteuerschaltung 48 verbunden.

Die Sources der n-Kanal-MOS-Transistoren 46 und 47 sind in einer gemeinsamen Masse miteinander verbunden. Die Gates der n-Kanal-MOS-Transistoren 46 und 47 sind mit dem Modusregi­ ster 19 verbunden. Das Gate des n-Kanal-MOS-Transistors 46 ist mit dem nicht invertierten Ausgang MA1 der Register­ schaltung 32 und das Gate des n-Kanal-MOS-Transistors 47 ist mit dem invertierten Ausgang /MA1 des Modusregisters 19 ver­ bunden. Das Source des p-Kanal-MOS-Transistors 49 ist mit dem Stromversorgungsanschluß Vcc verbunden, und das Drain des p-Kanal-MOS-Transistors 49 wird als Ausgangsanschluß der internen Spannungsverkleinerungsschaltung 2 verwendet. Im Ergebnis wird aus dem Drain des p-Kanal-MOS-Transistors 49 die interne Stromversorgungsspannung int.Vcc ausgegeben.

Es sei angemerkt, daß bei diesem Aufbau die die Verstär­ kungssteuerschaltung 48 bildenden n-Kanal-MOS-Transistoren 46 und 47 Gates mit verschiedenen Kapazitäten haben, derart daß durch den n-Kanal-MOS-Transistor 46 hindurch mehr Strom fließen kann als durch den n-Kanal-MOS-Transistor 47. Mit anderen Worten, das Gate des n-Kanal-MOS-Transistors 47 ist entweder schmaler oder länger als das Gate des n-Kanal-MOS-Transistors 46.

Wenn im Ergebnis die Burstlänge 1 oder 2 ist, dann ist der nicht invertierte Ausgang MA1 des Modusregisters 19 TIEF, ist der invertierte Ausgang /MA1 des Modusregisters 19 HOCH, ist der n-Kanal-MOS-Transistor 46 ausgeschaltet, ist der n-Kanal-MOS-Transistor 47 eingeschaltet und fließt durch den n-Kanal-MOS-Transistor 47 hindurch ein Drainstrom id12. Wenn die Burstlänge 4 oder 8 ist, dann ist der nicht invertierte Ausgang MAI des Modusregisters 19 HOCH, der invertierte Aus­ gang /MA1 TIEF, der n-Kanal-MOS-Transistor 46 eingeschaltet, der n-Kanal-MOS-Transistor 47 ausgeschaltet und fließt durch den n-Kanal-MOS-Transistor 46 hindurch ein Drainstrom id48.

Da der n-Kanal-MOS-Transistor 46 so gebildet ist, daß er mehr Strom als der n-Kanal-MOS-Transistor 47 durchläßt, ist id48 < id12. Insbesondere ist der in den Differenzverstärker 45 fließende Strom größer, wenn der n-Kanal-MOS-Transistor 46 eingeschaltet ist, als wenn der n-Kanal-MOS-Transistor 47 eingeschaltet ist.

Je größer der in den Differenzverstärker 45 fließende Strom ist, desto größer ist die Verstärkung des Differenzverstär­ kers 45 und desto besser ist die Reaktion. Im Ergebnis kann die Gatespannung des p-Kanal-MOS-Transistors 49 schnell ver­ kleinert werden, wenn eine Abnahme der internen Stromversor­ gungsspannung int.Vcc vorhanden ist. Der Stromfluß nimmt auch zu, wenn die Gatespannung des p-Kanal-MOS-Transistors 49 abnimmt.

Es ist daher möglich, den Stromfluß in kurzer Zeit als Re­ aktion auf eine Abnahme der internen Stromversorgungsspan­ nung int.Vcc schnell zu vergrößern, wenn die Burstlänge sich von 1 oder 2 auf 4 oder 8 ändert, und somit ist es möglich, eine sich aus einer großen Burstlänge ergebende Abnahme der internen Stromversorgungsspannung int.Vcc zu verhindern.

Es sei angemerkt, daß es auch möglich ist, das Gate des n-Kanal-MOS-Transistors 47 lieber mit dem Stromversorgungsan­ schluß Vcc als mit dem invertierten Ausgang /MA1 zu verbin­ den, wie in Fig. 4 gezeigt, so daß das Gate immer HOCH und der n-Kanal-MOS-Transistor 47 immer eingeschaltet ist, wo­ gegen bei der in Fig. 3 gezeigten Ausführungsform das Gate des n-Kanal-MOS-Transistors 47 verbunden ist mit dem in­ vertierten Ausgang /MA1 des Modusregisters 19. Bei einem derartigen Aufbau wird nur der n-Kanal-MOS-Transistor 47 eingeschaltet sein, wenn die Burstlänge 1 oder 2 ist, und wenn die Burstlänge 4 oder 8 ist, dann werden die beiden n-Kanal-MOS-Transistoren 46 und 47 eingeschaltet sein. Im Er­ gebnis wird der in den Differenzverstärker 45 fließende Strom größer, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist, und können dieselben Wirkungen wie mit dem in Fig. 3 gezeigten Aufbau erreicht werden.

Die integrierte Halbleiterschaltungseinrichtung gemäß der ersten Ausführungsform der Erfindung stellt somit die Reak­ tion durch Ändern der Verstärkung des Differenzverstärkers 45 der internen Spannungsverkleinerungsschaltung 2 gemäß der Burstlänge ein. Insbesondere ist die Verstärkung des Diffe­ renzverstärkers 45 größer, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist, und die Reaktion der internen Spannungsverkleinerungsschaltung 2 wird somit ver­ bessert. Wenn die Burstlänge 4 oder 8 ist, dann kann die in­ terne Spannungsverkleinerungsschaltung 2 somit mehr Strom in kurzer Zeit als Reaktion auf eine Potentialabnahme der in­ ternen Stromversorgungsspannung int. Vcc liefern und kann die Abnahme der internen Stromversorgungsspannung int. Vcc, die bei herkömmlichen Einrichtungen vorkommt, wenn die Burst­ länge groß ist, verhindert werden. Es ist auch möglich, den Stromverbrauch durch den Differenzverstärker 45 zu verklei­ nern, wenn die Burstlänge klein ist, und der Stromverbrauch einer SDRAM-Einrichtung kann verkleinert werden.

Die zweite Ausführungsform

Die erste Ausführungsform, wie vorstehend beschrieben, um­ faßt eine aus den n-Kanal-MOS-Transistoren 46 und 47 beste­ hende Verstärkungssteuerschaltung 48 und betreibt diese bei­ den n-Kanal-MOS-Transistoren 46 und 47, so daß der in den Differenzverstärker 45 fließende Strom, wenn die Burstlänge 1 oder 2 ist, sich von demjenigen, wenn die Burstlänge 4 oder 8 ist, unterscheidet. Durch ein solches Ändern des Stromflusses in den Differenzverstärker 45 ändert die Ver­ stärkungssteuerschaltung 48 die Verstärkung des Differenz­ verstärkers 45 und dadurch die Reaktion der internen Span­ nungsverkleinerungsschaltung 2.

Es ist jedoch auch möglich, den in den Differenzverstärker 45 fließenden Strom unter Verwendung eines einzelnen n-Ka­ nal-MOS-Transistors zu steuern, wie nachstehend gemäß der zweiten Ausführungsform der Erfindung beschrieben.

Fig. 5 ist ein Blockschaltbild einer integrierten Halblei­ terschaltungseinrichtung gemäß der zweiten Ausführungsform der Erfindung, welche nur unter beispielhafter Verwendung einer 64 Mbit × 8-Synchron-DRAM-Einrichtung (SDRAM), die im Burstmodus arbeitet, nachstehend beschrieben wird. Es wird angemerkt, daß gleiche Teile in Fig. 5 und Fig. 1 durch dieselben Bezugszeichen bezeichnet sind und ihre wei­ tere Beschreibung nachstehend weggelassen ist. Nur die Unterschiede zwischen der vorstehenden ersten Ausführungs­ form und der zweiten Ausführungsform werden nachstehend beschrieben. Es wird ferner angemerkt, daß wieder voraus­ gesetzt ist, daß das in Fig. 5 dargestellte SDRAM dazu in der Lage ist, die Burstlänge auf 1, 2, 4 oder 8 Bits zu setzen.

Die in Fig. 5 gezeigte integrierte Halbleiterschaltungsein­ richtung unterscheidet sich von derjenigen in Fig. 1 durch den Aufbau der internen Stromversorgungsschaltung. Insbeson­ dere ist der Schaltungsaufbau der internen Spannungsverklei­ nerungsschaltung 51 der internen Stromversorgungsschaltung 54 der zweiten Ausführungsform im Vergleich zu demjenigen der internen Spannungsverkleinerungsschaltung 2 in Fig. 1 geändert worden. Die interne Stromversorgungsschaltung 54 umfaßt außer der internen Spannungsverkleinerungsschaltung 51, der Referenzspannungserzeugungseinrichtung 5, der Sub­ stratspannungserzeugungseinrichtung 3 und der Erzeugungs­ einrichtung für eine vergrößerte Spannung 4 ferner eine erste Spannungserzeugungseinrichtung 52 zum Erzeugen und Ausgeben einer besonderen Spannung Va12 und eine zweite Spannungserzeugungseinrichtung 53 zum Erzeugen und Ausgeben einer besonderen Spannung Va48.

Das SDRAM 55 dieser zweiten Ausführungsform umfaßt somit, wie in Fig. 5 gezeigt, die interne Stromversorgungsschal­ tung 54, wie vorstehend beschrieben, einen Adressenpuffer 11, einen Steuersignalpuffer 12, einen Taktpuffer 13, vier Speicherarraybänke 14-17, einen Eingangs/Ausgangs- (I/O-)Puffer 18 zum Dateneingang/-ausgang und eine Steuer­ schaltung 20, die ein Modusregister 19 umfaßt und die Spei­ cherarraybänke 14-17 und den I/O-Puffer 18 steuert.

Die interne Stromversorgungsschaltung 54 ist mit einem Stromversorgungsanschluß Vcc verbunden, aus dem aus einem externen System Strom geliefert wird. Die Referenzspannungs­ erzeugungseinrichtung 5, die erste Spannungserzeugungsein­ richtung 52 und die zweite Spannungserzeugungseinrichtung 53 sind mit der internen Spannungsverkleinerungsschaltung 51 verbunden. Die interne Spannungsverkleinerungsschaltung 51 ist mit den internen Schaltungen des SDRAM 55 verbunden, aber diese verschiedenen Verbindungen sind in der Figur nicht dargestellt. Das Modusregister 19 ist auch mit der internen Spannungsverkleinerungsschaltung 51 verbunden.

Die interne Spannungsverkleinerungsschaltung 51 verkleinert die aus einem externen System mittels des Stromversorgungs­ anschlusses Vcc eingegebene Stromversorgungsspannung, um eine interne Stromversorgungsspannung int.Vcc zu erzeugen, und sie liefert die interne Stromversorgungsspannung int. Vcc in die internen Schaltungen des SDRAM 55. Es wird angemerkt, daß auf der Grundlage der aus der Referenzspannungserzeu­ gungseinrichtung 5 eingegebenen Referenzspannung Vref die interne Stromversorgungsspannung int. Vcc bestimmt wird. Insbesondere steuert die interne Spannungsverkleinerungs­ schaltung 51 die interne Stromversorgungsspannung int.Vcc auf den Pegel der aus der Referenzspannungserzeugungsein­ richtung 5 gelieferten Referenzspannung Vref und gibt die­ selbe auf demselben Pegel aus. Die Stromversorgungskapazität der internen Spannungsverkleinerungsschaltung 51 wird gemäß dem aus dem Modusregister 19 ausgegebenen Burstlängensignal geschaltet.

Fig. 6 ist ein Schaltbild der internen Spannungsverkleine­ rungsschaltung 51. Es wird angemerkt, daß gleiche Teile in Fig. 6 und Fig. 3 durch dieselben Bezugszeichen bezeichnet sind und ihre weitere Beschreibung nachstehend, wo nur die Unterschiede erläutert werden, weggelassen ist.

Die in Fig. 6 gezeigte interne Spannungsverkleinerungs­ schaltung 51 unterscheidet sich von derjenigen in Fig. 3 durch den Aufbau der Verstärkungssteuerschaltung 64, die in dieser Ausführungsform einen n-Kanal-MOS-Transistor 61 und zwei Transfergates 62 und 63 umfaßt.

Es sei angemerkt, daß die Verstärkungssteuerschaltung 64, die erste Spannungserzeugungseinrichtung 52 und die zweite Spannungserzeugungseinrichtung 53 die in den beigefügten An­ sprüchen festgelegte Verstärkungssteuereinrichtung und die Transfergates 62 und 63 die Gatespannungssteuerschaltung der Ansprüche bilden.

Wie in Fig. 6 gezeigt, umfaßt die interne Spannungsverklei­ nerungsschaltung 51 einen Differenzverstärker 45, eine Ver­ stärkungssteuerschaltung 64 und einen p-Kanal-MOS-Transistor 49, der als Ausgangsschaltung der internen Spannungsverklei­ nerungsschaltung 51 funktioniert. Die Verstärkungssteuer­ schaltung 64 umfaßt einen n-Kanal-MOS-Transistor 61 und Transfergates 62 und 63 und steuert die Verstärkung des Differenzverstärkers 45.

Die Sources der n-Kanal-MOS-Transistoren 43 und 44 sind mit­ einander verbunden, und diese Sourceverbindung ist mit dem Drain des n-Kanal-MOS-Transistors 61 verbunden. Das Source des n-Kanal-MOS-Transistors 61 ist geerdet. Das Gate des n-Kanal-MOS-Transistors 61 ist mit den Ausgängen der Transfer­ gates 62 und 63 verbunden. Der Eingang des Transfergates 62 ist mit der ersten Spannungserzeugungseinrichtung 52 und der Eingang des anderen Transfergates 63 ist mit der zweiten Spannungserzeugungseinrichtung 53 verbunden.

Der nicht invertierte Ausgang MA1 des Modusregisters 19 ist mit dem Gate eines p-Kanal-MOS-Transistors, der ein Teil des Transfergates 62 ist, und dem Gate eines n-Kanal-MOS-Transi­ stors, der ein Teil des anderen Transfergates 63 ist, ver­ bunden. Der invertierte Ausgang /MA1 des Modusregisters 19 ist mit dem Gate des n-Kanal-MOS-Transistors des Transfergates 62 und dem Gate des p-Kanal-MOS-Transistors des Trans­ fergates 63 verbunden.

Bei diesem Aufbau wird die aus der ersten Spannungserzeu­ gungseinrichtung 52 ausgegebene besondere Spannung Va12 in den Eingang des Transfergates 62 und die besondere Spannung Va48 aus der zweiten Spannungserzeugungseinrichtung 53 in den Eingang des Transfergates 63 eingegeben. Es wird ange­ merkt, daß Va48 < Va12 ist.

Wenn die Burstlänge 1 oder 2 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 TIEF und der inver­ tierte Ausgang /MA1 HOCH. Im Ergebnis ist das Transfergate 63 ausgeschaltet, so daß der Stromfluß blockiert ist, und ist das Transfergate 62 eingeschaltet, so daß der Strom hin­ durchgeht und die besondere Spannung Va12 in das Gate des n-Kanal-MOS-Transistors 61 eingegeben wird.

Wenn die Burstlänge 4 oder 8 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 HOCH und der inver­ tierte Ausgang /MA1 TIEF. In diesem Fall ist das Transfer­ gate 62 ausgeschaltet, so daß der Stromfluß blockiert ist, und das Transfergate 63 eingeschaltet, so daß der Strom hin­ durchgeht und die besondere Spannung Va48 in das Gate des n-Kanal-MOS-Transistors 61 eingegeben wird.

Da Va48 < Va12, ist die in das Gate des n-Kanal-MOS-Transi­ stors 61 eingegebene Spannung größer, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist. Mit ande­ ren Worten, der Drainstrom des n-Kanal-MOS-Transistors 61 nimmt zu, und der in den Differenzverstärker 45 fließende Strom nimmt zu.

Je größer der in den Differenzverstärker 45 fließende Strom ist, desto größer ist die Verstärkung des Differenzverstär­ kers 45 und desto besser ist die Reaktion. Im Ergebnis kann die Gatespannung des p-Kanal-MOS-Transistors 49 schnell ver­ kleinert werden, wenn eine Abnahme der internen Stromversor­ gungsspannung int. Vcc vorhanden ist. Der Stromfluß nimmt auch zu, wenn die Gatespannung des p-Kanal-MOS-Transistors 49 abnimmt.

Es ist daher möglich, den Stromfluß in kurzer Zeit als Re­ aktion auf eine Abnahme der internen Stromversorgungsspan­ nung int. Vcc schnell zu vergrößern, wenn die Burstlänge sich von 1 oder 2 auf 4 oder 8 ändert, und somit ist es möglich, eine sich aus einer großen Burstlänge ergebende Abnahme der internen Stromversorgungsspannung int. Vcc zu verhindern.

Die integrierte Halbleiterschaltungseinrichtung gemäß der zweiten Ausführungsform der Erfindung stellt somit die Re­ aktion durch Ändern der Verstärkung des Differenzverstärkers 45 der internen Spannungsverkleinerungsschaltung 51 gemäß der Burstlänge ein. Insbesondere ist die Verstärkung des Differenzverstärkers 45 größer, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist, und die Reaktion der internen Spannungsverkleinerungsschaltung 51 wird somit verbessert. Wenn die Burstlänge 4 oder 8 ist, dann kann die interne Spannungsverkleinerungsschaltung 51 somit mehr Strom in kurzer Zeit als Reaktion auf eine Potentialabnahme der internen Stromversorgungsspannung int. Vcc liefern und kann die Abnahme der internen Stromversorgungsspannung int. Vcc, die bei herkömmlichen Einrichtungen vorkommt, wenn die Burstlänge groß ist, verhindert werden. Es ist auch möglich, den Stromverbrauch durch den Differenzverstärker 45 zu ver­ kleinern, wenn die Burstlänge klein ist, und der Stromver­ brauch einer SDRAM-Einrichtung kann verkleinert werden.

Die dritte Ausführungsform

Die erste und die zweite Ausführungsform, wie vorstehend be­ schrieben, ändern den Stromfluß in den Differenzverstärker 45, um die Verstärkung des Differenzverstärkers 45 und da­ durch die Reaktion der internen Spannungsverkleinerungs­ schaltung zu ändern. Es ist jedoch auch möglich, die in das Gate des n-Kanal-MOS-Transistors 44 des Differenzverstärkers 45 eingegebene Gatespannung, d. h. die Referenzspannung, zu ändern, wenn die Burstlänge 1 oder 2 ist und wenn die Burstlänge 4 oder 8 ist, um die Abnahme der internen Strom­ versorgungsspannung int.Vcc, die vorkommt, wenn die Burst­ länge groß ist, auszugleichen. Eine integrierte Halbleiter­ schaltungseinrichtung, die in dieser Art und Weise arbeitet, wird als dritte Ausführungsform der Erfindung nachstehend beschrieben.

Fig. 7 ist ein Blockschaltbild einer integrierten Halblei­ terschaltungseinrichtung gemäß der dritten Ausführungsform der Erfindung, welche nur unter beispielhafter Verwendung einer 64 Mbit × 8-Synchron-DRAM-Einrichtung (SDRAM), die im Burstmodus arbeitet, nachstehend beschrieben wird. Es wird angemerkt, daß gleiche Teile in Fig. 7 und Fig. 1 durch dieselben Bezugszeichen bezeichnet sind und ihre weitere Beschreibung nachstehend weggelassen ist. Nur die Unterschiede zwischen der vorstehenden ersten Ausführungs­ form und der dritten Ausführungsform werden nachstehend be­ schrieben. Es wird ferner angemerkt, daß wieder vorausge­ setzt ist, daß das in Fig. 7 dargestellte SDRAM dazu in der Lage ist, die Burstlänge auf 1, 2, 4 oder 8 Bits zu setzen.

Die in Fig. 7 gezeigte integrierte Halbleiterschaltungsein­ richtung unterscheidet sich von derjenigen in Fig. 1 durch den Aufbau der internen Stromversorgungsschaltung 74. Insbe­ sondere ist der Schaltungsaufbau der internen Spannungsver­ kleinerungsschaltung 71 der internen Stromversorgungsschal­ tung 74 der dritten Ausführungsform im Vergleich zu demjeni­ gen der internen Spannungsverkleinerungsschaltung 2 in Fig. 1 geändert worden: Die Referenzspannungserzeugungseinrich­ tung 5 ist eliminiert worden, und eine erste Referenzspan­ nungserzeugungseinrichtung 72 zum Erzeugen und Ausgeben einer Referenzspannung Vr12 und eine zweite Referenzspan­ nungserzeugungseinrichtung 73 zum Erzeugen und Ausgeben einer Referenzspannung Vr48 sind hinzugefügt worden.

Die interne Stromversorgungsschaltung 74 des SDRAM 75 dieser dritten Ausführungsform umfaßt somit die interne Spannungs­ verkleinerungsschaltung 71, die erste Referenzspannungser­ zeugungseinrichtung 72, die zweite Referenzspannungserzeu­ gungseinrichtung 73, eine Substratspannungserzeugungsein­ richtung 3 und eine Erzeugungseinrichtung für eine vergrö­ ßerte Spannung 4.

Wie in Fig. 7 gezeigt, umfaßt das SDRAM 75 dieser dritten Ausführungsform somit die vorstehende interne Stromversor­ gungsschaltung 74, einen Adressenpuffer 11, einen Steuersi­ gnalpuffer 12, einen Taktpuffer 13, vier Speicherarraybänke 14-17, einen Eingangs/Ausgangs-(I/O-)Puffer 18 zum Daten­ eingang/-ausgang und eine Steuerschaltung 20, die ein Modus­ register 19 umfaßt und die Speicherarraybänke 14-17 und den I/O-Puffer 18 steuert.

Die interne Stromversorgungsschaltung 74 ist mit einem Stromversorgungsanschluß Vcc verbunden, aus dem aus einem externen System Strom geliefert wird. Die erste Referenz­ spannungserzeugungseinrichtung 72 und die zweite Referenz­ spannungserzeugungseinrichtung 73 sind mit der internen Spannungsverkleinerungsschaltung 71 verbunden, und die in­ terne Spannungsverkleinerungsschaltung 71 ist mit den in­ ternen Schaltungen des SDRAM 75 verbunden, aber diese ver­ schiedenen Verbindungen sind in der Figur nicht dargestellt. Das Modusregister 19 ist auch mit der internen Spannungs­ verkleinerungsschaltung 71 verbunden.

Die interne Spannungsverkleinerungsschaltung 71 verkleinert die aus einem externen System mittels des Stromversorgungs­ anschlusses Vcc eingegebene Stromversorgungsspannung, um eine interne Stromversorgungsspannung int. Vcc zu erzeugen, und sie liefert die interne Stromversorgungsspannung int. Vcc in die internen Schaltungen des SDRAM 75. Es wird angemerkt, daß auf der Grundlage der aus der ersten Referenzspannungs­ erzeugungseinrichtung 72 eingegebenen Referenzspannung Vr12 oder der aus der zweiten Referenzspannungserzeugungseinrichtung 73 eingegebenen Referenzspannung Vr48 die interne Stromversorgungsspannung int. Vcc bestimmt wird. Insbesondere steuert die interne Spannungsverkleinerungsschaltung 71 die interne Stromversorgungsspannung int. Vcc auf den Pegel der aus der ersten Referenzspannungserzeugungseinrichtung 72 eingegebenen Referenzspannung Vr12 oder der aus der zweiten Referenzspannungserzeugungseinrichtung 73 eingegebenen Re­ ferenzspannung Vr48 und gibt dieselbe auf demselben Pegel aus. Die interne Spannungsverkleinerungsschaltung 71 wählt die Referenzspannung Vr12 oder Vr48 gemäß dem aus dem Modus­ register 19 ausgegebenen Burstlängensignal.

Fig. 8 ist ein Schaltbild der internen Spannungsverkleine­ rungsschaltung 71. Es wird angemerkt, daß gleiche Teile in Fig. 8 und Fig. 3 durch dieselben Bezugszeichen bezeichnet sind und ihre weitere Beschreibung nachstehend, wo nur die Unterschiede erläutert werden, weggelassen ist.

Die in Fig. 8 gezeigte interne Spannungsverkleinerungs­ schaltung 71 unterscheidet sich von derjenigen in Fig. 3 dadurch, daß die in Fig. 3 gezeigte Verstärkungssteuer­ schaltung 48 eliminiert ist, wobei der Differenzverstärker 82 eine zum Differenzverstärker 45 in Fig. 3 hinzugefügte Konstantstromversorgung 81 enthält und eine Transfergates 83 und 84 umfassende Referenzspannungsschaltschaltung 85 hinzu­ gefügt ist.

Es sei angemerkt, daß der Differenzverstärker 82 die in den beigefügten Ansprüchen festgelegte Differenzverstärkerschal­ tung und die Referenzspannungsschaltschaltung 85 den in den beigefügten Ansprüchen festgelegten Referenzspannungswähler bildet.

Wie in Fig. 8 gezeigt, umfaßt die interne Spannungsverklei­ nerungsschaltung 71 den Differenzverstärker 82, die Refe­ renzspannungsschaltschaltung 85 und einen p-Kanal-MOS-Tran­ sistor 49, der als Ausgangsschaltung der internen Spannungs­ verkleinerungsschaltung 71 funktioniert.

Der Differenzverstärker 82 umfaßt zwei p-Kanal-MOS-Transi­ storen 41 und 42, zwei n-Kanal-MOS-Transistoren 43 und 44 und die Konstantstromversorgung 81. Die Konstantstromversor­ gung 81 ist zwischen die Masse und die gemeinsame Source­ verbindung der n-Kanal-MOS-Transistoren 43 und 44 zwischen­ geschaltet.

Die Referenzspannungsschaltschaltung 85 umfaßt Transfergates 83 und 84, deren Ausgänge mit dem Gate des n-Kanal-MOS-Tran­ sistors 44 verbunden sind. Der Eingang des einen Transfer­ gates 83 ist mit der ersten Referenzspannungserzeugungs­ einrichtung 72 und der Eingang des anderen Transfergates 84 ist mit der zweiten Referenzspannungserzeugungseinrichtung 73 verbunden.

Der nicht invertierte Ausgang MA1 des Modusregisters 19 ist mit dem Gate eines p-Kanal-MOS-Transistors des Transfergates 83 und einem n-Kanal-MOS-Transistor-Gate des Transfergates 84 verbunden, und der invertierte Ausgang /MA1 ist mit dem n-Kanal-MOS-Transistor-Gate des Transfergates 83 und dem p-Kanal-MOS-Transistor-Gate des Transfergates 84 verbunden.

Bei diesem Aufbau wird die aus der ersten Referenzspannungs­ erzeugungseinrichtung 72 ausgegebene Referenzspannung Vr12 in den Eingang des angeschlossenen Transfergates 83 und die aus der zweiten Referenzspannungserzeugungseinrichtung 73 ausgegebene Referenzspannung Vr48 in das angeschlossene Transfergate 84 eingegeben. Es wird angemerkt, daß Vr48 < Vr12 ist.

Wenn die Burstlänge 1 oder 2 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 TIEF und der inver­ tierte Ausgang /MA1 HOCH. Im Ergebnis ist das Transfergate 84 ausgeschaltet, so daß der Stromfluß blockiert ist, und das Transfergate 83 eingeschaltet, so daß Strom hindurchgeht und die Referenzspannung Vr12 in das Gate des n-Kanal-MOS-Transistors 44 eingegeben wird.

Wenn die Burstlänge 4 oder 8 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 HOCH und der inver­ tierte Ausgang /MA1 TIEF. In diesem Fall ist das Transfer­ gate 83 ausgeschaltet, so daß der Stromfluß blockiert ist, und das Transfergate 84 eingeschaltet, so daß Strom hin­ durchgeht und die Referenzspannung Vr48 in das Gate des n-Kanal-MOS-Transistors 44 eingegeben wird.

Da Vr48 < Vr12, ist die in das Gate des n-Kanal-MOS-Transi­ stors 44 eingegebene Spannung größer, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist. Mit ande­ ren Worten, ein Vergrößern der Referenzspannung des Diffe­ renzverstärkers 82 vergrößert die aus der internen Span­ nungsverkleinerungsschaltung 71 ausgegebene interne Strom­ versorgungsspannung int. Vcc und kann somit eine Abnahme der internen Stromversorgungsspannung int. Vcc ausgleichen, wenn die Burstlänge groß ist.

Die integrierte Halbleiterschaltungseinrichtung gemäß der dritten Ausführungsform der Erfindung kann somit gemäß der Burstlänge die durch die interne Spannungsverkleinerungs­ schaltung 71 ausgegebene interne Stromversorgungsspannung int. Vcc ändern. Insbesondere kann die durch die interne Spannungsverkleinerungsschaltung 71 ausgegebene interne Stromversorgungsspannung int.Vcc größer gemacht werden, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist, und es ist möglich, die Abnahme der internen Strom­ versorgungsspannung int. Vcc, die dazu neigt, vorzukommen, wenn die Burstlänge groß ist, auszugleichen. Es ist somit möglich, eine Abnahme der internen Stromversorgungsspannung int. Vcc, die vorkommt, wenn die Burstlänge groß ist, zu ver­ hindern.

Die vierte Ausführungsform

Eine Abnahme der internen Stromversorgungsspannung int. Vcc wird in der ersten bis dritten vorstehend beschriebenen Aus­ führungsform unter Verwendung eines einzelnen p-Kanal-MOS-Transistors als Ausgangsschaltung der internen Spannungsver­ kleinerungsschaltung verhindert. Wie gemäß der vierten Aus­ führungsform nachstehend beschrieben, ist es jedoch möglich, die Ausgangsstromkapazität der internen Spannungsverkleine­ rungsschaltung zu ändern durch Verwenden einer Mehrzahl von p-Kanal-MOS-Transistoren in der Ausgangsschaltung der in­ ternen Spannungsverkleinerungsschaltung und Ändern der An­ zahl von Ausgangsschaltungs-p-Kanal-MOS-Transistoren, die gemäß der Burstlänge eingeschaltet sind.

Fig. 9 ist ein Blockschaltbild einer integrierten Halblei­ terschaltungseinrichtung gemäß der vierten Ausführungsform der Erfindung, welche nur unter beispielhafter Verwendung einer 64 Mbit × 8-Synchron-DRAM-Einrichtung (SDRAM), die im Burstmodus arbeitet, nachstehend beschrieben ist. Es wird angemerkt, daß gleiche Teile in Fig. 9 und Fig. 1 durch dieselben Bezugszeichen bezeichnet sind und ihre weitere Beschreibung nachstehend weggelassen ist. Nur die Unter­ schiede zwischen der vorstehenden ersten Ausführungsform und der vierten Ausführungsform werden nachstehend beschrieben. Es wird ferner angemerkt, daß wieder vorausgesetzt ist, daß das in Fig. 9 dargestellte SDRAM dazu in der Lage ist, die Burstlänge auf 1, 2, 4 oder 8 Bits zu setzen.

Wie bei den vorhergehenden Ausführungsformen unterscheidet sich die in Fig. 9 gezeigte integrierte Halbleiterschal­ tungseinrichtung von derjenigen in Fig. 1 durch den Aufbau der internen Stromversorgungsschaltung. Insbesondere ist der Schaltungsaufbau der internen Spannungsverkleinerungsschal­ tung 91 der internen Stromversorgungsschaltung 92 der vier­ ten Ausführungsform im Vergleich zu demjenigen der internen Spannungsverkleinerungsschaltung 2 in Fig. 1 geändert wor­ den.

Die interne Stromversorgungsschaltung 92 des SDRAM 95 dieser vierten Ausführungsform umfaßt somit die interne Spannungs­ verkleinerungsschaltung 91, eine Referenzspannungserzeu­ gungseinrichtung 5 zum Erzeugen und Ausgeben einer Referenz­ spannung Vref, eine Substratspannungserzeugungseinrichtung 3 und eine Erzeugungseinrichtung für eine vergrößerte Spannung 4. Es sei angemerkt, daß die interne Spannungsverkleine­ rungsschaltung 91 die in den beigefügten Ansprüchen festge­ legte interne Spannungsverkleinerungseinrichtung ist.

Wie in Fig. 9 gezeigt, umfaßt das SDRAM 95 dieser vierten Ausführungsform somit die vorstehend beschriebene interne Stromversorgungsschaltung 92, einen Adressenpuffer 11, einen Steuersignalpuffer 12, einen Taktpuffer 13, vier Speicherar­ raybänke 14-17, einen Eingangs/Ausgangs-(I/O-)Puffer 18 zum Dateneingang/-ausgang und eine Steuerschaltung 20, die ein Modusregister 19 umfaßt und die Speicherarraybänke 14-17 und den I/O-Puffer 18 steuert.

Die interne Stromversorgungsschaltung 92 ist mit einem Stromversorgungsanschluß Vcc verbunden, aus dem aus einem externen System Strom geliefert wird. Die Referenzspannungs­ erzeugungseinrichtung 5 ist mit der internen Spannungsver­ kleinerungsschaltung 91 verbunden. Die interne Spannungs­ verkleinerungsschaltung 91 ist mit den internen Schaltungen des SDRAM 95 verbunden, aber diese verschiedenen Verbin­ dungen sind in der Figur nicht dargestellt. Die Substrat­ spannungserzeugungseinrichtung 3 ist auch mit dem Halblei­ tersubstrat, auf dem das SDRAM 95 gebildet ist, verbunden, und diese Verbindungen sind auch nicht dargestellt. Das Mo­ dusregister 19 ist auch mit der internen Spannungsverkleine­ rungsschaltung 91 verbunden.

Die interne Spannungsverkleinerungsschaltung 91 verkleinert die aus einem externen System mittels des Stromversorgungs­ anschlusses Vcc eingegebene Stromversorgungsspannung, um eine interne Stromversorgungsspannung int. Vcc zu erzeugen, und liefert die interne Stromversorgungsspannung int. Vcc in die internen Schaltungen des SDRAM 95. Es wird angemerkt, daß auf der Grundlage der aus der Referenzspannungserzeu­ gungseinrichtung 5 eingegebenen Referenzspannung Vref die interne Stromversorgungsspannung int. Vcc bestimmt wird. Insbesondere steuert die interne Spannungsverkleinerungs­ schaltung 91 die interne Stromversorgungsspannung int. Vcc auf den Pegel der aus der Referenzspannungserzeugungsein­ richtung 5 gelieferten Referenzspannung Vref und gibt die­ selbe auf demselben Pegel aus. Die Stromversorgungskapazität der internen Spannungsverkleinerungsschaltung 91 wird gemäß dem aus dem Modusregister 19 ausgegebenen Burstlängensignal geschaltet.

Fig. 10 ist ein Schaltbild der internen Spannungsverkleine­ rungsschaltung 91. Es wird angemerkt, daß gleiche Teile in Fig. 10 und Fig. 3 durch dieselben Bezugszeichen bezeich­ net sind und ihre weitere Beschreibung nachstehend, wo nur die Unterschiede erläutert werden, weggelassen ist.

Die in Fig. 10 gezeigte interne Spannungsverkleinerungs­ schaltung 91 unterscheidet sich von derjenigen in Fig. 3 dadurch, daß die in Fig. 3 gezeigte Verstärkungssteuer­ schaltung 48 eliminiert ist, wobei der Differenzverstärker 102 eine dem Differenzverstärker 45 in Fig. 3 beigefügte Konstantstromversorgung 101 enthält und die Ausgangsschal­ tung 106 außer dem in Fig. 3 gezeigten p-Kanal-MOS-Transi­ stor 49 zwei p-Kanal-MOS-Transistoren 103 und 104 und ein Transfergate 105 umfaßt.

Es sei angemerkt, daß der Differenzverstärker 102 die in den beigefügten Ansprüchen festgelegte Differenzverstärkerschal­ tung und die Ausgangsschaltung 106 die Ausgangsschaltung der Ansprüche bildet.

Wie in Fig. 10 gezeigt, umfaßt die interne Spannungsver­ kleinerungsschaltung 91 somit den Differenzverstärker 102 und die Ausgangsschaltung 106.

Der Differenzverstärker 102 umfaßt zwei p-Kanal-MOS-Transi­ storen 41 und 42, zwei n-Kanal-MOS-Transistoren 43 und 44 und die Konstantstromversorgung 101. Die Konstantstromversorgung 101 ist zwischen die Masse und die gemeinsame Sourceverbindung der n-Kanal-MOS-Transistoren 43 und 44 zwischengeschaltet.

Die Ausgangsschaltung 106 umfaßt drei p-Kanal-MOS-Transi­ storen 49, 103 und 104 und ein Transfergate 105.

Das Gate des p-Kanal-MOS-Transistors 49 ist mit dem Eingang des Transfergates 105 verbunden. Der Ausgang des Transfer­ gates 105 ist mit dem Gate des p-Kanal-MOS-Transistors 103 verbunden, und diese Verbindungsleitung ist mit dem Drain des p-Kanal-MOS-Transistors 104 verbunden. Der Stromversor­ gungsanschluß Vcc ist mit dem Source der beiden p-Kanal-MOS-Transistoren 103 und 104 verbunden. Das Drain des p-Kanal-MOS-Transistors 103 ist mit dem Drain des p-Kanal-MOS-Tran­ sistors 49 verbunden, und diese Verbindungsleitung ist der Ausgang der internen Spannungsverkleinerungsschaltung 91.

Das Gate des n-Kanal-MOS-Transistors des Transfergates 105 und das Gate des p-Kanal-MOS-Transistors 104 sind mit dem nicht invertierten Ausgang MA1 des Modusregisters 19 ver­ bunden. Das Gate des p-Kanal-MOS-Transistors des Transfer­ gates 105 ist mit dem invertierten Ausgang /MA1 des Modus­ registers 19 verbunden.

Wenn bei diesem Aufbau die Burstlänge 1 oder 2 ist, dann ist der nicht invertierte Ausgang MA1 des Modusregisters 19 TIEF und der invertierte Ausgang /MA1 HOCH. Im Ergebnis ist das Transfergate 105 ausgeschaltet, so daß der Stromfluß blockiert ist, wobei der p-Kanal-MOS-Transistor 104 ein­ geschaltet und das Gate des p-Kanal-MOS-Transistors 103 HOCH ist. Der p-Kanal-MOS-Transistor 103 ist daher auch ausge­ schaltet, und der Stromfluß ist blockiert. Wenn die Burst­ länge 1 oder 2 ist, dann ist daher der Ausgangsstrom der internen Spannungsverkleinerungsschaltung 91 nur der Aus­ gangsstrom des p-Kanal-MOS-Transistors 49.

Wenn die Burstlänge 4 oder 8 ist, dann ist der nicht in­ vertierte Ausgang MAI HOCH und der invertierte Ausgang /MA1 TIEF. Dies verursacht, daß das Transfergate 105 eingeschal­ tet ist und Strom durchläßt, während der p-Kanal-MOS-Transi­ stor 104 ausgeschaltet ist und keinen Strom durchläßt. Zwi­ schen den Gates der p-Kanal-MOS-Transistoren 49 und 103 ist somit ein Zusammenhang vorhanden, und der Ausgangsstrom der internen Spannungsverkleinerungsschaltung 91 wird aus den beiden p-Kanal-MOS-Transistoren 49 und 103 geliefert. Im Er­ gebnis ist die Stromversorgungskapazität der internen Span­ nungsverkleinerungsschaltung 91 größer, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist.

Die integrierte Halbleiterschaltungseinrichtung gemäß der vierten Ausführungsform der Erfindung kann somit den Strom­ versorgungsausgang aus der internen Spannungsverkleinerungs­ schaltung 91 gemäß der Burstlänge ändern. Insbesondere ist es möglich, den Stromversorgungsausgang aus der internen Spannungsverkleinerungsschaltung 91 zu verkleinern, wenn die Burstlänge 1 oder 2 ist, und die Stromversorgung zu vergrö­ ßern, wenn die Burstlänge 4 oder 8 ist.

Es ist daher möglich, die Abnahme der internen Stromversor­ gungsspannung int.Vcc, die vorkommt, wenn die Burstlänge groß ist, zu verhindern und durch Verkleinern des Stromver­ sorgungsausgangs aus der internen Spannungsverkleinerungs­ schaltung 91 den Stromverbrauch durch das SDRAM 95 zu ver­ kleinern, wenn die Burstlänge klein ist.

Die fünfte Ausführungsform

Bei der vorstehend beschriebenen ersten bis vierten Ausfüh­ rungsform wird gemäß der Burstlänge der Ausgang der internen Spannungsverkleinerungsschaltung gesteuert, um eine Abnahme der internen Stromversorgungsspannung int.Vcc zu verhindern. Es ist jedoch auch möglich, den Ausgang der Substratspan­ nungserzeugungseinrichtung gemäß der Burstlänge zu steuern, wie gemäß der fünften Ausführungsform der Erfindung nachste­ hend beschrieben.

Fig. 11 ist ein Blockschaltbild einer integrierten Halblei­ terschaltungseinrichtung gemäß der fünften Ausführungsform der Erfindung, welche nur unter beispielhafter Verwendung einer 64 Mbit × 8-Synchron-DRAM-Einrichtung (SDRAM), die im Burstmodus arbeitet, nachstehend beschrieben wird. Es wird angemerkt, daß gleiche Teile in Fig. 11 und Fig. 1 durch dieselben Bezugszeichen bezeichnet sind und ihre weitere Beschreibung nachstehend weggelassen ist. Nur die Unterschiede zwischen der vorstehenden ersten Ausführungs­ form und der fünften Ausführungsform werden nachstehend beschrieben. Es wird ferner angemerkt, daß wieder vorausge­ setzt ist, daß das in Fig. 11 dargestellte SDRAM 115 dazu in der Lage ist, die Burstlänge auf 1, 2, 4 oder 8 Bits zu setzen.

Die in Fig. 11 gezeigte integrierte Halbleiterschaltungs­ einrichtung unterscheidet sich von derjenigen in Fig. 1 durch den Aufbau der internen Stromversorgungsschaltung 114. Insbesondere ist der Schaltungsaufbau der Substratspannungs­ erzeugungseinrichtung 111 im Vergleich zu demjenigen der Substratspannungserzeugungseinrichtung 3 in Fig. 1 geändert und sind zur in Fig. 1 gezeigten internen Stromversorgungs­ schaltung 10 eine erste Spannungserzeugungseinrichtung 112 und eine zweite Spannungserzeugungseinrichtung 113 hinzuge­ fügt worden.

Die interne Stromversorgungsschaltung 114 des SDRAM 115 die­ ser fünften Ausführungsform umfaßt somit die interne Span­ nungsverkleinerungsschaltung 2, die Substratspannungserzeu­ gungseinrichtung 111, die Erzeugungseinrichtung für eine vergrößerte Spannung 4, die Referenzspannungserzeugungsein­ richtung 5, die erste Spannungserzeugungseinrichtung 112 zum Erzeugen und Ausgeben einer besonderen Spannung Vb12 und die zweite Spannungserzeugungseinrichtung 113 zum Erzeugen und Ausgeben einer besonderen Spannung Vb48.

Das in Fig. 11 gezeigte SDRAM 115 der fünften Ausführungs­ form umfaßt somit die vorstehend beschriebene interne Strom­ versorgungsschaltung 114, einen Adressenpuffer 11, einen Steuersignalpuffer 12, einen Taktpuffer 13, vier Speicherar­ raybänke 14-17, einen Eingangs/Ausgangs-(I/O-)Puffer 18 zum Dateneingang/-ausgang und eine Steuerschaltung 20, die ein Modusregister 19 umfaßt und die Speicherarraybänke 14-17 und den I/O-Puffer 18 steuert.

Die interne Stromversorgungsschaltung 114 ist mit einem Stromversorgungsanschluß Vcc verbunden, aus dem aus einem externen System in die Referenzspannungserzeugungseinrich­ tung 5 Strom geliefert wird. Die Referenzspannungserzeu­ gungseinrichtung 5 ist mit der internen Spannungsverkleine­ rungsschaltung 2 verbunden, und die interne Spannungsver­ kleinerungsschaltung 2 ist mit den internen Schaltungen des SDRAM 115 verbunden, aber diese verschiedenen Verbindungen sind in der Figur nicht dargestellt. Die erste Spannungser­ zeugungseinrichtung 112 und die zweite Spannungserzeugungs­ einrichtung 113 sind mit der Substratspannungserzeugungsein­ richtung 111 separat verbunden. Die Substratspannungserzeu­ gungseinrichtung 111 ist mit dem Halbleitersubstrat, auf dem das SDRAM 115 gebildet ist, verbunden, und diese Verbin­ dungen sind in den Figuren auch nicht dargestellt. Das Mo­ dusregister 19 ist auch mit der internen Spannungsverkleine­ rungsschaltung 2 und der Substratspannungserzeugungseinrich­ tung 111 verbunden.

Die interne Spannungsverkleinerungsschaltung 2 verkleinert die aus einem externen System mittels des Stromversorgungs­ anschlusses Vcc eingegebene Stromversorgungsspannung, um eine interne Stromversorgungsspannung int.Vcc zu erzeugen, und liefert die interne Stromversorgungsspannung int.Vcc in die internen Schaltungen des SDRAM 115.

Die Substratspannungserzeugungseinrichtung 111 erzeugt eine Halbleitersubstratvorspannung und gibt sie aus und legt eine negative Substratspannung Vbb an das Halbleitersubstrat an.

Fig. 12 ist ein Schaltbild der Substratspannungserzeugungs­ einrichtung 111.

Wie in Fig. 12 gezeigt, umfaßt die Substratspannungserzeu­ gungseinrichtung 111 eine Substratspannungsermittlungsein­ richtung 128 und eine Ladungspumpe 129. Die Substratspan­ nungsermittlungseinrichtung 128 umfaßt drei p-Kanal-MOS-Tran­ sistoren 121, 122 und 123, zwei n-Kanal-MOS-Transistoren 124 und 125 und zwei Transfergates 126 und 127.

Es wird angemerkt, daß die Substratspannungsermittlungsein­ richtung 128 die Substratspannungsermittlungseinrichtung der Ansprüche und die Ladungspumpe 129 die Ladungspumpschaltung der Ansprüche bildet.

Die gemeinsame Verbindung zwischen den Gates der p-Kanal-MOS-Transistoren 121 und 122 in der Substratspannungsermitt­ lungseinrichtung 128 ist mit dem Drain des p-Kanal-MOS-Tran­ sistors 121 verbunden. Der Stromversorgungsanschluß Vcc ist mit dem Source der beiden p-Kanal-MOS-Transistoren 121 und 122 verbunden. Das Drain des p-Kanal-MOS-Transistors 121 ist mit dem Drain des n-Kanal-MOS-Transistors 124 verbunden.

Die Drains der p-Kanal-MOS-Transistoren 122 und 125 sind miteinander verbunden, und diese Verbindungsleitung ist als Ausgang der Substratspannungsermittlungseinrichtung 128 an den Eingang der Ladungspumpe 129 angeschlossen.

Der Ausgang der Ladungspumpe 129 ist der Ausgang der Sub­ stratspannungserzeugungseinrichtung 111, aus dem die Sub­ stratspannung Vbb an das Halbleitersubstrat angelegt ist.

Das Source des n-Kanal-MOS-Transistors 124 ist geerdet, und das Source des n-Kanal-MOS-Transistors 125 ist mit dem Source des p-Kanal-MOS-Transistors 123 verbunden. Das Gate des p-Kanal-MOS-Transistors 123 ist mit dem Drain des p-Ka­ nal-MOS-Transistors 123 verbunden, und die Substratspannung Vbb wird in diese Drain-Gate-Verbindung eingegeben. Das Gate des n-Kanal-MOS-Transistors 124 ist mit dem Gate des n-Ka­ nal-MOS-Transistors 125 verbunden, und diese Gate-Gate-Ver­ bindung ist mit den Ausgängen der Transfergates 126 und 127 verbunden.

Der Eingang des Transfergates 126 ist mit der ersten Span­ nungserzeugungseinrichtung 112 und der Eingang des Transfer­ gates 127 ist mit der zweiten Spannungserzeugungseinrichtung 113 verbunden. Der nicht invertierte Ausgang MA1 des Modus­ registers 19 ist mit dem Gate des p-Kanal-MOS-Transistors des Transfergates 126 und dem Gate des n-Kanal-MOS-Transi­ stors des Transfergates 127 verbunden. Der invertierte Aus­ gang /MA1 des Modusregisters 19 ist mit dem Gate des n-Ka­ nal-MOS-Transistors des Transfergates 126 und dem Gate des p-Kanal-MOS-Transistors des Transfergates 127 verbunden.

Bei diesem Aufbau wird die aus der ersten Spannungserzeu­ gungseinrichtung 112 ausgegebene besondere Spannung Vb12 in den Eingang des Transfergates 126 und die aus der zweiten Spannungserzeugungseinrichtung 113 ausgegebene besondere Spannung Vb48 in den Eingang des Transfergates 127 einge­ geben. Es wird angemerkt, daß Vb48 < Vb12 ist.

Wenn die Burstlänge 1 oder 2 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 TIEF und der inver­ tierte Ausgang /MA1 HOCH. Im Ergebnis ist das Transfergate 126 eingeschaltet, so daß Strom hindurchgeht, und das Trans­ fergate 127 ausgeschaltet, so daß der Stromfluß blockiert ist. Im Ergebnis wird die besondere Spannung Vb12 in die Gates der n-Kanal-MOS-Transistoren 124 und 125 eingegeben.

Wenn die Burstlänge 4 oder 8 ist, dann ist der nicht inver­ tierte Ausgang MAI des Modusregisters 19 HOCH und der inver­ tierte Ausgang /MA1 TIEF. In diesem Fall ist das Transfergate 126 ausgeschaltet, so daß der Stromfluß blockiert ist, und das Transfergate 127 eingeschaltet, so daß Strom hin­ durchgeht. Im Ergebnis wird die besondere Spannung Vb48 in die Gates der n-Kanal-MOS-Transistoren 124 und 125 einge­ geben.

Die n-Kanal-MOS-Transistoren 124 und 125 bilden die Strom­ versorgung der Substratspannungsermittlungseinrichtung 128. Es wird angemerkt, daß Vb48 < Vb12 ist. Im Ergebnis ist die in die Gates der n-Kanal-MOS-Transistoren 124 und 125 einge­ gebene Spannung, wenn die Burstlänge 4 oder 8 ist, größer als die Eingangsspannung, wenn die Burstlänge 1 oder 2 ist. Mit anderen Worten, der in die n-Kanal-MOS-Transistoren 124 und 125 fließende Strom nimmt zu, wobei die Gatespannung der p-Kanal-MOS-Transistoren 121 und 122 abnimmt und der Drain­ strom des p-Kanal-MOS-Transistors 122 zunimmt.

Wenn die Substratspannung Vbb zunimmt, dann schaltet der p-Kanal-MOS-Transistor 123 aus und ist der Stromfluß blockiert. Der Ausgang der Substratspannungsermittlungsein­ richtung 128 ändert sich somit von TIEF auf HOCH, und der Eingang in die Ladungspumpe 129 ändert sich somit von TIEF auf HOCH. Die TIEF-auf-HOCH-Übergangszeit des Ausgangs der Substratspannungsermittlungseinrichtung 128 nimmt ab, wäh­ rend der Stromfluß aus dem p-Kanal-MOS-Transistor 122 zu­ nimmt.

Insbesondere ist die Änderung von TIEF auf HOCH des Ausgangs der Substratspannungsermittlungseinrichtung 128, nachdem der p-Kanal-MOS-Transistor 123 ausgeschaltet und aufgrund einer Zunahme der Substratspannung Vbb der Stromfluß blockiert ist, schneller, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist, und somit verbessert sich die Reaktion der Substratspannungsermittlungseinrichtung 128.

Wenn die Substratspannung Vbb zunimmt und der Ausgang der Substratspannungsermittlungseinrichtung 128 sich von TIEF auf HOCH ändert, dann verkleinert die Ladungspumpe 129 die Substratspannung Vbb. Wenn die Substratspannung Vbb abnimmt, dann schaltet der p-Kanal-MOS-Transistor 123 ein, wobei der Ausgang der Substratspannungsermittlungseinrichtung 128 auf TIEF geht und der Betrieb stoppt.

Es sei angemerkt, daß die vorstehend beschriebene fünfte Ausführungsform erreicht wird durch Modifizieren der Sub­ stratspannungserzeugungseinrichtung 3 der ersten Ausfüh­ rungsform, um die Reaktion der Substratspannungsermittlungs­ einrichtung gemäß der Burstlänge zu ändern, aber die Erfin­ dung soll nicht derart eingeschränkt sein. Insbesondere kann die in der zweiten, der dritten und der vierten vorstehenden Ausführungsform verwendete Substratspannungserzeugungsein­ richtung 3 ersetzt sein durch die Substratspannungserzeu­ gungseinrichtung 111 der fünften Ausführungsform und kann ferner die erste Spannungserzeugungseinrichtung 112 und die zweite Spannungserzeugungseinrichtung 113 hinzugefügt sein. Es ist auch möglich, zu einer herkömmlichen internen Strom­ versorgungsschaltung, die eine interne Spannungsverkleine­ rungsschaltung umfaßt, die vorstehende Substratspannungs­ erzeugungseinrichtung 111, die erste Spannungserzeugungsein­ richtung 112 und die zweite Spannungserzeugungseinrichtung 113 hinzuzufügen.

Wie vorstehend beschrieben, ändert die integrierte Halblei­ terschaltungseinrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung die Reaktion der Substratspan­ nungsermittlungseinrichtung 128 in der Substratspannungser­ zeugungseinrichtung 111 gemäß der Burstlänge. Insbesondere ist die Reaktion der Substratspannungsermittlungseinrichtung 128 in der Substratspannungserzeugungseinrichtung 111 bes­ ser, wenn die Burstlänge 4 oder 8 ist, als wenn die Burst­ länge 1 oder 2 ist. Im Ergebnis kann die Substratspannungs­ erzeugungseinrichtung 111 eine Zunahme der Substratspannung Vbb in kurzer Zeit ermitteln, wenn die Burstlänge 4 oder 8 ist, wodurch sie die Substratspannung Vbb schnell verklei­ nern kann und somit eine Zunahme der Substratspannung Vbb, die dazu neigt vorzukommen, wenn die Burstlänge groß ist, verhindern kann.

Der Stromverbrauch durch die Substratspannungsermittlungs­ einrichtung 128 kann auch verkleinert werden, wenn die Burstlänge klein ist, und daher kann der Stromverbrauch durch das SDRAM 115 verkleinert werden.

Die sechste Ausführungsform

In der ersten bis vierten vorstehend beschriebenen Ausfüh­ rungsform wird gemäß der Burstlänge der Ausgang der internen Spannungsverkleinerungsschaltung gesteuert, um eine Abnahme der internen Stromversorgungsspannung int.Vcc zu verhindern. In der fünften Ausführungsform wird gemäß der Burstlänge der Ausgang der Substratspannungserzeugungseinrichtung gesteu­ ert. Es ist jedoch auch möglich, den Ausgang der Erzeugungs­ einrichtung für eine vergrößerte Spannung gemäß der Burst­ länge zu steuern, wie gemäß der sechsten Ausführungsform der Erfindung nachstehend beschrieben.

Fig. 13 ist ein Blockschaltbild einer integrierten Halblei­ terschaltungseinrichtung gemäß der sechsten Ausführungsform der Erfindung, welche nur unter beispielhafter Verwendung einer 64 Mbit × 8-Synchron-DRAM-Einrichtung (SDRAM), die im Burstmodus arbeitet, nachstehend beschrieben wird. Es wird angemerkt, daß gleiche Teile in Fig. 13 und Fig. 11 durch dieselben Bezugszeichen bezeichnet sind und ihre wei­ tere Beschreibung nachstehend weggelassen ist. Nur die Unterschiede zwischen der vorstehenden fünften Ausführungs­ form und der sechsten Ausführungsform werden nachstehend beschrieben. Es wird ferner angemerkt, daß wieder vorausge­ setzt ist, daß das in Fig. 13 dargestellte SDRAM 135 dazu in der Lage ist, die Burstlänge auf 1, 2, 4 oder 8 Bits zu setzen.

Die in Fig. 13 gezeigte integrierte Halbleiterschaltungs­ einrichtung unterscheidet sich von derjenigen in Fig. 11 durch den Aufbau der internen Stromversorgungsschaltung 134. Insbesondere ist der Schaltungsaufbau der Erzeugungsein­ richtung für eine vergrößerte Spannung 131 im Vergleich zu demjenigen der Erzeugungseinrichtung für eine vergrößerte Spannung 4 in Fig. 11 geändert und sind zu der in Fig. 11 gezeigten internen Stromversorgungsschaltung 114 eine dritte Spannungserzeugungseinrichtung 132 und eine vierte Span­ nungserzeugungseinrichtung 133 hinzugefügt worden.

Die interne Stromversorgungsschaltung 134 des SDRAM 135 die­ ser sechsten Au 17561 00070 552 001000280000000200012000285911745000040 0002019732670 00004 17442sführungsform umfaßt somit die interne Span­ nungsverkleinerungsschaltung 2, die Substratspannungserzeu­ gungseinrichtung 111, die Erzeugungseinrichtung für eine vergrößerte Spannung 131, die Referenzspannungserzeugungs­ einrichtung 5, die erste Spannungserzeugungseinrichtung 112, die zweite Spannungserzeugungseinrichtung 113, die dritte Spannungserzeugungseinrichtung 132 zum Erzeugen und Ausgeben einer besonderen Spannung Vc12 und die vierte Spannungser­ zeugungseinrichtung 133 zum Erzeugen und Ausgeben einer be­ sonderen Spannung Vc48.

Es wird angemerkt, daß die Erzeugungseinrichtung für eine vergrößerte Spannung 131, die dritte Spannungserzeugungs­ einrichtung 132 und die vierte Spannungserzeugungseinrich­ tung 133 die Einrichtung zum Erzeugen einer vergrößerten Spannung der Ansprüche bilden.

Das in Fig. 13 gezeigte SDRAM 135 der sechsten Ausführungs­ form umfaßt somit die vorstehend beschriebene interne Strom­ versorgungsschaltung 134, einen Adressenpuffer 11, einen Steuersignalpuffer 12, einen Taktpuffer 13, vier Speicherar­ raybänke 14-17, einen Eingangs/Ausgangs-(I/O-)Puffer 18 zum Dateneingang/-ausgang und eine Steuerschaltung 20, die ein Modusregister 19 umfaßt und die Speicherarraybänke 14 -17 und den I/O-Puffer 18 steuert.

Die interne Stromversorgungsschaltung 134 ist mit einem Stromversorgungsanschluß Vcc verbunden, aus dem aus einem externen System in die Referenzspannungserzeugungseinrich­ tung 5 Strom geliefert wird. Die Referenzspannungserzeu­ gungseinrichtung 5 ist mit der internen Spannungsverkleine­ rungsschaltung 2 verbunden, und die interne Spannungsver­ kleinerungsschaltung 2 ist mit den internen Schaltungen des SDRAM 135 verbunden, aber diese verschiedenen Verbindungen sind in der Figur nicht dargestellt. Die erste Spannungser­ zeugungseinrichtung 112 und die zweite Spannungserzeugungs­ einrichtung 113 sind mit der Substratspannungserzeugungsein­ richtung 111 separat verbunden. Die Substratspannungserzeu­ gungseinrichtung 111 ist mit dem Halbleitersubstrat, auf dem das SDRAM 135 gebildet ist, verbunden, und diese Verbin­ dungen sind in den Figuren auch nicht dargestellt.

Die dritte Spannungserzeugungseinrichtung 132 und die vierte Spannungserzeugungseinrichtung 133 sind mit der Erzeugungs­ einrichtung für eine vergrößerte Spannung 131 separat ver­ bunden, und die Erzeugungseinrichtung für eine vergrößerte Spannung 131 ist mit jeder der Speicherarraybänke 14-17 verbunden.

Das Modusregister 19 ist auch mit der internen Spannungs­ verkleinerungsschaltung 2, der Substratspannungserzeugungs­ einrichtung 111 und der Erzeugungseinrichtung für eine ver­ größerte Spannung 131 verbunden.

Die interne Spannungsverkleinerungsschaltung 2 verkleinert die aus einem externen System mittels des Stromversorgungs­ anschlusses Vcc eingegebene Stromversorgungsspannung, um eine interne Stromversorgungsspannung int.Vcc zu erzeugen, und liefert die interne Stromversorgungsspannung int.Vcc in die internen Schaltungen des SDRAM 135.

Die Erzeugungseinrichtung für eine vergrößerte Spannung 131 vergrößert die aus dem externen System mittels des Stromver­ sorgungsanschlusses Vcc eingegebene Stromversorgungsspan­ nung, um eine vergrößerte Spannung Vpp zu erzeugen. Die Er­ zeugungseinrichtung für eine vergrößerte Spannung 131 lie­ fert die vergrößerte Spannung Vpp in jede der Speicherarray­ bänke 14-17.

Fig. 14 ist ein Schaltbild der Erzeugungseinrichtung für eine vergrößerte Spannung 131.

Wie in Fig. 14 gezeigt, umfaßt die Erzeugungseinrichtung für eine vergrößerte Spannung 131 eine Ermittlungseinrich­ tung für die vergrößerte Spannung 149 und eine Ladungspumpe 150. Die Ermittlungseinrichtung für die vergrößerte Spannung 149 umfaßt drei n-Kanal-MOS-Transistoren 141, 142 und 143, zwei p-Kanal-MOS-Transistoren 144 und 145, zwei Transfer­ gates 146 und 147 und einen Kondensator 148.

Es wird angemerkt, daß die Ermittlungseinrichtung für die vergrößerte Spannung 149 die Einrichtung zum Ermitteln der vergrößerten Spannung der Ansprüche und die Ladungspumpe 150 die Ladungspumpschaltung der Ansprüche ist.

Bei der Ermittlungseinrichtung für die vergrößerte Spannung 149, wie in Fig. 14 gezeigt, ist das Gate des n-Kanal-MOS-Tran­ sistors 141 verbunden mit dem Gate des n-Kanal-MOS-Tran­ sistors 142 und ist diese Verbindungsleitung verbunden mit dem Drain des n-Kanal-MOS-Transistors 141. Die Masse ist mit dem Source der beiden n-Kanal-MOS-Transistoren 141 und 142 verbunden. Das Drain des n-Kanal-MOS-Transistors 141 ist mit dem Drain des p-Kanal-MOS-Transistors 144 verbunden.

Das Drain des n-Kanal-MOS-Transistors 142 ist mit dem Drain des p-Kanal-MOS-Transistors 145 verbunden, und diese Verbin­ dungsleitung ist als mit dem Eingang der Ladungspumpe 150 verbundener Ausgang der Ermittlungseinrichtung für die ver­ größerte Spannung 149 angeschlossen.

Der Ausgang der Ladungspumpe 150 ist der Ausgang der Erzeu­ gungseinrichtung für eine vergrößerte Spannung 131, aus dem die vergrößerte Spannung Vpp ausgegeben wird.

Das Source des p-Kanal-MOS-Transistors 144 ist mit dem Source des n-Kanal-MOS-Transistors 143 verbunden, und der Kondensator 148 ist zwischen diese Source-Source-Verbindung und die Masse zwischengeschaltet. Das Source des p-Kanal-MOS-Transistors 145 ist mit dem Stromversorgungsanschluß Vcc verbunden. Das Gate des n-Kanal-MOS-Transistors 143 ist mit dem Drain des n-Kanal-MOS-Transistors 143 verbunden, und die vergrößerte Spannung Vpp ist an diese Gate-Drain-Verbindung angelegt. Das Gate des p-Kanal-MOS-Transistors 145 ist mit dem Gate des p-Kanal-MOS-Transistors 144 verbunden, und die­ se Gate-Gate-Verbindung ist mit den Ausgängen der Transfer­ gates 146 und 147 verbunden.

Der Eingang des Transfergates 146 ist mit der dritten Span­ nungserzeugungseinrichtung 132 und der Eingang des Transfer­ gates 147 ist mit der vierten Spannungserzeugungseinrichtung 133 verbunden. Der nicht invertierte Ausgang MA1 des Modus­ registers 19 ist mit dem Gate des p-Kanal-MOS-Transistors des Transfergates 146 und dem Gate des n-Kanal-MOS-Transi­ stors des Transfergates 147 verbunden. Der invertierte Aus­ gang /MA1 des Modusregisters 19 ist mit dem Gate des n-Ka­ nal-MOS-Transistors des Transfergates 146 und dem Gate des p-Kanal-MOS-Transistors des Transfergates 147 verbunden.

Bei diesem Aufbau wird die aus der dritten Spannungserzeu­ gungseinrichtung 132 ausgegebene besondere Spannung Vc12 in das Transfergate 146 und die aus der vierten Spannungser­ zeugungseinrichtung 133 ausgegebene besondere Spannung Vc48 in das Transfergate 147 eingegeben. Es wird angemerkt, daß Vc12 < Vc48 ist.

Wenn die Burstlänge 1 oder 2 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 TIEF und der inver­ tierte Ausgang /MA1 HOCH. Im Ergebnis ist das Transfergate 146 eingeschaltet, so daß Strom hindurchgeht, und das Trans­ fergate 147 ausgeschaltet, so daß der Stromfluß blockiert ist. Im Ergebnis wird die besondere Spannung Vc12 in die Gates der p-Kanal-MOS-Transistoren 144 und 145 eingegeben.

Wenn die Burstlänge 4 oder 8 ist, dann ist der nicht inver­ tierte Ausgang MA1 des Modusregisters 19 HOCH und der inver­ tierte Ausgang /MA1 TIEF. In diesem Fall ist das Transfer­ gate 146 ausgeschaltet, so daß der Stromfluß blockiert ist, und das Transfergate 147 eingeschaltet, so daß Strom hin­ durchgeht. Im Ergebnis wird die besondere Spannung Vc48 in die Gates der p-Kanal-MOS-Transistoren 144 und 145 einge­ geben.

Da Vc12 < Vc48, wie vorstehend beschrieben, ist die in die Gates der p-Kanal-MOS-Transistoren 144 und 145 eingegebene Spannung, wenn die Burstlänge 4 oder 8 ist, größer als die Eingangsspannung, wenn die Burstlänge 1 oder 2 ist. Mit an­ deren Worten, wenn der in die p-Kanal-MOS-Transistoren 144 und 145 fließende Strom zunimmt und der n-Kanal-MOS-Transi­ stor 143 eingeschaltet ist, dann nimmt die Gatespannung der n-Kanal-MOS-Transistoren 141 und 142 zu und nimmt der Drain­ strom des p-Kanal-MOS-Transistors 145 zu.

Wenn die vergrößerte Spannung Vpp zunimmt, dann schaltet der n-Kanal-MOS-Transistor 143 aus und ist der Stromfluß blockiert. Der Ausgang der Ermittlungseinrichtung für die vergrößerte Spannung 149 ändert sich somit von TIEF auf HOCH, und der Eingang in die Ladungspumpe 150 geht somit auch von TIEF auf HOCH. Die TIEF-auf-HOCH-Übergangszeit des Ausgangs der Ermittlungseinrichtung für die vergrößerte Spannung 149 nimmt ab, während der Stromfluß aus dem p-Ka­ nal-MOS-Transistor 145 zunimmt.

Insbesondere ist die Änderung von TIEF auf HOCH des Ausgangs der Ermittlungseinrichtung für die vergrößerte Spannung 149, nachdem der n-Kanal-MOS-Transistor 143 ausgeschaltet und aufgrund einer Abnahme der vergrößerten Spannung Vpp der Stromfluß blockiert ist, schneller, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist, und somit verbessert sich die Reaktion der Ermittlungseinrichtung für die vergrößerte Spannung 149.

Wenn die vergrößerte Spannung Vpp abnimmt und der Ausgang der Ermittlungseinrichtung für die vergrößerte Spannung 149 von HOCH auf TIEF geht, dann verstärkt die Ladungspumpe 150 die vergrößerte Spannung Vpp. Wenn die verstärkte Spannung Vpp zunimmt, dann schaltet der n-Kanal-MOS-Transistor 143 ein, wobei der Ausgang der Ermittlungseinrichtung für die vergrößerte Spannung 149 auf TIEF geht und der Betrieb stoppt.

Es sei angemerkt, daß die vorstehend beschriebene sechste Ausführungsform erreicht wird durch Modifizieren der Er­ zeugungseinrichtung für die vergrößerte Spannung 4 der fünften Ausführungsform, um die Reaktion der Ermittlungs­ einrichtung für die vergrößerte Spannung gemäß der Burst­ länge zu ändern, aber die Erfindung soll nicht derart ein­ geschränkt sein. Insbesondere können die Erzeugungsein­ richtung für eine vergrößerte Spannung 131, die dritte Spannungserzeugungseinrichtung 132 und die vierte Spannungs­ erzeugungseinrichtung 133, die vorstehend beschrieben sind, auch anstelle der Erzeugungseinrichtung für eine vergrößerte Spannung 4 in der ersten bis vierten vorstehend beschriebe­ nen Ausführungsform verwendet werden. Es ist auch möglich, zu einer herkömmlichen internen Stromversorgungsschaltung, die eine interne Spannungsverkleinerungsschaltung und eine Substratspannungserzeugungseinrichtung umfaßt, die Erzeu­ gungseinrichtung für eine vergrößerte Spannung 131, die dritte Spannungserzeugungseinrichtung 132 und die vierte Spannungserzeugungseinrichtung 133, die vorstehend beschrie­ ben sind, hinzuzufügen.

Wie vorstehend beschrieben, ändert die integrierte Halblei­ terschaltungseinrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung die Reaktion der Ermittlungsein­ richtung für die vergrößerte Spannung 149 der Erzeugungs­ einrichtung für eine vergrößerte Spannung 131 gemäß der Burstlänge. Insbesondere ist die Reaktion der Ermittlungs­ einrichtung für die vergrößerte Spannung 149 in der Erzeu­ gungseinrichtung für eine vergrößerte Spannung 131 besser, wenn die Burstlänge 4 oder 8 ist, als wenn die Burstlänge 1 oder 2 ist. Im Ergebnis kann die Erzeugungseinrichtung für eine vergrößerte Spannung 131 eine Abnahme der vergrößerten Spannung Vpp in kurzer Zeit ermitteln, wenn die Burstlänge 4 oder 8 ist, wodurch sie die vergrößerte Spannung Vpp schnell vergrößern kann und somit eine Abnahme der vergrößerten Spannung Vpp, die dazu neigt vorzukommen, wenn die Burst­ länge groß ist, verhindern kann.

Der Stromverbrauch durch die Ermittlungseinrichtung für die vergrößerte Spannung 149 kann auch verkleinert werden, wenn die Burstlänge klein ist, und daher kann der Stromverbrauch durch das SDRAM 135 verkleinert werden.

Die integrierte Halbleiterschaltungseinrichtung gemäß der ersten Ausführungsform der Erfindung bestimmt die Burstlänge mittels einer Burstlängenberechnungseinrichtung und vergrö­ ßert als Reaktion auf eine Abnahme der internen Stromversor­ gungsspannung, die vorkommt, wenn die Burstlänge zunimmt, die Geschwindigkeit, mit der der Ausgangsstrom vergrößert wird. Es ist daher möglich, die Stromversorgung als Reaktion auf eine Abnahme der internen Stromversorgungsspannung schnell zu vergrößern, wenn die Burstlänge groß ist, und es kann verhindert werden, daß eine Abnahme der internen Strom­ versorgungsspannung vorkommt, wenn die Burstlänge groß ist.

Die interne Spannungsverkleinerungseinrichtung der inte­ grierten Halbleiterschaltungseinrichtung gemäß der zweiten Ausführungsform der Erfindung wählt eine Referenzspannung, die zunimmt, während die Burstlänge zunimmt, und dadurch eine Abnahme der internen Stromversorgungsspannung aus­ gleicht. Die aus der internen Spannungsverkleinerungsein­ richtung ausgegebene interne Stromversorgungsspannung wird dadurch vergrößert, wenn die Burstlänge groß ist, wobei sie somit eine Abnahme der internen Stromversorgungsspannung, die vorkommt, wenn die Burstlänge groß ist, ausgleicht. Es ist daher auch möglich, zu verhindern, daß eine Abnahme der internen Stromversorgungsspannung vorkommt, wenn die Burst­ länge groß ist.

Die integrierte Halbleiterschaltungseinrichtung gemäß der dritten Ausführungsform der Erfindung vergrößert die Strom­ versorgungskapazität der internen Spannungsverkleinerungs­ einrichtung, wenn die Burstlänge groß ist. Es ist daher möglich, die Stromversorgungskapazität der internen Span­ nungsverkleinerungseinrichtung zu verkleinern, wenn die Burstlänge klein ist, und die Stromversorgungskapazität der internen Spannungsverkleinerungseinrichtung zu vergrößern, wenn die Burstlänge groß ist. Es ist daher möglich, die Ab­ nahme der internen Stromversorgungsspannung, die vorkommt, wenn die Burstlänge groß ist, zu verhindern und den Strom­ verbrauch der integrierten Halbleiterschaltungseinrichtung durch Verkleinern des Ausgangsstroms der internen Spannungs­ verkleinerungseinrichtung zu verkleinern, wenn die Burst­ länge klein ist.

Mit der integrierten Halbleiterschaltungseinrichtung gemäß der vierten Ausführungsform der Erfindung verbessert sich die Reaktion auf eine Zunahme der Substratspannung, während die Burstlänge zunimmt, und wird die Geschwindigkeit, mit der die Zunahme der Substratspannung ermittelt wird, verbes­ sert. Es ist daher möglich, jene Zunahme der Substratspan­ nung zu verhindern, die vorkommt, wenn die Burstlänge groß ist, da die Substratspannungszunahme, wenn die Burstlänge groß ist, in kurzer Zeit ermittelt werden kann, wodurch es ermöglicht wird, die Substratspannung zu verkleinern.

Mit der integrierten Halbleiterschaltungseinrichtung gemäß der fünften Ausführungsform der Erfindung verbessert sich die Reaktion auf eine Abnahme der vergrößerten Spannung, während die Burstlänge zunimmt, und wird die Geschwindig­ keit, mit der die Abnahme der vergrößerten Spannung ermit­ telt wird, verbessert. Es ist daher möglich, jene Abnahme der vergrößerten Spannung zu verhindern, die vorkommt, wenn die Burstlänge groß ist, da die Abnahme der vergrößerten Spannung, wenn die Burstlänge groß ist, in kurzer Zeit er­ mittelt werden kann, wodurch es ermöglicht wird, die vergrö­ ßerte Spannung zu vergrößern.

Es wird offensichtlich sein, daß die somit beschriebene Er­ findung auf viele Weisen abgeändert werden kann. Derartige Änderungen sind nicht als Abweichung vom Inhalt und vom Be­ reich der Erfindung zu betrachten, und es ist vorgesehen, daß alle derartigen Modifikationen, wie sie für einen mit dem Stand der Technik Vertrauten offensichtlich sind, im Bereich der folgenden Ansprüche enthalten sind.

Claims (13)

1. Integrierte Halbleiterschaltungseinrichtung, die in einem Burstmodus arbeitet, welche umfaßt:
eine interne Spannungsverkleinerungseinrichtung (2), die eine aus einem externen System gelieferte Stromversorgungs­ spannung (Vcc) verkleinert, um eine interne Stromversor­ gungsspannung (int.Vcc) auf der Grundlage einer besonderen Referenzspannung (Vref) zu erzeugen und aus zugeben; und
eine Burstlängenberechnungseinrichtung zum Bestimmen der Burstlänge aus aus dem externen System eingegebenen Adres­ sendaten,
bei welcher die interne Spannungsverkleinerungseinrichtung (2) die Geschwindigkeit, mit deren Zunahmerate ein aus der internen Spannungsverkleinerungseinrichtung (2) ausgegebener Strom zunimmt, als Reaktion auf eine Abnahme der internen Stromversorgungsspannung vergrößert, während die durch die Burstlängenberechnungseinrichtung bestimmte Burstlänge zu­ nimmt.

2. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 1, bei welcher die interne Spannungsverkleinerungs­ einrichtung (2) umfaßt:
einen Differenzverstärker (45), in den die ausgegebene in­ terne Stromversorgungsspannung (int.Vcc) und eine besondere Referenzspannung (Vref) eingegeben sind,
eine Verstärkungssteuereinrichtung (48), die einen durch den Differenzverstärker (45) hindurch fließenden Strom steuert, um die Verstärkung des Differenzverstärkers (45) zu steuern, und
eine Ausgangsschaltung (49) zum Ändern der Stromversorgungs­ kapazität gemäß der Ausgangsspannung des Differenzverstär­ kers (45),
bei welcher die Verstärkungssteuereinrichtung (48) den Stromfluß in den Differenzverstärker (45) vergrößert und die Verstärkung des Differenzverstärkers vergrößert, während die Burstlänge zunimmt.

3. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 2, bei welcher die Verstärkungssteuereinrichtung (48) eine Mehrzahl von MOS-Transistoren (46, 47) mit unterschied­ lichen Gategrößen zum Liefern eines Stroms in den Differenz­ verstärker (45) umfaßt und welche durch Betreiben eines MOS-Transistors (46; 47) mit größerem Drainstrom den Stromfluß in den Differenzverstärker (45) vergrößert, während die Burstlänge zunimmt.

4. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 2, bei welcher die Verstärkungssteuereinrichtung (48) eine Mehrzahl von MOS-Transistoren zum Liefern eines Stroms in den Differenzverstärker (45) umfaßt und welche durch Vergrößern der Anzahl arbeitender MOS-Transi­ storen den Stromfluß in den Differenzverstärker (45) ver­ größert, während die Burstlänge zunimmt.

5. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 2, bei welcher die Verstärkungssteuereinrichtung (64, 52, 53) einen MOS-Transistor (61) zum Liefern eines Stroms in den Differenzverstärker (45) und
eine Gatespannungssteuerschaltung (62, 63) zum Steuern der Gatespannung des MOS-Transistors (61) gemäß der Burstlänge umfaßt und
die Gatespannungssteuerschaltung (62, 63) die Gatespannung des MOS-Transistors (61) steuert, um die Stromlieferung in den Differenzverstärker (45) zu vergrößern, während die Burstlänge zunimmt.

6. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 1, welche ferner eine Substratspannungserzeugungs­ einrichtung (3) zum Erzeugen und Ausgeben einer Halbleiter­ substratvorspannung umfaßt und die Substratspannung an ein Halbleitersubstrat der Einrichtung anlegt und
bei welcher die Substratspannungserzeugungseinrichtung (3) die Reaktion auf eine Zunahme der Substratspannung verbes­ sert und die Geschwindigkeit, mit der eine Zunahme der Sub­ stratspannung ermittelt wird, vergrößert, während die durch die Burstlängenberechnungseinrichtung bestimmte Burstlänge zunimmt.

7. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 1, welche ferner eine Einrichtung zum Erzeugen einer vergrößerten Spannung (4) zum Erzeugen und Ausgeben einer vergrößerten Spannung (Vpp) durch Verstärken der von außen gelieferten Stromversorgungsspannung (Vcc) umfaßt und bei welcher die Einrichtung zum Erzeugen einer vergrößerten Spannung (4) die Reaktion auf eine Abnahme der vergrößerten Spannung (Vpp) verbessert und die Geschwindigkeit, mit der eine Abnahme der vergrößerten Spannung ermittelt wird, ver­ größert, während die durch die Burstlängenberechnungsein­ richtung bestimmte Burstlänge zunimmt.

8. Integrierte Halbleiterschaltungseinrichtung, die in einem Burstmodus arbeitet, welche umfaßt:
eine Referenzspannungserzeugungseinrichtung (72, 73) zum Er­ zeugen und Ausgeben einer Mehrzahl verschiedener Referenz­ spannungen (Vr12, Vr48);
eine interne Spannungsverkleinerungseinrichtung (71), die eine aus der Referenzspannungserzeugungseinrichtung einge­ gebene Referenzspannung wählt und eine aus einem externen System gelieferte Stromversorgungsspannung (Vcc) verklei­ nert, um eine interne Stromversorgungsspannung (int.Vcc) auf der Grundlage der gewählten Referenzspannung (Vr12; Vr48) zu erzeugen; und
eine Burstlängenberechnungseinrichtung zum Bestimmen der Burstlänge aus aus dem externen System eingegebenen Adres­ sendaten (A0-A11, BA0, BA1),
bei welcher die interne Spannungsverkleinerungseinrichtung (71) eine größere Referenzspannung wählt, während die durch die Burstlängenberechnungseinrichtung bestimmte Burstlänge zunimmt, um eine Abnahme der internen Stromversorgungsspan­ nung auszugleichen.

9. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 8, bei welcher die interne Spannungsverkleinerungs­ einrichtung (71) umfaßt:
eine Referenzspannungswahleinrichtung (85), die gemäß der Burstlänge eine aus der Referenzspannungserzeugungseinrich­ tung ausgegebene Referenzspannung (Vr12; Vr48) wählt,
einen Differenzverstärker (82), in den die ausgegebene in­ terne Stromversorgungsspannung (int. Vcc) und die durch die Referenzspannungswahleinrichtung (85) gewählte Referenzspan­ nung eingegeben sind, und
eine Ausgangsschaltung (49) zum Ändern der Stromversorgungs­ kapazität gemäß der Ausgangsspannung des Differenzverstär­ kers (82),
bei welcher die Referenzspannungswahleinrichtung (85) eine größere Referenzspannung wählt, während die Burstlänge zu­ nimmt.

10. Integrierte Halbleiterschaltungseinrichtung, die in einem Burstmodus arbeitet, welche umfaßt:
eine interne Spannungsverkleinerungseinrichtung (2), die eine aus einem externen System gelieferte Stromversorgungs­ spannung (Vcc) verkleinert, um eine interne Stromversor­ gungsspannung (int. Vcc) auf der Grundlage einer besonderen Referenzspannung zu erzeugen und aus zugeben; und
eine Burstlängenberechnungseinrichtung zum Bestimmen der Burstlänge aus aus dem externen System eingegebenen Adres­ sendaten (A0-A11, BA0, BA1), und
bei welcher die interne Spannungsverkleinerungseinrichtung (2) die Ausgangsstromversorgungskapazität vergrößert, wäh­ rend die durch die Burstlängenberechnungseinrichtung be­ stimmte Burstlänge zunimmt.

11. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 10, bei welcher die interne Spannungsverkleinerungs­ einrichtung (2) umfaßt:
einen Differenzverstärker (45), in den die ausgegebene in­ terne Stromversorgungsspannung und eine besondere Referenz­ spannung eingegeben sind, und
eine Ausgangsschaltung (49) zum Ändern der Stromversorgungs­ kapazität gemäß der Burstlänge,
bei welcher die Ausgangsschaltung (49) die Ausgangsstromver­ sorgungskapazität vergrößert, während die Burstlänge zu­ nimmt.

12. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 8, welche ferner eine Substratspannungserzeugungseinrichtung (111) zum Erzeugen und Ausgeben einer Halbleitersubstratvorspannung (Vbb) um­ faßt und welche die Substratspannung (Vbb) an ein Halblei­ tersubstrat der Einrichtung anlegt und
bei welcher die Substratspannungserzeugungseinrichtung (111) die Reaktion auf eine Zunahme der Substratspannung verbes­ sert und die Geschwindigkeit, mit der eine Zunahme der Sub­ stratspannung ermittelt wird, vergrößert, während die durch die Burstlängenberechnungseinrichtung bestimmte Burstlänge zunimmt.

13. Integrierte Halbleiterschaltungseinrichtung nach An­ spruch 8, welche ferner eine Einrichtung zum Erzeugen einer vergrößerten Spannung (4) zum Erzeugen und Ausgeben einer vergrößerten Spannung (Vpp) durch Verstärken der von außen gelieferten Stromversorgungsspannung (Vcc) umfaßt und bei welcher die Einrichtung zum Erzeugen einer vergrößerten Spannung (4) die Reaktion auf eine Abnahme der vergrößerten Spannung (Vpp) verbessert und die Geschwindigkeit, mit der eine Abnahme der vergrößerten Spannung ermittelt wird, ver­ größert, während die durch die Burstlängenberechnungsein­ richtung bestimmte Burstlänge zunimmt.