DE19600695A1 - Ein Erhöhungsspannungsgenerator einer Halbleiterspeichervorrichtung - Google Patents
Ein Erhöhungsspannungsgenerator einer HalbleiterspeichervorrichtungInfo
- Publication number
- DE19600695A1 DE19600695A1 DE19600695A DE19600695A DE19600695A1 DE 19600695 A1 DE19600695 A1 DE 19600695A1 DE 19600695 A DE19600695 A DE 19600695A DE 19600695 A DE19600695 A DE 19600695A DE 19600695 A1 DE19600695 A1 DE 19600695A1
- Authority
- DE
- Germany
- Prior art keywords
- supply voltage
- voltage
- word line
- memory cell
- vpp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleiter
speichervorrichtung, und bezieht sich besonders auf eine Halb
leiterspeichervorrichtung mit einer Vielzahl von Erhöhungs
spannungsgeneratoren, von denen jede unabhängig von einander
eine Erhöhungsspannung an jede der Speicherzellenfelder abgibt.
Generell hat die Schwellwertspannung eines Transistors eine
unmittelbare Wirkung auf Funktion und Kennwerte der Schalt
kreise, die den Transistor enthalten. D.h., in dem Fall, in dem
eine Eingangsspannung an einen beliebigen Anschluß über den
Transistor übertragen wird, hat sich die Eingangsspannung beim
Passieren des Transistors um die Schwellwertspannung verringert.
Daher wird eine Spannungsdifferenz zwischen Eingangs- und
Ausgangsspannung durch die Schwellwertspannung des Transistors
hervorgerufen. Deshalb sollte im Fall der direkten Ausgabe einer
angelegten Spannung an einen gewünschten Anschluß die an die
Gate-Elektrode des Transistors angelegte Spannung hoch sein, um
eine Ausmaß des Spannungsabfalls beim Passieren des Transistors
zu erhalten.
Folglich hat die Halbleiterspeichervorrichtung eine Erhö
hungsspannung angenommen (im folgenden mit Vpp bezeichnet), die
eine erhöhte Spannung höher als eine Stromversorgungsspannung
Vcc erzeugt und somit einen Spannungspegel von Vcc + α hat. Ein
repräsentatives Beispiel einer solchen erhöhten Spannung in der
Halbleiterspeichervorrichtung ist eine Wortleitungsspannung, die
zugeführt wird, um Informationen in einem Zellenkondensator zu
speichern, welcher in Serie mit einer Source-Elektrode und einer
Drain-Elektrode des Speicherzellentransistors geschaltet ist,
und um die gespeicherte Information zu lesen. Beim Speichern der
Information in den und beim Lesen aus dem Zellenkondensator
dient dementsprechend eine Spannung, die mit der Gate-Elektrode
des Zellentransistors verbundenen Wortleitung zugeführt wird,
als eine erhöhte Spannung, so daß der von der Schwellwertspan
nung des Zellentransistors verursachte Spannungsabfall kompen
siert werden kann, und die in dem Zellenkondensator gespeicherte
Information an eine Bitleitung ohne jede Veränderung übertragen
werden kann. Dazu führt ein dynamischer Speicher mit wahlfreiem
Zugriff (DRAM) in konstanten Zeitabständen eine Auffrischopera
tion durch, um damit die in dem Zellenkondensator gespeicherte
Information zu erhalten. Während der Erhaltung der Information
sollte die Auffrischoperation bei allen Speicherzellenfeldern
durchgeführt werden, die im Inneren des DRAM enthalten sind. Je
höher die Intensität der Halbleiterspeichervorrichtung ist,
desto größer wird die Zahl der gleichzeitig aktivierten Wortlei
tungen.
Fig. 1 ist ein Schaltkreisdiagramm, das eine Konfiguration
eines einzelnen Vpp-Generators in einer konventionellen Halb
leiterspeichervorrichtung zeigt. Die Speicherzellenfelder MCA1-
MCA8 schließen jeweils einen Zellenkondensator und einen Zellen
transistor ein. Hier können die acht oder mehr Speicherzellen
felder vorgesehen werden. Die Wortleitungstreiber WD1-WD8 füh
ren die Vpp den Wortleitungen WL1-WL8 zu, die jede Speicher
zelle in den Speicherzellenfeldern MCA1-MCA8 auswählen, wobei
jeder Wortleitungstreiber mit einer Gate-Elektrode eines Spei
cherzellentransistors von jedem der Speicherzellenfelder MCA1-
MCA8 verbunden ist. Deshalb wird in den Speicherzellenfeldern
eine Vielzahl von Wortleitungen vorgesehen, die proportional zur
Anzahl der Speicherzellen ist. Der Vpp-Generator VPG erzeugt die
Vpp und führt sie jedem Wortleitungstreiber WD1-WD8 zu, womit
gleichzeitig die Wortleitungen WL1-WL8 ausgewählt werden.
Wenn eine Vielzahl von Wortleitungen, wie oben beschrieben,
gleichzeitig aktiviert werden und ein einziger Vpp-Generator
innerhalb der Vorrichtung angetrieben wird, kann eine Wider
standsbrücke erzeugt werden, wie in dem Speicherzellenfeld MCA1
von Fig. 1 gezeigt. Die Widerstandsbrücke wird häufig gebildet,
wenn ein Metall mit Staub oder Verunreinigungen im Zustand vor
Ausführung des Ätzprozesses bedeckt ist, so daß das Metall
zwischen zwei benachbarten Wortleitungen während der Ausführung
des Ätzprozesses nicht geätzt werden kann und die Leitungen in
einem Kurzschlußzustand sind. Z.B. kann im Fall, daß die Metalle
zweier benachbarter Wortleitungen nur in einem Teil des Zwi
schenraums durch Staub oder Verunreinigung verbunden sind, oder
in dem Fall, daß die Verbindung zwischen den zwei den Wortlei
tungen nach dem Ätzprozeß wegen des Staubs oder der Verunreini
gung mit einer Widerstandscharakteristik kurzgeschlossen sind,
solch eine unerwünschte Widerstandsbrücke gebildet werden.
Fig. 2 ist ein genaues Schaltkreisdiagramm, das den Zustand
zeigt, in dem die unerwünschte Widerstandsbrücke RB zwischen den
zueinander benachbarten Wortleitungen gebildet ist. Der Vpp-
Generator VPG führt die Vpp den Wortleitungstreiberschaltkreisen
WDi bzw. WDj zu. Der Wortleitungstreiber WDi enthält einen PMOS-
Transistor Pi und einen NMOS-Transistor Ni, die in Serie zwi
schen der Vpp und Massepotential geschaltet sind, und die
gewöhnlich an ihren Gate-Elektroden mit einem Wortleitungsaus
wahlsignal ΦWSi verbunden sind. Die Vpp, die den Wortleitungs
treiber WDi treibt, wird der Wortleitung WLi zugeführt. Ein
Zellentransistor MCi und ein Zellenkondensator CCi, die in Serie
zwischen einer Bitleitung BLi und Masse geschaltet sind, dienen
als eine Speicherzelle zur Speicherung von Information, und der
Zellentransistor MCi hat eine Gate-Elektrode mit der Wortleitung
WLi verbunden. Der Wortleitungstreiber WDj enthält einen PMOS-
Transistor Pj und einen NMOS-Transistor Nj, die in Serie zwi
schen der Vpp und Massepotential geschaltet sind, und die
gewöhnlich an ihren Gate-Elektroden mit einem Wortleitungsaus
wahlsignal ΦWSj verbunden sind. Die Vpp, die den Wortleitungs
treiber WDj treibt, wird der Wortleitung WLj zugeführt. Ein
Zellentransistor MCj und ein Zellenkondensator CCj, die in Serie
zwischen einer Bitleitung BLj und Masse geschaltet sind, dienen
als eine Speicherzelle zur Speicherung von Information, und der
Zellentransistor MCj hat eine Gate-Elektrode mit der Wortleitung
WLj verbunden. Auch verbindet die Widerstandsbrücke RB die
Wortleitungen WLi und WLj, was die unerwünschte, abnormale
Verbindung dazwischen bedeutet.
Im Fall der Auswahl der Wortleitung WLi wird dazu das Wort
leitungsauswahlsignal ΦWSi in einem logisch "niedrig"-Zustand
erzeugt. Dann wird dadurch wegen der Inverterstruktur des Wort
leitungstreiberschaltkreises WDi der PMOS-Transistor Pi einge
schaltet und der NMOS-Transistor wird ausgeschaltet. Folglich
wird die in dem Vpp-Generator erzeugte Vpp der Wortleitung WLi
zugeführt. Nach einander wird der Zellentransistor MCi einge
schaltet und ein in dem Zellenkondensator gespeichertes Informa
tionssignal wird ohne jeden Spannungsabfall an die Bitleitung
BLi ausgegeben. Das Informationssignal wird zu der Spannung der
Bitleitung BLi in dem Zustand der Vorladung auf einen Zwischen
pegel einer internen Stromversorgungsspannung hinzuaddiert. So
gibt die Bitleitung die hinzugefügte Spannung ab. Da die der
Wortleitung WLi benachbarte Wortleitung WLj nicht ausgewählt
sein sollte, wird dazu das Wortleitungsauswahlsignal ΦWSj in
einem logisch "hoch"-Zustand erzeugt. Dadurch wird wegen der
Inverterstruktur des Wortleitungstreibers WDj der PMOS-Tran
sistor Pj ausgeschaltet, und der NMOS-Transistor Nj wird einge
schaltet. Folglich wird die in dem Vpp-Generators VPG erzeugte
Vpp nicht der Wortleitung WLj zugeführt. Nacheinander wird der
Zellentransistor MCj ausgeschaltet und das in dem Zellenkonden
sator CCj gespeicherte Informationssignal wird nicht an die Bit
leitung BLj ausgegeben. Deshalb behält die Bitleitung BLj der
vorgeladenen Zustand.
In dem Fall, in dem die Wortleitungen WLi und WLj unerwünsch
terweise durch die Widerstandsbrücke RB verbunden sind, bildet
unter diesen Zuständen der von der Vpp erzeugte Strom einen
Strompfad, der von dem Vpp-Generator VPG über den PMOS-Transis
tor Pi des Wortleitungstreibers WDi, die Wortleitung WLi, die
Widerstandsbrücke RB, die Wortleitung WLj und den NMOS-Transis
tor Nj des Wortleitungstreibers WDj nach Masse fließt. In dem
Fall, in dem solch ein unerwünschter Strompfad durch die Wider
standsbrücke RB gebildet wird, fällt der Pegel von Vpp ab. Im
Fall der Anwendung des einzigen Vpp-Generators VPG, wie in Fig. 1
gezeigt, werden deshalb die Spannungen von allen Treibern, die
Vpp benutzen, entsprechend verringert, so daß ein normaler
Betrieb nicht durchgeführt werden kann. Insbesondere kann in dem
Fall, in dem die zwei benachbarten Wortleitungen durch die
Widerstandsbrücke miteinander verbunden werden, wie in Fig. 2
gezeigt, das Informationssignal nicht vollständig übertragen
werden, wenn die Vpp niedriger ist als eine Spannung, die eine
Schwellwertspannung des Zellentransistors MCi zur Spannung des
Informationssignals addiert, und dadurch wird natürlich eine
Fehlfunktion bewirkt. Wenn auf die Speicherzelle, wie in Fig. 1
gezeigt, zugegriffen wird, werden dazu acht Wortleitungen WL1-
WL8 gleichzeitig ausgewählt. In dem Fall, in dem die Wider
standsbrücke in der aktivierten Wortleitung WL1 erzeugt wurde,
können Defekte an allen aktivierten Wortleitungen WL2 bis WL8
erkannt werden. Deshalb ersetzt eine konventionelle Halbleiter
speichervorrichtung die defekte Wortleitung durch eine redun
dante Wortleitung. Wenn nur eine einzige Wortleitung einen
Defekt hat, wird folglich ein Grad an Effizienz der Defekt
reparatur stark verschlechtert, da die verbleibenden, normalen
Wortleitungen alle durch redundante Wortleitungen ersetzt werden
sollten.
Es ist ein Ziel der vorliegenden Erfindung, eine Halbleiter
speichervorrichtung mit mindestens zwei Vpp-Generatoren vor zu
sehen, die in der Lage ist, effektiv auf in Speicherzellen
gespeicherte Information zuzugreifen.
Es ist ein anderes Ziel der vorliegenden Erfindung, eine
Halbleiterspeichervorrichtung mit einer Vielzahl von Vpp-Gene
ratoren vorzusehen, die in der Lage ist, effektiv eine Repara
turoperation defekter Wortleitungen vorzusehen, wobei die Vpp-
Generatoren unabhängig in jeder der Speicherzellen angeordnet
sind.
Um diese und andere Ziele zu erreichen, sieht die vorliegende
Erfindung eine Halbleiterspeichervorrichtung vor, die ein
schließt: mindestens zwei Erhöhungsspannungsschaltkreise, die
unabhängig eine zweite Versorgungsspannung erhöhen und eine
erste Versorgungsspannung erzeugen, eine Vielzahl von Speicher
zellenfeldern, welche die zweite Versorgungsspannung als
Betriebsspannung aufnehmen und Information in ihnen speichern,
und Treibereinrichtungen, die mit den Speicherzellenfeldern
verbunden sind und die erste Versorgungsspannung den Speicher
zellenfeldern zuführen, wobei die Treibereinrichtungen als zwei
Gruppen angeordnet sind, die mit der Anzahl der Erhöhungsspan
nungsschaltkreise korrespondieren.
Eine komplettere Würdigung der Erfindung und vieler ihrer sie
begleitenden Vorteile wird offensichtlich, wenn sie durch Bezug
auf die folgende Beschreibung unter Beachtung der begleitenden
Zeichnungen besser verstanden wird, wobei:
Fig. 1 ein Schaltkreisdiagramm ist, das eine Konfiguration
eines einzigen Vpp-Generators in einer konventionellen Halb
leiterspeichervorrichtung zeigt;
Fig. 2 ein genaues Schaltkreisdiagramm ist, das den Zustand
zeigt, in dem die unerwünschte Widerstandsbrücke zwischen den
benachbarten Wortleitungen gebildet ist;
Fig. 3 ein Schaltkreisdiagramm ist, das eine Konfiguration
einer Halbleiterspeichervorrichtung nach der vorliegenden Erfin
dung zeigt, in der acht Vpp-Generatoren jeweils in den Speicher
zellenfeldern angeordnet sind; und
Fig. 4 ein Schaltkreisdiagramm ist, das eine andere Konfigu
ration einer Halbleiterspeichervorrichtung nach der vorliegenden
Erfindung zeigt, in der zwei Vpp-Generatoren jeweils in den
Speicherzellenfeldern angeordnet sind.
Ein in der folgenden Beschreibung benutzter Begriff "eine
Periode" bedeutet eine Periode, die erforderlich ist, um Infor
mation in einer Speicherzelle zu speichern, und aus der Spei
cherzelle zu lesen.
Unter nunmehriger Hinwendung zu den Zeichnungen und mit Bezug
auf Fig. 3 wird die acht Vpp-Generatoren VPG1-VPG8 enthaltende
Konfiguration gezeigt. Die Vpp-Generatoren VPG1-VPG8 führen
unabhängig die Vpp den acht in einer Periode aktivierten Wort
leitungen zu. In Fig. 3 schließt jede der Speicherzellenfelder
MCA1-MCA8 einen Zellenkondensator und einen Zellentransistor
ein, und nimmt eine Versorgungsspannung als Betriebsspannung
auf. Hier können die acht oder mehr Speicherzellen vorgesehen
werden. Die Wortleitungstreiber WD1-WD8 führen die Vpp den
Wortleitungen WL1-WL8 zu, die jede Speicherzelle in den Spei
cherzellenfeldern MCA1-MCA8 auswählen, wobei jeder Wortlei
tungstreiber mit einer Gate-Elektrode eines Speicherzellentran
sistors von jedem der Speicherzellenfelder MCA1-MCA8 verbunden
ist. Deshalb werden eine Vielzahl von Wortleitungen proportional
zu der Anzahl der Speicherzellen in den Speicherzellenfeldern
vorgesehen. Die Vpp-Generatoren VPG1-VPG8 nehmen die Stromver
sorgungsspannung auf, erzeugen die Vpp1-Vpp8, und führen die
erzeugten Vpp1-Vpp8 jedem der Wortleitungstreiber WD1-WD8
zu.
Wenn die acht in einer Periode in der Halbleiterspeichervor
richtung aktivierten Wortleitungen gleichzeitig ausgewählt sind,
wird jede der Vpp1-Vpp8 unabhängig den entsprechenden Wortlei
tungen WL1-WL8 in jedem der Speicherzellenfelder MCA1-MCA8
zugeführt. Wenn z. B. in der DRAM-Vorrichtung die acht Wortlei
tungen WL1-WL8 gleichzeitig ausgewählt sind und aktiviert wur
den, um eine Auffrischoperation zu erledigen, wird jede der von
den Vpp-Generatoren VPG1-VPG8 erzeugte Vpp1-Vpp8 den Wort
leitungstreibern WD1-WD8 zugeführt. Deshalb wird die Wider
standsbrücke, wie in Fig. 2 gezeigt, nicht gebildet, da die Vpp1-
Vpp8 getrennt benutzt werden, wie in Fig. 3 gezeigt, was
keinerlei Wirkung auf die nicht-defekten Wortleitungen außer der
defekten Wortleitung hat. Mit anderen Worten kann erkannt
werden, daß in dem Zustand, in dem die acht Wortleitungen WL1-
WL8 aktiviert sind, die restlichen Wortleitungen WL2-WL8
normal betrieben werden, obwohl die Wortleitung WL1 defekt ist.
Daher wird bei der Reparaturoperation für defekte Wortleitungen
nur die Wortleitung WL1 repariert.
In dem Fall, in dem die mit der Anzahl der aktivierten Wort
leitungen korrespondierende Anzahl der Vpp-Generatoren VPG ange
nommen wird, wobei jeder Vpp-Generator in der Lage ist, unabhän
gig die Vpp zuzuführen, gibt es einen Vorteil bei der Erlangung
einer großen Wirkung beim Zugriff auf die Speicherzelle oder bei
der Reparatur der defekten Wortleitung. Jedoch bewirkt dies, daß
das Bauteil unvermeidbar vergrößert wird, wodurch es schwierig
wird, ein wesentliche Anwendung in der Vorrichtung zu machen. Um
dieses Problem zu lösen, werden in Fig. 4 zwei Vpp-Generatoren
VPG1 und VPG2 vorgesehen. Jede der Speicherzellenfelder MCA1-
MCA8 schließt einen Zellenkondensator und einen Zellentransistor
ein, und nimmt eine Stromversorgungsspannung als Betriebsspan
nung auf. Hier können die acht oder mehr Speicherzellenfelder
vorgesehen werden. Die Wortleitungstreiber WD1-WD8 führen die
Vpp den Wortleitungen WL1-WL8 zu, die jede Speicherzelle in
den Speicherzellenfeldern MGA1-MCA8 auswählen, wobei jeder
Wortleitungstreiber mit einer Gate-Elektrode eines Speicher
zellentransistors von jedem der Speicherzellenfelder MCA1-MCA8
verbunden ist. Deshalb werden ein Anzahl von Wortleitungen, die
proportional zu der Anzahl der Speicherzellen ist, in den Spei
cherzellenfeldern vorgesehen. Die Vpp-Generatoren VPG1 und VPG2
erzeugen die Vpp1 bzw. Vpp2, und führen die erzeugte Vpp1 und
Vpp2 den Wortleitungstreibern WD1-WD8 zu. Hier werden die
Wortleitungstreiber WD1-WD8 in zwei Gruppen aufgeteilt, und
nehmen die Vpp1 und Vpp2 auf. In Fig. 4 werden die Wortleitungs
treiber WD1, WD2, WD5 und WD6 einer Gruppe zugeordnet und nehmen
die Vpp1 auf, und die Wortleitungstreiber WD3, WD4, WD7 und WD8
werden der anderen Gruppe zugeordnet, und nehmen deshalb die
Vpp2 auf. Falls die Widerstandsbrücke, wie in Fig. 2 gezeigt,
gebildet wurde, ist in diesem Fall zu beachten, daß die akti
vierten Wortleitungen defekt sind, an die dieselbe Vpp geführt
wird. Mit anderen Worten wird in Fig. 4 erkannt, daß die Wort
leitungen WL2, WL5 und WL6 gleichzeitig mit der Wortleitung WL1
defekt sind, wenn die Wortleitung WL1 des Speicherzellenfeldes
MCA1 defekt ist, aber die restlichen Wortleitungen WL3, WL4, WL7
und WL8 sind nicht defekt.
In der vorangehenden Beschreibung ist die Zahl der Vpp-Gene
ratoren zwei oder acht, kann aber frei festgesetzt werden durch
die Anzahl der in einer Periode aktivierten oder nach Bedarf des
Erwicklers.
Wie oben festgestellt, kann die vorliegende Erfindung eine
Halbleiterspeichervorrichtung mit mindestens zwei Vpp-Generato
ren vorsehen, die in der Lage ist, effektiv auf in Speicherzel
len gespeicherte Information zuzugreifen. Zusätzlich kann die
vorliegende Erfindung eine Halbleiterspeichervorrichtung mit
einer Vielzahl von Vpp-Generatoren vorsehen, die in der Lage
ist, effektiv eine Defektreparatur durchzuführen, wobei die Vpp-
Generatoren unabhängig in jeder der Speicherzellen angeordnet
sind.
Claims (6)
1. Halbleiterspeichervorrichtung, enthaltend:
mindestens zwei Erhöhungsspannungsschaltkreise zur unabhän gigen Erhöhung einer zweiten Versorgungsspannung und Erzeugung einer ersten Versorgungsspannung;
eine Vielzahl von Speicherzellenfeldern zur Aufnahme der zweiten Versorgungsspannung als einer Betriebsspannung und zum Speichern von Information in ihnen; und
Treibereinrichtungen, die mit den Speicherzellenfeldern ver bunden sind, zum Zuführen der ersten Versorgungsspannung an die Speicherzellenfelder, wobei die Treibereinrichtungen als zwei Gruppen angeordnet sind, die mit der Anzahl der Erhöhungsspan nungsschaltkreise korrespondieren.
mindestens zwei Erhöhungsspannungsschaltkreise zur unabhän gigen Erhöhung einer zweiten Versorgungsspannung und Erzeugung einer ersten Versorgungsspannung;
eine Vielzahl von Speicherzellenfeldern zur Aufnahme der zweiten Versorgungsspannung als einer Betriebsspannung und zum Speichern von Information in ihnen; und
Treibereinrichtungen, die mit den Speicherzellenfeldern ver bunden sind, zum Zuführen der ersten Versorgungsspannung an die Speicherzellenfelder, wobei die Treibereinrichtungen als zwei Gruppen angeordnet sind, die mit der Anzahl der Erhöhungsspan nungsschaltkreise korrespondieren.
2. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die
Treibereinrichtungen Wortleitungstreibereinrichtungen sind.
3. Halbleiterspeichervorrichtung nach Anspruch 2, wobei die
zweite Versorgungsspannung eine Leistungsversorgungsspannung
ist, und die erste Versorgungsspannung eine Wortleitungstreiber
spannung ist, die höher als die Leistungsversorgungsspannung
ist.
4. Halbleiterspeichervorrichtung, enthaltend:
eine Vielzahl von Speicherzellenfeldern zur Aufnahme einer zweiten Versorgungsspannung als einer Betriebsspannung und mit Speicherzellen zum Speichern von Information und einer Vielzahl von Wortleitungen, die die Speicherzellen auswählen;
Erhöhungsspannungsschaltkreise, die die Anzahl der Wortlei tungen in einer Periode aktiviert haben, zur unabhängigen Erhö hung der zweiten Versorgungsspannung und Erzeugung einer ersten Versorgungsspannung; und
Treibereinrichtungen, die mit jeder der Speicherzellenfeldern verbunden sind, zum Zuführen der ersten Versorgungsspannung an die Speicherzellenfelder, wobei die Treibereinrichtungen als die Anzahl angeordnet sind, die mit der Anzahl der Erhöhungsspan nungsschaltkreise korrespondiert.
eine Vielzahl von Speicherzellenfeldern zur Aufnahme einer zweiten Versorgungsspannung als einer Betriebsspannung und mit Speicherzellen zum Speichern von Information und einer Vielzahl von Wortleitungen, die die Speicherzellen auswählen;
Erhöhungsspannungsschaltkreise, die die Anzahl der Wortlei tungen in einer Periode aktiviert haben, zur unabhängigen Erhö hung der zweiten Versorgungsspannung und Erzeugung einer ersten Versorgungsspannung; und
Treibereinrichtungen, die mit jeder der Speicherzellenfeldern verbunden sind, zum Zuführen der ersten Versorgungsspannung an die Speicherzellenfelder, wobei die Treibereinrichtungen als die Anzahl angeordnet sind, die mit der Anzahl der Erhöhungsspan nungsschaltkreise korrespondiert.
5. Halbleiterspeichervorrichtung nach Anspruch 4, wobei die
Anzahl der Erhöhungsspannungsschaltkreise acht ist.
6. Halbleiterspeichervorrichtung nach Anspruch 5, wobei die
zweite Versorgungsspannung eine Leistungsversorgungsspannung
ist, und die erste Versorgungsspannung eine Wortleitungstrei
berspannung ist, die höher als die Leistungsversorgungsspannung
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950000641A KR0172333B1 (ko) | 1995-01-16 | 1995-01-16 | 반도체 메모리 장치의 전원 승압 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19600695A1 true DE19600695A1 (de) | 1996-07-18 |
DE19600695C2 DE19600695C2 (de) | 1999-09-02 |
Family
ID=19406797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19600695A Expired - Fee Related DE19600695C2 (de) | 1995-01-16 | 1996-01-10 | Halbleiterspeichervorrichtung mit Spannungserzeugung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5659519A (de) |
JP (1) | JPH08241592A (de) |
KR (1) | KR0172333B1 (de) |
DE (1) | DE19600695C2 (de) |
FR (1) | FR2729499B1 (de) |
GB (1) | GB2296986B (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100200922B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 펌핑전압발생기 |
US5914908A (en) * | 1997-03-14 | 1999-06-22 | Hyundai Electronics America | Method of operating a boosted wordline |
US6160749A (en) * | 1997-03-14 | 2000-12-12 | Hyundai Electronics America | Pump control circuit |
JP4017248B2 (ja) * | 1998-04-10 | 2007-12-05 | 株式会社日立製作所 | 半導体装置 |
KR100510469B1 (ko) * | 1998-06-19 | 2005-10-26 | 삼성전자주식회사 | 승압회로를 구비하는 반도체 메모리장치 |
TW457485B (en) * | 1998-09-08 | 2001-10-01 | Siemens Ag | Integrated semiconductor-memory |
KR20000032290A (ko) * | 1998-11-13 | 2000-06-15 | 윤종용 | 멀티-뱅크 구조를 가지는 반도체 메모리 장치 |
JP3430050B2 (ja) | 1998-12-28 | 2003-07-28 | 日本電気株式会社 | 半導体記憶装置およびその駆動方法 |
US6163494A (en) * | 1999-01-29 | 2000-12-19 | Linear Technology Corporation | IC with enhanced low voltage start-up |
US6154413A (en) * | 1999-04-05 | 2000-11-28 | Longwell; Michael L. | Method for designing a memory tile for use in a tiled memory |
US6249475B1 (en) * | 1999-04-05 | 2001-06-19 | Madrone Solutions, Inc. | Method for designing a tiled memory |
US6552947B2 (en) * | 1999-04-05 | 2003-04-22 | Madrone Solutions, Inc. | Memory tile for use in a tiled memory |
JP4011248B2 (ja) * | 1999-12-22 | 2007-11-21 | 沖電気工業株式会社 | 半導体記憶装置 |
US6730989B1 (en) | 2000-06-16 | 2004-05-04 | Infineon Technologies Ag | Semiconductor package and method |
US6377495B1 (en) * | 2000-11-22 | 2002-04-23 | National Semiconductor Corporation | Apparatus and method for providing a bias to read memory elements |
US6434044B1 (en) * | 2001-02-16 | 2002-08-13 | Sandisk Corporation | Method and system for generation and distribution of supply voltages in memory systems |
KR100677651B1 (ko) | 2001-04-13 | 2007-02-01 | 야마하 가부시키가이샤 | 반도체 소자 및 패키지와 그 제조방법 |
KR100729356B1 (ko) * | 2005-08-23 | 2007-06-15 | 삼성전자주식회사 | 플래시 메모리 장치의 레이아웃 구조 |
KR100699872B1 (ko) * | 2005-11-02 | 2007-03-28 | 삼성전자주식회사 | 전압 펌프의 수를 조절할 수 있는 상 변화 메모리 장치 및기입 구동 전압 발생 방법 |
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
KR100927408B1 (ko) * | 2008-04-11 | 2009-11-19 | 주식회사 하이닉스반도체 | 펌프전압 발생장치의 구동방법 |
KR100968467B1 (ko) | 2008-12-30 | 2010-07-07 | 주식회사 하이닉스반도체 | 전압 펌프 회로 및 이를 이용한 반도체 메모리 장치 |
JP5494455B2 (ja) * | 2010-12-09 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US9613691B2 (en) * | 2015-03-27 | 2017-04-04 | Intel Corporation | Apparatus and method for drift cancellation in a memory |
US9824767B1 (en) | 2016-06-29 | 2017-11-21 | Intel Corporation | Methods and apparatus to reduce threshold voltage drift |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3942047A (en) * | 1974-06-03 | 1976-03-02 | Motorola, Inc. | MOS DC Voltage booster circuit |
US4262342A (en) * | 1979-06-28 | 1981-04-14 | Burroughs Corporation | Charge restore circuit for semiconductor memories |
US4291393A (en) * | 1980-02-11 | 1981-09-22 | Mostek Corporation | Active refresh circuit for dynamic MOS circuits |
DE3278833D1 (en) * | 1981-03-17 | 1988-09-01 | Hitachi Ltd | Dynamic type semiconductor monolithic memory |
JPS6238591A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 相補型の半導体メモリ装置 |
JP2675052B2 (ja) * | 1988-03-23 | 1997-11-12 | 株式会社日立製作所 | 半導体装置 |
JPH073756B2 (ja) * | 1988-04-15 | 1995-01-18 | 三菱電機株式会社 | ダイナミック型半導体記憶装置 |
US5179539A (en) * | 1988-05-25 | 1993-01-12 | Hitachi, Ltd., Hitachi Vlsi Engineering Corporation | Large scale integrated circuit having low internal operating voltage |
US5103113A (en) * | 1990-06-13 | 1992-04-07 | Texas Instruments Incorporated | Driving circuit for providing a voltage boasted over the power supply voltage source as a driving signal |
JP2679381B2 (ja) * | 1990-08-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶集積回路 |
KR100231393B1 (ko) * | 1991-04-18 | 1999-11-15 | 나시모토 류조 | 반도체집적회로장치 |
JPH05182461A (ja) * | 1992-01-07 | 1993-07-23 | Nec Corp | 半導体メモリ装置 |
JPH05234373A (ja) * | 1992-02-20 | 1993-09-10 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
KR950008673B1 (ko) * | 1992-12-05 | 1995-08-04 | 삼성전자주식회사 | 반도체집적회로의 워드라인 승압회로 및 그 제어회로 |
JP2725570B2 (ja) * | 1993-11-02 | 1998-03-11 | 日本電気株式会社 | 半導体メモリ装置 |
JPH07287997A (ja) * | 1994-04-18 | 1995-10-31 | Matsushita Electron Corp | 半導体集積回路装置 |
-
1995
- 1995-01-16 KR KR1019950000641A patent/KR0172333B1/ko not_active IP Right Cessation
-
1996
- 1996-01-10 DE DE19600695A patent/DE19600695C2/de not_active Expired - Fee Related
- 1996-01-15 FR FR9600367A patent/FR2729499B1/fr not_active Expired - Fee Related
- 1996-01-16 JP JP8004785A patent/JPH08241592A/ja active Pending
- 1996-01-16 US US08/585,597 patent/US5659519A/en not_active Expired - Lifetime
- 1996-01-16 GB GB9600722A patent/GB2296986B/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
JP 1-264700 A. In: Patents Abstracts of Japan, P-991, Vol. 14, No. 25, 18.1.90 * |
Also Published As
Publication number | Publication date |
---|---|
JPH08241592A (ja) | 1996-09-17 |
US5659519A (en) | 1997-08-19 |
GB2296986B (en) | 1997-07-09 |
DE19600695C2 (de) | 1999-09-02 |
FR2729499A1 (fr) | 1996-07-19 |
FR2729499B1 (fr) | 1997-07-18 |
GB2296986A (en) | 1996-07-17 |
GB9600722D0 (en) | 1996-03-13 |
KR960030230A (ko) | 1996-08-17 |
KR0172333B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19600695C2 (de) | Halbleiterspeichervorrichtung mit Spannungserzeugung | |
DE19650715B4 (de) | Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung | |
DE60215576T2 (de) | Wortleitungstreiber für eine Halbleiterspeicheranordnung | |
DE19956550B4 (de) | Trimmschaltung für systemintegrierte Schaltung | |
DE19520979B4 (de) | Spaltenredundanzvorrichtung für einen Halbleiterspeicher | |
DE19909092B4 (de) | Halbleiterspeicher | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE69909280T2 (de) | Halbleiterspeicher | |
DE602004001623T2 (de) | TCAM Speicher und Betriebsverfahren | |
DE3742492A1 (de) | Inverter und diesen verwendender wortleitungstreiber fuer einen halbleiterspeicher | |
DE4325362C2 (de) | Halbleiterspeicher mit Datenvoreinstellfunktion | |
DE19654577B4 (de) | Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen | |
DE4240002A1 (de) | ||
DE19906200A1 (de) | Halbleiterspeichervorrichtung mit einer Subwortleitung-Ansteuerschaltung | |
DE19730347B4 (de) | Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben | |
DE19832960A1 (de) | Halbleiterspeichervorrichtung mit Einbrenntestfunktion | |
DE4309364C2 (de) | Halbleiterspeichervorrichtung und Betriebsverfahren dafür | |
DE10022698A1 (de) | Halbleiterspeichereinrichtung | |
DE10165025B4 (de) | Halbleiterspeicherbauelement mit Subwortleitungstreibern | |
DE19963417A1 (de) | Nichtflüchtiger ferroelektrischer Speicher | |
DE19848283B4 (de) | Halbleiterspeichereinrichtung mit verbessertem Treiber für den Leseverstärker | |
DE10156722A1 (de) | Halbleiterspeichervorrichtung mit Redundanzsystem | |
DE10043926A1 (de) | Nichtflüchtiger ferroelektrischer Speicher mit Zeilenredundanzschaltung und Verfahren zum Auslassen einer ausgefallenen Adresse desselben | |
DE60020624T2 (de) | Ferroelektrischer Speicher | |
DE10323237B4 (de) | Verfahren und Vorrichtung zur Optimierung der Funktionsweise von DRAM-Speicherelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |